CN100370795C - 以太网无源光网络系统中光网络单元伪环回时钟的实现方法 - Google Patents

Abstract

本发明涉及一种EPON系统中光网络单元ONU伪环回时钟的实现方法，远端ONU的模块工作于两个时钟域，两个时钟域以发送侧的协调子层RS和发送侧的物理编码子层PCS的千兆位介质无关接口GMII为分界处，从发送侧的PCS子层一直到发送侧的光路输出部分工作在本地晶振的时钟域，远端ONU的其他模块工作于线路侧时钟域，发送侧的RS子层和发送侧PCS子层通过漏桶电路来消除两个时钟域的频差。本发明减少了电路的复杂性，由于目前环回定时的实现必须在PMA子层芯片外部附加无缝参考时钟切换电路，本发明无需添加这部分的电路，使电路实现简单可靠。

Description

以太网无源光网络系统中光网络单元伪环回时钟的实现方法

技术领域

本发明涉及以太网无源光网络EPON的接入技术，具体涉及一种EPON系统中光网络单元ONU伪环回时钟的实现方法。

背景技术

基于千兆以太网的无源光网络EPON将以太网与无源光网络PON的优势相结合，实现了低成本、远距离的高速接入，目前被认为是宽带接入的新趋势。EPON接入系统由局端光线路终端设备OLT和远端ONU设备组成。

依据电气和电子工程师协会IEEE 802.3制定的EPON协议，只有在远端ONU设备中使用环回时钟，即远端ONU的发送侧和接收侧都要使用从光路提取出来的时钟，才能保证ONU中多点控制协议MPCP测距功能的正常实现，才能保证上行每个ONU之间发送时隙不会互相干扰。但使用环回定时在具体的电路设计中存在以下缺陷：

1、当ONU接收到的光功率接近光模块的接收灵敏度时，从线路上提取出的环回时钟信噪比下降，虽然此时钟可以在本地设备上使用，但作为参考时钟直接送到倍频电路上产生出的1.25GHz发送时钟眼图明显变差，张眼度变小，导致对端OLT设备的丢包率上升；

2、根据环回定时的要求，EPON的物理媒质接入子层PMA芯片中的时钟提取模块应该具有输出时钟无缝切换的功能，当存在正确的输入信号时，时钟提取电路提取出正确的线路时钟，当无正确的输入信号时，时钟提取电路将输出一个稳定的本地参考时钟。

但由于目前市场上没有专用的EPON的PMA子层芯片，采用千兆以太网PMA子层芯片虽然在电气特性和功能定义上和EPON一致，但没有考虑环回定时的工作模式，所以环回定时的实现必须在芯片外部附加无缝参考时钟切换电路，增加了电路设计的复杂性。

发明内容

本发明的目的是针对在使用环回时钟时存在的必须在芯片外部附加无缝参考时钟切换电路的缺陷，提出一种EPON系统中ONU端伪环回时钟的实现方法，用该方法可提高ONU发送侧的线路时钟性能，降低电路设计的复杂性，提高EPON系统的稳定性。

本发明的技术方案包含以下几点：

1、ONU工作于两个时钟域，一个是本地晶振的时钟域，一个是线路侧时钟域。

2、以发送侧的协调子层RS和物理编码子层PCS的千兆位介质无关接口GMII为分界，从发送侧的PCS子层一直到发送侧的光路输出部分工作在本地晶振的时钟域，ONU其他部分工作于线路侧时钟域。

3、发送侧的RS子层和PCS子层工作于两个时钟域，利用以太网帧之间存在的冗余信息，采用一种类似于漏桶模型的电路插入到发送侧RS子层和PCS子层之间，来消除两个时钟域的频差可能产生的数据交换错误。

上述方案的第一点中本地晶振时钟是指本地晶振产生的时钟，晶振时钟的频偏在±100ppm以内。

上述方案的第一点中线路侧时钟是指从接收侧PMA子层芯片的时钟恢复电路提取出的线路时钟。这个时钟性能满足IEEE802.3CLAUSE 36.3定义。

上述方案的第一点中本地晶振时钟域包括但不限于本地晶振时钟或者是以本地晶振时钟为基准源产生的分频时钟，倍频时钟或者其他同源时钟。

上述方案的第一点中线路侧时钟域包括但不限于线路侧时钟或者是以线路侧时钟为基准源产生的分频时钟，倍频时钟或者其他同源时钟。

上述方案的第二点中工作于线路侧时钟域的电路模块包括但不限于ONU设备中有关EPON的操作管理维护子层OAM，多点控制协议MPCP子层，接收侧PCS子层，RS子层，媒质接入控制子层MAC和发送侧的MAC子层，RS子层均工作在线路时钟域。MPCP协议处理器也工作在线路时钟域，输出MPCP协议数据和激光器开关控制信号。

上述方案的第二点中工作于本地晶振时钟域的电路模块为：发送侧的PCS子层。

上述方案的第三点中发送侧RS子层和PCS子层的接口是GMII，RS子层工作于线路侧时钟域，PCS子层工作于本地晶振时钟域。

上述方案的第三点中的以太网帧之间的冗余信息是指以太网帧之间的包间隔。

上述方案的第三点漏桶实现原理是利用以太网帧之间的冗余信息，当线路时钟快于本地时钟时，就去除一部分冗余信息来消除频差，当线路时钟慢于本地时钟时，就添加一部分冗余信息来消除频差。只要两个时钟的频差控制在一定的范围内，通过漏桶电路可以消除两个时钟因为频差带来的数据交换出错。

上述方案的第三点漏桶模型的输入端信号为符合IEEE802.3ah 65章节定义的EPON帧格式的数据包。相邻数据帧存在包间隔IPG。输入信号是由输入时钟，输入并行数据，输入并行数据包络指示，输入并行数据有效性指示四种信号组成。输入并行数据包络指示信号存在两种指示状态，一种状态指示输入并行数据为数据包，另一种状态指示输入并行数据为包间隔。

上述方案的第三点漏桶模型能确保MPCP帧在经过漏桶模型后传输延时的变化量最大为16ns，符合IEEE802.3ah建议所规定的时标漂移最小门限之内。

本发明提出漏桶模型的实现电路，包括：

1、用于判断输入并行数据是否为包间隔，对输入数据包络指示信号进行检测的输入数据包络检测电路。

2、用于判断输出并行数据是否为包间隔，对输出数据包络指示信号进行检测的的输出数据包络检测电路。

3、用于将输入数据写入存储器的写指针计数器。

4、用于将输出数据从存储器读出的读指针计数器

5、用于在判断输入数据为包间隔时，将写指针与读指针进行比较的输入侧指针比较电路。输出写指针计数使能信号，控制写指针计数器。

6、用于在判断输出数据为包间隔时，将写指针与读指针进行比较的输出侧指针比较电路。输出读指针计数使能信号，控制读指针计数器。

7、存储器电路，用于存储输入数据，读出输出数据。

本发明提出的EPON系统ONU端伪环回时钟的方案，具有以下优点：

由于光发送模块时钟是采用本地晶振时钟倍频时钟，克服了在采用线路倍频时钟在性能较差时所导致1.25GHz发送时钟眼图明显变差，张眼度变小，对端OLT设备的丢包率上升的缺陷。

本发明减少了电路的复杂性，由于目前环回定时的实现必须在PMA子层芯片外部附加无缝参考时钟切换电路，本发明无需添加这部分的电路，使电路实现简单可靠。

附图说明

图1为本发明使用伪环回时钟的ONU设备的框图。

图2为本发明漏桶电路的逻辑框图。

图3为本发明漏桶电路输入侧信号处理流程图。

图4为本发明漏桶电路输出侧信号处理流程图。

具体实施方式

本发明提出的EPON系统ONU端的伪环回时钟的实现方法，使用伪环回时钟的ONU设备的框图见图1。

图中用虚线框起来的部分是采用的线路时钟域，其余部分采用的是本地时钟域。其中位于线路时钟域的模块包括：接收侧PCS子层、RS子层、MAC子层、MPCP和OAM、MAC客户层、发送侧MAC子层、RS子层。位于本地时钟域的模块包括：发送侧PCS子层。

发送侧RS子层和PCS子层通过一个漏桶电路来连接，其中发送侧RS子层工作于线路时钟域，发送侧PCS子层工作于本地时钟域，这个两个时钟可能存在频率差。当两个时钟的频差在一定范围内时，这个漏桶电路可以利用以太网帧之间存在的冗余信息，通过添加和减少冗余信息来，达到调整两个不同时钟由于频率差带来的数据交换错误，不会丢失有用信息。

发送侧RS子层输出的数据向漏桶电路输入，PCS子层数据的输入数据是从漏桶电路读出的。

漏桶电路实现是一个类似先入先出FIFO的电路，实现方法是：输入漏桶的数据对应一个写指针，输出漏桶的数据对应一个读指针，设定一个写指针与读指针的差值门限，当线路时钟快于本地时钟，则写指针的增长速度大于读指针的增长速度，当指针差值超过差值门限，在输入数据的包络指示为包间隔时进行调整，对于同一写指针再写一次，即包间隔的数据少写一拍，丢掉一个包间隔数据，一直调整到指针差值小于等于差值门限。如果线路时钟慢于本地时钟，则写指针的增长速度小于读指针的增长速度，当指针差值超过差值门限，在输出数据的包络指示为包间隔时调整，对于同一读指针再读一次，即在包间隔数据中多插入一个冗余数据，一直调整到指针差值小于等于差值门限。

本发明的关键部分是漏桶电路，漏桶电路的逻辑框图见图2。电路包括：输入数据包络检测电路、输出数据包络检测电路、输入侧指针比较电路、输出侧指针比较电路、写指针计数器电路、读指针计数器电路、存储器电路。

图2中信号含义如下：

输入数据：由并行数据信号、输入并行数据有效性指示、输入数据包络组成，作为一组信号写入存储器。

输入数据包络：是输入数据信号的一部分，为高指示并行数据信号为有效以太网帧，为低指示并行数据信号为以太网帧间隔。

输出数据：由并行数据信号、输出并行数据有效性指示、输出数据包络组成，作为一组信号从双口RAM中读出。

输出数据包络：是输出数据信号的一部分，为高指示并行数据信号为有效以太网帧，为低指示并行数据信号为以太网帧间隔。

写指针：由写指针计数器生成，用于将输入数据信号写入存储器

写指针计数使能：由输入侧指针比较模块产生，用于控制写指针计数器，为高时计数器正常工作，为低时写指针计数器停止计数，保持原值。

读指针：由读指针计数器产生，用于将数据信号从存储器读出。

读指针计数使能：由输出侧指针比较模块产生，用于控制读指针计数器，为高时计数器正常工作，为低时读指针计数器停止计数，保持原值。

线路时钟：由接受侧PMA模块从线路侧提取的时钟。

本地时钟：由本地晶振产生的时钟。

输入数据包络检测电路是根据输入数据包络信号作出检测，判断这时输入数据是有效信号还是包间隔，根据检测结果给出一个指示信号，这个指示信号提供给输入侧地址比较电路使用。如果判断输入数据是有效信号，置这个指示信号为高，如果判断输入数据是包间隔，置这个指示信号为低。输入数据包络检测具体实现电路是一个判断比较电路。

输入侧指针比较电路输出写指针计数使能信号，供写指针计数器使用。输入侧地址比较电路的输入信号包括输入数据包络检测电路给出的指示信号、写指针、读指针、线路时钟。本电路包含读指针同步电路和地址比较电路。因为读指针位于本地时钟域，需要将读指针同步到线路时钟域，由于位于两个时钟域，为了减小同步读指针时出错的概率，同步读指针的步骤是：首先将读指针转换为格雷码，用线路时钟同步化，然后将同步化后的读指针址转换为二进制，这时就可用于地址比较了。地址比较电路根据输入数据包络检测电路给出的指示信号，将读指针和写指针作比较，输出写指针计数使能信号，工作原理是：当指示信号为高(输入数据为有效信号)，置写指针计数使能信号为高，当指示信号为低(输入数据为包间隔)，将写指针和读指针作比较，如果写指针与读指针的差值大于设定的门限，将写指针计数使能信号置低，如果差值在设定门限内，将写指针计数使能信号置高。

写指针计数器是一个带使能信号的计数器，输出的是写指针，供存储器和地址比较使用。写指针计数器模块的输入信号包括写指针计数使能信号、计数时钟，输出信号是写指针。写指针计数器的工作原理是在写指针计数使能信号有效(为高电平)时，每来一个计数时钟的上升沿，写指针就加1，在写指针计数使能信号无效时(为低电平)时，无论有没有计数时钟的上升沿到来，写指针保持不变。写指针计数器的计数时钟是线路时钟。

存储器电路是一个双口RAM存储器，对于写入端口，包括输入数据、写指针、写入时钟，双口RAM根据写指针在写入时钟的上升沿将输入数据写入双口RAM中，对于读出端口，包括读指针、读出时钟、输出数据，双口RAM根据读指针在读出时钟的上升沿将双口RAM内的对应数据送给输出数据。在存储器电路中，写入时钟对应的是线路时钟，读出时钟对应的是本地时钟。

输出数据包络检测电路是根据输出数据包络信号作出检测，判断这时输出数据是有效信号还是包间隔，根据检测结果给出一个指示信号，这个指示信号提供给输出侧地址比较电路使用。如果判断输出数据是有效信号，置这个指示信号为高，如果判断输出数据是包间隔，置这个指示信号为低。输出数据包络检测具体实现电路是一个判断比较电路。

输出侧指针比较电路输出读指针使能信号，供读指针计数器使用。输出侧地址比较电路的输入信号包括输出数据包络检测电路给出的指示信号、读指针、写指针、线路时钟。本电路包含写指针同步电路和地址比较电路。因为写指针位于线路时钟域，需要将写指针同步到本地时钟域，由于位于两个时钟域，为了减小同步写指针时出错的概率，同步写指针的步骤是：首先将写指针转换为格雷码，用本地时钟同步化，然后将同步化后的写指针址转换为二进制，这时就可用于地址比较了。地址比较电路根据输出数据包络检测电路给出的指示信号，将读指针和写指针作比较，输出读指针计数使能信号，工作原理是：当指示信号为高(输出数据为有效信号)，置读指针计数使能信号为高，当指示信号为低(输出数据为包间隔)，将写指针和读指针作比较，如果写指针与读指针的差值小于设定的门限，将读指针计数使能信号置低，如果差值在设定门限内，将读指针计数使能信号置高。

读指针计数器是一个带使能信号的计数器，输出的是读指针，供存储器和地址比较使用。读指针计数器模块的输入信号包括读指针计数使能信号、计数时钟，输出信号是读指针。读指针计数器的工作原理是在读指针计数使能信号有效(为高电平)时，每来一个计数时钟的上升沿，读指针就加1，在读指针计数使能信号无效时(为低电平)时，无论有没有计数时钟的上升沿到来，读指针保持不变。读指针计数器的计数时钟是本地时钟。

本发明的漏桶电路的信号处理过程分为两个流程，一个是漏桶电路输入侧信号处理流程，另一个是漏桶电路输出侧信号处理流程。

本发明漏桶电路输入侧信号处理流程见图3，当线路时钟上升沿到来时，首先由输入数据包络检测模块检测现在数据是否处于包间隔，输出检测结果给输入侧指针比较模块，指针比较模块根据数据包络信号检测结果，如处于正常以太网帧位置，置写指针计数使能为高，如处于包间隔，对写指针与读指针进行比较。如指针差在差值门限内，置写指针计数使能为高。如指针差大于了差值门限，置写指针计数使能为低。写指针计数器根据写指针计数使能信号，为高时正常计数，为低时停止计数，即写指针保持原值。存储器将输入数据写入写指针对应的地址。

本发明漏桶电路输出侧信号处理流程见图4，当本地时钟上升沿到来时，首先由输出数据包络检测模块检测现在数据是否处于包间隔，输出检测结果给输出侧指针比较模块，输出侧指针比较模块根据数据包络信号检测结果。如处于正常以太网帧位置，置读指针计数使能为高。如处于包间隔，对写指针与读指针进行比较，如指针差在差值门限，置读指针计数使能为高，如指针差大于差值门限，置读指针计数使能为低。读指针计数器根据读指针计数使能信号，为高时正常计数，为低时停止计数，即读指针保持原值。存储器根据读指针值输出对应地址数据。

Claims (5)

1.一种以太网无源光网络EPON系统中光网络单元ONU伪环回时钟的实现方法，其特征在于：远端ONU的模块工作于两个时钟域，两个时钟域以发送侧的协调子层RS和发送侧的物理编码子层PCS的千兆位介质无关接口GMII为分界处，从发送侧的PCS子层一直到发送侧的光路输出部分工作在本地晶振的时钟域，远端ONU的其他模块工作于线路侧时钟域，发送侧的RS子层和发送侧PCS子层通过漏桶电路来消除两个时钟域的频差，所述的漏桶电路的实现方法为：对于输入漏桶的数据对应一个写指针，输出漏桶的数据对应一个读指针，设定一个写指针与读指针的差值门限，当线路时钟快于本地时钟，则写指针的增长速度大于读指针的增长速度，当指针差值超过差值门限，在输入数据的包络指示为包间隔时进行调整，对于同一写指针再写一次，即包间隔的数据少写一拍，丢掉一个包间隔数据，一直调整到指针差值小于等于差值门限；如果线路时钟慢于本地时钟，则写指针的增长速度小于读指针的增长速度，差值超过差值门限，在输出数据的包络指示为包间隔时调整，对于同一读指针再读一次，即在包间隔数据中多插入一个冗余数据，一直调整到指针差值小于等于差值门限。

2.根据权利要求1所述的实现方法，其特征在于：远端ONU设备中有关EPON的管理维护子层OAM子层、多点控制协议MPCP子层、接收侧PCS子层、RS子层、媒质接入控制子层MAC子层和发送侧的MAC子层、RS子层和MPCP协议处理器工作于线路侧时钟域。

3.根据权利要求1所述的实现方法，其特征在于：所述的漏桶电路包括：输入数据包络检测电路、输出数据包络检测电路、输入侧指针比较电路、输出侧指针比较电路、写指针计数器电路、读指针计数器电路、存储器电路，漏桶电路的信号处理过程分为两个流程：一个是漏桶电路输入侧信号处理流程、另一个是漏桶电路输出侧信号处理流程，漏桶电路输入侧信号处理流程为：当线路时钟上升沿到来时，首先由输入数据包络检测模块检测现在数据是否处于包间隔，输出检测结果给输入侧指针比较模块；输入侧指针比较模块根据数据包络信号检测结果，如处于正常以太网帧位置，置写指针计数使能为高，如处于包间隔，对写指针与读指针进行比较，如指针差在差值门限内，置写指针计数使能为高，如指针差大于了差值门限，置写指针计数使能为低；写指针计数器根据写指针计数使能信号，为高时正常计数，为低时停止计数也就是写指针保持原值，存储器将输入数据写入写指针对应的地址；漏桶电路输出侧信号处理流程为当本地时钟上升沿到来时，首先由输出数据包络检测模块检测现在数据是否处于包间隔，输出检测结果给输出侧指针比较模块；输出侧指针比较模块根据数据包络信号检测结果，如处于正常以太网帧位置，置读指针计数使能为高；如处于包间隔，对写指针与读指针进行比较，如指针差在差值门限，置读指针计数使能为高；如指针差大于差值门限，置读指针计数使能为低；读指针计数器根据读指针计数使能信号，为高时正常计数，为低时停止计数也就是读指针保持原值，存储器根据读指针值输出对应地址数据。

4.根据权利要求3所述的实现方法，其特征在于：所述的漏桶电路的输入端信号为符合IEEE802.3 ah 65章节定义的EPON帧格式的数据包，相邻数据帧存在包间隔IPG，输入信号是由输入时钟、输入并行数据、输入并行数据包络指示、输入并行数据有效性指示四种信号组成。

5.根据权利要求4所述的实现方法，其特征在于：所述的输入并行数据包络指示信号存在两种指示状态，一种指示状态指示输入并行数据为数据包，另一种状态指示输入并行数据为包间隔。

Images