CN100370597C - 信息安全集成电路可测性与安全性设计方法 - Google Patents

信息安全集成电路可测性与安全性设计方法 Download PDF

Info

Publication number
CN100370597C
CN100370597C CNB2004100093197A CN200410009319A CN100370597C CN 100370597 C CN100370597 C CN 100370597C CN B2004100093197 A CNB2004100093197 A CN B2004100093197A CN 200410009319 A CN200410009319 A CN 200410009319A CN 100370597 C CN100370597 C CN 100370597C
Authority
CN
China
Prior art keywords
integrated circuit
point
safety
circuit
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100093197A
Other languages
English (en)
Other versions
CN1719593A (zh
Inventor
蒋安平
盛世敏
刘越
孙卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CNB2004100093197A priority Critical patent/CN100370597C/zh
Publication of CN1719593A publication Critical patent/CN1719593A/zh
Application granted granted Critical
Publication of CN100370597C publication Critical patent/CN100370597C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种提高信息安全集成电路的可测性与安全性的方法，属于集成电路设计技术领域。该方法对需要进行观察的测试点通过连线连接到可以用探针进行探测的探测点上，这些探测点和连线没有改变原来的逻辑，在不影响集成电路的可控制性情况下，提高了集成电路的可测试性，同时，由于攻击者对电路结构不了解，因此也难以分析信号的具体含义，采用自动布局布线工具连接观察点和探测点，还将对该集成电路形成冗余设计，给攻击者的反向工程攻击设置了障碍，增强了集成电路的安全性。

Description

信息安全集成电路可测性与安全性设计方法
技术领域
本发明属于集成电路设计技术领域，特别是涉及信息安全领域的集成电路的可测性与安全性设计。
背景技术
随着计算机技术、通信技术和微电子技术的迅速发展，信息成为推动社会发展的巨大动力。它在国家的政治、军事、外交等非民用领域中有着非常重要的地位，同时与金融、商业、经济等民用领域也密切相关。为了保护关键信息的安全，采用密码技术是一种常见和有效的方法。为了加快处理速度和提高安全性，使用专用信息安全集成电路实现特定的密码算法是一种有效的技术。
在超大规模集成电路中，为了帮助进行产品的分析和测试，通常会加入可测试性设计支持(如扫描链等)，以便能对电路的内部节点进行访问，这样当电路出现故障时可以分析查找故障的原因。可测试性设计的基本思想是提高电路的可控制性与可观察性，以便为电路提供激励和观察电路的响应，但是对信息安全集成电路来说，由于可以读出内部信号和状态的测试方法可能被用于分析电路内部的工作情况，从而带来安全性方面的问题，因此是不能采用的。实际上，在信息安全集成电路的设计中，应当保证在整个处理完成之前的中间结果对外界都是不可访问的，以免攻击者利用这些信息对算法的处理过程进行分析，因此在信息安全集成电路中，可测试性和安全性之间存在着一定的矛盾。目前的设计技术尚未见到对此问题的解决方法。
发明内容
本发明克服了上述信息安全集成电路的可测试性与安全性的矛盾，提供一种信息安全集成电路的可测性与安全性设计方法，既可实现集成电路的可测试性，又使攻击者难以获得具体的电路信息。
本发明的技术内容：一种信息安全集成电路的可测性与安全性设计方法，其步骤包括：
步骤1、根据需要测试的信号，选择信息安全集成电路的相关内部节点作为测试点；
步骤2、设计一与测试点相对应的探测点，该探测点采用顶层金属工艺设计；
步骤3、采用自动布局布线工具实现测试点和探测点的连接；
步骤4、在测试时，用探针探察探测点，得到要测试的信号。
设置缓冲器电路驱动从探测点到测试点的连线。
为了方便设计过程，探测点可设置在压点单元中，作为压点单元的信号点。
本发明的技术效果：在信息安全集成电路的物理版图中，对需要进行观察的测试点通过连线连接到可以用探针进行探测的探测点上，实现了电路的可测试性，新加入的连线和压点没有改变原来的逻辑，因此不影响电路的可控制性；攻击者在对电路结构不了解的情况下，难以分析信号的具体含义，在电路的版图中这些新加入的连线对电路逻辑功能来说是冗余的连线，对攻击者使用反向工程方法进行攻击设置了障碍。通过这种方法在信息安全集成电路的可测试性和安全性之间取得了较好的折中，对芯片的面积、速度、功耗等其他性能的影响也很小。
附图说明
下面结合附图，对本发明做出详细描述。
图1为本发明信息安全集成电路的可测性与安全性设计的示意图。
具体实施方式
在集成电路的测试中，可以通过探针探测集成电路芯片上的信号，前提是这些信号的探测点1尺寸足够大，可以被探针探察，而且探测点1暴露在集成电路加工的钝化层外。因此探测点1应当采用集成电路加工工艺的顶层金属设计，并且设计足够的尺寸以便通过探针进行检查。
需要测试的信号可以根据实际需要选择。探测点1和测试点3之间的对应关系在进行电路设计时确定，这种对应关系和电路本身的结构有密切的关系，而且只在进行测试分析时才会用到，因此是保密信息，在不知道电路结构的情况下分析这种对应关系的难度是比较大的。
对需要进行观察的节点，为了保证不会因为探针的作用而引起错误，可以通过缓冲器电路2来隔离，保证探测点1会得到来自测试点3的驱动，而不会有反向的信号传递，从而避免了对测试点的影响。
为了进一步增加这些测试点中信号连线5带来的冗余和混乱效果，以增强电路的抗攻击能力，在版图设计中使用自动布局布线工具进行电路的设计，由它完成电路中各种单元和连线的安排。为了保证可以通过自动布局布线工具设置和连接这些探测点1，可以把它们与电路的压点单元4设计在一起，并作为压点单元4中需要连接的信号点。这些电路中的冗余连线会给版图的反向工程分析增加难度。由于自动工具设计和人工设计采用的方式不一致，因此当进行反向工程分析时会进一步增加分析的困难，从而提高电路的安全性。
若需要知道电路中测试点的逻辑值时，只需要通过探针检查相对应的探测点的情况即可。
本发明在电路设计中不改变电路的设计流程和使用的工具，并利用这些工具增加了反向工程分析的难度。这种方法不会改变电路的功能，不增加额外的控制信号，对集成电路的速度和功耗几乎没有影响，对面积的影响也不大。成本、安全性、复杂性等方面的效果好，比较适合在信息安全集成电路特别是算法保密的电路的设计中采用。

Claims (3)

1.一种信息安全集成电路的可测性与安全性设计方法，其步骤包括：
步骤1、根据需要测试的信号，选择信息安全集成电路的相关内部节点作为测试点；
步骤2、设计一与测试点相对应的探测点，该探测点采用顶层金属工艺设计；
步骤3、采用自动布局布线工具实现测试点和探测点的连接；
步骤4、在测试时，用探针探察探测点，得到要测试信号。
2.如权利要求1所述的信息安全集成电路的可测性与安全性设计方法，其特征在于：设置缓冲器电路驱动从探测点到测试点的连线。
3.如权利要求1或2所述的信息安全集成电路的可测性与安全性设计方法，其特征在于：探测点设置在压点单元中，作为压点单元的信号点。
CNB2004100093197A 2004-07-09 2004-07-09 信息安全集成电路可测性与安全性设计方法 Expired - Fee Related CN100370597C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100093197A CN100370597C (zh) 2004-07-09 2004-07-09 信息安全集成电路可测性与安全性设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100093197A CN100370597C (zh) 2004-07-09 2004-07-09 信息安全集成电路可测性与安全性设计方法

Publications (2)

Publication Number Publication Date
CN1719593A CN1719593A (zh) 2006-01-11
CN100370597C true CN100370597C (zh) 2008-02-20

Family

ID=35931390

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100093197A Expired - Fee Related CN100370597C (zh) 2004-07-09 2004-07-09 信息安全集成电路可测性与安全性设计方法

Country Status (1)

Country Link
CN (1) CN100370597C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916317B (zh) * 2010-08-23 2012-05-23 清华大学 基于无网格模型的集成电路模块到模块的布线方法
CN113156843A (zh) * 2021-01-25 2021-07-23 济南明湖建筑节能技术开发有限公司 一种供水系统采集器及远程控制系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
US5920112A (en) * 1998-04-07 1999-07-06 Micro Networks Corporation Circuit including a corral for containing a protective coating, and method of making same
US6064110A (en) * 1995-09-22 2000-05-16 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US20020096744A1 (en) * 2001-01-24 2002-07-25 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits
US20030214002A1 (en) * 2002-05-14 2003-11-20 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064110A (en) * 1995-09-22 2000-05-16 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
US5920112A (en) * 1998-04-07 1999-07-06 Micro Networks Corporation Circuit including a corral for containing a protective coating, and method of making same
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US20020096744A1 (en) * 2001-01-24 2002-07-25 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits
US20030214002A1 (en) * 2002-05-14 2003-11-20 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection

Also Published As

Publication number Publication date
CN1719593A (zh) 2006-01-11

Similar Documents

Publication Publication Date Title
Jin et al. DFTT: Design for Trojan test
Zhang et al. Case study: Detecting hardware Trojans in third-party digital IP cores
CN104239616B (zh) 集成电路的设计方法及硬件木马检测方法
US8615691B2 (en) Process for improving design-limited yield by localizing potential faults from production test data
Wang et al. IIPS: Infrastructure IP for secure SoC design
Xiao et al. Security rule checking in IC design
ATE291274T1 (de) Ic-test programmiersystem zur zuordnung logischer funktionstestdaten von logischen integrierten schaltung zu einer physikalischen darstellung
US8549370B2 (en) On-chip functional debugger and a method of providing on-chip functional debugging
CN104715121B (zh) 基于三模冗余的防御硬件木马威胁的电路安全性设计方法
CN108694323B (zh) 用于检测故障点的设备和方法
WO2001065759A3 (en) Method and apparatus for critical and false path verification
Wang et al. Multiple fault diagnosis using n-detection tests
Bhatti et al. Diagnostic test generation for arbitrary faults
Blanton et al. Logic characterization vehicle design for maximal information extraction for yield learning
US20050138501A1 (en) System and method for testing electronic devices on a microchip
Hély et al. Securing scan control in crypto chips
CN100370597C (zh) 信息安全集成电路可测性与安全性设计方法
Sharma et al. A state-of-the-art reverse engineering approach for combating hardware security vulnerabilities at the system and PCB level in IoT devices
Lin et al. Multiple-fault diagnosis based on single-fault activation and single-output observation
Mezzah et al. Assertion based on-line fault detection applied on UHF RFID tag
CN102645609B (zh) Jtag链路测试装置及其测试方法
Fummi et al. Logic-level mapping of high-level faults
Fern et al. Mining mutation testing simulation traces for security and testbench debugging
Karunaratne et al. RTL fault modeling
US7509548B2 (en) Method and apparatus for integrated circuit self-description

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20100709