CN100365541C - 用于控制电源切断保护电路的电路和方法 - Google Patents
用于控制电源切断保护电路的电路和方法 Download PDFInfo
- Publication number
- CN100365541C CN100365541C CNB2005100882385A CN200510088238A CN100365541C CN 100365541 C CN100365541 C CN 100365541C CN B2005100882385 A CNB2005100882385 A CN B2005100882385A CN 200510088238 A CN200510088238 A CN 200510088238A CN 100365541 C CN100365541 C CN 100365541C
- Authority
- CN
- China
- Prior art keywords
- indication
- circuit
- input end
- control
- resets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
一种电源切断保护控制电路和方法。提供存储器对和选择电路。存储器对存储在该对的第一和第二存储元件的各个存储输入端上有效的数据,并在其各个存储输出端上提供所存储的数据。存储器对具有极性选择输入端,通过该极性选择输入端,使得第一和第二存储元件之一的输出对应于开关的第一控制状态,并且使得第一和第二存储元件中的另外一个的输出对应于开关的第二控制状态。选择电路的输入端连接到存储器对的各个存储输出端,其输出端连接到开关的控制线,用于控制开关。选择电路的选择线在输入端之间进行选择,以便选择第一和第二存储元件的这个或者那个存储输出。
Description
技术领域
本发明涉及控制电源切断保护电路的电路和方法,特别用于包括图形控制器和外设的系统中。更具体地说,本发明涉及这样的电路和方法,在失去共同供给外设和图形控制器的电源的情况下,用于保护图形控制器不被损坏。
背景技术
图形显示系统通常在主CPU和诸如LCD面板的图形显示装置之间使用图形控制器芯片。一般来说,这样的系统还包括一个或多个外部设备。例如,在蜂窝电话中,将照相机外设连接到图形控制器变得越来越普遍。照相机和主CPU都能够提供相应的图像数据集。图形控制器可在数据集之间进行选择,以提供给显示装置,或者,图形控制器可将一个数据集叠加在另一数据集上,以提供给显示装置。
当外设是照相机时,图形控制器从外设接收图像数据。也可以是,图形控制器将数据提供给外设。在任何一种情况下,在图形控制器和外设间交换的数据通常必须进行电平转换,因为图形控制器和外设通常由不同电压电平供电。因此,图形控制器包括电平转换器,用于例如并行数据总线的每一位。电平转换器通常使用CMOS技术。
图形控制器包括从外设接收电源的管脚,为每个电平转换器的一侧供电,同时,图形控制器使用的电源在内部被提供到电平转换器的另一侧。只要来自外设的电源为“导通”,则电平转换器正常工作。
另一方面,如果外设断电而图形控制器保持电源接通,则CMOS闩锁将导致电平转换器的损坏。然而,很多时候需要外设断电而图形控制器保持电源接通,例如,当处理从外设接收到的图像时,为减少功耗时就是这种情况。
该问题已通过在图形控制器中提供电源切断保护电路得以解决。电源切断保护电路由另一电路控制,该电路包括寄存器,主CPU基本上在主CPU切断外设电源的同时向寄存器写入。寄存器的内容用于接通将电平转换器连接到地的各个MOSFET。这样做在外设的电源切断时,防止电平转换器中的CMOS闩锁。
该问题的解决方案并不完整。如果在外设电源关断的任何时候图形控制器复位,则寄存器的内容丢失,结果导致MOSFET又被切断,导致电平转换器出现了切断电路要解决的问题。
因此,有必要提供一种比现有技术具有更健壮保护的控制电源切断保护电路的电路和方法。
发明内容
公开了一种根据本发明的最佳电源切断保护控制电路和方法,用在图形控制器中。图形控制器由主机控制并连接到外设。图形控制器包括电平转换器,用于将从外设接收到的信号的电压电平转换为适于在图形控制器中处理信号的不同的电压电平。开关配置在电平转换器和地之间的电流通路中。开关在开关的第一和第二控制状态下为导通和关断。
最佳电源切断控制电路包括存储器对和选择电路。存储器对存储在该对的第一和第二存储元件的各个存储输入端上有效的数据,并在其各个存储输出端上提供所存储的数据。存储器对具有极性选择输入端,通过该极性选择输入端,使得第一和第二存储元件之一的输出数据输出对应于开关的第一控制状态,并且使得第一和第二存储元件中的另外一个的存储数据输出对应于开关的第二控制状态。选择电路的输入端连接到存储器对的各个存储输出端,其输出端连接到开关的控制线,用于控制开关。选择电路的选择线在输入端之间进行选择,以便选择第一和第二存储元件的这个或者那个存储输出端。
也公开了相应的方法和媒体。
应该理解,该发明内容只提供了一个通常确定附图和详细说明中有哪些内容的方式,并不用于限制本发明的范围。本发明的对象、特征和优点在参考了用附图进行的详细说明之后更容易理解。
附图说明
图1是现有技术电路的原理图,用于控制包括图形控制器和外设的系统中的电源切断保护电路。
图2是根据本发明的最佳电路的原理图,用于控制包括图形控制器和外设的系统中的电源切断保护电路。
具体实施方式
图1表示现有技术电路,用于控制一个典型的电子计算和显示系统10的电源切断保护电路8,该系统具备图形控制器12、外设14,例如照相机、主CPU 16、稳压电源18、以及图形显示装置20,例如LCD面板。图形控制器通常管理来自照相机和CPU的图像数据流,以将图像数据组合成复合数据,并将复合数据提供给显示装置。主CPU 16通过图形控制器中的主机接口24与图形控制器12通信。
部件8以及12到20形成一个作为本发明的最佳环境的系统10,但系统的操作方式及其特殊形式可以变化很大。例如,主机可以是不同于计算机或CPU的其它东西,根据本发明的电源切断控制电路和方法可实施为不同于图形控制器的芯片或装置,因此并不需要图形显示装置,并且外设可以是不同于照相机的东西。
外设14通常提供多个数据线D1-DN,N通常为8。电源提供两个电压输出VG和Vp,分别给图形控制器12和外设14供电。该两个电压分别提供给电平转换器221和22n的各侧,应该理解,每个数据线D都有一个电平转换器。电平转换器提供电平转换后的数据给图形控制器用于内部处理。然而,电平转换器也可用于转换控制信号或其它信号。
在图形控制器中提供寄存器“R”,用于控制开关S1-SN,当闭合时,这些开关将各个电平转换器22连接到地。开关S作为电源切断保护电路。开关一般为MOSFET,但也可以是任何所需的技术。
主CPU 16通过使用开关26、一般为MOSFET,来控制提供给外设14和图形控制器12的电源Vp。CPU关断开关26并发出指令给主机接口24对寄存器“R”写入“1”。寄存器“R”的输出连接到缓冲器28。缓冲器28驱动一个信号来控制开关S。响应于存储在寄存器“R”中的“1”,缓冲器28驱动一个接通开关S的信号。
CPU 16可通过激活复位线30来指示图形控制器12在任何时候复位。但是,如果图形控制器复位,则寄存器“R”的内容丢失,即“1”由“0”替代。这将关断开关S,导致电平转换器22中的大电流。这样将消耗功率并导致CMOS闩锁。
可能首先想到,这个问题可以这样避免:修改图形控制器,以便在寄存器“R”中存储“0”(而不是“1”)导通开关“S”。在这种情况下,CPU关断开关26并发出指令给主机接口24对寄存器“R”写入“0”,导通开关“S”。然后,如果在给外设的电源关断时图形控制器复位,则寄存器“R”的内容保持为“0”,开关S保持导通。
但是,这个“解决方案”产生了一个问题。继续该情况,CPU导通开关26并发送指令到主机接口24,对寄存器“R”写入“1”,关断开关“S”。当外设为导通时,希望开关“S”为关断。但是,如果在给外设的电源为导通时图形控制器复位,则寄存器R的内容变“0”,导通开关“S”。当外设为导通时开关“S”也导通会导致在电平转换器中的大电流,消耗功率并可能导致CMOS闩锁。
图2说明了根据本发明的用于电子计算和显示系统30的最佳电源切断保护控制电路50。该系统30包括图形控制器32。该系统30还包括:外设14、CPU 16、电源18、及图形显示装置20,这些元件可能与上述相同。而且,图形控制器32包括电平转换器221和22N,每个转换器都具备开关“S”,作为电源切断保护电路。最佳电路50为切断保护电路S1到SN提供硬件或软件控制。
外设14一般提供多个数据线D1-DN,并行发送数据位到图形控制器。然而,只有一根数据线可用于数据的串行传输。而且,在备选实施例中,外设14可在数据线D1-DN接收数据位。
电源提供两个电压输出VG和VP,分别给图形控制器32和外设14供电。两个电压分别提供给电平转换器221和22N的各侧。图形控制器对每个数据线D包括一个电平转换器。电平转换器将电平转换后的数据提供给图形控制器用于内部处理。在备选实施例中,电平转换器将电平转换后的数据提供给外设。开关S1到SN将各个电平转换器22连接到地,提供电源切断保护。开关一般为MOSFET(NMOS或PMOS)但也可以是其它任何希望的技术。
供电电源18的电压输出Vp通过开关34的控制,与外设14和电平转换器22连接或断开。由主机16发出电源控制信号36,以导通或关断开关34,从而使电源Vp与外设14和电平转换器22连接或断开。
主CPU 16通过在图形控制器中连接到主机接口44的总线45与图形控制器32通信。主机接口44响应来自主机的指令发出如下所述的输出位。
图2给出了根据本发明的用于控制电源切断保护电路的电路的最佳实施例50。电路50配置在图形控制器32同一块板上。本领域普通技术人员容易理解,在其它希望的实施例中,电路50及其各种变形可由硬件、固件、软件,或这些类型组件的任意组合、使用任何技术实现。
电源切断多路复用器52直接驱动电源切断保护电路的开关S。每个开关S有两个控制状态。在第一控制状态,开关S为导通或闭合。在第二控制状态,开关S为关断或打开。每个开关S在第一控制状态下在各电平转换器和地之间形成一个电流通路,并在第二控制状态下切断该通路。开关显示为一般的开关。来自多路复用器52的高或低信号可用于使开关S进入特定的控制状态。开关S最好为MOSFET,也可以是任何希望技术的开关。
电源切断多路复用器52具备两个输入端:用于硬件控制的输入端54和用于软件控制的输入端56。多路复用器52的输入由硬件使能锁存器58的输出选择,该锁存器58由主机接口44的线33上的硬件控制使能位输出设置。
硬件控制
硬件控制使能位在电源切断保护电路的硬件控制和软件控制之间进行选择。在所述实施例中,设置硬件控制使能位为“1”选择硬件控制。在硬件控制模式下,主CPU通过图形控制器32的管脚49控制电源切断保护电路。
硬件控制最好在具备逻辑电路的电路50中实现,逻辑电路包括异“或”门60和管脚49极性锁存器62。该逻辑电路使用电源控制信号36,该信号在图形控制器的管脚49上获得。如上所述,主机使用电源控制信号36将电源Vp与外设14连接或断开。尽管使用一个信号36来控制Vp和开关S是有利的,但该逻辑电路使用电源控制信号36并不是必需的。在备选实施例中,该电路使用管脚49的信号,该信号专门用于开关S的硬件控制。
管脚49极性锁存器62由在主机接口44的线37上提供的硬件配置极性位设定。硬件极性位由主机配置来按需假定值(“1”或“0”),以确保在输出Vp断开时,开关S处于第一控制状态(导通或关闭)。电源控制信号36和锁存器62的输出被输入到异“或”门60。异“或”门60的输出端54连接到电源切断多路复用器52的第一输入端。
举一个例子说明硬件控制模式。假设当电源控制信号36为低时,外设电源输出Vp为断开。并且假设当到电源切断多路复用器52的输入54为高时,开关S处于其第一控制状态(导通)。设置硬件极性位为高(存储在管脚49极性锁存器62中)使得异“或”门60在电源控制信号36为低时,提供一个为高的输出。当外设电源Vp为关断时,该高信号通过多路复用器52传递,以导通开关S。
主机16通过向外设14提供电源Vp又将其接通。主机16通过再接通开关34来提供电源Vp。主机通过使电源控制信号36为暂态高来实现上述动作。这使得异“或”门60的输出54来回切换。继续该例子,当该主机使电源控制信号36为暂态高,异或60的输出将会变低,以关断开关S。因此,当连接了外设电源Vp时,开关S关断。
该例子总结在以下的表中:
电源控制信号 | 外设电压Vp | 寄存器62 | 输入54 | 开关S |
01 | 断开接通 | 11 | 10 | 接通断开 |
如果图形控制器32复位,则管脚49极性锁存器62中保持的硬件极性位也将复位。
图形控制器的复位由线42上提供的复位信号指示。复位信号可被断言为许多不同影响的结果,并称为“累积”复位信号。例如,累积复位信号可由主机16的指令得到,或者通过提供在图形控制器32的硬件复位管脚46上的硬件信号、位或者代码,或作为软件指令通过主机接口44发布到复位锁存器38。或者,图形控制器本身可产生内部复位信号、位或代码。应该理解,一般情况下,信号、位、代码(例如字节)等以类似的方式工作,并且可在适当的修改下互换使用,如本领域普通技术人员直接理解的。在本文中,这些总的称为“指示”。
另外一个逻辑电路选择任意的上述路径来复位图形控制器。实际上,在最佳电路50中,三输入的“或”门40在线42上产生累积复位信号。到“或”门40的第一输入端连接复位锁存器38。第二输入端连接到硬件复位管脚46。并且第三输入端连接内部复位信号。“或”门40的输出端连接到线42。线42连接到锁存器58、62、a和b。
当在线42上断言累积复位信号时,存储在管脚49极性锁存器62中的内容复位到“0”。因此,如果存储在锁存器62中的硬件极性位为“1”从而将开关S设置在第一控制状态(导通),则在电源Vp从外设断开的时间期间,在线42上断言累积复位信号,作为结果,开关S将会断开。该结果是不希望的。
为避免这种不希望的结果,可提供硬件控制,这种硬件控制不依赖于易受存储器丢失影响的图形控制器寄存器的使用。例如,图形控制器的管脚49可直接连接到开关S。然而,该方法要求由主机提供的电源控制信号36的极性与开关S的需求匹配。对电源控制信号36要求预定极性是一个缺点,因为图形控制器具备在特定的系统中使用任何可用的极性的能力是更灵活和更希望的。本发明的一个出色优点是,可用软件通过管脚49极性锁存器62配置需要的极性,使得任何主机16可操作要求两个状态中的任何一个状态来操作开关“S”的图形控制器芯片32
当电源Vp从外设断开时,存储在管脚49极性锁存器62的内容被设定为“1”,导通开关“S”。当在线42上断言累积复位信号时,锁存器62的内容复位到“0”。作为结果,当运行在硬件控制模式下,且当电源Vp从外设断开时,开关S的状态根据图形控制器复位改变。为避免这种不希望的状态变化,电路50连接在线42上的累积复位信号到硬件使能锁存器58。复位锁存器58控制电源切断多路复用器52来选择软件控制。如下所述,当在硬件控制下操作且Vp关闭时,选择软件控制防止了开关S的状态的不希望的变化。在复位之后,主机可以在任何时候通过对硬件使能锁存器58写入“1”来重新选择硬件控制。
软件控制
软件控制在最佳实施例50中通过对硬件使能锁存器58写入“0”实现。该零可以在“正常”情况下通过软件接口写入,或通过复位图形控制器32而写入。锁存器58的输出选择第二多路复用器64的输出56作为到电源切断多路复用器52的输入56,以驱动开关S。
在正常情况下,软件控制用来在给外设的电源Vp连接或断开时,按需改变开关S的状态。
第二多路复用器64在图形控制器32的管脚48上可用的软件配置极性信号的控制下,在一对存储器存储元件66之间特别是R-S锁存器“a”和“b”(“锁存器对”)之间选择。每个锁存器具有数据存储器输入端“D”(Da,Db)和相应的数据存储器输出端“Q”(Qa,Qb),用于从数据存储器输入端输出锁存的数据。其中一个锁存器“a”具有复位输入“R”,而另外一个锁存器“b”具有设定输入“S”。在一个最佳实施例中,输入R和S绑定在一起形成极性选择输入69,该极性选择输入69连接到锁存器“a”和“b”的复位和设定输入。
软件电源导通位在主机接口44的线67上提供给锁存器“a”和“b”的数据存储器输入端D。因此,锁存器“a”和“b”在正常操作下产生相同的数据存储输出Q。当锁存器对的两个锁存器产生相同的数据存储器输出时,管脚48上的软件配置极性信号不影响第二多路复用器64的输出56。
如线37上的硬件极性位,线67上提供的软件极性位由主机设置,使之适于按需控制开关S,并提供连接到通过高或者低信号处于第一控制状态的开关S的灵活性。
但是,如果图形控制器复位,将在线42上提供累积复位信号。这会使锁存器对66的一个锁存器“a”复位到“0”,并且锁存器对的另外一个锁存器“b”设定为“1”。主机16在管脚48断言所需的软件配置极性信号,以选择锁存器“a”或“b”,使之适合开关S的所需状态。
当在软件控制下操作时,考虑正常和复位操作的例子。如果到外设的电源Vp导通,则开关S应该在第二控制状态(关断或打开);如果到外设的电源是关断,则开关S应该在第一控制状态(导通或闭合)。假设当电源切断多路复用器52的信号输出为高时,开关S在第一控制状态;并假设当多路复用器52的输出为低时,开关S在第二控制状态。
作为正常操作的例子,如果到外设的电源Vp为导通,线67上的软件电源导通位应该为低以维持开关断开。当电源Vp将要被关断,主机将线67上的软件电源导通位从低切换到高,以接通开关S。
作为复位操作的例子,假定线67上的软件电源导通位为高,并且第二多路复用器64的输出相应为高。当图形控制器被复位时,由于复位,锁存器对69中存储的内容丢失。线42上的复位信号将锁存器“a”复位到“0”并且将锁存器“b”置为“1”。为了维持多路复用器64的输出为高,主机将管脚48上的软件配置极性位设置为低(在此实例中),从而选择锁存器“b”的数据存储器输出。通过选择锁存器“b”,多路复用器64的输出上的高电平被保持。
当到外设的电源恢复时,主机可通过控制线67上的软件电源导通位来重新获得对开关“S”的控制。应该显而易见的是,对于图2所示的电路的任何变型,只要主机16知道电路要求,通过利用软件电源导通位以及软件配置极性信号,就可能在软件控制下提供相同程度的控制。如上所述,主机还可通过利用硬件使能锁存器58来重新选择硬件控制。
已经解释了软件控制,在以硬件控制模式操作并且发生复位时,通过选择软件控制防止开关“S”的状态改变的方式现在通过一个实例进行描述。假定电源控制信号36为低时外设电源输出Vp断开连接。同时,假定开关“S”在到多路复用器52的输入54为高时接通。如果主机在管脚49极性锁存器62中存储“1”,并且通过断言电源控制信号36为低来断开到外设的电源,结果是XOR门60产生为高的输出,该输出按需接通开关“S”。断言线42上的复位信号将管脚49极性锁存器62复位到0。但是,电源控制信号36仍然为低。因此,XOR门60产生为高的输出,该输出断开开关“S”。如所述,此结果是不希望的。
但是,断言线42上的复位信号还将硬件使能锁存器58复位到0,将图像控制器置于软件模式,使XOR门60的输出暂时无关。此外,断言复位信号还将锁存器“a”复位到0,并将锁存器“b”置于1。主机断言为低的管脚48上的软件配置极性信号,选择锁存器“b”。锁存器“b”中存储的1将开关“S”按需恢复到接通状态。
根据本发明的电源切断电路和方法可用硬件或软件实现,或者用硬件和软件一起实现,并且可采用存储了由机器执行的指令的一个或多个程序的机器可读媒体,如对本领域普通技术人员显而易见的那样。
应该认识到,尽管作为优选地给出并描述了一个特定的电源切断电路和方法,但可以采用除了已经提及的那些之外的其它配置和方法,并不背离本发明的原理。
在以上说明书中采用的术语和表述在说明书中的作用是描述而非限制,并且无意于用这样的术语和表述来排除说明书中给出和描述的特征或者部分特征的等效体,应该认识到,本发明的范围仅仅由下面的权利要求书进行定义和限制。
Claims (38)
1.一种用于使主机控制电源切断保护电路的控制电路,所述保护电路适于在切断外设的电源时防止对电平转换器的损害,所述电平转换器用于提供电平转换信号并且用于与所述外设连接,所述控制电路适于在图形控制器中使用,所述图形控制器包括所述电平转换器和所述电源切断保护电路,所述电源切断保护电路与所述电平转换器连接并且具有用于选择第一和第二控制状态的其中之一的保护-电路-控制输入端,所述控制电路包含:
存储器对,其包括:
极性选择输入端,
第一存储元件,其具有输入端、第一存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第一预定指示响应所述初始状态输入端上的特定指示,
第二存储元件,其具有输入端、第二存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第二预定指示响应所述初始状态输入端上的特定指示;以及
第一选择电路,其具有分别与所述第一和第二存储输出端连接的第一和第二选择电路输入端、与所述保护-电路-控制输入端连接的输出端、以及与所述主机连接用于选择所述第一和第二选择电路输入端的其中之一的选择输入端,其中所述控制电路因此使所述主机能够遵循所述特定指示的断言来控制所述电源切断保护电路;以及其中
所述特定指示是复位指示,
所述控制电路还包含用于生成所述复位指示的复位发生设备,以及
其中所述复位发生设备还适于根据所述图形控制器内部生成的复位指示生成所述复位指示。
2.如权利要求1所述的控制电路,其特征在于,所述第一预定指示是二进制数并且所述第二预定指示是所述第一预定指示的二进制反码。
3.如权利要求1所述的控制电路,其特征在于,所述第一预定指示对应于所述第一控制状态并且所述第二预定指示对应于所述第二控制状态。
4.如权利要求1所述的控制电路,其特征在于,所述控制电路还包含适于接收来自所述主机的软件控制指示并且适于根据接收所述的软件控制指示使所述第一和第二预定指示的其中之一存储在所述第一和第二存储元件中的设备。
5.权利要求3所述的控制电路,其特征在于:所述累积复位信号由所述图形控制器内部断言。
6.权利要求5所述的控制电路,其特征在于:所述图形控制器包括用于与主机接口的主机接口;该控制电路还包括用于锁存复位位的复位位锁存器和用于产生所述累积复位信号的逻辑电路,所述逻辑电路具备用于接收内部复位信号和所述复位位的各个输入端,当所述内部复位信号和所述复位位中任一个被断言时,所述累积复位信号由所述逻辑电路断言。
7.如权利要求1所述的控制电路,其特征在于,所述控制电路还包含与所述主机连接并且适于接收来自所述主机的软件复位指示的设备,并且其中所述复位发生设备还适于根据所述软件复位指示生成所述复位指示。
8.如权利要求1所述的控制电路,其特征在于,所述图形控制器还包括用于接收来自所述主机的硬件复位指示的复位输入端,并且其中所述复位发生设备还适于根据所述硬件复位指示生成所述复位指示。
9.权利要求1所述的控制电路,其特征在于,所述图形控制器包括主机接口,该控制电路还包括第二选择电路,位于所述第一选择电路的所述输出端和所述开关之间,所述第二选择电路具备分别连接到存储器对和硬件控制电路的输入端,以及用于在所述输入端之间进行选择的选择线,以及硬件控制锁存器,用于锁存硬件控制位以控制所述第二选择电路的选择线,所述硬件控制电路用于接收表示到外设的电源为导通或关断的指示。
10.一种用于使主机控制电源切断保护电路的控制电路,所述保护电路适于在切断外设的电源时防止对电平转换器的损害,所述电平转换器用于提供电平转换信号并且用于与所述外设连接,所述控制电路适于在图形控制器中使用,所述图形控制器包括所述电平转换器和所述电源切断保护电路,所述电源切断保护电路与所述电平转换器连接并且具有用于选择第一和第二控制状态的其中之一的保护-电路-控制输入端,所述控制电路包含:
存储器对,其包括:
极性选择输入端,
第一存储元件,其具有输入端、第一存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第一预定指示响应所述初始状态输入端上的特定指示,
第二存储元件,其具有输入端、第二存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第二预定指示响应所述初始状态输入端上的特定指示;以及
第一选择电路,其具有分别与所述第一和第二存储输出端连接的第一和第二选择电路输入端、与所述保护-电路-控制输入端连接的输出端、以及与所述主机连接用于选择所述第一和第二选择电路输入端的其中之一的选择输入端,其中所述控制电路因此使所述主机能够遵循所述特定指示的断言来控制所述电源切断保护电路;以及
其中所述控制电路还包含第二选择电路,其具有:
第一输入端,用于接收指示是否接通或断开所述外设的电源的接通-断开指示;
第二输入端,其与所述第一选择电路的输出端连接;
选择输入端,用于选择所述第一和第二输入端的其中之一;以及
输出端,其与所述保护-电路-控制输入端连接。
11.如权利要求10所述的控制电路,其特征在于,所述控制电路还包含用于依照存储在第三存储元件中的极性指示的值有选择地转换所述接通-断开指示的极性选择设备。
12.如权利要求10所述的控制电路,其特征在于,所述控制电路还包含用于接收来自所述主机的启动模式的指示的第三存储元件,所述第三存储元件具有与所述第二选择电路的选择输入端连接的输出端,并且其中所述控制电路因此使所述主机在硬件和软件模式之间选择,以控制所述电源切断保护电路。
13.如权利要求12所述的控制电路,其特征在于,所述第三存储元件还包含与所述极性选择输入端连接的初始状态输入端,并且其适于通过输出第三预定指示响应所述初始状态输入端上的特定指示,用于使所述第二选择电路选择所述第二选择电路的第二输入端,其中所述控制电路因此启动用于遵循所述特定指示的断言来控制所述电源切断保护电路的硬件模式。
14.如权利要求13所述的控制电路,其特征在于,所述控制电路还包含适于接收来自所述主机的软件控制指示并且适于根据接收所述软件控制指示使所述第一和第二预定指示的其中之一存储在所述第一和第二存储元件中的设备。
15.如权利要求13所述的控制电路,其特征在于,所述控制电路还包含用于生成复位指示的复位发生设备,并且所述特定指示是所述复位指示。
16.如权利要求15所述的控制电路,其特征在于,所述图形控制器还包括用于接收来自所述主机的硬件复位指示的复位输入端,并且所述复位发生设备适于根据所述硬件复位指示生成所述复位指示。
17.如权利要求15所述的控制电路,其特征在于,所述控制电路还包含与所述主机连接并且适于接收来自所述主机的软件复位指示的设备,并且其中所述复位发生设备还适于根据所述软件复位指示生成所述复位指示。
18.一种系统,包含:
主机;
外设;以及
与所述主机连接的图形控制器,所述图形控制器包含:
电平转换器,用于提供电平转换信号并且用于与所述外设连接;
电源切断保护电路,用于在切断所述外设的电源时防止对所述电平转换器的损害,所述电源切断保护电路与所述电平转换器连接并且具有用于选择第一和第二控制状态的其中之一的保护-电路-控制输入端;以及
控制电路,用于使所述主机控制所述电源切断保护电路,所述控制电路包含:极性选择输入端,
第一存储元件,其具有输入端、第一存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第一预定指示响应所述初始状态输入端上的特定指示,
第二存储元件,其具有输入端、第二存储输出端、与所述极性选择输入端连接的初始状态输入端,其适于通过输出第二预定指示响应所述初始状态输入端上的特定指示;以及
第一选择电路,其具有分别与所述第一和第二存储输出端连接的第一和第二选择电路输入端、与所述保护-电路-控制输入端连接的输出端、以及与所述主机连接用于选择所述第一和第二选择电路输入端的其中之一的选择输入端,其中所述控制电路因此使所述主机能够遵循所述特定指示的断言来控制所述电源切断保护电路;以及其中
所述特定指示是复位指示,
所述控制电路还包含用于生成所述复位指示的复位发生设备,以及
其中所述复位发生设备还适于根据所述图形控制器内部生成的复位指示生成所述复位指示。
19.权利要求18所述的系统,其特征在于:所述第一和第二存储元件分别包括数据锁存器。
20.如权利要求18所述的系统,其特征在于,所述第一预定指示对应于所述第一控制状态并且所述第二预定指示对应于所述第二控制状态。
21.如权利要求18所述的系统,其特征在于,所述控制电路还包含适于接收来自所述主机的软件控制指示并且适于根据接收所述的软件控制指示使所述第一和第二预定指示的其中之一存储在所述第一和第二存储元件中的设备。
22.权利要求20所述的系统,其特征在于:所述累积复位信号由所述图形控制器内部断言。
23.权利要求22所述的系统,其特征在于:所述图形控制器包括主机接口;所述电源切断保护控制电路还包括用于锁存复位位的复位位锁存器和用于产生所述累积复位信号的逻辑电路,所述逻辑电路具备用于接收内部复位信号和所述复位位的各个输入端,当所述内部复位信号和所述复位位中任一个被断言时,所述累积复位信号由所述逻辑电路断言。
24.如权利要求18所述的系统,其特征在于,所述控制电路还包含与所述主机连接并且适于接收来自所述主机的软件复位指示的设备,并且其中所述复位发生设备还适于根据所述软件复位指示生成所述复位指示。
25.如权利要求18所述的系统,其特征在于,所述图形控制器还包含用于接收来自所述主机的硬件复位指示的复位输入端,并且其中所述复位发生设备还适于根据所述硬件复位指示生成所述复位指示。
26.权利要求18所述的系统,其特征在于,所述图形控制器包括用于与主机接口的主机接口,所述电源切断保护控制电路还包括第二选择电路,位于所述第一选择电路的所述输出端和开关之间,所述第二选择电路具备分别连接到存储器对、硬件控制电路的输入端,和用于在所述输入端之间进行选择的选择线,以及硬件控制锁存器,用于锁存硬件控制位以控制所述第二选择电路的选择线,所述硬件控制电路用于接收表示到所述外设的电源为导通或关断的指示。
27.如权利要求18所述的系统,其特征在于,所述控制电路还包含第二选择电路,其具有:
第一输入端,用于接收指示是否接通或断开所述外设的电源的接通-断开指示;
第二输入端,其与所述第一选择电路的输出端连接;
选择输入端,用于选择所述第一和第二输入端的其中之一;以及
输出端,其与所述保护-电路-控制输入端连接。
28.如权利要求27所述的系统,其特征在于,所述控制电路还包含用于依照存储在第三存储元件中的极性指示的值有选择地转换所述接通-断开指示的极性选择设备。
29.如权利要求27所述的系统,其特征在于,所述控制电路还包含用于接收来自所述主机的启动模式的指示的第三存储元件,所述第三存储元件具有与所述第二选择电路的选择输入端连接的输出端,并且其中所述控制电路因此使所述主机在硬件和软件模式之间选择,以控制所述电源切断保护电路。
30.如权利要求29所述的系统,其特征在于,所述第三存储元件还包含与所述极性选择输入端连接的初始状态输入端,并且其适于通过输出第三预定指示响应所述初始状态输入端上的特定指示,用于使所述第二选择电路选择所述第二选择电路的第二输入端,其中所述控制电路因此启动用于遵循所述特定指示的断言来控制所述电源切断保护电路的硬件模式。
31.如权利要求30所述的系统,其特征在于,所述控制电路还包含适于接收来自所述主机的软件控制指示并且适于根据接收所述软件控制指示使所述第一和第二预定指示的其中之一存储在所述第一和第二存储元件中的设备。
32.如权利要求30所述的系统,其特征在于,所述控制电路还包含用于生成复位指示的复位发生设备,并且所述特定指示是所述复位指示。
33.如权利要求32所述的系统,其特征在于,所述图形控制器还包括用于接收来自所述主机的硬件复位指示的复位输入端,并且其中所述复位发生设备适于根据所述硬件复位指示生成所述复位指示。
34.如权利要求32所述的系统,其特征在于,所述控制电路还包含与所述主机连接并且适于接收来自所述主机的软件复位指示的设备,并且其中所述复位发生设备还适于根据所述软件复位指示生成所述复位指示。
35.一种用于使主机控制电源切断保护电路的方法,所述方法包含下列步骤:
将与第一控制状态相对应的第一指示存储在第一和第二存储元件中,每个存储元件具有输出端;
提供存储-元件-选择指示;
按照所述存储-元件-选择指示,选择所述第一和第二存储元件的其中之一的输出端;
向所述电源切断保护电路的保护-电路-控制输入端提供所选择的输出端上的指示;
接收模式指示,所述模式指示对应用于控制所述电源切断保护电路的特定模式;
根据接收所述模式指示,中断向所述保护-电路-控制输入端提供所选择的输出端上的所述指示的步骤;
接收用于指示是否接通或断开外设的电源的接通-断开指示;以及
向所述保护-电源-控制输入端提供接通-断开指示。
36.如权利要求35所述的方法,还包含下列步骤:
接收复位指示;
根据接收所述复位指示,将所述第一指示存储在所述第一存储元件中;以及
根据接收所述复位指示,将与第二控制状态相对应的第二指示存储在第二存储元件中。
37.权利要求36所述的方法,其特征在于:还包括在闭合所述开关的所述步骤之后,接通到外设的电源,然后作为将第三指示存储到所述存储器对的所述第一和第二存储器中的结果,打开所述开关。
38.如权利要求35所述的方法,还包含下列步骤:
接收复位指示;
根据接收所述复位指示,将所述第一指示存储在所述第一存储元件中;
根据接收所述复位指示,将与第二控制状态相对应的第二指示存储在第二存储元件中;以及
根据接收所述复位指示,重新继续向所述保护-电路-控制输入端提供所选择的输出端上的所述指示的步骤并且中断向所述保护-电路-控制输入端提供所述接通-断开指示的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/902,542 US7191352B2 (en) | 2004-07-29 | 2004-07-29 | Circuit and method for controlling a power cut-off protection circuit |
US10/902542 | 2004-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1734398A CN1734398A (zh) | 2006-02-15 |
CN100365541C true CN100365541C (zh) | 2008-01-30 |
Family
ID=35063417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100882385A Expired - Fee Related CN100365541C (zh) | 2004-07-29 | 2005-07-29 | 用于控制电源切断保护电路的电路和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7191352B2 (zh) |
EP (1) | EP1621971A3 (zh) |
JP (1) | JP4240019B2 (zh) |
CN (1) | CN100365541C (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10259708A1 (de) * | 2002-12-19 | 2004-07-08 | Basf Ag | Verbesserte Neutralisation von Isophoronnitril-Syntheseausträgen |
US7876302B2 (en) * | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
KR100698140B1 (ko) * | 2004-10-05 | 2007-03-26 | 엘지전자 주식회사 | 방송 수신이 가능한 이동 단말기의 전원 패스 장치 |
JP5076317B2 (ja) * | 2005-12-27 | 2012-11-21 | ソニー株式会社 | 情報処理装置、情報処理方法及びそのプログラム |
US7944769B1 (en) * | 2009-10-14 | 2011-05-17 | Xilinx, Inc. | System for power-on detection |
JP5601599B2 (ja) * | 2013-03-13 | 2014-10-08 | Necプラットフォームズ株式会社 | デバイス接続システム、携帯端末、デバイス接続方法及びデバイス接続プログラム |
US10915484B2 (en) * | 2017-02-24 | 2021-02-09 | Digital 14 Llc | Peripheral disconnection switch system and method |
CN111474924B (zh) * | 2019-01-23 | 2023-12-26 | 菜鸟智能物流控股有限公司 | 控制设备、控制装置、控制方法和物流对象处理系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4454575A (en) * | 1980-12-29 | 1984-06-12 | International Business Machines Corporation | Shared memory system with access by specialized peripherals managed by controller initialized by supervisory CPU |
US20030179032A1 (en) * | 2002-03-25 | 2003-09-25 | Tomohiro Kaneko | Level shifter circuit and semiconductor device including the same |
US6700407B1 (en) * | 2001-12-04 | 2004-03-02 | National Semiconductor Corporation | Extended voltage range level shifter |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2027799A1 (en) * | 1989-11-03 | 1991-05-04 | David A. Miller | Method and apparatus for independently resetting processors and cache controllers in multiple processor systems |
US6101600A (en) * | 1996-03-01 | 2000-08-08 | Compaq Computer Corporation | Resetting a CPU |
JP3266560B2 (ja) * | 1998-01-07 | 2002-03-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム及びその制御方法 |
US6429716B1 (en) * | 1998-12-14 | 2002-08-06 | Ati International Srl | Pre-buffer voltage level shifting circuit and method |
JP3473745B2 (ja) * | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP2000353946A (ja) * | 1999-06-10 | 2000-12-19 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
US6526514B1 (en) * | 1999-10-11 | 2003-02-25 | Ati International Srl | Method and apparatus for power management interrupt processing in a computing system |
US6654896B1 (en) * | 2000-05-16 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Handling of multiple compliant and non-compliant wake-up sources in a computer system |
US7017056B1 (en) * | 2000-07-31 | 2006-03-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for secure remote control of power-on state for computers |
US6608476B1 (en) * | 2000-09-26 | 2003-08-19 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2003196117A (ja) * | 2001-12-26 | 2003-07-11 | Toshiba Corp | マイクロプロセッサ |
US7027056B2 (en) * | 2002-05-10 | 2006-04-11 | Nec Electronics (Europe) Gmbh | Graphics engine, and display driver IC and display module incorporating the graphics engine |
US6894537B1 (en) * | 2002-12-18 | 2005-05-17 | National Semiconductor Corporation | Apparatus and method for level shifting in power-on reset circuitry in dual power supply domains |
-
2004
- 2004-07-29 US US10/902,542 patent/US7191352B2/en not_active Expired - Fee Related
-
2005
- 2005-05-20 EP EP05010988A patent/EP1621971A3/en not_active Withdrawn
- 2005-07-29 JP JP2005220467A patent/JP4240019B2/ja not_active Expired - Fee Related
- 2005-07-29 CN CNB2005100882385A patent/CN100365541C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4454575A (en) * | 1980-12-29 | 1984-06-12 | International Business Machines Corporation | Shared memory system with access by specialized peripherals managed by controller initialized by supervisory CPU |
US6700407B1 (en) * | 2001-12-04 | 2004-03-02 | National Semiconductor Corporation | Extended voltage range level shifter |
US20030179032A1 (en) * | 2002-03-25 | 2003-09-25 | Tomohiro Kaneko | Level shifter circuit and semiconductor device including the same |
Also Published As
Publication number | Publication date |
---|---|
US7191352B2 (en) | 2007-03-13 |
EP1621971A2 (en) | 2006-02-01 |
CN1734398A (zh) | 2006-02-15 |
EP1621971A3 (en) | 2009-10-28 |
JP2006040294A (ja) | 2006-02-09 |
JP4240019B2 (ja) | 2009-03-18 |
US20060022988A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100365541C (zh) | 用于控制电源切断保护电路的电路和方法 | |
US7774286B1 (en) | GPSTP with multiple thread functionality | |
US6539484B1 (en) | Configurable power distribution circuit | |
US6064554A (en) | Overcurrent protection circuit and method for universal serial bus hub unit | |
TW200708959A (en) | Semiconductor device and data processing system | |
CN101120298A (zh) | 电源控制电路和电子电路 | |
US7350013B2 (en) | Bus communication apparatus for programmable logic devices and associated methods | |
EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
US5327019A (en) | Double edge single data flip-flop circuitry | |
US7078932B2 (en) | Programmable logic device with reduced power consumption | |
CN111181738B (zh) | 一种poe供电设备和系统 | |
US6456110B1 (en) | Voltage level shifter having zero DC current and state retention in drowsy mode | |
US9240785B2 (en) | Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller | |
CN210038710U (zh) | 一种供电切换电路和服务器 | |
US12081200B2 (en) | Clock switching device | |
CN101825939A (zh) | 一种数字系统及其上电复位电路 | |
CN101170780A (zh) | 双模终端中防止两个无线模块之间电流倒灌的方法和装置 | |
US6958624B1 (en) | Data latch with low-power bypass mode | |
US8423725B1 (en) | Multithreading implementation for flops and register files | |
CN100435125C (zh) | 总线宽度自动调整系统 | |
US5974527A (en) | Register file and operating system thereof | |
CN211427330U (zh) | 一种服务器bmc与背板i2c开关传输电路 | |
JPS63120522A (ja) | 半導体集積回路 | |
KR970011438B1 (ko) | 교환기의 버스 선택 장치 | |
US6369607B2 (en) | Digital circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080130 Termination date: 20140729 |
|
EXPY | Termination of patent right or utility model |