CN100356514C - 形成多晶硅锗层的方法 - Google Patents

形成多晶硅锗层的方法 Download PDF

Info

Publication number
CN100356514C
CN100356514C CNB2004100286490A CN200410028649A CN100356514C CN 100356514 C CN100356514 C CN 100356514C CN B2004100286490 A CNB2004100286490 A CN B2004100286490A CN 200410028649 A CN200410028649 A CN 200410028649A CN 100356514 C CN100356514 C CN 100356514C
Authority
CN
China
Prior art keywords
layer
germanium layer
polysilicon
polycrystalline silicon
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100286490A
Other languages
English (en)
Other versions
CN1664990A (zh
Inventor
褚国栋
程立伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2004100286490A priority Critical patent/CN100356514C/zh
Publication of CN1664990A publication Critical patent/CN1664990A/zh
Application granted granted Critical
Publication of CN100356514C publication Critical patent/CN100356514C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明揭示了一种形成多晶硅锗层的方法。此方法使用以二硅乙烷Si2H6(Disilane)与含锗气体为前驱物于约500℃至约600℃之间进行反应的化学气相沉积法形成一多晶硅锗层于一闸极介电层之上作为闸极。此多晶硅锗层直接形成于闸极介电层之上且具有均匀平坦的表面。

Description

形成多晶硅锗层的方法
技术领域
本发明有关于一种形成多晶硅锗层的方法,特别是一种无须预先形成一多晶硅晶种层(Polysilicon Seed Layer)而可直接形成多晶硅锗层于氧化层上的方法。
背景技术
半导体制造技术的快速发展已能将数以百万计甚至更多的电路元件例如晶体管布局在单一集成电路晶片上。为了要达成如此高的元件积成度,不仅集成电路的线宽必须大幅缩小,常见的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Oxide Transistor,MOSFET)的尺寸也必须缩小。金属氧化物半导体场效应晶体管亦称为隔绝闸极场效应晶体管(Insulated Gate FieldOxide Transistor,IGFET),不过多数时间均被称为场效应晶体管。
场效应晶体管的尺寸微小化不仅仅是晶体管宽度与长度的减少,实际上还包括源极与汲极的接面深度(Junction Depth)及闸极氧化层的厚度,如此才能获得尺寸缩小电性大致不变的场效应晶体管。目前一般场效应晶体管的闸极多为图案化的多晶硅层,而作为场效应晶体管闸极的多晶硅层常视需求进行掺杂(Doping),例如若场效应晶体管为一N型通道场效应晶体管,则多晶硅闸极被布植掺杂为N型闸极。若场效应晶体管为一P型通道场效应晶体管,则多晶硅闸极被布植掺杂为P型闸极。
由于掺杂的多晶硅闸极为半导体材料,每当电压施加于多晶硅闸极时,多晶硅闸极与闸极氧化层介面会产生一空乏区(Depletion Region)。当场效应晶体管的尺寸不断微小化使得闸极氧化层厚度大幅缩减时,位于多晶硅闸极与闸极氧化层介面的空乏区宽度对场效应晶体管电性的影响就越来越大。而空乏区对场效应晶体管电性的影响是负面的,空乏区将减损场效应晶体管的性能。为了要解决闸极空乏效应(Gate Depletion Effect),业界开始广泛使用闸极空乏效应较轻微的多晶硅锗(Poly Silicon Germanium)来取代多晶硅作为闸极的材料。不过既然多晶硅锗系被用作为闸极的材料,意谓多晶硅锗必须形成于闸极氧化层上,不像多晶硅,直接形成多晶硅锗于闸极氧化层上所获得的薄膜表面品质相当差甚至十分粗糙。这是因为直接形成多晶硅锗于氧化层上会引起硅锗局部成核的现象,造成粗糙的薄膜表面品质。图1A与图1B分别显示一张直接形成多晶硅锗于一氧化层上的电子显微镜照片与其示意图。如图1A与图1B所示,一多晶硅锗层104形成于一氧化层102上,其中氧化层是形成于一晶圆100上。多晶硅锗层104粗糙的薄膜表面品质会造成许多问题,例如后续制程及形成薄膜的品质。
为了解决多晶硅锗层直接形成于氧化层所产生粗糙的薄膜表面品质,通常会在形成多晶硅锗层之前,在氧化层上先形成一多晶硅晶种层(Polysilicon SeedLayer)于氧化层上。图2A与图2B分别显示一张多晶硅晶种层形成于氧化层上而多晶硅锗层则形成于多晶硅晶种层的电子显微镜照片与其示意图。如图2A与图2B所示,一多晶硅锗层204形成于一多晶硅晶种层206上,多晶硅晶种层206形成于氧化层202上,其中氧化层202是形成于一晶圆200上。不过,于氧化层上额外形成多晶硅晶种层再形成多晶硅锗层却会影响多晶硅锗闸极场效应晶体管的电性。此外,额外形成多晶硅晶种层意谓成本的增加、额外的制程变数与较差的电性,因此以多晶硅晶种层解决多晶硅锗层表面粗糙现象的作法仍有缺点等待克服,此即为本发明提出的目的。
发明内容
本发明所解决的技术问题为提供一种无须预先形成一多晶硅晶种层而可直接形成多晶硅锗层于氧化层上的方法同时具有均匀表面。
本发明所解决的技术问题为以较低成本、较简单制程解决闸极空乏效应。
本发明解决问题的技术手段包含以二硅乙烷Si2H6(Disilane)与含锗气体为前驱物于约500℃至约600℃之间进行反应的化学气相沉积法形成一多晶硅锗层于一闸极介电层之上作为闸极。此多晶硅锗层直接形成于闸极介电层之上且具有均匀平坦的表面。
对照本发明与先前技术的功效,由于本发明用二硅乙烷Si2H6(Disilane)与含锗气体为前驱物以化学气相沉积法直接于闸极介电层之上形成多晶硅锗层,不仅可获得具有均匀平坦的表面的多晶硅锗层,且同时以较低成本、较简单制程解决闸极空乏效应的问题。
为进一步说明本发明的上述目的、结构特点和效果,以下将结合附图对本发明进行详细的描述。
附图说明
图1A与图1B分别显示直接形成多晶硅锗于氧化层的电子显微镜照片与其示意图;
图2A与图2B分别显示多晶硅晶种层形成于氧化层上而多晶硅锗层则形成于多晶硅晶种层的电子显微镜照片与其示意图;及
图3A与图3B分别显示多晶硅锗形成于氧化层上的电子显微镜照片与其示意图。
具体实施方式
多晶硅闸极空乏效应为出现在以半导体材料形成的闸极例如掺杂的多晶硅闸极中载子(Carrier)空乏的效应。多晶硅闸极中载子空乏的效应的发生系因外加电场造成掺杂的多晶硅闸极中出现一载子被电场吸引或排斥开而无离子化掺质的区域,亦即无自由电洞或自由电子出现的空乏区域。在N型多晶硅闸极中,空乏区域包含不能提供自由电子的施体(Donor),而在P型多晶硅闸极中,空乏区域包含不能提供自由电洞的受体(Accepter)。此多晶硅闸极载子空乏的效应将导致施加电压至多晶硅闸极时出现电场强度下降的现象,此现象亦代表闸极的控制能力衰退,导至闸极下的通道中载子浓度和元件驱动电流的减少,明显影响晶体管的电性。
在传统的场效应晶体管中,多晶硅被用作为闸极的材料,并以离子布植与扩散制程被掺杂成为N型多晶硅闸极或P型多晶硅闸极。而载子空乏的效应则因闸极介电层的薄化更加严重。当空乏区的宽度和闸极介电层厚度接近时(如闸极介电层厚度小于10nm后),载子空乏的效应就变得很显著。一般认为掺杂多晶硅闸极空乏区的宽度约在10至40埃之间。此载子空乏的效应明显限制闸极介电层的薄化也就是限制闸极的微小化。而多晶硅闸极空乏区等于将闸极自通道区拉远使电场控制能力下降。
利用多晶硅锗(SiGe)来取代多晶硅作为闸极的材料可减少闸极空乏效应。不过,沉积多晶硅锗于一超薄闸极介电层却相当困难,这是因为沉积的多晶硅锗会出现不连续、表面粗糙且不平滑均匀。本发明的实施例即是提供一种可直接形成表面平滑多晶硅锗于闸极介电层上的方法。
在此必须说明的是以下描述的制程步骤及结构并不包含完整的制程。本发明可以藉各种制程技术来实施,在此仅提及了解本发明所需的制程技术。以下将根据本发明附图做详细的说明。必需说明的是图示是一个极简化的格式而且并非按比例绘制。再者图示的尺寸被放大以便更清楚的对本发明做一说明和了解。
本发明提供一种无须预先形成一多晶硅晶种层而可直接形成具有均匀表面的多晶硅锗层于氧化层上的方法以减少闸极空乏效应。多晶硅锗层系以二硅乙烷Si2H6(Disilane)与含锗气体为前驱物以化学气相沉积法直接于闸极介电层之上形成,反应温度范围为约500℃至约600℃之间。含锗气体包含GeH4气体与Ge气体。若含锗气体为GeH4气体,则化学气相沉积法的前驱物为GeH4气体与Si2H6气体。若含锗气体为Ge气体,则化学气相沉积法的前驱物为Ge气体、H2氢气与Si2H6气体。若化学气相沉积法的前驱物为GeH4气体与Si2H6气体,则Si2H6气体的流量为约5sccm至约15sccm,而GeH4气体的流量为约20sccm至约240sccm。若化学气相沉积法的前驱物为Ge气体、H2氢气与Si2H6气体,则Ge气体的流量为约20sccm至约240sccm,H2氢气的流量为约40sccm至约480sccm,Si2H6气体的流量为约5sccm至约15sccm。
图3A与图3B分别显示一张多晶硅锗形成于一氧化层上的电子显微镜照片与其示意图。如图3A所示,一具有平坦表面的多晶硅锗层以二硅乙烷Si2H6(Disilane)与含锗气体为前驱物以化学气相沉积法直接于闸极介电层之上形成。在图3A与图3B中,一多晶硅锗层304形成于闸极介电层302上,闸极介电层302则形成于晶圆300上。与图1A与图1B的多晶硅锗层的电子显微镜照片与其示意图相比,本发明在形成多晶硅锗层之前,并未于氧化层上预先形成多晶硅晶种层,而直接以二硅乙烷Si2H6与含锗气体为前驱物以化学气相沉积法形成多晶硅锗层于闸极介电层上可获得表面平坦的多晶硅锗层,以本发明的方法形成的多晶硅锗层表面相对于图1A与图1B中传统制程所形成的多晶硅锗层表面平坦许多。而以本发明的方法形成的多晶硅锗层表面却与图2A与图2B中所示多晶硅锗层表面相近,而此多晶硅锗层却是先于氧化层上额外形成多晶硅晶种层再进行沉积所得。因此以本发明的方法形成的多晶硅锗层不仅可获得传统于闸极氧化层上额外形成多晶硅晶种层具有平坦表面的优点,却无其成本增加、电性较差等缺点,既可有效降低空乏效应又可确保电性不因降低空乏效应而改变。
上述多晶硅锗层下的闸极介电层并不限定于二氧化硅层,即使业界多以二氧化硅作为金属氧化物半导体场效应晶体管的闸极介电层。任何熟悉本技术领域者均可了解闸极介电层可由其他各种材料构成甚至多层材料构成,闸极介电层厚度也不限定。闸极介电层可为氧化层与氮化物层堆叠而成,或是其他电性适合作为金属氧化物半导体场效应晶体管闸极介电层的介电材料。上述多晶硅锗层虽然以SiGe为代表,但仅为范例。事实上,SixGey也是多晶硅锗。多晶硅多为以含硅气体为前驱物的化学气相沉积法形成,且具有晶体或晶粒结构具有明显晶界。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化和修改,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (7)

1.一种形成多晶硅锗层的方法,其特征在于,该方法包含:
提供一衬底,该衬底上具有一介电层于其上;及
执行一以二硅乙烷Si2H6、H2氢气与Ge气体为前驱物的化学气相沉积制程形成一多晶硅锗层于该介电层上。
2.如权利要求1所述的形成多晶硅锗层的方法,其特征在于,该衬底包含一硅晶圆。
3、如权利要求1所述的形成多晶硅锗层的方法,其特征在于,该介电层包含一栅极介电层。
4.如权利要求3所述的形成多晶硅锗层的方法,其特征在于,该栅极介电层包含一栅极氧化层。
5.如权利要求1所述的形成多晶硅锗层的方法,其特征在于,该Ge气体的流量为20sccm至240sccm,H2氢气的流量为40sccm至480sccm,Si2H6气体的流量为5sccm至15sccm。
6.如权利要求1所述的形成多晶硅锗层的方法,其特征在于,该多晶硅锗层为SiGe。
7.如权利要求1所述的形成多晶硅锗层的方法,其特征在于,该化学气相沉积制程于500℃至600℃之间进行反应。
CNB2004100286490A 2004-03-04 2004-03-04 形成多晶硅锗层的方法 Expired - Lifetime CN100356514C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100286490A CN100356514C (zh) 2004-03-04 2004-03-04 形成多晶硅锗层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100286490A CN100356514C (zh) 2004-03-04 2004-03-04 形成多晶硅锗层的方法

Publications (2)

Publication Number Publication Date
CN1664990A CN1664990A (zh) 2005-09-07
CN100356514C true CN100356514C (zh) 2007-12-19

Family

ID=35035983

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100286490A Expired - Lifetime CN100356514C (zh) 2004-03-04 2004-03-04 形成多晶硅锗层的方法

Country Status (1)

Country Link
CN (1) CN100356514C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009170A (ja) * 2000-06-22 2002-01-11 Asahi Kasei Microsystems Kk アナログ回路及びその製造方法
JP2002093706A (ja) * 2000-07-10 2002-03-29 Semisysco Co Ltd 非晶質シリコン薄膜の結晶化方法
US20040009680A1 (en) * 2002-07-10 2004-01-15 Applied Materials, Inc. Seedless method of forming a silicon germanium layer on a gate dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009170A (ja) * 2000-06-22 2002-01-11 Asahi Kasei Microsystems Kk アナログ回路及びその製造方法
JP2002093706A (ja) * 2000-07-10 2002-03-29 Semisysco Co Ltd 非晶質シリコン薄膜の結晶化方法
US20040009680A1 (en) * 2002-07-10 2004-01-15 Applied Materials, Inc. Seedless method of forming a silicon germanium layer on a gate dielectric layer

Also Published As

Publication number Publication date
CN1664990A (zh) 2005-09-07

Similar Documents

Publication Publication Date Title
US7175709B2 (en) Epitaxy layer and method of forming the same
Ohguro et al. An 0.18-/spl mu/m CMOS for mixed digital and analog applications with zero-volt-V/sub th/epitaxial-channel MOSFETs
US6373112B1 (en) Polysilicon-germanium MOSFET gate electrodes
US6916727B2 (en) Enhancement of P-type metal-oxide-semiconductor field effect transistors
CN100356577C (zh) 载流子迁移率提高的双栅极晶体管
US7453107B1 (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
US20080272409A1 (en) JFET Having a Step Channel Doping Profile and Method of Fabrication
CN101145573A (zh) 半导体结构及其制造方法
KR20090106478A (ko) 합금이 아닌 실리사이드를 갖는 이동도가 증대된 mosfet들을 위한 구조체 및 방법
JP2006093670A (ja) 半導体装置およびその製造方法
US7709311B1 (en) JFET device with improved off-state leakage current and method of fabrication
CN101419979A (zh) 一种半导体器件
US20080233692A1 (en) Method and System for Forming a Controllable Gate Oxide
CN101536191A (zh) 在绝缘体上提供纳米级、高电子迁移率晶体管(hemt)的方法
CN101536156A (zh) 提供纳米级、高度选择性和热弹性硅、锗或硅-锗蚀刻终止层的系统和方法
KR950030282A (ko) 박막 트랜지스터의 제조방법
US6664172B2 (en) Method of forming a MOS transistor with improved threshold voltage stability
CN100356514C (zh) 形成多晶硅锗层的方法
CN101958249B (zh) 提高mos晶体管载流子迁移率的方法
US7605031B1 (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
US20020182799A1 (en) Method for manufacturing transistor
CN104952871B (zh) 一种混合晶向无结cmos结构
JPH11111978A (ja) 半導体装置
US6727136B1 (en) Formation of ultra-shallow depth source/drain extensions for MOS transistors
US6924219B1 (en) Method for forming polysilicon germanium layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20071219

CX01 Expiry of patent term