CN100356262C - 可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 - Google Patents
可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 Download PDFInfo
- Publication number
- CN100356262C CN100356262C CNB200410095813XA CN200410095813A CN100356262C CN 100356262 C CN100356262 C CN 100356262C CN B200410095813X A CNB200410095813X A CN B200410095813XA CN 200410095813 A CN200410095813 A CN 200410095813A CN 100356262 C CN100356262 C CN 100356262C
- Authority
- CN
- China
- Prior art keywords
- glass
- layer
- glass substrate
- drain electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明为一种可降低玻璃下垂量的玻璃基板制造方法及薄膜晶体管液晶显示器的制造方法，借由在玻璃基板的上表面或下表面上沉积一介电层，并调整施加于该介电层上的应力，以达成降低玻璃基板的玻璃下垂量，此技术不但可整合于玻璃的制程中，亦可整合于薄膜晶体管的制程中。
Description
技术领域
本发明为一种玻璃基板制造方法及薄膜晶体管液晶显示器的制造方法，尤指一种可降低玻璃下垂量的玻璃基板制造方法及薄膜晶体管液晶显示器的制造方法。
背景技术
在半导体制造中，玻璃基板11(Bare Glass)是置于机械手臂12上，如图1所示.此种置放玻璃基板11的方式会导致玻璃基板11产生一玻璃下垂量(Sag)，若导入的玻璃基板11的厚度愈薄，例如：从0.7mm到0.5mm或玻璃基板11的尺寸变大，如从3代550*650mm到5代1200*1300mm，则该玻璃下垂量将会更严重，而在制造过程中，将可能使玻璃基板11在运送途中产生破片，而较不易导入薄玻璃以生产轻重量产品。
表一
| 玻璃种类 | 厚度(mm) | 密度(g/cm3) | 玻璃基板的宽度(mm) | |||
| 550 | 610 | 680 | 730 | |||
| NA35 | 0.7 | 2.49 | 9.2 | 14.2 | 22.2 | 29.7 |
| E-2000 | 2.37 | 8.5 | 13.1 | 20.5 | 27.4 | |
| 1737 | 2.54 | 9.0 | 13.8 | 21.7 | 29.0 | |
| NA35 | 0.63 | 2.49 | 11.4 | 17.5 | 27.4 | 36.7 |
| E-2000 | 2.37 | 10.5 | 16.1 | 25.3 | 33.8 | |
| 1737 | 2.54 | 11.1 | 17.1 | 26.8 | 35.8 | |
| NA35 | 0.5 | 2.49 | 18.1 | 26.0 | 43.5 | 58.2 |
| E-2000 | 2.37 | 16.7 | 24.0 | 40.1 | 53.7 | |
| 1737 | 2.54 | 17.7 | 25.5 | 42.5 | 56.9 | |
表一为康宁(Corning)公司所提供的三种具有不同厚度的玻璃基板11的玻璃下垂量比较表，由表一可知，当玻璃基板11愈薄时，其玻璃下垂量亦愈大，因此较不易导入薄玻璃以生产轻重量产品。
发明内容
本发明的目的是提供一种可降低玻璃下垂量的玻璃基板制造方法及薄膜晶体管液晶显示器的制造方法，借由在玻璃基板的上表面或下表面上沉积一介电层，并调整施加于该介电层上的应力，以达成降低玻璃基板的玻璃下垂量，此技术不但可整合于玻璃的制程中，亦可整合于薄膜晶体管的制程中。
根据上述构想，本发明提供一种可降低玻璃下垂量的玻璃基板制造方法，其步骤包含：
(a)准备多种原料；
(b)混合该原料；
(c)熔化并提炼该原料，以形成一液态玻璃母体；
(d)将该液态玻璃母体转化成一玻璃母体；
(e)分割该玻璃母体，以形成多个玻璃单位；
(f)研磨每一该玻璃单位；
(g)削掉每一该玻璃单位的四个角部；
(h)洗净每一该玻璃单位；
(i)于每一该玻璃单位的一表面上沉积一介电层，以形成一玻璃基板，该介电层施加一应力于该玻璃单位上，其中该介电层是以10kHz～100MHz的射频频率及0～1.4Watts/cm-2的功率密度进行沉积。
如所述的玻璃基板制造方法，步骤(c)是以一熔炉来熔化并提炼该原料。
如所述的玻璃基板制造方法，该介电层为一氧化硅(SiOx)层或一氮化硅(SiNx)层。
如所述的玻璃基板制造方法，该氧化硅层的厚度为1000_～3000_。
如所述的玻璃基板制造方法，该氮化硅层的厚度为1000_～3000_。
如所述的玻璃基板制造方法，步骤(i)是以等离子体增强式化学气相沉积法(PECVD)来进行该介电层的沉积。
如所述的玻璃基板制造方法，该应力为一压缩应力，而该介电层是沉积于每一该玻璃基板的上表面。
如所述的玻璃基板制造方法，该压缩应力的范围是介于-1*109～-20*109达因/厘米2(dyne/cm2)。
如所述的玻璃基板制造方法，该应力为一扩张应力，而该介电层是沉积于每一该玻璃基板的下表面。
如所述的玻璃基板制造方法，该扩张应力的范围是介于+1*109～+20*109dyne/cm2。
如所述的玻璃基板制造方法，该介电层是以0～10托(Torr)的压力进行沉积。
如所述的玻璃基板制造方法，该介电层是以25～400℃的温度进行沉积。
如所述的玻璃基板制造方法，每一该玻璃基板的玻璃下垂量是控制于0～14mm之间。
根据上述构想，本发明另提供一种可降低玻璃下垂量的薄膜晶体管液晶显示器的制造方法，其步骤包含：
(a)提供一玻璃基板；
(b)于该玻璃基板的一表面上沉积一介电层并施加一应力于该介电层上，其中该介电层是以10kHz～100MHz的射频频率及0～1.4Watts/cm-2的功率密度进行沉积；以及
(c)于该玻璃基板上形成一薄膜晶体管。
如所述的玻璃基板制造方法，该介电层为一氧化硅层或一氮化硅层。
如所述的玻璃基板制造方法，该氧化硅层的厚度为1000_～3000_。
如所述的玻璃基板制造方法，该氮化硅层的厚度为1000_～3000_。
如所述的玻璃基板制造方法，步骤(b)是以等离子体增强式化学气相沉积法来进行该介电层的沉积。
如所述的玻璃基板制造方法，该应力为一压缩应力，而该介电层是沉积于每一该玻璃基板的上表面。
如所述的玻璃基板制造方法，该压缩应力的范围是介于-1*109～-20*109
如所述的玻璃基板制造方法，该应力为一扩张应力，而该介电层是沉积于每一该玻璃基板的下表面。
如所述的玻璃基板制造方法，该扩张应力的范围是介于+1*109～+20*109dyne/cm2。
如所述的玻璃基板制造方法，该介电层是以0～10Torr的压力进行沉积。
如所述的玻璃基板制造方法，该介电层是以25～400℃的温度进行沉积。
如所述的玻璃基板制造方法，该玻璃基板的玻璃下垂量是控制于0～14mm之间。
如所述的玻璃基板制造方法，该薄膜晶体管为一背通道蚀刻型结构薄膜晶体管。
如所述的玻璃基板制造方法，该背通道蚀刻型结构薄膜晶体管的形成步骤包含：
(a)于该玻璃基板上形成一栅极结构、一储存电容、及一接触垫；
(b)于该栅极结构、该储存电容、及该接触垫上形成一栅极绝缘层；
(c)于对应于该栅极结构的该栅极绝缘层上依序形成一通道层及一半导体层；
(d)于该半导体层上形成一源和漏极层；
(e)对该源和漏极层、该半导体层、及该通道层进行蚀刻，以限定出位于该通道层上的一第一开口；
(f)于该源和漏极层与该栅极绝缘层上形成一保护层，并对该保护层进行蚀刻，以限定出位于该源和漏极层上的一接触孔及位于该接触垫上的一第二开口；以及
(g)于该接触孔、对应于该储存电容的该保护层、及该第二开口上形成一透明像素电极区域。
如所述的玻璃基板制造方法，该栅极绝缘层是以选自下列氮化硅、氧化硅、氮氧化硅、氧化钽、以及氧化铝等绝缘材料其中之一或其中的任意组合来完成。
如所述的玻璃基板制造方法，该源和漏极层是由一低电阻金属所构成，例如：钼(Mo)、铝(Al)、铝钕合金(AlNd)、铬(Cr)、Cd等其中之一或其中的任意组合。
如所述的玻璃基板制造方法，该薄膜晶体管为一蚀刻终止型结构薄膜晶体管。
如所述的玻璃基板制造方法，该蚀刻终止型结构薄膜晶体管的形成步骤包含：
(a)于该玻璃基板上形成一栅极结构、一储存电容、及一接触垫；
(b)于该栅极结构、该储存电容、及该接触垫上依序形成一栅极绝缘层及一通道层；
(c)于对应于该栅极结构的该通道层上形成一蚀刻停止结构；
(d)于该蚀刻停止结构及该通道层上依序形成一半导体层及一源和漏极层，并对该半导体层与该源和漏极层进行蚀刻，以限定出位于该蚀刻停止结构上的一第一开口并去除对应于该接触垫的该通道层、该半导体层、及该源和漏极层；
(e)于该源和漏极层与该栅极绝缘层上形成一保护层，并对该保护层进行蚀刻，以限定出位于该源和漏极层上的一接触孔及位于该接触垫上的一第二开口；以及
(f)于该接触孔、对应于该储存电容的该保护层、及该第二开口上形成一透明像素电极区域。
如所述的玻璃基板制造方法，该栅极绝缘层是以选自下列氮化硅、氧化硅、氮氧化硅、氧化钽、以及氧化铝等绝缘材料其中之一或其中的任意组合来完成。
如所述的玻璃基板制造方法，该源和漏极层为一低电阻金属所构成例如：钼(Mo)、铝(Al)、铝钕合金(AlNd)、铬(Cr)等其中之一或其中的任意组合。
附图说明
图1是机械手臂支撑玻璃基板的示意图。
图2(a)是使用压缩应力于玻璃基板表面沉积介电层的示意图。
图2(b)是使用扩张应力于玻璃基板表面沉积介电层的示意图。
图3是沉积介电层于玻璃基板表面的射频功率与应力的关系图。
图4是于玻璃基板表面沉积完介电层后的量测点示意图。
图5(a)、(b)是本发明一较佳实施例的玻璃制造步骤示意图。
图6(a)～(e)是本发明一较佳实施例的背通道蚀刻型结构薄膜晶体管的制造步骤示意图。
图7(a)～(e)是本发明一较佳实施例的蚀刻终止型结构薄膜晶体管的制造步骤示意图。
具体实施方式
为了降低玻璃基板的玻璃下垂量，本发明提出一实用的方式来达成上述目的。请参阅图2(a)，其是使用压缩应力于玻璃基板表面沉积介电层的示意图。由图1可知，本发明是以一压缩应力(Compressive Stress)在玻璃基板21的上表面沉积一介电层22，例如：氧化硅(SiOx)或氮化硅(SiNx)，而该介电层22的厚度约为1000_～3000_。该介电层22是以等离子体增强式化学气相沉积法(PECVD)沉积于该玻璃基板21上，其操作条件如下：
射频频率(Radio Frequency)：10kHz～100MHz
功率密度(Power Density)：0～1.4瓦特/厘米-2(Watts/cm--2)
压缩应力：-1*109dyne/cm2～-20*109dyne/cm2。
压力：0～10Torr
温度：25～400℃
本发明除了可以该压缩应力在该玻璃基板21的上表面沉积该介电层22外，尚可以一扩张应力(Tensile Stress)在该玻璃基板21的下表面沉积该介电层22，如图2(b)所示。当应用该扩张应力进行该介电层22的沉积时，除了扩张应力的范围是介于+1*109dyne/cm2～+20*109dyne/cm2外，其余操作条件皆与应用该压缩应力进行该介电层22的沉积相同。此外，该玻璃基板21的玻璃下垂量是控制于0～14mm之间，以达成最佳的效果。
请参阅图3，其是沉积介电层于玻璃基板表面的射频功率与应力的关系图。由图3可知，当该压缩应力愈小时，该射频功率愈大；而当该扩张应力愈大时，该射频功率则愈小。
上式是用以说明本发明降低玻璃下垂量的原理，其中w为玻璃下垂量(Sag)，E为杨氏系数(Young’s Modulus)，ρ为密度(Density)，l为无支撑长度(Unsupported Length)，t为厚度(Thickness)，v为波松比(Poisson’sRatio，
)，εlong为受力方向的形变， εlat为非受力方向的形变。本发明所沉积的该介电层22将对该玻璃基板21施加一应力σDielectricLayer，而从合力的观点来看，此应力将能抵消部分重力(g)对玻璃所造成下垂量，故能减少玻璃下垂量(w)。
请参阅图4，其是于玻璃基板表面沉积完介电层后的量测点示意图。由图4可知，沉积完该介电层22的该玻璃基板21具有三个量测点，M是位于距离该玻璃基板21左侧150mm处、N位于该玻璃基板21的中间、而O则位于距离该玻璃基板21右侧150mm处。此实验是分别以Corning 1737(0.7mm)及E2000(0.5mm)来沉积一厚度为2000_的氮化硅层(SiNx)为例，而其实验结果如表二及表三所示。
表二
| M(mm) | N(mm) | O(mm) | Film Stress(dyne/cm2) | |
| 1737 | 5.98 | 8.25 | 5.98 | 0 |
| 1737+SiNx | 5.81 | 8.04 | 5.81 | -1.0×109 |
| 5.44 | 7.52 | 5.44 | -5.0×109 | |
| 5.16 | 7.13 | 5.16 | -8.0×109 | |
| 4.97 | 6.87 | 4.97 | -10.0×109 | |
| 4.50 | 6.21 | 4.50 | -15.0×109 | |
| 4.06 | 5.61 | 4.06 | -20.0×109 |
表三
| M(mm) | N(mm) | O(mm) | Film Stress(dyne/cm2) |
| E-2000 | 5.44 | 14.04 | 5.44 | 0 |
| E-2000+SiNx | 5.16 | 13.79 | 5.16 | -1.0×109 |
| 4.97 | 12.79 | 4.97 | -5.0×109 | |
| 4.50 | 12.04 | 4.50 | -8.0×109 | |
| 4.07 | 11.54 | 4.07 | -10.0×109 | |
| 5.44 | 11.28 | 5.44 | -15.0×109 | |
| 5.16 | 8.97 | 5.16 | -20.0×109 |
由表二与表三的实验数据可知，不论是以Corning 1737(0.7mm)或E2000(0.5mm)为样品，随着该压缩应力的调整，位置M～O的个别量测玻璃下垂量也随着降低。且相较于未施加压缩应力的玻璃基板21，施加压缩应力的玻璃基板21明显具有较低的玻璃下垂量。
上述降低玻璃基板的玻璃下垂量的方法可分别应用于玻璃与薄膜晶体管的制造上，以下将分别说明使用上述方法的玻璃制造步骤与薄膜晶体管制造步骤。
请参阅图5(a)，其是本发明一较佳实施例的玻璃制造步骤示意图。首先，准备多种原料，并混合该原料。接着，使用一熔炉51来熔化并提炼该原料，以形成一液态玻璃母体52，再将该液态玻璃母体52转化成一玻璃母体53。然后，分割该玻璃母体53，以形成多个玻璃单位54。请参阅图5(b)，研磨每一该玻璃单位54，并削掉每一该玻璃单位54的四个角部，接着洗净每一该玻璃单位54。最后，于每一该玻璃单位54的一表面上沉积一介电层，以形成一玻璃基板，该介电层施加一应力于该玻璃单位54上，此部分制程即是利用前述降低玻璃下垂量的制程，亦即，在每一该玻璃单位54的上表面沉积该介电层，以提供一-1*109～-20*109dyne/cm2的压缩应力；或在每一该玻璃单位54的下表面沉积该介电层，以提供一+1*109～+20*109dyne/cm2的扩张应力。该介电层是以等离子体增强式化学气相沉积法沉积于每一该玻璃单位54上，而其操作条件皆与前述降低玻璃下垂量的制程的操作条件相同，亦即：
射频频率(Radio Frequency)：10kHz～100MHz
功率密度(Power Density)：0～1.4 Watts/cm--2
压力：0～10Torr
温度：25～400℃
此外，每一该玻璃基板的玻璃下垂量亦控制于0～14mm之间，以达成最佳的效果。
请参阅图6(a)～(e)，其是本发明一较佳实施例的背通道蚀刻型结构薄膜晶体管的制造步骤示意图。首先，使用前述降低玻璃下垂量的制程于一玻璃基板60的一表面上沉积一介电层61。接着，于该玻璃基板60上形成一栅极结构62、一储存电容63、及一接触垫64，并于该栅极结构62、该储存电容63、及该接触垫64上形成一栅极绝缘层65。然后，于对应于该栅极结构62的该栅极绝缘层65上依序形成一通道层66及一半导体层67，并于该半导体层67上形成一源和漏极层68。接着，对该源和漏极层68、该半导体层67、及该通道层66进行蚀刻，以限定出位于该通道层66上的一第一开口611；并于该源和漏极层68与该栅极绝缘层65上形成一保护层69，并对该保护层69进行蚀刻，以限定出位于该源和漏极层68上的一接触孔612及位于该接触垫64上的一第二开口613。最后，于该接触孔612、对应于该储存电容63的该保护层69、及该第二开口613上形成一透明像素电极区域610。
上述的该栅极绝缘层65是选自下列氮化硅、氧化硅、氮氧化硅、氧化钽、以及氧化铝等绝缘材料其中之一或其中的任意组合来完成。至于该源和漏极层68是由一低电阻金属所构成，例如：钼(Mo)、铝(Al)、铝钕合金(AlNd)、铬(Cr)等其中之一或其中的任意组合。
请参阅图7(a)～(e)，其是本发明一较佳实施例的蚀刻终止型结构薄膜晶体管的制造步骤示意图。首先，使用前述降低玻璃下垂量的制程于一玻璃基板70的一表面上沉积一介电层71。接着，于该玻璃基板70上形成一栅极结构72、一储存电容73、及一接触垫74，并于该栅极结构72、该储存电容73、及该接触垫74上依序形成一栅极绝缘层75及一通道层76。然后，于对应于该栅极结构72的该通道层76上形成一蚀刻停止结构77；并于该蚀刻停止结构77及该通道层76上依序形成一半导体层78及一源和漏极层79，并对该半导体层78与该源和漏极层79进行蚀刻，以限定出位于该蚀刻停止结构77上的一第一开口712并去除对应于该接触垫74的该通道层76、该半导体层78、及该源和漏极层79。再来，于该源极/漏极层79与该栅极绝缘层75上形成一保护层710，并对该保护层710进行蚀刻，以限定出位于该源和漏极层79上的一接触孔713及位于该接触垫74上的一第二开口714。最后，于该接触孔713、对应于该储存电容73的该保护层710、及该第二开口714上形成一透明像素电极区域711。
上述的该栅极绝缘层75是选自下列氮化硅、氧化硅、氮氧化硅、氧化钽、以及氧化铝等绝缘材料其中之一或其中的任意组合来完成。至于该源和漏极层79是由一低电阻金属所构成，例如：钼(Mo)、铝(Al)、铝钕合金(AlNd)、铬(Cr)等其中之一或其中的任意组合。
综上所述，本发明借由在玻璃基板的上表面或下表面上沉积一介电层，并调整施加于该介电层上的应力，以达成降低玻璃基板的玻璃下垂量，此技术不但可整合于玻璃的制程中，亦可整合于薄膜晶体管的制程中，因此能有效改善现有技术的缺失，因此具有产业价值。
Claims (10)
1.一种玻璃基板制造方法，其包含以下步骤：
(a)提供一液态玻璃母体；
(b)固化该液态玻璃母体，以形成一玻璃母体；
(c)分割该玻璃母体，以形成多个玻璃单位；
(d)研磨每一该玻璃单位；
(e)削掉每一该玻璃单位的四个角部；
(f)洗净每一该玻璃单位；以及
(g)沉积一介电层于每一该玻璃单位的表面上，以形成一玻璃基板，其中该介电层提供一应力于每一该玻璃单位上。
2.如权利要求1所述的玻璃基板制造方法，其特征在于该每一该玻璃单位的表面为一上表面，且该应力为一压缩应力。
3.如权利要求1所述的玻璃基板制造方法，其特征在于该每一该玻璃单位的表面为一下表面，且该应力为一扩张应力.
4.一种液晶显示器的制造方法，其包含以下步骤：
(a)提供一玻璃单位；
(b)沉积一介电层于该玻璃单位的表面上，以形成一玻璃基板，其中该介电层提供一应力于该玻璃单位上；以及
(c)形成一薄膜晶体管结构于该介电层上。
5.如权利要求4所述的液晶显示器的制造方法，其特征在于该每一该玻璃单位的表面为一上表面，且该应力为一压缩应力.
6.如权利要求4所述的液晶显示器的制造方法，其特征在于该每一该玻璃单位的表面为一下表面，且该应力为一扩张应力。
7.如权利要求4所述的液晶显示器的制造方法，其特征在于该薄膜晶体管结构为一背通道蚀刻型薄膜晶体管结构。
8.如权利要求7所述的液晶显示器的制造方法，其特征在于该背通道蚀刻型薄膜晶体管结构的形成步骤包含：
(a)于该玻璃基板上形成一栅极结构、一储存电容、及一接触垫；
(b)于该栅极结构、该储存电容、及该接触垫上形成一栅极绝缘层；
(c)于对应于该栅极结构的该栅极绝缘层上依序形成一通道层及一半导体层；
(d)于该半导体层上形成一源和漏极层；
(e)对该源和漏极层、该半导体层、及该通道层进行蚀刻，以限定出位于该通道层上的一第一开口；
(f)于该源和漏极层与该栅极绝缘层上形成一保护层，并对该保护层进行蚀刻，以限定出位于该源和漏极层上的一接触孔及位于该接触垫上的一第二开口；以及
(g)于该接触孔、对应于该储存电容的该保护层、及该第二开口上形成一透明像素电极区域。
9.如权利要求4所述的液晶显示器的制造方法，其特征在于该薄膜晶体管结构为一蚀刻终止型薄膜晶体管结构。
10.如权利要求9所述的液晶显示器的制造方法，其特征在于该蚀刻终止型薄膜晶体管结构的形成步骤包含：
(a)于该玻璃基板上形成一栅极结构、一储存电容、及一接触垫；
(b)于该栅极结构、该储存电容、及该接触垫上依序形成一栅极绝缘层及一通道层；
(c)于对应于该栅极结构的该通道层上形成一蚀刻停止结构；
(d)于该蚀刻停止结构及该通道层上依序形成一半导体层及一源和漏极层，并对该半导体层与该源和漏极层进行蚀刻，以限定出位于该蚀刻停止结构上的一第一开口并去除对应于该接触垫的该通道层、该半导体层、及该源和漏极层；
(e)于该源和漏极层与该栅极绝缘层上形成一保护层，并对该保护层进行蚀刻，以限定出位于该源和漏极层上的一接触孔及位于该接触垫上的一第二开口；以及
(f)于该接触孔、对应于该储存电容的该保护层、及该第二开口上形成一透明像素电极区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410095813XA CN100356262C (zh) | 2004-11-18 | 2004-11-18 | 可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410095813XA CN100356262C (zh) | 2004-11-18 | 2004-11-18 | 可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1779538A CN1779538A (zh) | 2006-05-31 |
| CN100356262C true CN100356262C (zh) | 2007-12-19 |
Family
ID=36769912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410095813XA Expired - Fee Related CN100356262C (zh) | 2004-11-18 | 2004-11-18 | 可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100356262C (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1052467A (zh) * | 1989-12-15 | 1991-06-26 | 郑州玻璃厂 | 玻璃制造工艺及产品 |
| US6083850A (en) * | 1997-12-18 | 2000-07-04 | Advanced Micro Devices, Inc. | HSQ dielectric interlayer |
| JP2003137599A (ja) * | 2001-11-01 | 2003-05-14 | Nippon Electric Glass Co Ltd | 結晶化ガラス |
-
2004
- 2004-11-18 CN CNB200410095813XA patent/CN100356262C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1052467A (zh) * | 1989-12-15 | 1991-06-26 | 郑州玻璃厂 | 玻璃制造工艺及产品 |
| US6083850A (en) * | 1997-12-18 | 2000-07-04 | Advanced Micro Devices, Inc. | HSQ dielectric interlayer |
| JP2003137599A (ja) * | 2001-11-01 | 2003-05-14 | Nippon Electric Glass Co Ltd | 結晶化ガラス |
Non-Patent Citations (1)
| Title |
|---|
| 一种玻璃制造的新方法 杨大为.硅酸盐通报，第3期 1992 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1779538A (zh) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100454521C (zh) | 半导体器件及其制法 | |
| Roca i Cabarrocas et al. | Stable microcrystalline silicon thin-film transistors produced by the layer-by-layer technique | |
| CN102856173B (zh) | 一种多晶硅薄膜及其制备方法、阵列基板、显示装置 | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| CN102832131A (zh) | 一种柔性igzo薄膜晶体管制造方法 | |
| JPH1027762A (ja) | 誘導結合形プラズマｃｖｄ方法及びこれを用いて生成された非晶質シリコン薄膜，及び、窒化シリコン膜，非晶質薄膜トランジスタ | |
| JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
| KR100274494B1 (ko) | 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법 | |
| Stannowski et al. | Amorphous-silicon thin-film transistors deposited by VHF-PECVD and hot-wire CVD | |
| CN101317249B (zh) | 制造多晶硅薄膜的方法 | |
| WO2005104239A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN104037233A (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN100356262C (zh) | 可降低玻璃下垂量的玻璃制造方法及薄膜晶体管液晶显示器的制造方法 | |
| CN103236400A (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| CN105355629A (zh) | 一种阵列基板、显示面板及显示装置 | |
| KR100307397B1 (ko) | 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 | |
| JP3406681B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060081006A1 (en) | Methods for manufacturing glass and for manufacturing thin film transistor liquid crystal display with lower glass sag | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| JP4251256B2 (ja) | 微結晶膜の製造方法 | |
| CN108878445A (zh) | Tft基板及其制作方法 | |
| JPH0334465A (ja) | 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置 | |
| Lee et al. | Mechanical bending cycles of hydrogenated amorphous silicon layer on plastic substrate by plasma-enhanced chemical vapor deposition for use in flexible displays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20151118 |
|
| EXPY | Termination of patent right or utility model |