CN100355060C - 非挥发性存储器的制造方法 - Google Patents
非挥发性存储器的制造方法 Download PDFInfo
- Publication number
- CN100355060C CN100355060C CNB200410089995XA CN200410089995A CN100355060C CN 100355060 C CN100355060 C CN 100355060C CN B200410089995X A CNB200410089995X A CN B200410089995XA CN 200410089995 A CN200410089995 A CN 200410089995A CN 100355060 C CN100355060 C CN 100355060C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxide
- semiconductor
- manufacture method
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器的制造方法,以提高穿隧氧化层的品质,避免漏电流的情况发生。此方法先提供一衬底,且于衬底上依序形成穿隧氧化层、保护层以及含锗的半导体硅化物层。接着,氧化半导体硅化物层以形成氧化硅层,并使半导体硅化物层的半导体成分累积于氧化硅层与保护层交界处。然后,进行热工艺,使半导体成分形成多个半导体纳米结晶。之后,进行氮化工艺,使环绕在这些半导体纳米结晶周围的部分氧化硅层转变成氮氧化硅。继之,于氧化硅层上形成栅极,以及于栅极两侧的衬底中形成源极/漏极区。
Description
技术领域
本发明涉及一种半导体元件的制造方法,且特别是有关于一种非挥发性存储器的制造方法。
背景技术
在各种非挥发性存储器产品中,具有可进行多次数据的存入、读取、抹除等动作,且具有存入的数据在断电后也不会消失的优点的可电除且可程序只读存储器(Electrically Erasable Programmable ROM;EEPROM),已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电除且可程序只读存储器是以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。当存储器进行程序化(program)时,注入浮置栅极的电荷会均匀分布于整个多晶硅浮置栅极层之中。然而,当多晶硅浮置栅极层下方的穿隧氧化层(tunneling oxide)有缺陷存在时,就容易造成元件的漏电流,影响元件的可靠度(reliability)。因此,为了解决可电除且可程序只读存储器元件漏电流的问题,目前的方法大致采用硅-氧化硅-氮化硅-氧化硅-硅(SONOS)型存储器、纳米结晶闪存(Nanocrystal flash)以及复合式(Hybrid)存储器等存储器装置。
SONOS型存储器为采用一层电荷陷入层(trapping layer)取代现有存储器的多晶硅浮置栅极,此电荷陷入层的材质为氮化硅层。由于氮化硅具有捕捉电荷的特性,因此,注入电荷陷入层之中的电荷并不会均匀分布整个电荷陷入层之中,而是集中于电荷陷入层的局部区域上。换言之,注入电荷陷入层之中的电荷仅集中于局部区域,相较于现有存储器的多晶硅浮置栅极中的电荷,对于穿隧氧化层缺陷的敏感度较小,而元件漏电流的现象也较不易发生。然而,上述的电荷陷入层还是不能完全地解决元件漏电流的问题。因为有些电荷陷入的局部区域很靠近电荷陷入层与穿隧氧化层的交界处,对这些电荷而言电荷陷入层还是无法有效的抑制其流出。
另外,对于纳米结晶闪存以及复合式存储器而言,两者主要都是以纳米结晶取代现有存储器的多晶硅浮置栅极储存电荷的功用,而大多数的纳米结晶存储器使用硅纳米结晶。其中,复合式存储器(请参考摩托罗拉发表于2003Silicon Nanoelectronics Workshop and IEEE Trans.Nanotechnology上第2卷第4期,名称为”Hybrid Silicon Nanocrystal Silicon Nitride Dynamic RandomAccess Memory”的文献)与纳米结晶闪存的不同点为复合式存储器不仅是以硅纳米结晶储存电荷,并形成有氮化硅(Si3N4)电荷陷入层,而使硅纳米结晶置放于氮化硅电荷陷入层中。如此一来,就算电荷从硅纳米结晶中逃脱,也会被氮化硅电荷陷入层捕捉而储存在其中,等于是多了一层防护层以防止漏电流的情况发生。复合式存储器与纳米结晶闪存相较,具有优选的数据记忆能力(retention)、记忆讯号、且可快速充电。
然而,在上述复合式存储器是将硅纳米结晶埋在氮化硅中,其形成方法为直接将硅纳米结晶沉积于穿隧氧化层上后,再于低压化学气相沉积炉管中沉积氮化硅。在上述工艺中,为了得到纳米结晶,例如温度和压力等工艺参数都需要精准的控制,而使得工艺受到很大的限制。另一种硅纳米结晶的形成方法则是于氧化硅中注入过量的硅,然后利用回火工艺而形成之。然而,此种方法会使氧化硅(穿隧介电层)的厚度受到限制,并且可能会危及氧化硅(作为穿隧介电层)的整合性。
发明内容
有鉴于此,本发明的目的就是提供一种非挥发性存储器的制造方法,以提高穿隧氧化层的品质,避免漏电流的情况发生。
本发明的另一目的是提供一种非挥发性存储器的制造方法,以解决元件漏电流的问题,进而提高元件的可靠度。
基于上述与其它目的,本发明提出一种非挥发性存储器的制造方法,此方法先提供衬底,且于衬底上形成穿隧氧化层、保护层以及半导体硅化物层。接着,氧化半导体硅化物层以形成氧化硅层,并使半导体硅化物层的半导体成分析出,而累积于氧化硅层与保护层交界处。之后,进行热工艺,使析出的半导体成分形成多个半导体纳米结晶。然后,进行氮化工艺,使环绕在这些半导体纳米结晶周围的部分氧化硅层转变成氮氧化硅。最后,于氧化硅层上形成控制栅极,以及于控制栅极两侧的衬底中形成源极/漏极区。
依照本发明的优选实施例所述,在上述的非挥发性存储器的制造方法中,保护层的材质例如是含氮阻挡层(nitrogen-containing barrier layer),而于穿隧氧化层表面形成保护层的步骤优选为进行氮气等离子氮化工艺(nitrogenplasma nitridation process)。另外,氧化半导体硅化物层以形成氧化硅层的方法例如是进行湿式氧化工艺(wet oxidation process)。此外,热工艺的温度范围例如约在700℃至800℃之间。另外,氮化工艺优选为在氨气(NH3)环境中进行热回火,因在此环境下氮主要会分布于氧化硅层与穿隧氧化层的交界处,可使半导体纳米结晶的周围的氧化硅层转变为氮氧化硅层。此外,利用氨气的氮化可于氮氧化硅层内提供许多电子陷阱(electron traps)而达到如SONOS结构中的电荷陷入层的功能。而上述的半导体硅化物层的材质例如是硅化锗。其中,上述的半导体纳米结晶例如是锗纳米结晶,此乃因锗具有较小的带隙(band-gap)使擦除(erase)或电子写入(program)的能障较小。此外,于衬底上形成穿隧氧化层的方法例如是热氧化法。
本发明于穿隧氧化层上形成材质为氮氧化硅的保护层,由于此保护层可以在后续的氨气氮化工艺中保护穿隧氧化层,因此可提高穿隧氧化层的品质及稳定性,而可防止漏电流的情况发生。
本发明于穿隧介电层上形成半导体硅化物层后,利用氧化的方式使半导体硅化物层中的半导体成分氧化并析出而于热工艺后在穿隧介电层上形成半导体纳米点,然后再将氧化硅层氮化成氮氧化硅而构成复合式存储器。此种工艺简单,可以与现有互补式金属氧化物半导体工艺设备兼容,而不需要额外的工艺或设备。
本发明提出另一种非挥发性存储器的制造方法,此方法先提供衬底,且于衬底上形成穿隧介电层与硅化锗层,其中穿隧介电层的上部相较于下部具有较高的含氮浓度。接着,氧化硅化锗层以形成氧化硅层,并使锗成分以氧化物形式析出,而累积于氧化硅层与穿隧介电层交界处。之后,进行热工艺,使析出的锗成分形成多个锗纳米结晶。然后,进行氮化工艺,使环绕在这些锗纳米结晶周围的部分氧化硅层转变成氮氧化硅。最后,于氧化硅层上形成栅极,以及于栅极两侧的衬底中形成源极/漏极区。
依照本发明的一优选实施例所述,在上述的非挥发性存储器的制造方法中,于衬底上形成穿隧介电层的步骤例如是先于衬底上形成氧化硅层,之后再于氧化硅层表面形成氮氧化硅层。其中,于衬底上形成氧化硅层的方法例如是热氧化法。而于氧化硅层表面形成氮氧化硅层的步骤例如是进行氮气等离子氮化工艺。此外,氧化硅化锗层以形成氧化硅层的方法例如是进行湿式氧化工艺。另外,热工艺的温度范围例如约在700℃到800℃之间,以形成锗纳米结晶。此外,氮化工艺包括在氨气环境中进行热回火。
本发明的穿隧介电层是由一层氧化硅与一层氮氧化硅层所构成,由于此氮氧化硅层可以在后续的氨气氮化工艺中保护其下方的氧化硅层,因此可提高穿隧介电层的品质及稳定性,而可防止漏电流的情况发生。
本发明于穿隧介电层上形成硅化锗层后,利用氧化及热工艺使硅化锗层中的锗成分析出而于穿隧介电层上形成锗纳米点,然后再将氧化硅层氮化成氮氧化硅而构成复合式存储器。此种工艺简单,可以与现有互补式金属氧化物半导体工艺设备兼容,而不需要额外的工艺或设备。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1D绘示依照本发明的优选实施例的一种非挥发性存储器的制造流程剖面示意图。
附图标记说明
100:衬底
102:穿隧氧化层
104:保护层
106:半导体硅化物层
106a:氧化硅层
108:半导体成分
108a:半导体纳米结晶
110:氮氧化硅层
112:导体层
114:源极/漏极区
具体实施方式
本发明的概念针对现有的非挥发性存储器结构的制造方法进行改进。本发明于储存电荷的纳米结晶周围形成电荷陷入层(氮氧化硅层)以形成复合型存储器,利用纳米结晶与电荷陷入层来避免元件漏电流。此外,于穿隧氧化层的表面形成氮氧化硅保护层可提高介电常数。因此,利用本发明的非挥发性存储器的制造方法即可有效解决元件漏电流的问题。以下实施例用以说明本发明的应用,但并非用以限定本发明的范围,举凡有关半导体工艺的非挥发性存储器的制造,均可应用本发明。
图1A至图1D为绘示依照本发明的优选实施例的一种非挥发性存储器的制造流程剖面示意图。
首先,请参照图1A,提供衬底100,此衬底100例如是硅衬底。然后,于此衬底100上形成一层穿隧氧化层102。其中,此穿隧氧化层102的材质例如是二氧化硅,其形成方法例如是热氧化法。接着,于穿隧氧化层102的表面形成保护层104。其中,保护层104的材质例如是氮氧化硅,而其形成方法例如是进行氮气等离子氮化工艺。穿隧氧化层102与保护层104构成穿隧介电层。之后,于保护层104上形成半导体硅化物层106。此半导体硅化物层106的材质例如是硅化锗(SiGe)或是其它合适的材料,其形成方法例如是进行化学气相沉积工艺(Chemical Vapor Deposition;CVD)。
接着,请参照图1B,氧化上述的半导体硅化物层106以形成氧化硅层106a,并使半导体硅化物层106的半导体成分108析出,而累积于氧化硅层106a与保护层104交界处。其中,氧化半导体硅化物层106以形成氧化硅层106a的方法例如是进行湿式氧化工艺。此外,若半导体硅化物层106的材质为硅化锗,则析出的半导体成分108例如是锗微粒。
然后,请参照图1C,进行热工艺使析出的半导体成分108形成多个半导体纳米结晶108a。其中,热工艺的温度范围例如在700度至800度之间。此外,若半导体硅化物层106的材质为硅化锗,半导体纳米结晶108a为锗纳米结晶(Ge nanocrystal)。随后,进行氮化工艺(步骤212),使环绕在这些半导体纳米结晶108a周围的部分氧化硅层106a转变成氮氧化硅层110。其中,此氮化工艺例如在氨气(NH3)环境中,进行热回火。
之后,请参照图1D,于氧化硅层106a上形成一层导体层112,然后构图此导体层、氧化硅层106a、含有半导体纳米结晶108a的氮氧化硅层及穿隧介电层(保护层104及穿隧氧化层102)以形成存储器结构。其中,图案化后的导体层112作为控制栅极。然后,于控制栅极两侧的衬底100中形成源极/漏极区114。其中,此控制栅极的材质例如是多晶硅、掺杂多晶硅,而其形成的方法例如是进行化学气相沉积工艺。此外,源极/漏极区114的形成方法例如是离子注入法。
在上述的工艺中,本发明于穿隧氧化层102的表面形成材质为氮氧化硅的保护层104。其中,氮氧化硅不但可提高介电常数,还可以避免在氮化氧化硅层106a时,氨气扩散至穿隧氧化层102,而影响穿隧氧化层102的品质。因此,本发明的非挥发性存储器的方法可提高穿隧介电层的品质及稳定性,而可防止漏电流的情况发生。
本发明于穿隧介电层上形成硅化锗层后,利用氧化的方式使硅化锗层中的锗成分析出而于穿隧介电层上形成锗纳米结晶,然后再将氧化硅层氮化成氮氧化硅而构成复合式存储器。此种工艺简单,可以与现有互补式金属氧化物半导体工艺设备兼容,而不需要额外的工艺或设备。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何本领域内的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围以所附的权利要求所界定的为准。
Claims (16)
1.一种非挥发性存储器的制造方法,该方法包括:
提供一衬底;
于该衬底上形成一穿隧氧化层;
于该穿隧氧化层表面形成一保护层;
于该保护层上形成含锗的半导体硅化物层;
氧化该半导体硅化物层以形成氧化硅层,并使该半导体硅化物层的一半导体成分累积于该氧化硅层与保护层交界处;
进行一热工艺,使该半导体成分形成多个半导体纳米结晶;以及
进行一氮化工艺,使环绕在该些半导体纳米结晶周围的部分该氧化硅层转变成氮氧化硅。
2.如权利要求1所述的非挥发性存储器的制造方法,其中该保护层的材质包括含氮阻挡层。
3.如权利要求1所述的非挥发性存储器的制造方法,其中于该穿隧氧化层表面形成该保护层的步骤包括进行一氮气等离子氮化工艺。
4.如权利要求1所述的非挥发性存储器的制造方法,其中氧化该半导体硅化物层以形成该氧化硅层的方法包括进行一湿式氧化工艺。
5.如权利要求1所述的非挥发性存储器的制造方法,其中该热工艺的温度范围包括700℃~800℃。
6.如权利要求1所述的非挥发性存储器的制造方法,其中该氮化工艺包括在氨气环境中,进行热回火。
7.如权利要求1所述的非挥发性存储器的制造方法,其中该半导体硅化物层的材质包括硅化锗,且该些半导体纳米结晶包括锗纳米结晶。
8.如权利要求1所述的非挥发性存储器的制造方法,其于该氮化工艺的后还包括:
于该氧化硅层上形成一控制栅极;以及
于该控制栅极两侧的该衬底中形成一源极/漏极区。
9.如权利要求1所述的非挥发性存储器的制造方法,其中于该衬底上形成该穿隧氧化层的方法包括热氧化法。
10.一种非挥发性存储器的制造方法,该方法包括:
提供一衬底;
于该衬底上形成一穿隧介电层,其中该穿隧介电层的一上部相较于该穿隧介电层的一下部具有较高的含氮浓度;
于该穿隧介电层上形成一硅化锗层;
氧化该硅化锗层以形成氧化硅层,并使锗成分累积于该氧化硅层与该穿隧介电层交界处;
进行一热工艺,使锗成分形成多个锗纳米结晶;以及
进行一氮化工艺,使环绕在该些锗纳米结晶周围的部分该氧化硅层转变成氮氧化硅,
其中于该衬底上形成该穿隧介电层的步骤包括:
于该衬底上形成氧化硅层;以及
于该氧化硅层表面形成一氮氧化硅层。
11.如权利要求10所述的非挥发性存储器的制造方法,其中于该衬底上形成该氧化硅层的方法包括热氧化法。
12.如权利要求10所述的非挥发性存储器的制造方法,其中于该氧化硅层表面形成该氮氧化硅层的步骤包括进行一氮气等离子氮化工艺。
13.如权利要求10所述的非挥发性存储器的制造方法,其中氧化该硅化锗层以形成该氧化硅层的方法包括进行一湿式氧化工艺。
14.如权利要求10所述的非挥发性存储器的制造方法,其中该热工艺的温度范围包括700℃~800℃。
15.如权利要求10所述的非挥发性存储器的制造方法,其中该氮化工艺包括在氨气环境中,进行热回火。
16.如权利要求10所述的非挥发性存储器的制造方法,其于该氮化工艺之后还包括:
于该氧化硅层上形成一栅极;以及
于该栅极两侧的该衬底中形成一源极/漏极区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410089995XA CN100355060C (zh) | 2004-10-28 | 2004-10-28 | 非挥发性存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410089995XA CN100355060C (zh) | 2004-10-28 | 2004-10-28 | 非挥发性存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1767174A CN1767174A (zh) | 2006-05-03 |
CN100355060C true CN100355060C (zh) | 2007-12-12 |
Family
ID=36742915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200410089995XA Expired - Fee Related CN100355060C (zh) | 2004-10-28 | 2004-10-28 | 非挥发性存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100355060C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090050953A1 (en) * | 2007-08-22 | 2009-02-26 | Macronix International Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5783478A (en) * | 1992-12-11 | 1998-07-21 | Intel Corporation | Method of frabricating a MOS transistor having a composite gate electrode |
US6165842A (en) * | 1998-07-15 | 2000-12-26 | Korea Advanced Institute Science And Technology | Method for fabricating a non-volatile memory device using nano-crystal dots |
JP2001332636A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 不揮発性メモリ素子の構造とその製造方法 |
US6656792B2 (en) * | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
CN1509501A (zh) * | 2001-06-15 | 2004-06-30 | Ħ��������˾ | 两种存储器类型的集成 |
-
2004
- 2004-10-28 CN CNB200410089995XA patent/CN100355060C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5783478A (en) * | 1992-12-11 | 1998-07-21 | Intel Corporation | Method of frabricating a MOS transistor having a composite gate electrode |
US6165842A (en) * | 1998-07-15 | 2000-12-26 | Korea Advanced Institute Science And Technology | Method for fabricating a non-volatile memory device using nano-crystal dots |
JP2001332636A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 不揮発性メモリ素子の構造とその製造方法 |
CN1509501A (zh) * | 2001-06-15 | 2004-06-30 | Ħ��������˾ | 两种存储器类型的集成 |
US6656792B2 (en) * | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
CN1767174A (zh) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
US7795088B2 (en) | Method for manufacturing memory cell | |
CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
JP2000174149A (ja) | 不揮発性半導体記憶装置 | |
US7378706B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
US20130075804A1 (en) | High density semiconductor memory device and method for manufacturing the same | |
US20050145919A1 (en) | [multi-level memory cell] | |
US20090032861A1 (en) | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus | |
US7692196B2 (en) | Memory devices and methods of manufacturing the same | |
CN100355060C (zh) | 非挥发性存储器的制造方法 | |
US7033956B1 (en) | Semiconductor memory devices and methods for making the same | |
JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2001015619A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH10209305A (ja) | 不揮発性半導体記憶装置 | |
CN101452890B (zh) | 半导体装置及其制造方法 | |
JPS59188977A (ja) | 半導体不揮発性記憶装置の製造方法 | |
JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
US6737701B1 (en) | Structure and method for reducing charge loss in a memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071212 Termination date: 20111028 |