CH671123A5 - - Google Patents

Download PDF

Info

Publication number
CH671123A5
CH671123A5 CH477785A CH477785A CH671123A5 CH 671123 A5 CH671123 A5 CH 671123A5 CH 477785 A CH477785 A CH 477785A CH 477785 A CH477785 A CH 477785A CH 671123 A5 CH671123 A5 CH 671123A5
Authority
CH
Switzerland
Prior art keywords
bits
bit
data word
stored
edc
Prior art date
Application number
CH477785A
Other languages
German (de)
English (en)
Inventor
Hans-Werner Knefel
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE3528902A external-priority patent/DE3528902C2/de
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH671123A5 publication Critical patent/CH671123A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
CH477785A 1984-12-13 1985-11-07 CH671123A5 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3445512 1984-12-13
DE3528902A DE3528902C2 (de) 1984-12-13 1985-08-12 Durch einen EDC-Code gesichertes Speichersystem

Publications (1)

Publication Number Publication Date
CH671123A5 true CH671123A5 (fr) 1989-07-31

Family

ID=25827326

Family Applications (1)

Application Number Title Priority Date Filing Date
CH477785A CH671123A5 (fr) 1984-12-13 1985-11-07

Country Status (1)

Country Link
CH (1) CH671123A5 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3100346A1 (fr) * 2019-09-04 2021-03-05 Stmicroelectronics (Rousset) Sas Détection d'erreurs
US11115061B2 (en) 2019-09-04 2021-09-07 Stmicroelectronics (Rousset) Sas Error detection

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3100346A1 (fr) * 2019-09-04 2021-03-05 Stmicroelectronics (Rousset) Sas Détection d'erreurs
EP3790014A1 (fr) * 2019-09-04 2021-03-10 STMicroelectronics (Rousset) SAS Détection d'erreurs
US11115061B2 (en) 2019-09-04 2021-09-07 Stmicroelectronics (Rousset) Sas Error detection
US11509332B2 (en) 2019-09-04 2022-11-22 Stmicroelectronics (Rousset) Sas Error detection
US11640844B2 (en) 2019-09-04 2023-05-02 Stmicroelectronics (Rousset) Sas Error detection
US11742050B2 (en) 2019-09-04 2023-08-29 Stmicroelectronics (Rousset) Sas Error detection

Similar Documents

Publication Publication Date Title
DE2357233C2 (de) Adressenumwandlungseinrichtung
DE2260850C2 (de) Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern
DE4242810C2 (de) EEPROM mit einem Fehlerprüf- und Korrektur-Schaltkreis
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE3111447C2 (fr)
DE3638632A1 (de) Halbleiterspeicher
DE2132565B2 (fr)
DE3329022C2 (fr)
DE2456709C2 (de) Schaltungsanordnung zur Fehlererkennung und -korrektur
EP1641126A2 (fr) Circuit pour la conversion analogique-numérique
DE2659031B2 (de) Fehlerkorrektur- und -Steuersystem
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
DE3878787T2 (de) Halbleiterspeicher mit einer mitintegrierten fehlerkorrekturanordnung und integrierte schaltung mit einem derartigen halbleiterspeicher.
DE10206689A1 (de) Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers
DE2053836C3 (de) Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen
DE2549392C3 (de) Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung
EP0127118B1 (fr) Dispositif de commande de mémoire en particulier pour un système de central téléphonique tolérant des fautes
DE3528902C2 (de) Durch einen EDC-Code gesichertes Speichersystem
DE102006019426B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur
EP0922253B1 (fr) Reconnaissance des erreurs dans un systeme de memoire
CH671123A5 (fr)
DE4300025C1 (de) Verfahren und Einrichtung zur fehlercodierenden Datenübertragung
EP0453609B1 (fr) Procédé pour tester la plus petite unité adressable d'un RAM pour détecter des erreurs de bits dépassant un nombre donné
DE2004934B2 (de) Speicheranordnung mit schaltungen zur fehlererkennung und fehlerkorrektur
EP1071994A1 (fr) Dispositif memoire avec cellules memoire redondantes et procede d'acces auxdites cellules

Legal Events

Date Code Title Description
PL Patent ceased