CH665319A5

CH665319A5 - CIRCUIT ARRANGEMENT FOR TELECOMMUNICATION SWITCHING SYSTEMS WITH INFORMATION-PROCESSING SWITCHING DEVICES AND WORK STORAGE WORKING WITH THEM.

Info

Publication number: CH665319A5
Application number: CH335884A
Authority: CH
Inventors: Josef Bronold
Original assignee: Siemens Ag
Priority date: 1983-08-05
Filing date: 1984-07-11
Publication date: 1988-04-29
Also published as: AT392866B; ATA249884A; DE3328387A1; DE3328387C2

Description

BESCHREIBUNG DESCRIPTION

Die Erfindung bezieht sich auf eine Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit informationsverarbeitenden zentralen und/oder teilzentralen Schalteinrichtungen, welche mit mit Schreibeinrichtungen und/oder Leseeinrichtungen ausgestatteten Arbeitsspeichern zusammenarbeiten, indem sie Informationen zum Einschreiben mittels einer Schreibeinrichtung in. Speichergliedern des Arbeitsspeichers an diesen abgeben und/oder zum Lesen mittels der Leseeinrichtung aus Speichergliedern entnehmen und welche jeweils vorbereitend für einen solchen Schreibvorgang bzw. Lesevorgang ein Schreibvorbereitungssi-gnal bzw. Lesevorberteitungssignal an ihren jeweiligen Arbeitsspeicher abgeben, der nach Erhalt eines jeden dieser Signale mit einem Schreibvorbereitungsquittungszeichen bzw. Lesevorberei-tungsquittungszeichen sowohl den Erhalt des betreffenden Signals als auch seine Bereitschaft zur Durchführung des jeweiligen Schreibvorganges bzw. Lesevorganges der betreffenden Schalteinrichtung signalisiert, und welche nach einer durch ihren Aufbau und ihre Arbeitsweise bedingten Reaktionszeit nach Erhalt des betreffenden Quittungszeichens den Schreibvorgang bzw. Lesevorgang ausführen. The invention relates to a circuit arrangement for telecommunication switching systems, in particular telephone switching systems, with information-processing central and / or partially central switching devices which cooperate with working memories equipped with writing devices and / or reading devices by delivering information for writing to memory elements of the working memory by means of a writing device and / or for reading by means of the reading device from memory elements and which each prepare a write preparation signal or read preparation signal to their respective working memory in preparation for such a write process or read process, which after receiving each of these signals with a write preparation acknowledgment sign or read preparation acknowledgment sign both the receipt of the signal in question and its readiness to carry out the respective writing process or reading process s signals the switching device in question, and which after a response time due to its structure and mode of operation, after receiving the relevant acknowledgment sign, carry out the writing or reading process.

In einer Schaltungsanordnung dieser Art besteht generell das Problem der Begrenztheit der Arbeitskapazität der informationsverarbeitenden Schalteinrichtungen im Hinblick auf den Zeitbedarf für jeden einzelnen Informationsverarbeitungsvorgang. Dieses Problem hat besondere Bedeutung im Hinblick auf die Zusammenarbeit einer informationsverarbeitenden Schalteinrichtung mit ihrem Arbeitsspeicher, also im Hinblick auf die im Zusammenhang mit den Informationsverarbeitungsvorgängen durchzuführenden Schreibvorgänge und Lesevorgänge im betreffenden Arbeitsspeicher. Solche Arbeitsspeicher sind in der Regel nicht jederzeit bereit zur Zusammenarbeit mit ihrer jeweiligen informationsverarbeitenden Schalteinrichtung. So gibt es z.B. Prüfprogrammabläufe für interne Prüfvorgänge, die dann gestartet werden, wenn zur Zeit keine Anforderung seitens der betreffenden informationsverarbeitenden Schalteinrichtung vorliegt. Ist ein Prüfprogrammablauf aber einmal gestartet, so ist es nicht zweckmässig oder auch nicht möglich, ihn zu jedem beliebigen Zeitpunkt zu unterbrechen oder völlig abzubrechen, damit die betreffende informationsverarbeitende Schalteinrichtung einen Schreibvorgang oder Lesevorgang in dem Arbeitsspeicher durchführen kann. Es gibt darüber hinaus auch besondere Arten von Speichern, z.B. dynamische Speicher, die zwischenzeitlich kontinuierlich wiederholt Regenerier-Schaltvorgänge (refresh) erfordern, also speicherinterne Betriebsabläufe, die nicht unterbrochen werden können bzw. dürfen. — Gibt nun eine informationsverarbeitende Schalteinrichtung ein Anforderungssignal also ein Schreibvorbereitungssi-gnal bzw. Lesevorbereitungssignal an ihren jeweiligen Arbeitsspeicher ab, und ist dieser in dem betreffenden Moment nicht für eine Abwicklung eines Schreibvorganges oder eines Lesevorganges verfügbar, so schiebt die informationsverarbeitende anfordernde Schalteinrichtung Wartezyklen ein, während der das betreffende Anforderungssignal weiterhin ansteht, d.h. zum zugeordneten Arbeitsspeicher hin abgegeben wird, bis dieser schliesslich seine internen Funktionsabläufe beendet und ein Schreibvorbereitungsquittungszeichen bzw. Lesevorbereitungs-quittungszeichen zu der informationsverarbeitenden Schalteinrichtung hin abgibt. Dadurch entstehen Zeitverluste, die die Arbeitskapazität einer informationsverarbeitenden Schalteinrichtung mindern. Diese Zeitverluste sind mehr oder weniger zufallsbedingt, indem sie nur dann auftreten, wenn ein interner Arbeitszyklus eines Arbeitsspeichers mit einem an ihn abgegebenen Anforderungssignal zusammentrifft. Regelmässig entstehen jedoch Zeitverluste zwangsläufig dadurch, dass vom Beginn des Schreibvorbereitungsquittungszeichens bzw. Lesevorberei-tungsquittungszeichens bis zum Beginn des betreffenden Schreib Vorganges bzw. Lesevorganges eine durch die Funktionsabläufe in der informationsverarbeitenden Schalteinrichtung bedingte Zeit verstreicht. In a circuit arrangement of this type, there is generally the problem of the working capacity of the information processing switching devices being limited in terms of the time required for each individual information processing operation. This problem is of particular importance with regard to the cooperation of an information processing switching device with its working memory, that is to say with regard to the writing and reading processes to be carried out in connection with the information processing processes in the relevant working memory. Such working memories are generally not always ready for cooperation with their respective information processing switchgear. So there is e.g. Test program sequences for internal test procedures that are started when there is currently no request from the relevant information processing switching device. However, once a test program sequence has started, it is not expedient or not possible to interrupt or completely abort it at any point in time so that the relevant information processing switching device can carry out a writing or reading process in the working memory. There are also special types of storage, e.g. dynamic memories, which in the meantime continuously require regeneration switching processes (refresh), that is to say internal memory operations which cannot or must not be interrupted. - If an information processing switching device now issues a request signal, i.e. a write preparation signal or read preparation signal, to its respective working memory, and if it is not available at the moment in question for handling a writing or reading process, the information processing requesting switching device pushes in waiting cycles while that the relevant request signal is still pending, ie to the assigned working memory until it finally ends its internal functional sequences and issues a read preparation acknowledgment sign or read preparation acknowledgment sign to the information processing switching device. This results in wasted time, which reduces the working capacity of an information processing switchgear. These time losses are more or less random in that they only occur when an internal work cycle of a working memory coincides with a request signal sent to it. However, time wasted regularly inevitably arises from the fact that from the start of the write preparation acknowledgment sign or read preparation receipt sign to the start of the relevant writing process or reading process, a time elapses due to the functional sequences in the information processing switching device.

Für die Erfindung besteht die Aufgabe, die Leistungsfähigkeit von informationsverarbeitenden Schalteinrichtungen der eingangs angegebenen Art dadurch zu steigern, dass Zeitverluste verringert oder eingespart werden. The object of the invention is to increase the performance of information processing switching devices of the type specified at the outset in that time losses are reduced or saved.

Die Erfindung löst die gestellte Aufgabe dadurch, dass ein Arbeitsspeicher das Schreibvorbereitungsquittungszeichen bzw. Lesevorbereitungsquittungszeichen bereits zu einem Zeitpunkt abgibt, welcher um die Reaktionszeit zur Ausführung eines Schreibvorganges bzw. Lesevorganges früher liegt, als der Zeitpunkt zur Ausführung des betreffenden Vorganges. The invention achieves the stated object in that a working memory emits the read preparation acknowledgment character or read preparation acknowledgment character at a time which is earlier than the time for executing the relevant operation by the reaction time for executing a write operation or read operation.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung nur in wesentlich zu ihrem Verständnis beitragenden Bestandteilen dargestellt. Die Erfindung ist hierauf jedoch keineswegs beschränkt. In the drawing, an embodiment of the invention is shown only in components that contribute significantly to its understanding. However, the invention is in no way limited to this.

Im oberen Teil der Zeichnung ist eine zentrale oder teilzentrale informationsverarbeitende Schalteinrichtung A angedeutet, die über einen Datenbus E mit einem ihr zugeordneten Arbeitsspeicher B verbunden ist. Dieser Arbeitsspeicher umfasst einen Speicherteil D und eine Schreib- und Leseeinrichtung C. Im rechten unteren Teil des Speicherteils D ist eine koordina-tenförmige Anordnung angedeutet. Die Speicherglieder des Arbeitsspeichers sind also koordinatenförmig angeordnet, wobei ein Speicherglied immer eine Anzahl von Speicherelementen In the upper part of the drawing, a central or partially central information processing switching device A is indicated, which is connected via a data bus E to a working memory B assigned to it. This working memory comprises a storage part D and a writing and reading device C. In the lower right part of the storage part D, a coordinate arrangement is indicated. The memory elements of the main memory are thus arranged in the form of coordinates, with one memory element always having a number of memory elements

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

SO SO

65 65

3 3rd

665 319 665 319

umfasst. Eine Reihe von Speicherelementen in einer Zeile bilden zusammen ein Speicherglied. Ein Speicherglied dient immer zur Aufnahme einer zu speichernden Information. Die informationsverarbeitende Schalteinrichtung A führt einen Schreibvorgang immer in der Weise aus, dass sie eine entsprechende Infor- 5 mation iri ein aus einer Zeile von Speicherelementen bestehendes Speicherglied einschreibt. Entsprechendes gilt für einen Lesevorgang. Die Informationen werden über den Datenbus E über eine grössere Anzahl von parallelen Stromkreisen übertragen. Es ist jedoch in bekannter Weise ebensogut auch möglich, io die einzelnen Bestandteile einer zu übertragenden Information seriell oder teils parallel und teils seriell zu übertragen. Dies gilt sowohl für einen Schreibvorgang als auch für einen Lesevorgang. includes. A row of storage elements in a row together form a storage element. A storage element always serves to hold information to be stored. The information processing switching device A always executes a write operation in such a way that it writes a corresponding information in a memory element consisting of a row of memory elements. The same applies to a reading process. The information is transmitted via the data bus E over a large number of parallel circuits. However, it is just as well possible in a known manner to transmit the individual components of information to be transmitted serially or partly in parallel and partly in series. This applies to both a write process and a read process.

Die informationsverarbeitende Schalteinrichtung A gibt vor- is bereitend für einen Schreib Vorgang bzw. Lesevorgang ein Schreibvorbereitungssignal bzw. Lesevorbereitungssignal mit Hilfe des Kontaktes c an ihren jeweiligen Arbeitsspeicher ab. Es kann nun sein, dass der Arbeitsspeicher in dem betreffenden Augenblick mit internen Funktionsabläufen beschäftigt ist, z.B. 20 mit internen Prüfabläufen oder mit Schaltabläufen zur Regenerierung der gespeicherten Informationsbestandteile, insbesondere, wenn es sich um einen dynamischen Speicher handelt. Erhält der Arbeitsspeicher als Anforderungssignal ein Schreibvorbereitungssignal bzw. Lesevorbereitungssignal, so gibt er, so- 25 bald er für eine Übernahme einer zu speichernden Information von der informationsverarbeitenden Schalteinrichtung über den Bus E bereit ist bzw. zur Abgabe einer gespeicherten Informations aus dem Speicherteil über den Datenbus E an die informationsverarbeitende Schalteinrichtung bereit ist, ein Schreibvor- 30 bereitungsquittungszeichen bzw. Lesevorbereitungsquittungszei-chen über die Und-Schaltung G und den Stromkreis d zur informationsverarbeitenden Schalteinrichtung A hin ab. The information processing switching device A, in preparation for a write operation or read operation, outputs a read preparation signal or read preparation signal to its respective working memory with the help of the contact c. It may now be that the working memory is busy with internal functional sequences at the moment, e.g. 20 with internal test sequences or with switching sequences for the regeneration of the stored information components, especially if it is a dynamic memory. If the working memory receives a read preparation signal or read preparation signal as a request signal, it gives as soon as it is ready to take over information to be stored from the information processing switching device via bus E or to deliver stored information from the storage part via the data bus E is ready for the information processing switching device, a write preparation acknowledgment character or reading preparation acknowledgment character via the AND circuit G and the circuit d to the information processing switching device A.

An dieser Stelle ist einzufügen, dass die Informationsspei-cherung mit Hilfe von Adressen erfolgt, die jeweils den Infor- 35 mationen beigegeben sind. Mit Hilfe dieser Adressen können die betreffenden Informationen geordnet im Speicherteil D des Speichers B gespeichert (eingeschrieben) und dementsprechend auch wieder ausgelesen werden, d.h. anhand der der jeweiligen Information beigegebenen Adresse. — Ausserdem ist auch noch 40 darauf hinzuweisen, dass für das Schreibvorbereitungssignal und das Lesevorbereitungssignal (es handelt sich also um zwei verschiedene Anforderungssignale) zwei verschiedene Stromkreise vorgesehen werden können und zwei verschiedene, dem Kontakt c entsprechende Signalabgabekontakte. Ferner ist ge- 45 meinsam für das Schreibvorbereitungsquittungszeichen bzw. Lesevorbereitungsquittungszeichen ein gemeinsamer Stromkreis d dargestellt; ebensogut ist es auch möglich, hierfür zwei getrennte Stromkreise vorzusehen. At this point it should be added that the information is stored with the help of addresses, which are included with the information. With the help of these addresses, the relevant information can be stored (written in) in the memory section D of the memory B and accordingly read out again, i.e. based on the address provided with the respective information. In addition, it should also be pointed out that two different circuits and two different signal output contacts corresponding to contact c can be provided for the write preparation signal and the read preparation signal (these are two different request signals). Furthermore, a common circuit d is shown together for the read preparation acknowledgment sign or read preparation receipt sign; it is equally possible to provide two separate circuits for this.

Gelangt nun das Schreibvorbereitungssignal bzw. Lesevor- so bereitungssignal über den Kontakt c der informationsverarbeitenden Schalteinrichtung A zu ihrem Arbeitsspeicher C, so wird hier zunächst geprüft, ob in dem Moment ein interner Funktionsablauf stattfindet, oder ob unverzüglich ein entsprechender Schreibvorgang bzw. Lesevorgang durchgeführt werden kann. 55 Befindet sich der Kontakt k in der dargestellten Lage, so findet zur Zeit kein interner Funktionsablauf statt. Bei Übertragung eines Schreibvorbereitungssignals bzw. Lesevorbereitungssignals kann unverzüglich ein entsprechender Schreibvorgang bzw. Lesevorgang durchgeführt werden. Befindet sich der Kontakt k je- 60 doch in der nicht dargestellten Lage (Arbeitsstellung), so ist seine Mittelfeder mit dem zum Speicherteil D führenden Stromkreis r verbunden. Dies bedeutet, dass im Speicherteil ein zur Regenerierung der gespeicherten Informationen dienender interner Funktionsablauf abgewickelt wird (refresh). Sobald der in- 65 terne Funktionsablauf beendet ist, kehrt der Kontakt k wieder in seine Ruhelage (wie in der Zeichnung dargestellt) zurück. Nunmehr ist es möglich, dass aufgrund des zuvor übertragenen If the read preparation signal or read preparation signal now reaches its working memory C via the contact c of the information processing switching device A, it is first checked here whether an internal functional sequence is taking place at the moment or whether an appropriate writing or reading process can be carried out immediately . 55 If the contact k is in the position shown, there is currently no internal function sequence. When a read preparation signal or read preparation signal is transmitted, a corresponding write operation or read operation can be carried out immediately. However, if the contact k is in the position (not shown) (working position), its middle spring is connected to the circuit r leading to the storage part D. This means that an internal function sequence used to regenerate the stored information is processed (refresh). As soon as the internal functional sequence has ended, the contact k returns to its rest position (as shown in the drawing). Now it is possible that due to the previously transmitted

Schreibvorbereitungssignals bzw. Lesevorbereitungssignals der entsprechende Schreibvorgang bzw. Lesevorgang durchgeführt wird. Dies bewerkstelligt die Schreib- und Lesevorrichtung C im Speicherteil D. In der Schreib- und Leseeinrichtung C sind Kontakte x und y dargestellt, die mit Leitungen xl und yl verbunden sind, die in den Speicherten B führen. Mit diesen Kontakten und Leitungen ist die koordinatenweise Ansteuerung der Speicherelemente im Speicherteil D angedeutet. Es ist nicht nur ein einziger Kontakt x und ein einziger Kontakt y vorgesehen, sondern diese beiden Kontakte symbolisieren eine grössere Anzahl jeweils von x-Kontakten und von y-Kontakten. Die x-Kon-takte mögen zur zeilenweisen Ansteuerung der Speicherelemente und die y-Kontakte zur spaltenweisen Ansteuerung der Speicherelemente dienen. Es wird bei jedem Schreib- bzw. Lesevorgang jeweils ein Teil der x-Kontakte und ein Teil der y-Kontak-te betätigt. Ihre Betätigung erfolgt mit Hilfe der bereits genannten Adressen. Die dadurch erfolgende Ansteuerung von Speicherzeilen dient zur Vorbereitung eines jeden Schreibvorganges bzw. Lesevorganges. Read preparation signal or read preparation signal the corresponding write operation or read operation is carried out. This is accomplished by the write and read device C in the memory part D. In the write and read device C, contacts x and y are shown, which are connected to lines xl and yl, which lead to the memory B. With these contacts and lines, the coordinate-wise control of the memory elements in the memory part D is indicated. Not only is there a single contact x and a single contact y, but these two contacts symbolize a larger number of x contacts and y contacts, respectively. The x-contacts may serve for row-wise control of the memory elements and the y-contacts for column-wise control of the memory elements. A part of the x-contacts and a part of the y-contacts are actuated with each write or read process. They are operated using the addresses already mentioned. The control of memory lines that occurs in this way serves to prepare each write operation or read operation.

Erhält der Speicherteil D des Arbeitsspeichers B ein Schreibvorbereitungssignal bzw. Lesevorbereitungssignal, so signalisiert er nach dessen Erhalt mit einem Schreibvorbereitungsquit-tungszeichen bzw. Lesevorbereitungsquittungszeichen sowohl den Erhalt des betreffenden Signals als auch seine Bereitschaft zur Durchführung des jeweiligen Schreibvorganges bzw. Lesevorganges. Dies geschieht über das UND-Gatter G. Es gibt an seinem oberen Ausgang ein Signal ab, wenn sich einerseits der Kontakt k in seiner Ruhelage befindet, wenn also kein interner Funtionsablauf zur Zeit stattfindet, und wenn darüber hinaus die entsprechende Speicheransteuerung begonnen hat, was durch Schliessung des Kontaktes x angezeigt ist. Die informationsverarbeitende Schalteinrichtung A führt nach Erhalt des betreffenden Quittungszeichens den Schreibvorgang bzw. Lesevorgang über den Datenbus E aus. Dieser Schreibvorgang bzw. Lesevorgang findet jedoch erst nach einer durch den Aufbau und die Arbeitsweise der informationsverarbeitenden Schalteinrichtung A bedingten Reaktionszeit statt. Trifft also in der Schalteinrichtung A über den Stromkreis d das Quittungszeichen ein, so vergeht noch eine gewisse Zeit bis zur Abgabe der entsprechenden Information über den Datenbus E bzw. bis zur Übernahme der entsprechenden Information (im erstem Fall ein Schreibvorgang, im letzteren Fall ein Lesevorgang). Diese Reaktionszeit würde nun zu einer unerwünschten Verzögerung führen, die einen Zeitverlust und damit Verlust an Arbeitskapazität der informationsverarbeitenden Schalteinrichtung A zusammen mir ihrem Arbeitsspeicher B darstellen würde. Deshalb ist gemäss der Erfindung vorgesehen, dass der Arbeitsspeicher B das Schreibvorbereitungsquittungszeichen bzw. das Lesevor-bereitungsquittungszeichen bereits zu einem Zeitpunkt früher als dem der Bereitschaft zur Ausführung des betreffenden Schreibvorganges bzw. Lesevorganges abgibt. Hierzu ist einer der beiden Eingänge der Gatterschaltung G (in der Zeichnung der rechte Eingang auf der Unterseite) mit dem Kontakt x verbunden, der zur zeilenweisen Ansteuerung im Speicherteil D dient. Es vergeht nämlich ebenfalls von der Ansteuerung des Speicherteiles D durch Schliessung von x-Kontakten und von y-Kontakten eine gewisse Zeit bis zu dem Zeitpunkt, zu welchem die Übernahme der entsprechenden Information über den Datenbus E möglich ist (Schreibvorgang) bzw. die Abgabe der gespeicherten Information über den Datenbus E (Lesevorgang). Der zeitliche Vorlauf der Schliessung der x-Kontakte vor dem Zeitpunkt des Beginnes des Schreibvorganges bzw. Lesevorganges wird also dazu ausgenutzt, der informationsverarbeitenden Schalteinrichtung A über den Stromkreis d vorzeitig das Schreibvorbereitungsquittungszeichen bzw. Lesevorbereitungs-quittungszeichen zu geben. Das Schreib vorbereitungsquittungs-zeichen bzw. Lesevorbereitungsquittungszeichen wird also bereits zu einem Zeitpunkt früher als dem der Bereitschaft zur If the memory part D of the main memory B receives a read preparation signal or read preparation signal, after receiving it it signals with a read preparation acknowledgment sign or read preparation receipt sign both the receipt of the relevant signal as well as its readiness to carry out the respective write operation or read operation. This is done via the AND gate G. There is a signal at its upper output if, on the one hand, the contact k is in its rest position, if there is no internal functional sequence currently taking place, and if the corresponding memory control has started what is indicated by closing contact x. The information processing switching device A executes the write or read operation via the data bus E after receiving the relevant acknowledgment sign. However, this writing process or reading process only takes place after a reaction time caused by the structure and mode of operation of the information processing switching device A. If the acknowledgment signal arrives in the switching device A via the circuit d, a certain time elapses before the corresponding information is sent via the data bus E or until the corresponding information is accepted (in the first case a write process, in the latter case a read process) ). This reaction time would now lead to an undesirable delay, which would represent a loss of time and thus a loss of working capacity of the information processing switching device A together with its working memory B. Therefore, according to the invention it is provided that the working memory B delivers the read preparation acknowledgment sign or the read preparation receipt sign at a time earlier than that of the readiness to carry out the relevant write operation or read operation. For this purpose, one of the two inputs of the gate circuit G (in the drawing, the right input on the underside) is connected to the contact x, which is used for line-by-line control in the memory part D. This is because the control of the memory part D by closing x contacts and y contacts also elapses a certain time until the point at which the corresponding information can be taken over the data bus E (write operation) or the delivery of the data stored information on the data bus E (reading process). The time leading up to the closing of the x contacts before the time of the start of the writing or reading process is thus used to give the information processing switching device A via the circuit d the preparatory writing or reading preparatory sign. The write preparation receipt sign or read preparation receipt sign is therefore already at a point in time earlier than the readiness to

665 319 665 319

4 4th

Ausführung des betreffenden Schreibvorganges bzw. Lesevorganges zur informationsverarbeitenden Schalteinrichtung A hin abgegeben, welcher um die Reaktionszeit zur Ausführung eines Schreibvorganges bzw. Lesevorganges früher liegt, als der Zeitpunkt zur Ausführung des betreffenden Vorganges. Bei dieser Reaktionszeit handelt es sich also um die durch Aufbau und Arbeitsweise der informationsverarbeitenden Schalteinrichtung A bedingte Zeit, die zwischen Eintreffen des Schreibvorberei-tungsquittungszeichens bzw. Lesevorbereitungsquittungszei-chens über den Stromkreis d und der Anlegung der zu speichernden Information an den Datenbus E bzw. zur Aufnahme der über den Datenbus E vom Arbeitsspeicher B angebotenen Information verstreicht. Execution of the relevant write operation or read operation to the information-processing switching device A, which is earlier than the time for the execution of the operation concerned by the reaction time for executing a write operation or read operation. This response time is therefore the time caused by the structure and mode of operation of the information processing switching device A, between the arrival of the write preparation acknowledgment sign or read preparation acknowledgment sign via the circuit d and the application of the information to be stored to the data bus E or Recording of the information offered by the working memory B via the data bus E passes.

Wie ausgeführt wurde, wird das Schreib- bzw. Lesevorberei- As has been explained, the read or write preparation is

tungsquittungszeichen gegeben, wenn der oder die betreffenden x-Kontakte geschlossen sind. Abweichend hiervon kann aber auch vorgesehen werden, dass dieses Zeichen mit einem (nicht dargestellten) Zeitglied mit Verzögerung vom Arbeitsspeicher B s zur informationsverarbeitenden Schalteinrichtung A gegeben wird, wenn sowohl das Schreib- bzw. Lesevorbereitungssignal von dieser im Arbeitsspeicher B eingetroffen ist, als auch der Kontakt k sich in der (dagestellten) Ruhelage befindet. Das Zeitglied müsste dann mit seinem Eingang am Stromkreis h lie-lo gen und mit seinem Ausgang am Stromkreis d. Seine Verzögerungszeit müsste so eingestellt werden, dass das betreffende Quittungszeichen in der angegebenen Weise zu dem früheren Zeitpunkt abgegeben wird. Acknowledgment signal is given when the relevant x contact or contacts are closed. Deviating from this, however, it can also be provided that this character is given with a timer (not shown) with a delay from the working memory B s to the information processing switching device A if both the write or read preparation signal has arrived from this in the working memory B, as well as the Contact k is in the (shown) rest position. The timer would then have to be connected to circuit h with its input and to circuit d with its output. Its delay time would have to be set so that the relevant acknowledgment sign is given in the specified manner at the earlier point in time.

v v

1 Blatt Zeichnungen 1 sheet of drawings

Claims

665 319

1.Circuit arrangement for telecommunication switching systems, in particular telephone switching systems, with information processing and / or partially central switching devices which cooperate with working memories equipped with writing devices and / or reading devices, by supplying information to be written to the working memory by means of a writing device and / or for reading by means of a writing device remove from the reading device from memory elements and which each prepare a read preparation signal or read preparation signal for their respective writing process or read process to their respective working memory, which after receipt of each of these signals with a read preparation receipt sign or read preparation receipt sign both the receipt of the relevant signal as well as his willingness to carry out the respective writing or reading process of the switching device in question ized, and which, after a response time due to their structure and their mode of operation, carry out the write operation or read operation after receipt of the relevant acknowledgment sign, characterized in that a working memory already issues the read preparation acknowledgment sign or read preparation acknowledgment sign at a point in time which is at the response time Execution of a write or read operation is earlier than the time to execute the relevant operation.

2. Circuit arrangement according to claim 1, characterized in that the one and / or the other acknowledgment signal is given when control means (x) are activated in the working memory for address-appropriate control of each memory element.

2nd

PATENT CLAIMS

3. Circuit arrangement according to claim 1, characterized in that the delivery of one of the acknowledgment signs is dependent on switching that switching means, the memory-internal switching sequences, e.g. Check program runs or switching operations regenerating the memory content, by taking a work position, are in the rest position.