DE3328387C2 - - Google Patents
Info
- Publication number
- DE3328387C2 DE3328387C2 DE19833328387 DE3328387A DE3328387C2 DE 3328387 C2 DE3328387 C2 DE 3328387C2 DE 19833328387 DE19833328387 DE 19833328387 DE 3328387 A DE3328387 A DE 3328387A DE 3328387 C2 DE3328387 C2 DE 3328387C2
- Authority
- DE
- Germany
- Prior art keywords
- read
- memory
- receipt
- switching
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54533—Configuration data, translation, passwords, databases
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fern sprechvermittlungsanlagen, mit informationsverarbei tenden zentralen und/oder teilzentralen Schaltein richtungen, welche mit mit Schreibeinrichtungen und/oder Leseeinrichtungen ausgestatteten Arbeits speichern zusammenarbeiten, indem sie Informationen zum Einschreiben mittels einer Schreibeinrichtung in Speicherglieder des Arbeitsspeichers an diesen abgeben und/oder zum Lesen mittels der Leseeinrichtung aus Speichergliedern entnehmen, und welche jeweils vorbe reitend für einen solchen Schreibvorgang bzw. Lese vorgang ein Schreibvorbereitungssignal bzw. Lesevor bereitungssignal an ihren jeweiligen Arbeitsspeicher abgeben, der nach Erhalt eines jeden dieser Signale mit einem Schreibvorbereitungsquittungszeichen bzw. Lesevorbereitungsquittungszeichen sowohl den Erhalt des betreffenden Signals als auch seine Bereitschaft zur Durchführung des jeweiligen Schreibvorganges bzw. Lesevorganges der betreffenden Schalteinrichtung signalisiert, und welche nach einer durch ihren Auf bau und ihre Arbeitsweise bedingten Reaktionszeit nach Erhalt des betreffenden Quittungszeichens den Schreibvorgang bzw. Lesevorgang ausführen.The invention relates to a circuit arrangement for telecommunications switching systems, especially long distance voice switching systems, with information processing tendency central and / or partially central switch directions with with writing devices and / or reading facilities store collaborate by providing information for writing in using a writing device Give memory elements of the working memory to this and / or for reading by means of the reading device Remove storage elements, and which each past riding for such a write or read a read preparation signal or read preparation preparation signal to their respective working memory submit the after receiving each of these signals with a write preparation receipt or Read preparation receipt sign both receipt of the signal in question as well as its readiness to carry out the respective writing process or Reading process of the relevant switching device signals, and which after one by their up construction and how they work caused a reaction time Receipt of the relevant receipt sign Carry out writing or reading process.
Bei Schaltungsanordnungen dieser Art besteht generell das Problem der Begrenzheit der Arbeits kapazität der informationsverarbeitenden Schaltein richtungen im Hinblick auf den Zeitbedarf für jeden einzelnen Informationsverarbeitungsvorgang. Dieses Problem hat besondere Bedeutung im Hinblick auf die Zusammenarbeit einer informationsverarbeitenden Schalteinrichtung mit ihrem Arbeitsspeicher, also im Hinblick auf die im Zusammenhang mit den Informations verarbeitungsvorgängen durchzuführenden Schreibvorgänge und Lesevorgänge im betreffenden Arbeitsspeicher. Solche Arbeitsspeicher sind in der Regel nicht jederzeit bereit zur Zusammenarbeit mit ihrer jeweiligen infor mationsverarbeitenden Schalteinrichtung. So gibt es z. B. Prüfprogrammabläufe, für interne Prüfvorgänge, die dann gestartet werden, wenn zur Zeit keine Anforderung seitens der betreffenden informationsverarbeitenden Schalteinrichtung vorliegt. Ist ein Prüfprogrammablauf aber einmal gestartet, so ist es nicht zweckmäßig oder auch nicht möglich, ihn zu jedem beliebigen Zeitpunkt zu unterbrechen oder völlig abzubrechen, damit die be treffende informationsverarbeitende Schalteinrichtung einen Schreibvorgang oder Lesevorgang in dem Arbeits speicher durchführen kann. Es gibt darüber hinaus auch besondere Arten von Speichern, z. B. dynamische Speicher, die zwischenzeitlich kontinuierlich wiederholt Regenerier-Schaltvorgänge (refresh) erfordern, also speicherinterne Betriebsabläufe, die nicht unterbrochen werden können bzw. dürfen. - Gibt nun eine informations verarbeitende Schalteinrichtung ein Anforderungssignal, also ein Schreibvorbereitungssignal bzw. Lesevor bereitungssignal an ihren jeweiligen Arbeitsspeicher ab, und ist dieser in dem betreffenden Moment nicht für eine Abwicklung verfügbar, so schiebt die informations verarbeitende anfordernde Schalteinrichtung Wartezyklen ein, während der das betreffende Anforderungssignal weiterhin ansteht, d. h. zum zugeordneten Arbeits speicher hin abgegeben wird, bis dieser schließlich seine internen Funktionsabläufe beendet und ein Schreibvorbereitungsquittungszeichen bzw. Lesevor bereitungsquittungszeichen zu der informationsver arbeitenden Schalteinrichtung hin abgibt. Dadurch entstehende Zeitverluste, die die Arbeitskapazität einer informationsverarbeitenden Schalteinrichtung mindern. Diese Zeitverluste sind zufallsbedingt, indem sie nur dann auftreten, wenn ein interner Arbeitszyklus eines Arbeitsspeichers mit einem an ihn abgegebenen Anforderungssignal zusammentrifft. Regelmäßig entstehen jedoch Zeit verluste zwangsläufig dadurch, daß vom Beginn des Schreibvorbereitungsquittungszeichens bzw. Lesevor bereitungsquittungszeichens bis zum Beginn des be treffenden Schreibvorganges bzw. Lesevorganges eine durch die Funktionsabläufe in der informationsver arbeitenden Schalteinrichtung bedingte Zeit ver streicht.In circuit arrangements of this type generally the problem of labor limitation capacity of the information processing switch directions in terms of time required for everyone individual information processing operation. This Problem has special meaning with regard to the Cooperation between an information processor Switching device with its RAM, so in terms of information related processing operations to be performed and reads in the relevant memory. Such memory is usually not always ready to cooperate with their respective infor mation-processing switching device. So there is e.g. B. test program sequences, for internal test processes, which are started when there is currently no request on the part of the information processor concerned Switching device is present. Is a test program sequence but once started, it is not appropriate or not possible at any time to interrupt or stop completely so that the be relevant information processing switching device a write or read in the work memory can perform. There is also beyond special types of memories, e.g. B. dynamic memory, which is continuously repeated in the meantime Require regeneration switching processes (refresh), that is in-memory operations that are not interrupted can or may be. - Now gives an information switching device processing a request signal, thus a read preparation signal or read preparation preparation signal to their respective working memory, and is not for that moment processing is available, so pushes the information processing requesting switching device waiting cycles on during which the request signal in question still pending, d. H. to assigned work memory is released until it finally its internal operations ended and on Prepare to write or read receipt for the information ver working switching device gives out. Thereby arising time losses that the work capacity an information processing switching device reduce. These are wasted time randomly by only occurring when an internal work cycle of a working memory with a request signal sent to him meets. However, time regularly arises losses inevitably from the fact that from the beginning of the Prepare to write or read preparation receipt sign up to the beginning of the be a relevant writing or reading process through the functional processes in the information ver working switching device conditional time ver strokes.
Für die Erfindung besteht die Aufgabe, die Leistungs fähigkeit von informationsverarbeitenden Schaltein richtungen der eingangs angegebenen Art dadurch zu steigern, daß Zeitverluste verringert oder einge spart werden.For the invention there is the task, the performance ability of information processing switch directions of the type specified at the beginning increase that time losses are reduced or turned on be saved.
Die Erfindung löst die gestellte Aufgabe dadurch, daß ein Arbeitsspeicher das Schreibvorbereitungsquittungs zeichen bzw. Lesevorbereitungsquittungszeichen bereits zu einem vor der Bereitschaft zur Ausführung des betreffenden Schreibvorganges bzw. Lese vorganges liegenden Zeitpunkt abgibt, welcher um die Reaktionszeit zur Ausführung eines Schreibvorganges bzw. Lesevorganges früher liegt als der Zeitpunkt zur Ausführung des betreffenden Vorganges.The invention solves the problem in that a memory preprocessing receipt characters or read preparation acknowledgment characters already to one before willingness to Execution of the relevant writing process or reading is the point in time, which is around the reaction time Execution of a writing or reading process earlier than the time of execution of the relevant operation.
In der Zeichnung ist ein Ausführungsbeispiel der Erfindung nur in wesentich zu ihrem Verständnis beitragenden Bestandteilen dargestellt.In the drawing, an embodiment of the Invention only essential for your understanding contributing components.
Im oberen Teil der Zeichnung ist eine zentrale oder teilzentrale informationsverarbeitende Schaltein richtung A angedeutet, die über einen Datenbus E mit einem ihr zugeordneten Arbeitsspeicher B ver bunden ist. Dieser Arbeitsspeicher umfaßt einen Speicherteil D und eine Schreib- und Leseeinrichtung C. Im rechten unteren Teil des Speicherteils D ist eine koordinatenförmige Anordnung angedeutet. Die Speicher glieder des Arbeitsspeichers sind also koordinaten förmig angeordnet, wobei ein Speicherglied immer eine Anzahl von Speicherelementen umfaßt. Eine Reihe von Speicherelementen in einer Zeile bilden zusammen ein Speicherglied. Ein Speicherglied dient immer zur Aufnahme einer zu speichernden Information. Die informationsverarbeitende Schalteinrichtung A führt einen Schreibvorgang immer in der Weise aus, daß sie eine entsprechende Information in ein aus einer Zeile von Speicherelementen bestehendes Speicherglied ein schreibt. Entsprechendes gilt für einen Lesevorgang. Die Informationen werden über den Datenbus E über eine größere Anzahl von parallelen Stromkreisen über tragen. Es ist jedoch in bekannter Weise ebensogut auch möglich, die einzelnen Bestandteile einer zu übertragenden Information seriell oder teils parallel und teils seriell zu übertragen. Dies gilt sowohl für einen Schreibvorgang als auch für einen Lesevorgang.In the upper part of the drawing, a central or partially central information processing switching device A is indicated, which is connected via a data bus E to a working memory B associated with it. This working memory comprises a storage part D and a writing and reading device C. A coordinate-like arrangement is indicated in the lower right part of the storage part D. The memory elements of the working memory are thus arranged in the form of coordinates, a memory element always comprising a number of memory elements. A row of storage elements in a row together form a storage element. A storage element always serves to hold information to be stored. The information processing switching device A always carries out a write operation in such a way that it writes corresponding information into a memory element consisting of a row of memory elements. The same applies to a reading process. The information is transmitted via the data bus E over a larger number of parallel circuits. However, it is just as well possible in a known manner to transmit the individual components of information to be transmitted serially or partly in parallel and partly in series. This applies to both a write process and a read process.
Die informationsverarbeitende Schalteinrichtung A gibt vorbereitend für einen Schreibvorgang bzw. Lese vorgang ein Schreibvorbereitungssignal bzw. Lesevor bereitungssignal mit Hilfe des Kontaktes c an ihren jeweiligen Arbeitsspeicher ab. Es kann nun sein, daß der Arbeitsspeicher in dem betreffenden Augenblick mit internen Funktionsabläufen beschäftigt ist, z. B. mit internen Prüfabläufen oder mit Schaltabläufen zur Regenerierung der gespeicherten Informationsbestand teile, insbesondere, wenn es sich um einen dynamischen Speicher handelt. Erhält der Arbeitsspeicher als An forderungssignal ein Schreibvorbereitungssignal bzw. Lesevorbereitungssignal, so gibt er, sobald er für eine Übernahme einer zu speichernden Information von der informationsverarbeitenden Schalteinrichtung über den Bus E bereit ist bzw. zur Abgabe einer gespeicher ten Information aus dem Speicherteil D über den Daten bus E an die informationsverarbeitende Schaltein richtung bereit ist, ein Schreibvorbereitungsquittungs zeichen bzw. ein Lesevorbereitungsquittungszeichen über die Und-Schaltung G und den Stromkreis d zur informationsverarbeitenden Schalteinrichtung A hin ab.The information processing switching device A emits a read preparation signal or read preparation signal in preparation for a write operation or read operation using the contact c to its respective working memory. It may now be that the working memory is busy with internal functional sequences at the moment, e.g. B. with internal test sequences or with switching sequences for the regeneration of the stored information, especially if it is a dynamic memory. Receives the working memory as a request signal to a read preparation signal or read preparation signal, it gives as soon as it is ready to take over information to be stored from the information processing switching device via the bus E or to deliver stored information from the memory part D about the data Bus E to the information processing switching device is ready, a write preparation acknowledgment sign or a reading preparation acknowledgment sign via the AND circuit G and the circuit d to the information processing switching device A down.
An dieser Stelle ist einzufügen, daß die Informa tionsspeicherung mit Hilfe von Adressen erfolgt, die jeweils den Informationen beigegeben sind. Mit Hilfe dieser Adressen können die betreffenden Informationen geordnet im Speicherteil D des Speichers B gespeichert (eingeschrieben) und dementsprechend auch wieder ausgelesen werden, d. h. anhand der der jeweiligen Information beigegebenen Adresse. - Außerdem ist auch noch darauf hinzuweisen, daß für das Schreib vorbereitungssignal und das Lesevorbereitungssignal (es handelt sich also um zwei verschiedene Anfor derungssignale) zwei verschiedenen Stromkreise vor gesehen werden können und zwei verschiedene, dem Kontakt c entsprechende Signalgabekontakte. Ferner ist gemeinsam für das Schreibvorbereitungsquittungs zeichen bzw. Lesevorbereitungsquittungszeichen ein gemeinsamer Stromkreis d dargestellt; ebensogut ist es auch möglich, hierfür zwei getrennte Strom kreise vorzusehen.At this point it should be inserted that the information is stored with the help of addresses, which are each added to the information. With the aid of these addresses, the relevant information can be stored (written in) in the memory part D of the memory B and accordingly read out again, ie on the basis of the address added to the respective information. - In addition, it should also be noted that for the write preparation signal and the read preparation signal (there are two different request signals) two different circuits can be seen before and two different, the contact c corresponding signaling contacts. Furthermore, a common circuit d is shown together for the read preparation receipt sign or read preparation receipt sign; it is equally possible to provide two separate circuits for this.
Gelangt nun das Schreibvorbereitungssignal bzw. Lesevorbereitungssignal über den Kontakt c der informationsverarbeitenden Schalteinrichtung A zu ihrem Arbeitsspeicher B, so wird hier zunächst ge prüft, ob in dem Moment ein interner Funktions ablauf stattfindet, oder ob unverzüglich ein ent sprechender Schreibvorgang bzw. Lesevorgang durch geführt werden kann. Befindet sich der Kontakt k in der dargestellten Lage, so findet zur Zeit kein interner Funktionsablauf statt. Bei Übertragung eines Schreibvor bereitungssignals bzw. Lesevorbereitungssignals kann unverzüglich ein entsprechender Schreibvorgang bzw. Lesevorgang durchgeführt werden. Befindet sich der Kontakt k jedoch in der nicht dargestellten Lage (Arbeitsstellung), so ist seine Mittelfeder mit dem zum Speicherteil D führenden Stromkreis r verbunden. Dies bedeutet, daß im Speicherteil ein zur Regenerierung der gespeicherten Informationen dienender interner Funktionsablauf abgewickelt wird (refresh). Sobald der interne Funktionsablauf beendet ist, kehrt der Kontakt k wieder in seine Ruhelage (wie in der Zeichnung dargestellt) zurück. Nunmehr ist es möglich, daß aufgrund des zuvor übertragenen Schreibvorbe reitungssignals bzw. Lesevorbereitungssignals der entsprechende Schreibvorgang bzw. Lesevorgang durch geführt wird. Dies bewerkstelligt die Schreib- und Lesevorrichtung C im Speicher B. In der Schreib- und Leseeinrichtung C sind Kontakte x und y darge stellt, die mit Leitungen x 1 und y 1 verbunden sind, die in den Speicherteil D führen. Mit diesen Kontakten und Leitungen ist die koordinatenweise Ansteuerung der Speicherelemente im Speicherteil D angedeutet. Es sind nicht nur ein einziger Kontakt x und ein einziger Kontakt y vorgesehen, sondern diese beiden Kontakte symbolisieren eine größere Anzahl jeweils von x-Kon takten und von y-Kontakten. Die x-Kontakte mögen zur zeilenweisen Ansteuerung der Speicherelemente und die y-Kontakte zur spaltenweisen Ansteuerung der Speicherelemente dienen. Es wird bei jedem Schreib- bzw. Lesevorgang jeweils ein Teil der x-Kontakte und ein Teil der y-Kontakte betätigt. Ihre Betätigung erfolgt mit Hilfe der bereits genannten Adressen. Die dadurch erfolgende Ansteuerung von Speicherzeilen dient zur Vorbereitung eines jeden Schreibvorganges bzw. Lesevorganges.If the read preparation signal or read preparation signal arrives at the working memory B via the contact c of the information processing switching device A , it is first checked here whether an internal function sequence is taking place at the moment, or whether a corresponding writing or reading process is to be carried out immediately can. If the contact k is in the position shown, there is currently no internal functional sequence. When a read preparation signal or read preparation signal is transmitted, a corresponding write operation or read operation can be carried out immediately. However, if the contact k is in the position not shown (working position), its central spring is connected to the circuit r leading to the storage part D. This means that an internal function sequence used to regenerate the stored information is processed (refresh). As soon as the internal functional sequence has ended, the contact k returns to its rest position (as shown in the drawing). It is now possible that the corresponding write operation or read operation is carried out on the basis of the previously transmitted write preparation signal or read preparation signal. This is accomplished by the write and read device C in the memory B. In the read and write device C contacts x and y are Darge, which are connected to lines x 1 and y 1 , which lead to the memory part D. With these contacts and lines, the coordinate-wise control of the memory elements in the memory part D is indicated. Not only a single contact x and a single contact y are provided, but these two contacts symbolize a larger number of x contacts and y contacts, respectively. The x contacts may serve for row-wise control of the memory elements and the y contacts for column-wise control of the memory elements. A part of the x contacts and a part of the y contacts are actuated during each write or read operation. They are operated using the addresses already mentioned. The resulting control of memory lines serves to prepare each write operation or read operation.
Erhält der Speicherteil C des Arbeitsspeichers B ein Schreibvorbereitungssignal bzw. Lesevorbereitungs signal, so signalisiert er nach dessen Erhalt mit einem Schreibvorbereitungsquittungszeichen bzw. Lese vorbereitungsquittungszeichen sowohl den Erhalt des betreffenden Signals als auch seine Bereitschaft zur Durchführung des jeweiligen Schreibvorganges bzw. Lesevorganges. Dies geschieht über das UND-Gatter G. Es gibt an seinem oberen Ausgang ein Signal ab, wenn sich einerseits der Kontakt k in seiner Ruhelage befindet, wenn also kein interner Funktionsablauf zur Zeit stattfindet, und wenn darüber hinaus die entsprechende Speicheransteuerung begonnen hat, was durch Schließung des Kontaktes x angezeigt ist. Die informationsverarbeitende Schalteinrichtung A führt nach Erhalt des betreffenden Quittungszeichens den Schreibvorgang bzw. Lesevorgang über den Datenbus E aus. Dieser Schreibvorgang bzw. Lesevorgang findet jedoch erst nach einer durch den Aufbau und die Arbeits weise der informationsverarbeitenden Schalteinrichtung A bedingten Reaktionszeit statt. Trifft also in der Schalt einrichtung A über den Stromkreis d das Quittungszeichen ein, so vergeht noch eine gewisse Zeit bis zur Abgabe der entsprechenden Information über den Datenbus E bzw. bis zur Übernahme der entsprechenden Information (im ersteren Fall ein Schreibvorgang, im letzteren Fall ein Lesevorgang). Diese Reaktionszeit würde nun zu einer unerwünschten Verzögerung führen, die einen Zeit verlust und damit Verlust an Arbeitskapazität der informationsverarbeitenden Schalteinrichtung A zusammen mit ihrem Arbeitsspeicher B darstellen würde. Deshalb ist gemäß der Erfindung vorgesehen, daß der Arbeits speicher B das Schreibvorbereitungsquittungszeichen bzw. das Lesevorbereitungsquittungszeichen bereits zu einem früheren Zeitpunkt als dem der Bereitschaft zur Ausführung des betreffenden Schreibvorganges bzw. Lesevorganges abgibt. Hierzu ist einer der beiden Eingänge der Gatterschaltung G (in der Zeichnung der rechte Eingang auf der Unterseite) mit dem Kontakt x verbunden, der zur zeilenweisen An steuerung im Speicherteil D dient. Es vergeht nämlich ebenfalls von der Ansteuerung des Speicherteiles D durch Schließung von x-Kontakten und von y-Kontakten eine gewisse Zeit bis zu dem Zeitpunkt, zu welchem die Übernahme der entsprechenden Information über den Datenbus E möglich ist (Schreibvorgang) bzw. die Abgabe der gespeicherten Information über den Datenbus E erfolgt (Lesevorgang). Der zeitliche Vorlauf der Schließung der x-Kontakte vor dem Zeit punkt des Beginnens des Schreibvorganges bzw. Lesevorganges wird also dazu ausgenutzt, der infor mationsverarbeitenden Schalteinrichtung A über den Stromkreis d vorzeitig das Schreibvorbereitungs quittungszeichen bzw. Lesevorbereitungquittungs zeichen zu geben. Das Schreibvorbereitungsquittungs zeichen bzw. Lesevorbereitungsquittungszeichen wird also bereits zu einem früheren Zeitpunkt als dem der Bereitschaft zur Ausführung des betreffenden Schreib vorganges bzw. Lesevorganges zur informationsver arbeitenden Schalteinrichtung A hin abgegeben, welcher um die Reaktionszeit zur Ausführung eines Schreibvorganges bzw. Lesevorganges früher liegt als der Zeitpunkt zur Ausführung des betreffenden Vorganges. Bei dieser Reaktionszeit handelt es sich also um die durch Aufbau und Arbeitsweise der informationsverarbeitenden Schalteinrichtung A bedingte Zeit, die zwischen Eintreffen des Schreibvorbereitungs quittungszeichens bzw. Lesevorbereitungsquittungszeichens über den Stromkreis d und der Anlegung der zu speichernden Information an den Datenbus E bzw. zur Aufnahme der über den Datenbus E vom Arbeitsspeicher B angebotenen Information verstreicht.If the memory part C of the main memory B receives a read preparation signal or read preparation signal, it signals after receiving it with a read preparation acknowledgment sign or read preparation receipt sign both the receipt of the relevant signal and its readiness to carry out the respective write operation or read operation. This is done via the AND gate G. There is a signal at its upper output when, on the one hand, the contact k is in its rest position, i.e. when there is no internal functional sequence currently taking place, and when the corresponding memory control has started, which is indicated by closing the contact x . The information processing switching device A executes the write or read operation via the data bus E after receiving the relevant acknowledgment sign. However, this writing process or reading process takes place only after a reaction time caused by the structure and the way of working of the information processing switching device A. If the acknowledgment signal arrives in the switching device A via the circuit d , it still takes a certain time until the corresponding information is delivered via the data bus E or until the corresponding information is accepted (in the former case, a writing process, in the latter case, a Reading process). This reaction time would now lead to an undesirable delay, which would waste time and would therefore represent a loss of working capacity of the information processing switching device A together with its working memory B. Therefore, according to the invention it is provided that the working memory B already gives the read preparation acknowledgment character or the read preparation receipt character at an earlier point in time than that of the readiness to carry out the relevant write operation or read operation. For this purpose, one of the two inputs of the gate circuit G (in the drawing, the right input on the underside) is connected to the contact x , which is used for line by line control in the memory part D. This is because the control of the memory part D by closing x contacts and y contacts also elapses a certain time until the point at which the corresponding information can be taken over the data bus E (write operation) or the delivery of the data stored information via the data bus E takes place (reading process). The lead in time of the closing of the x contacts before the point in time of the start of the writing process or reading process is thus used to give the information processing switching device A via the circuit d prematurely the read preparation receipt sign or read preparation receipt sign. The write preparation acknowledgment sign or read preparation acknowledgment sign is thus given at an earlier point in time than that of the readiness to carry out the relevant writing operation or reading operation towards the information processing switching device A , which is earlier than the time by the reaction time for executing a writing operation or reading operation to carry out the operation in question. This response time is therefore the time caused by the structure and mode of operation of the information processing switching device A , between the arrival of the read preparation acknowledgment sign or read preparation receipt sign via the circuit d and the application of the information to be stored to the data bus E or for receiving the data the data bus E from the working memory B passes information.
Wie ausgeführt wurde, wird das Schreib- bzw. Lesevor bereitungsquittungszeichen gegeben, wenn der oder die betreffenden x-Kontakte geschlossen sind. Abweichend hiervon kann aber auch vorgesehen werden, daß dieses Zeichen mit einem (nicht dargestellten) Zeitglied mit Verzögerung vom Arbeitsspeicher B zur informations verarbeitenden Schalteinrichtung A gegeben wird, wenn sowohl das Schreib- bzw. Lesevorbereitungs signal von dieser im Arbeitsspeicher B eingetroffen ist als auch der Kontakt k sich in der (dargestellten) Ruhelage befindet. Das Zeitglied müßte dann mit seinem Eingang am Stromkreis h liegen und mit seinem Ausgang am Stromkreis d. Seine Verzögerungszeit müßte so ein gestellt werden, daß das betreffende Quittungszeichen in der angegebenen Weise zu dem früheren Zeitpunkt abgegeben wird.As has been stated, the read or write preparation acknowledgment signal is given when the relevant x contact or contacts are closed. Deviating from this, however, it can also be provided that this character is given with a timer (not shown) with a delay from the working memory B to the information processing switching device A when both the read or write preparation signal has arrived from this in the working memory B as well Contact k is in the rest position (shown). The timer should then be connected to circuit h with its input and to circuit d with its output. Its delay time would have to be set in such a way that the relevant acknowledgment sign is given in the manner indicated at the earlier point in time.
Claims (3)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833328387 DE3328387A1 (en) | 1983-08-05 | 1983-08-05 | Switching method for telecommunications switching systems, particularly telephone switching systems, with information-processing switching devices and main memories operating in conjunction with these |
CH335884A CH665319A5 (en) | 1983-08-05 | 1984-07-11 | CIRCUIT ARRANGEMENT FOR TELECOMMUNICATION SWITCHING SYSTEMS WITH INFORMATION-PROCESSING SWITCHING DEVICES AND WORK STORAGE WORKING WITH THEM. |
AT249884A AT392866B (en) | 1983-08-05 | 1984-08-02 | AND WORKING STORAGE WORKING WITH YOU |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833328387 DE3328387A1 (en) | 1983-08-05 | 1983-08-05 | Switching method for telecommunications switching systems, particularly telephone switching systems, with information-processing switching devices and main memories operating in conjunction with these |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3328387A1 DE3328387A1 (en) | 1985-02-14 |
DE3328387C2 true DE3328387C2 (en) | 1989-10-19 |
Family
ID=6205924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833328387 Granted DE3328387A1 (en) | 1983-08-05 | 1983-08-05 | Switching method for telecommunications switching systems, particularly telephone switching systems, with information-processing switching devices and main memories operating in conjunction with these |
Country Status (3)
Country | Link |
---|---|
AT (1) | AT392866B (en) |
CH (1) | CH665319A5 (en) |
DE (1) | DE3328387A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680755A (en) * | 1985-11-14 | 1987-07-14 | Hewlett Packard Company | Real-time end of packet signal generator |
US4829511A (en) * | 1987-10-14 | 1989-05-09 | International Business Machines Corporation | Switched network of optical buses |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942162A (en) * | 1974-07-01 | 1976-03-02 | Motorola, Inc. | Pre-conditioning circuits for MOS integrated circuits |
DE2750176A1 (en) * | 1977-11-09 | 1979-05-10 | Siemens Ag | Circuits for processor access to store in telephone exchange - controls signalling by clock pulses stopped for delivery of program commands |
-
1983
- 1983-08-05 DE DE19833328387 patent/DE3328387A1/en active Granted
-
1984
- 1984-07-11 CH CH335884A patent/CH665319A5/en not_active IP Right Cessation
- 1984-08-02 AT AT249884A patent/AT392866B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ATA249884A (en) | 1990-11-15 |
CH665319A5 (en) | 1988-04-29 |
DE3328387A1 (en) | 1985-02-14 |
AT392866B (en) | 1991-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2455803A1 (en) | MULTIPROCESSOR DATA PROCESSING SYSTEM | |
DE1146290B (en) | Electronic data processing system | |
DE1774052B1 (en) | COMPUTER | |
DE2854782C2 (en) | Data processing system and method for replacing a block of data in high-speed storage | |
EP0764906A2 (en) | Method of operating a real time computer system controlled by a real time operating system | |
DE69533630T2 (en) | Method and device for interfacing with RAM memory | |
DE1549548A1 (en) | Device for activating a specific command from a large number of commands which are stored in an instruction memory of a computer | |
DE1191145B (en) | Electronic number calculator | |
DE2806409A1 (en) | DEVICE FOR REDUCING COMMAND EXECUTION TIME IN A COMPUTER WITH INDIRECT ADDRESSING OF A DATA MEMORY | |
DE1774053B2 (en) | TRANSMISSION SYSTEM FOR DIGITAL DATA | |
DE3328387C2 (en) | ||
DE2720842A1 (en) | DATA TRANSFER SYSTEM | |
DE2404887C2 (en) | Circuit arrangement for exchanging information with a computer | |
DE1524198A1 (en) | Priority circuit for a data processing system, e.g. General Purpose Calculating Machine | |
DE2609698A1 (en) | ELECTRONIC CALCULATOR | |
DE1524127B2 (en) | MULTIPLE COMPUTER SYSTEM WITH INTERNAL CONNECTION LINES BETWEEN THE DATA PROCESSING DEVICES | |
DE2343501B2 (en) | Control circuit for at least one computer system with several registers intended for the implementation of EuWAusgabe programs | |
DE1762205B2 (en) | CIRCUIT ARRANGEMENT FOR AN ELECTRONICALLY CONTROLLED SELF DIALING OFFICE | |
DE1960278A1 (en) | Buffering of control word and data word system memory transfers in a transmission system control memory | |
DE1449581B2 (en) | DEVICE FOR READING A LARGE STORAGE MACHINE | |
DE2004762A1 (en) | Transmission terminal device | |
EP0133568A2 (en) | Circuit arrangement for telecommunication installations, in particular telephone exchanges with memories and memory sequential control circuits individually assigned to them | |
DE2416268A1 (en) | DATA TRANSMISSION DEVICE FOR A PLANT WITH AT LEAST TWO CENTRAL CONTROL UNITS, PERIPHERAL CONTROL UNITS AND SEVERAL GROUPS OF CONTROLLED UNITS | |
DE1474090B2 (en) | DATA PROCESSING SYSTEM | |
DE1449816C3 (en) | Circuit arrangement for controlling access to a magnetic drum memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |