CH642194A5

CH642194A5 - Circuit arrangement on a relay having means for holding this relay

Info

Publication number: CH642194A5
Application number: CH216979A
Authority: CH
Inventors: Ewald Ambrunn
Original assignee: Tekade Felten & Guilleaume
Priority date: 1978-03-08
Filing date: 1979-03-06
Publication date: 1984-03-30
Also published as: DE2809905C2; SE7902044L; DE2809905A1

Description

Die Erfindung betrifft eine Schaltungsanordnung an einem Relais mit Mitteln zum Halten dieses Relais gemäss dem Oberbegriff des Patentanspruchs 1. The invention relates to a circuit arrangement on a relay with means for holding this relay according to the preamble of patent claim 1.

Für Relaisschaltungen mit unterschiedlichen Anzugs- und Haltebedingungen sind in der Wählvermittlungstechnik Relais mit einer niederohmigen und einer hochohmigen Wicklung gebräuchlich. Dabei hat die niederohmige Wicklung beispielsweise 60 ü. und die hochohmige Wicklung 1000 Q. Der Anzug des Relais erfolgt über die hochohmige Wicklung, die niederohmige Wicklung kann dabei in Reihe geschaltet sein. Nach dem Anzug des Relais werden beispielsweise durch Hilfskontakte des Relais die hochohmige Wicklung kurzgeschlossen und ein Widerstand in Reihe zur niederohmigen Wicklung eingefügt, der den Strom durch die niederohmige Wicklung auf den Wert des Haltestroms einstellt. Die Haltewicklung ist niederohmig, damit bestimmte Sperrfunktionen durchgeführt werden können, beispielsweise die Verhinderung des Doppelaufprüfens eines Wählers. For relay circuits with different pull-in and holding conditions, relays with a low-resistance and a high-resistance winding are common in dialing technology. The low-resistance winding has, for example, 60 g. and the high-resistance winding 1000 Q. The relay is energized via the high-resistance winding, the low-resistance winding can be connected in series. After the relay is energized, the high-resistance winding is short-circuited, for example, by auxiliary contacts of the relay and a resistor is inserted in series with the low-resistance winding, which adjusts the current through the low-resistance winding to the value of the holding current. The holding winding is low-resistance so that certain blocking functions can be carried out, for example preventing a voter from double checking.

Wenn auch bei einem Relais die Halteerregung wesentlich kleiner ist als die Anzugserregung, so kann der Haltestrom wegen dieser Niederohmigkeit trotzdem einen ähnlich hohen Wert wie der Anzugsstrom aufweisen. Ein derartiger hoher Wert des Haltestroms hat den Nachteil, dass der Stromquelle ziemlich viel Energie entnommen wird. Dies wirkt sich besonders bei einem Vermittlungssystem mit vielen derartigen Relaisanordnungen sehr nachteilig aus. Die Stromquelle ist in diesem Fall beispielsweise die Amtsbatterie mit 60 Volt Klemmenspannung und einem in Reihe geschalteten ohmschen Widerstand. Even if the holding excitation in a relay is significantly smaller than the attraction excitation, the holding current can nevertheless have a similar value to the attraction current because of this low resistance. Such a high value of the holding current has the disadvantage that quite a lot of energy is drawn from the current source. This has a particularly disadvantageous effect in a switching system with many such relay arrangements. The current source in this case is, for example, the official battery with a 60 volt terminal voltage and an ohmic resistor connected in series.

Es ist denkbar, zur Reduzierung der Verlustleistung nach Anzug des Relais auf einen Haltestromkreis umzuschalten, der von einer Gleichstromquelle mit einer niedrigeren Klemmenspannung gespeist wird. Eine derartige Massnahme mit verkleinerter Klemmenspannung hat jedoch den Nachteil, dass der notwendige Haltestrom für das Relais leichter unterschritten werden kann, wenn im Stromkreis eine überlagerte Störspannung auftritt. Eine solche Störspannung kann besonders dann entstehen, wenn an einem bestimmten Punkt des Haltestromkreises eine Übertragungsader angekoppelt ist. Als Beispiel dafür sei die c-Ader eines Wählverbindungssystems genannt. Eine Erdspannung auf dieser Ader bewirkt in der rufenden Vermittlungsstelle den Anzug eines bestimmten It is conceivable to switch to a holding circuit, which is fed by a direct current source with a lower terminal voltage, to reduce the power loss after the relay has been energized. However, such a measure with a reduced terminal voltage has the disadvantage that the necessary holding current for the relay can be fallen below more easily if a superimposed interference voltage occurs in the circuit. Such interference voltage can arise especially when a transmission wire is coupled to a certain point of the holding circuit. An example of this is the c-wire of a dial-up connection system. An earth voltage on this wire causes a certain one to attract in the calling switching center

Relais, auch Prüfrelais genannt. Dieses Relais leitet den Aufbau einer Wählverbindung ein und befindet sich während der Dauer dieser aufgebauten Verbindung im angezogenen Zustand. Eine Wegnahme der Erdspannung auf der zugehörigen c-Ader bewirkt das Abfallen des Prüfrelais und damit das Auslösen der Wählverbindung. Eine Störspannung entsprechender Amplitude und Frequenz, welcher dieser c-Ader überlagert ist, kann daher bei ungünstiger Bemessung des Haltestromkreises ein solches Auslösen verursachen. Relay, also called test relay. This relay initiates the establishment of a dial-up connection and is in the tightened state for the duration of this established connection. Removing the earth voltage on the associated c-wire causes the test relay to drop out and thus trigger the dial-up connection. An interference voltage of the appropriate amplitude and frequency, on which this c-wire is superimposed, can cause such tripping if the holding circuit is dimensioned unfavorably.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Halten eines Relais anzugeben, wobei der Leistungsverbrauch möglichst gering ist. Die Schaltungsanordnung soll gegenüber Störspannungen, die ein Abfallen des Relais verursachen, möglichst unempfindlich sein. The invention has for its object to provide a circuit arrangement for holding a relay, the power consumption being as low as possible. The circuit arrangement should be as insensitive as possible to interference voltages which cause the relay to drop out.

Diese Aufgabe wird durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst. This object is achieved by the features in the characterizing part of patent claim 1.

Im folgenden soll die Erfindung anhand eines Ausführungsbeispieles näher beschrieben und erläutert werden. Es zeigen: In the following, the invention will be described and explained in more detail using an exemplary embodiment. Show it:

Figur 1 das Prinzipschaltbild der Schaltungsanordnung gemäss der Erfindung, FIG. 1 shows the basic circuit diagram of the circuit arrangement according to the invention,

Figur 2 den Stromlaufplan des Ausführungsbeispieles der Erfindung, FIG. 2 shows the circuit diagram of the exemplary embodiment of the invention,

Figur 3 das Zeitdiagramm zur Darstellung der Wirkung des Ausführungsbeispieles. Figure 3 shows the timing diagram to illustrate the effect of the embodiment.

Im Prinzipschaltbild gemäss Fig. 1 bilden die Spannungsquelle U1 und der Widerstand R1 die erste Gleichstromquelle Jl und die Spannungsquelle U2 sowie der Widerstand R2 die zweite Gleichstromquelle J2. Die Stromquelle Jl ist über den Schalter S1 und die Stromquelle J2 über den Schalter S2 anschaltbar. Der Anzug des Relais P wird bei geschlossenem Schalter S1 durch Schliessen des Schalters S bewirkt. Dieser Schalter S wird beispielsweise durch die Kontakte eines Wählers gebildet. Hat das Relais P angezogen, so löst der die Relaiswicklung durchfliessende Strom, im folgenden mit Relaisstrom i bezeichnet, am Ausgang Swl des Schwellenwertschalters Sw ein Signal aus. Dieses Signal steuert den Eingang LEI der logischen Einrichtung LE an, welche ihrerseits über den Ausgang LE2 sowie den Schalter S1 die Stromquelle Jl abschaltet und über den Ausgang LE3 sowie den Schalter S2 die Stromquelle J2 anschaltet. Unterschreitet der von der Stromquelle J2 gelieferte Relaisstrom i einen bestimmten Wert, so tritt am Ausgang Rgl des Reglers Rg eine Spannung auf, welche mit zunehmendem Betrag dieser Unterschreitung ansteigt. Diese Spannung steuert den steuerbaren Widerstand Rs vom Wert a auf einen entsprechenden endlichen Wert. Durch diese Massnahme wird der Stromquelle Jl so viel Strom entnommen und zum Strom der Stromquelle J2 addiert, dass der Relaisstrom i für die Dauer der Unterschreitung auf dem geforderten bestimmten Wert festgehalten wird. Die Verbindungsleitung vom Ausgang LE3 der logischen Einrichtung LE zum Eingang Rg2 des Reglers Rg soll bewirken, dass letzterer nur während des Haltezu-stand von Relais P in Aktion tritt. 1, the voltage source U1 and the resistor R1 form the first DC source J1 and the voltage source U2 and the resistor R2 form the second DC source J2. The current source J1 can be connected via the switch S1 and the current source J2 via the switch S2. Relay P is activated when switch S1 is closed by closing switch S. This switch S is formed, for example, by the contacts of a voter. If the relay P has picked up, the current flowing through the relay winding, hereinafter referred to as relay current i, triggers a signal at the output Swl of the threshold value switch Sw. This signal controls the input LEI of the logic device LE, which in turn switches off the current source J1 via the output LE2 and the switch S1 and switches on the current source J2 via the output LE3 and the switch S2. If the relay current i supplied by the current source J2 falls below a certain value, then a voltage occurs at the output Rgl of the regulator Rg, which increases with increasing amount of this shortfall. This voltage controls the controllable resistance Rs from the value a to a corresponding finite value. As a result of this measure, so much current is drawn from the current source J1 and added to the current of the current source J2 that the relay current i is held at the required specific value for the duration of the shortfall. The connecting line from the output LE3 of the logic device LE to the input Rg2 of the controller Rg is intended to ensure that the latter only comes into action when the relay P is in the holding state.

Das Ausführungsbeispiel gemäss Fig. 2 bezieht sich auf den Kennzeichenumsetzer eines Zeitmultiplex-Systems, welches zwischen zwei Gruppenwahlstufen eines Vermittlungssystems angeordnet ist. Derartige Kennzeichenumsetzer dienen zum Abtasten der vermittlungstechnischen Kennzeichen und zur uncodierten oder codierten Übertragung der Abtastwerte über das Zeitmultiplex-System. Empfangsseitig werden diese Abtastwerte wieder in die ursprüngliche Form des jeweiligen vermittlungstechnischen Kennzeichens umgesetzt. Man unterscheidet gemäss der Aufbaurichtung der Wählverbindung in einen «gehenden» Umsetzer, der sich am rufenden Ende des Zeitmultiplex-Systems befindet und in einem «kommenden» Kennzeichenumsetzer, der am gerufenen Ende des Zeitmultixplex-Systems angeordnet ist. Im vorliegenden Fall The embodiment according to FIG. 2 relates to the identifier converter of a time division multiplex system, which is arranged between two group selection levels of a switching system. Such identifier converters are used to sample the switching-related identifiers and for the uncoded or coded transmission of the samples via the time division multiplex system. At the receiving end, these samples are converted back into the original form of the respective switching technology identifier. Depending on the direction of the dial-up connection, a distinction is made between an "outgoing" converter, which is located at the calling end of the time-division multiplex system, and an "incoming" identifier converter, which is arranged at the called end of the time-division multiplex system. In the present case

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

3 3rd

642 194 642 194

ist die erfindungsgemässe Schaltungsanordnung ein Teil des «gehenden» Kennzeichenumsetzers. Dieser Kennzeichenumsetzer muss imstande sein, in Verbindung mit dem vorgeschalteten Gruppenwähler wie ein normaler Gruppenwähler die Funktionen «Aufprüfen», «Belegen» und «Sperren» durchzuführen. Diese Funktionen werden im vorgeschalteten Gruppenwähler, hier mit GW bezeichnet, mit Hilfe von einem Prüfrelais P durchgeführt. Dieses Prüfrelais P arbeitet im Prinzip wie das eingangs beschriebene Prüfrelais. Im folgenden soll mit Hilfe von Fig. 2 kurz auf das Zusamenspiel zwischen dem Gruppenwähler GW und dem nachfolgenden «gehenden» Kennzeichenumsetzer eingegangen werden. Der Gruppenwähler GW prüft zunächst, ob der Kennzeichenumsetzer belegungsbereit ist. Belegungsbereit heisst, dass der Kennzeichenumsetzer auf den c-Kontakt des zugeordneten Ausgangs des Gruppenwählers GW eine Spännung von - 60 Volt liefert. Dies ist der Fall, wenn die beiden Transistoren T1 und T2 von Fig. 2 im durchgeschalteten Zustand sind. Diese beiden Transistorenstufen bilden den in Fig. 1 mit S1 bezeichneten Schalter. Der Gruppenwähler GW führt ein hochohmi-ges Aufprüfen durch, d.h. er legt die hochohmige Wicklung PI von Relais P zwischen diesem c-Kontakt und Erde an. Das Relais P zieht daraufhin an und schliesst mit seinem eigenen Kontakt pl die hochohmige Wicklung PI kurz. Die dadurch bedingte Änderung des Relaisstroms i bewirkt am Ausgang des Transistors T7 eine Änderung des logischen Pegels. Dieser Transistor T7 bildet in Verbindung mit dem Transistor T5 den in Fig. 1 dargestellten Schwellwertschalter Sw. Durch die Änderung des logischen Pegels am Ausgang des Transistors T7 werden mit Hilfe der logischen Einrichtung LE die beiden Transistoren T1 und T2 in den Sperrzustand und die beiden Transistoren T3 und T4 in den leitenden Zustand geschaltet. Diese Massnahme bewirkt ein Umschalten von der ersten Stromquelle mit der Spannungsquelle U1 und dem Vorwiderstand R1 auf die zweite Stromquelle mit der Spannungsquelle U2 und dem Vorwiderstand R2 und damit vom Anzugs- auf den Haltestromkreis. Die Spannungsquelle U2 weist eine Klemmspannung u2 auf, die gegenüber der Klemmspannung ul der Spannungsquelle U1 im Betrag wesentlich kleiner ist (ul = —60 Volt, u2 = — 17 Volt). Somit ergibt sich beim Aufbringen des Haltestroms durch die Verwendung der Spannungsquelle U2 anstelle der Spannungsquelle Ul eine wesentlich kleinereVerlustleistung. the circuit arrangement according to the invention is part of the "outgoing" number plate converter. This number plate converter must be able to perform the functions "Check", "Occupy" and "Block" in conjunction with the upstream group selector like a normal group selector. These functions are carried out in the upstream group selector, here designated GW, with the aid of a test relay P. This test relay P works in principle like the test relay described at the beginning. In the following, the interplay between the group selector GW and the subsequent “outgoing” number plate converter will be briefly discussed with the aid of FIG. 2. The group selector GW first checks whether the number plate converter is ready for assignment. Ready to use means that the number plate converter supplies a voltage of -60 volts to the c-contact of the assigned output of the group selector GW. This is the case when the two transistors T1 and T2 of FIG. 2 are in the on state. These two transistor stages form the switch designated S1 in FIG. 1. The group selector GW carries out a high-resistance check, i.e. he creates the high-resistance winding PI of relay P between this c-contact and earth. The relay P then picks up and short-circuits the high-resistance winding PI with its own contact pl. The resulting change in the relay current i causes a change in the logic level at the output of the transistor T7. This transistor T7 forms in connection with the transistor T5 the threshold switch Sw shown in FIG. 1. By changing the logic level at the output of transistor T7, the two transistors T1 and T2 are switched into the blocking state and the two transistors T3 and T4 into the conductive state with the aid of the logic device LE. This measure causes a switchover from the first current source with the voltage source U1 and the series resistor R1 to the second current source with the voltage source U2 and the series resistor R2 and thus from the pull-in to the holding circuit. The voltage source U2 has a clamping voltage u2 which is significantly smaller in magnitude than the clamping voltage ul of the voltage source U1 (ul = -60 volts, u2 = - 17 volts). Thus, when the holding current is applied, the use of the voltage source U2 instead of the voltage source Ul results in a significantly smaller power loss.

Im folgenden wird auf das Ausführungsbeispiel der erfin-dungsgemässen Schaltungsanordnung eingegangen, bei dem auch bei einer derartig kleinen Verlustleistung kein Abfall des Relais P erfolgt, wenn dem Haltestrom eine Störspannung überlagert ist. Zu diesem Zweck werden zunächst Aufbau und Wirkungsweise des Reglers Rg beschrieben. In einer vorteilhaften Ausführungsform ist die Transistorstufe T5 ein Bestandteil sowohl des Schwellwertschalters Sw als auch des Reglers Rg. Am Verbindungspunkt der Vorwiderstände R1 und R2 sind die beiden Widerstände R3 und R5 angeschlossen. Der Widerstand R3 führt über die in Flussrichtung vorgespannte Diode D, über den Widerstand R8 und über die Kontakte des Gruppenwählers GW zur Wicklung des Relais P. Der Widerstand R5 ist an den Emitter des Transistors T5 geführt, dessen Basis am Verbindungspunkt des Widerstandes R8 mit der Anode der Diode D angeschlossen ist. The exemplary embodiment of the circuit arrangement according to the invention is discussed below, in which, even with such a small power loss, the relay P does not drop if an interference voltage is superimposed on the holding current. For this purpose, the structure and mode of operation of the controller Rg are first described. In an advantageous embodiment, the transistor stage T5 is a component of both the threshold switch Sw and the regulator Rg. The two resistors R3 and R5 are connected to the connection point of the series resistors R1 and R2. The resistor R3 leads via the diode D biased in the direction of flow, via the resistor R8 and via the contacts of the group selector GW to the winding of the relay P. The resistor R5 is led to the emitter of the transistor T5, the base of which is at the connection point of the resistor R8 with the Anode of diode D is connected.

Die Serienschaltung des Widerstandes R3 mit der Diode D und der dazu parallel geschaltete Emitterkreis des Transistors T5 bilden den Eingang des Schwellwertschalters Sw sowie des Reglers Rg. Der Kollektor des Transistors T5 ist mit der Basis des Transistors T6 verbunden und über die Reihenschaltung der Widerstände R6 und R7 an Erde gelegt. Der Verbindungspunkt dieser beiden Widerstände ist mit dem Emitter des Transistors T6 und der Basis des Tranistors T7 verbunden, dessen Emitter an Erde angeschlossen ist. Dieser The series connection of the resistor R3 with the diode D and the emitter circuit of the transistor T5 connected in parallel form the input of the threshold switch Sw and of the regulator Rg. The collector of the transistor T5 is connected to the base of the transistor T6 and via the series connection of the resistors R6 and R7 grounded. The junction of these two resistors is connected to the emitter of transistor T6 and the base of transistor T7, the emitter of which is connected to ground. This

Transistor T7 bildet mit seinem Widerstand R13 eine Schaltstufe, wobei der Kollektor den Ausgang des Schwellwertschalters Sw bildet. Dieser Ausgang zeigt wie oben erwähnt der logischen Einrichtung LE durch einen Zustandswechsel an, wenn das Relais P angezogen hat und veranlasst somit die Umschaltung vom Anzugs- auf den Haltestromkreis. With its resistor R13, transistor T7 forms a switching stage, the collector forming the output of the threshold switch Sw. As mentioned above, this output indicates to the logic device LE by a change of state when the relay P has picked up and thus causes the switchover from the pull-in to the holding circuit.

Der Strom i beträgt etwa das 50fache vom Kollektorstrom i5 des Transistors T5 (i «50-Ì5). Dem entsprechend ergibt sich auch für das Verhältnis der Widerstände R3 und R5 die Beziehung: R5 » 50- R3. Mit der Diode D wird die U/J-Kennlinie der Basis-Emitter-Strecke des Transistors T5 nachgebildet. Durch diese Massnahme bleibt der genannte Wert von etwa 50 für das Verhältnis i/i5 in einem weiten Aussteuerbereich des Transistors T5 erhalten. Die Basen der beiden pnp-Transistoren T1 und T3, deren Emitter an Erde gelegt sind, werden über die Widerstände R9 bzw. RIO von den Ausgängen LE2 bzw. LE3 der logischen Einrichtung LE angesteuert. Der Kollektor des Transistors T1 ist über den Widerstand RI 1 mit der Basis des Transistors T2 und der Kollektor des Transistors T3 über den Widerstand R12 mit der Basis des Transistors T4 verbunden. Der Emitter des Transistors T2 ist an den Minuspol der Spannungsquelle Ul und der Emitter des Transistors T4 an den Minuspol der Spannungsquelle U2 gelegt. Die Widerstände R14...R17 dienen zur besseren Sperrung des betreffenden Transistors T1.. .T4. Der Kollektor des Transistors T6 ist über den Widerstand R4 mit dem Widerstand RIO bzw. Ausgang LE3 der logischen Einrichtung LE verbunden. The current i is approximately 50 times the collector current i5 of the transistor T5 (i «50-Ì5). Correspondingly, the relationship R5 »50- R3 also results for the ratio of the resistors R3 and R5. The U / J characteristic of the base-emitter path of the transistor T5 is simulated with the diode D. As a result of this measure, the stated value of approximately 50 for the ratio i / i5 is retained in a wide modulation range of the transistor T5. The bases of the two pnp transistors T1 and T3, whose emitters are connected to ground, are driven by the outputs LE2 and LE3 of the logic device LE via the resistors R9 and RIO. The collector of transistor T1 is connected via resistor RI 1 to the base of transistor T2 and the collector of transistor T3 is connected via resistor R12 to the base of transistor T4. The emitter of transistor T2 is connected to the negative pole of voltage source U1 and the emitter of transistor T4 is connected to the negative pole of voltage source U2. The resistors R14 ... R17 serve to better block the transistor T1 ... .T4 in question. The collector of transistor T6 is connected via resistor R4 to resistor RIO or output LE3 of logic device LE.

Der Kondensator Cl ist zwischen dem Kollektor des Transistors T6 und dem Verbindungspunkt der Basis des Transistors T1 mit dem Widerstand R9 und R14 angeschlossen. Dieser Verbindungspunkt bildet den Eingang und die Kollektor-Emitterstrecke des Transistors T2 den Ausgang des steuerbaren Widerstands Rs. In dieser beschriebenen vorteilhaften Ausführungsform bilden also die Transistorstufen T1 und T2 sowohl den Schalter S1 als auch den in analoger Betriebsweise steuerbaren Widerstand Rs. Zwischen dem Kollektor des Transistors T1 und Erde ist der Kondensator C2 angeschlossen. Letzterer dient zur Unterdrückung von eventuellen Instabilitäten. The capacitor C1 is connected between the collector of the transistor T6 and the connection point of the base of the transistor T1 to the resistors R9 and R14. This connection point forms the input and the collector-emitter path of the transistor T2 forms the output of the controllable resistor Rs. In this advantageous embodiment described, the transistor stages T1 and T2 form both the switch S1 and the resistor Rs, which can be controlled in an analogous mode of operation Transistor T1 and earth, the capacitor C2 is connected. The latter serves to suppress any instabilities.

Es wird von dem Fall ausgegangen, dass der Haltestromkreis eingeschaltet ist, dass also das Relais P seinen Haltestrom i = ih über den durchgeschalteten Transistor T4 aus der Spannungsquelle U2 bezieht. In diesem Fall ist auch der Transistor T6 durchgeschaltet, wobei dieser Transistor seinen Kollektorstrom über den Widerstand R4 von der am Ausgang LE3 der logischen Einrichtung LE auftretenden negativen Steuerspannung erhält. Es wird jetzt angenommen, dass dem Haltestromkreis eine Störspannung überlagert wird. Eine solche Störspannung kann beispielsweise eine von einem Starkstromnetz über die c-Ader eingekoppelte Spannung der Frequenz 16% Hz oder 50 Hz sein. Diese überlagerte Störspannung hat zur Folge, dass sich während der negativen Halbwelle der Störspannung der Relaisstrom i vergrössert und während der postiven Halbwelle verkleinert. Unterschreitet der Relaisstrom i während des Auftretens dieser positiven Halbwelle einen bestimmten Wert, so unterschreitet der Spannungsabfall am Widerstand R6 den zum Durchschalten des Transistors T6 notwendigen Wert der Basis-Emitter-Span-nung und der Transistor T6 geht in seinen linearen Bereich über. Als Folge davon nimmt der Kollektor des Transistors T6 negative Werte an, wobei über den Widerstand R4 und den Kondensator Cl ein Ladestrom ii auf den Verbindungspunkt der Widerstände R9 und R14 mit der Basis des Transistors T1 fliesst. Dieser Ladestrom bewirkt, dass die Transistoren T1 und T2 vom Sperrzustand in den linearen Bereich geschaltet werden und aus der Spannungsquelle U1 in den Relaiskreis ein Strom fliesst, der dem Absinken des Relais- It is assumed that the holding circuit is switched on, that is to say the relay P draws its holding current i = ih from the voltage source U2 via the transistor T4 which is switched on. In this case, the transistor T6 is also switched through, this transistor receiving its collector current via the resistor R4 from the negative control voltage occurring at the output LE3 of the logic device LE. It is now assumed that an interference voltage is superimposed on the holding circuit. Such interference voltage can be, for example, a voltage of 16% Hz or 50 Hz, which is coupled in from a high-voltage network via the c-wire. This superimposed interference voltage has the result that the relay current i increases during the negative half-wave of the interference voltage and decreases during the positive half-wave. If the relay current i falls below a certain value during the occurrence of this positive half-wave, the voltage drop across the resistor R6 falls below the value of the base-emitter voltage required for switching on the transistor T6 and the transistor T6 changes into its linear region. As a result, the collector of transistor T6 takes on negative values, with a charging current ii flowing through resistor R4 and capacitor C1 to the connection point of resistors R9 and R14 with the base of transistor T1. This charging current has the effect that the transistors T1 and T2 are switched from the blocking state into the linear region and a current flows from the voltage source U1 into the relay circuit, which current decreases as the relay

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

642194 642194

4 4th

stroms i entgegenwirkt. Der Ladestrom ii hat einen zeitlichen Verlauf, welcher der Kapazität des Kondensators Cl und etwa dem zeitlichen Differentialquotienten des Relaisstroms i proportional ist. Der Regler Rg weist daher ein D-Verhalten auf. Dieses Verhalten hat den Vorteil, dass bei impulsartigen Einbrüchen des von der Stromquelle J2 gelieferten Stroms ein besonders starker Regelvorgang einsetzt. current i counteracts. The charging current ii has a time profile which is proportional to the capacitance of the capacitor C1 and approximately to the time differential quotient of the relay current i. The controller Rg therefore has a D behavior. This behavior has the advantage that a particularly strong control process occurs when the current supplied by the current source J2 drops suddenly.

Tritt am Ausgang LE3 der logischen Einrichtung LE die Spannung 0 Volt auf, ist also der Anzugsstromkreis eingeschaltet, so bleibt der Regler Rg inaktiv. If the voltage 0 volt occurs at the output LE3 of the logic device LE, ie if the pick-up circuit is switched on, the regulator Rg remains inactive.

Die aus dem Widerstand R4 und dem Kondensator Cl gebildete Zeitkonstante muss so bemessen sein, dass während der grössten zu erwartenden Dauer der Stromunterschreitung ein Ladestrom ii fliessen kann. Im Ausführungsbeispiel ist diese Zeitkonstante für die Dauer T = 30 ms einer Halbwelle der niedrigsten vorkommenden Störfrequenz von 162A Hz ausgelegt. Zur besseren Erläuterung sind diese Zusammenhänge in Fig. 3 in einem Strom-Zeit-Diagramm dargestellt. Dabei ist dem Haltestrom i = ih eine Störspannung der Amplitude A überlagert. Hat der Verlauf des Relaisstroms i den Wert ir erreicht, so setzt der Regelvorgang gemäss der The time constant formed from the resistor R4 and the capacitor C1 must be dimensioned such that a charging current ii can flow during the greatest expected duration of the current shortfall. In the exemplary embodiment, this time constant is designed for the duration T = 30 ms of a half-wave of the lowest occurring interference frequency of 162 A Hz. For a better explanation, these relationships are shown in FIG. 3 in a current-time diagram. An interference voltage of amplitude A is superimposed on the holding current i = ih. If the course of the relay current i has reached the value ir, the control process continues according to

Erfindung ein und der Strom i bleibt so lange konstant, bis er wieder grössere Werte als ir annimmt. Für den Fall, dass die Anordnung zur Durchführung dieses Regelvorgangs nicht verwendet wird, gilt an Stelle des konstanten Abschnitts des 5 Stromverlaufs i der gestrichelte Verlauf. In diesem Fall würde der Strom i den Wert für den Abfallstrom if unterschreiten und das Relais P abfallen. Invention on and the current i remains constant until it again assumes values greater than ir. In the event that the arrangement for carrying out this control process is not used, the dashed curve applies instead of the constant section of the current curve 5. In this case, the current i would fall below the value for the waste current if and the relay P would drop out.

Eine Schaltungsanordnung, die beispielsweise für eine Störfrequenz von 16% Hz ausgelegt ist, kann auch kürzere 10 Störimpulse verarbeiten, beispielsweise positive Halbwellen, welche von einer Störfrequenz von 50 Hz stammen. In diesem Fall wird der Transistor T6 bereits nach Ende des Störimpulses wieder durchgeschaltet und der Regelvorgang wegen des fehlenden Ladestroms entsprechend früher beendet. 15 Die Erfindung arbeitet auch mit einem Relais, welches an Stelle der beiden Wicklungen PI und P2 nur eine einzige Wicklung aufweist. In diesem Fall muss lediglich der Regler Rg entsprechend dimensioniert werden. Die Erfindung ist auch dann anwendbar, wenn an Stelle eines elektromechani-20 sehen Relais entsprechende elektronische Ausführungen eines Relais verwendet werden. A circuit arrangement which is designed, for example, for an interference frequency of 16% Hz can also process shorter 10 interference pulses, for example positive half-waves which originate from an interference frequency of 50 Hz. In this case, the transistor T6 is switched through again after the end of the interference pulse and the control process is ended earlier due to the lack of charging current. 15 The invention also works with a relay which has only one winding instead of the two windings PI and P2. In this case, only the controller Rg must be dimensioned accordingly. The invention is also applicable if, instead of an electromechanical relay, corresponding electronic versions of a relay are used.

G G

2 Blatt Zeichnungen 2 sheets of drawings

Claims

642194

1.Circuit arrangement on a relay, with means for holding this relay, wherein after the relay has been energized with a threshold switch and a logic device, a first direct current source supplying the starting current of the relay is switched off and a second direct current source providing the holding current is switched on, characterized in that there is a regulator (Rg) which, depending on the current (i) through the relay winding, regulates this current (i) by means of a controllable resistor (Rs) arranged in series with the first current source (Jl).

2. Circuit arrangement according to claim 1, characterized in that the controller (Rg) has a D behavior.

2nd

PATENT CLAIMS

3. Circuit arrangement according to claim 1, characterized in that a switching amplifier (TI, T2) serves both for switching the first current source (Jl) and as a controllable resistor (Rs).

4. Circuit arrangement according to claim 1, characterized in that the threshold switch (Sw) and the controller (Rg) have a common input transistor stage (T5).