Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem ersten Halbleiterbereich einer ersten Dotierungsart, einem zweiten Halbleiterbereich einer zweiten Dotierungsart. welcher mit dem ersten Halbleiterbereich einen P-N-Übergang bildet, einem dritten Halbleiterbereich und einem vierten Halbleiterbereich der erwähnten zweiten Dotierungsart, welcher mit dem ersten Halbleiterbereich einen zweiten P-N-Übergang bildet, wobei Mittel zur Vorspannung des ersten Übergangs in Durchlassrichtung und zum Transport der Majoritätsträger des ersten Bereiches in den dritten Bereich vorgesehen sind.
Es war in der Vergangenheit üblich, Halbleiter mit hochdotierten Emitter-Bereichen zu produzieren. In der US-PS 3 591 430 ist ein Transistor für Hochfrequenzbetrieb angegeben. welcher eine geringe Störstellenkonzentration im Emitter und im Kollektorbereich aufweist. Diese Veröffentlichung schlägt ferner einen Bereich hoher Störstellenkonzentration. welcher im wesentlichen dem Emitterbereich überlagert ist und einen zweiten Bereich hoher Störstellenkonzentration. welcher dem Kollektorbereich überlagert ist, vor.
Diese Patentschrift gibt hingegen nicht an, dass die Diffusionslänge der Minoritätsträger grösser sein muss als die Breite des Emitterbereiches und dass die durch das eingebaute Feld reflektierten Minoritätsträger im wesentlichen den injizierten Minoritätsträger-Diffusionsstrom ausgleichen muss. welcher von der Basis durch den Emitter fliesst.
Es wird in dieser Schrift weder darüber ausgesagt, wie das endgültige Störstellenkonzentrationsprofil aussehen soll, noch wie gross die Breite der Basis oder des Emitters sein soll. Auch wird nichts über die epitaxialen Wachstumsbedingungen (Temperatur oder Ablagerungsrate) ausgesagt nur etwas über die Vordiffusionsbedingungen, welche nicht die endgültige Struktur nahelegen.
Es war bei der Herstellung von konventionellen bipolaren Transistoren üblich, eine Doppeldiffusionstechnik zur Herstellung des Emitter-Basisüberganges anzuwenden. Sowohl vom theoretischen wie vom experimentellen Standpunkt aus wird die Dotierungskonzentration des Emitters grösser als die der Basis gemacht. Bei zunehmender Differenz wird der Wirkungsgrad des Emitters grösser und nähert sich Eins. Anderseits erhöht eine starke Dotierung Gitterdefekte und Verlagerungen in dem Halbleitersubstrat. Bei den herkömmlichen Arten von Transistoren bedingte eine Abnahme der Dotierung eine Abnahme der Verstärkung.
Es ist ein Ziel der vorliegenden Erfindung, eine Halbleiter vorrichtung mit stark verbesserten Charakteristiken anzugeben, wobei eine wesentliche Erhöhung des Verstärkungsfaktors und besonderes geringes Rauschen erreicht werden kann. Es ist ein anderes Ziel, eine neue Halbleitervorrichtung mit Mehrfach-Übergängen anzugeben mit einer hohen Durchbruchsspannung und die thermisches Wegdriften verhindert, und die als Teil einer integrierten Schaltung verwendet werden kann neben konventionellen Transistoren mit komplementären Transistoren.
Dies wird erfindungsgemäss durch eine Halbleitervorrichtung erreicht, die dadurch gekennzeichnet ist, dass der aus dem zweiten Halbleiterbereich in den ersten Halbleiterbereich injizierte Strom von Minoritätsträgern mindestens annä hernd gleich ist wie derjenige aus dem erwähnten ersten Übergang, und dass der Abstand zwischen den erwähnten Übergängen kleiner ist als die Diffusionslänge im erwähnten ersten Bereich. Die Störstellenkonzentration des Kollektorbe- reichs kann dabei niedrig gehalten werden, um eine hohe Durchbruchsspannung zu erzielen.
Es wird angenommen, dass die Diffusionslänge der Minoritätsträger eines konventionellen Transistors in der Grössenordnung 1-2 Mikron liegt. In Ausführungsbeispielen der erfindungsgemässen Halbleitervorrichtung beträgt die Diffusionslänge der Minoritätsträger 50 bis 100 Mikron. Der Stromverstärkungsfaktor eines konventionellen Transistors beträgt ungefähr 500, während derjenige der vorliegenden Vorrichtung 3000 und mehr betragen kann. Weiterhin besitzt die neue Vorrichtung einen hohen Stromverstärkungsfaktor (hFE) und eine rauscharme Charakteristik. eine niedrige Störstellenkonzentration im Emitterbereich. eine niedrige Rekombinationsgeschwindigkeit und eine Diffusionslänge der Minoritätsträger. die wesentlich grösser ist als die Breite des Emitters.
Nachfolgend wird die Erfindung anhand einiger in der Zeichnung dargestellter Ausführungsbeispiele erläutert.
wobei:
Fig. I einen teilweisen schematischen Schnitt durch einen NPN-Transistor zeigt,
Fig. 2 ein Störstellenprofil der in Fig. 1 gezeigten Vorrichtung und die Minoritätsträger-Konzentration im Emitterbereich,
Fig. 3 einen teilweisen Schnitt einer integrierten Schaltung mit einem erfindungsgemässen NPN-Transistor und einem zusätzlichen konventionellen PNP-Transistor. welche zusammen ein komplementäres Paar von Transistoren bilden,
Fig. 4, 5 und 6 zeigen Teilschnitte entsprechend Fig. 1 durch andere Ausführungsbeispiele.
in Fig. 7 ist die Stromverstärkung bei Emitterschaltung (hl E) als Funktion des Kollektorstroms aufgezeichnet.
in Fig. 8 ist der Rauschfaktor als Funktion der Frequenz bei einer Eingangsimpedanz von 1000 Ohm aufgezeichnet, in Fig. 9 ist der Rauschfaktor als Funktion der Frequenz bei einer Eingangsimpedanz von 30 Ohm aufgezeichnet in Fig. 10 ist der Rauschfaktor als Funktion des Kollektorstromes dargestellt und
Fig. 11 zeigt A hFI in Funktion der Temperatur.
Eine bevorzugte Ausführung der vorliegenden Vorrichtung, als NPN-Transistor ausgebildet. ist in Figur 1 gezeigt.
Das Substrat 1 ist stark mit N-Typ-Störstellen dotiert. Vorzugsweise kann das Substrat 1 aus stark mit Antimon dotiertem Silizium bestehen. Die Dotierung ist vorteilhafterweise 4 x 10'" cm-3. Dies ergibt einen spezifischen Widerstand von ungefähr 0,01 Ohm ¯ cm. Es wurde gefunden. dass diese Dotie rung zwischen 0,008 und 0,012 Ohm ¯ cm variieren kann. Die
Dicke des Substrats beträgt vorzugsweise ungefähr 250 Mikron. Auf dem Substrat 1 wird eine N-Typ-Silikon-Epitaxialschicht 2 gebildet und mit diesem N+ Substrat 1 zusammen als Kollektor benutzt. Diese Schicht 2 wird mit einer Konzen tration von 7 x 10'4 cm-3 leicht mit Antimon dotiert. wobei der spezifische Widerstand ungefähr 8 bis 10 Ohm ¯ cm beträgt. Die epitaxiale Schicht ist vorzugsweise ungefähr 20 Mi kron dick.
Auf Auf der Schicht 2 wird eine P-Typ-Silizium epitaxiale Schicht 3 gebildet, um die aktive Basis für den Transistor zu bilden. Die Dotierung kann aus Bor bestehen. in einer genügend grossen Menge um eine Dotierungskonzentration von 1 x 10'" cm-3 zu ergeben, wobei der spezifische Widerstand ungefähr 1,5 Ohm cm wird und die Dicke der Schicht 3 ungefähr 5 Mikron wird.
Auf dieser P-Schicht 3 wird eine N-Typ-Silizium epita xiale Schicht 4 gebildet, um den Emitter zu ergeben. Diese
Schicht 4 ist leicht mit Antimon dotiert mit einer Dotierungs konzentration von ungefähr 5,5 10'5 cm-3. mit einem spezif schen Widerstand von ungefähr 1 Ohm - cm und mit einer
Schichtdicke von ungefähr 2 bis 5 Mikron.
Darauf kommt eine N+ Typ-Diffusionsschicht 5. welche stark mit Phosphor dotiert ist und die Emitter-Kontaktzone bildet. Diese Diffusionsschicht hat eine Oberflächendotie rungskonzentration von ungefähr 10k cm-S und eine Dicke von ungefähr 1,0 Mikron.
Um den Kollektorbereich ist ein stark mit Phosphor do tierter N-Typ-Diffusionsbereich 6 vorgesehen. Die Dotierungs konzentration beträgt ungefähr 3 x 10k cm-3 als Oberflächen- konzentration. Diese Schicht 6 dringt durch die P-Basis schicht 3 in die N-Kollektorschicht 2 ein.
Ein P-Typ-Diffusions-Bereich 7 wird als Leitungspfad zum Basisbereich 3 benutzt. Dieser Bereich 7 ist mit Bor do tiert mit einer Dotierungskonzentration von ungefähr 3 x
10'9 cm-3 an der Oberfläche. Der Diffusionsbereich 7 dringt durch die N-Typ-Schicht 4 in die P-Basisschicht 3 ein, wel che den Emitterbereich 4 umgibt und abgrenzt.
Ein P-Typ-Diffusionsbereich 8 dient als Basiskontaktzone und ist stark mit Bor dotiert. Die Dotierungskonzentration an der Oberfläche beträgt ungefähr 5 x 1018 cm-3 und die
Tiefe des Bereichs 8 beträgt etwa 1,8 Mikron. Eine Silizium dioxydschicht 206 für die Passivierung bedeckt die obere
Oberfläche der Vorrichtung.
Eine Kollektorelektrode 9 aus Aluminium wird auf N+
Substrat 1 gebildet. Auf der Basiskontaktzone 8 wird eine Ba siselektrode 10 aus Aluminium gebildet, während eine Emitter elektrode 11 aus Aluminium auf dem Emitterbereich 5 gebil det wird. Ein Gebiet 200 mit P-Leitung ist in den N-Leitung aufweisenden Emitter 4 eindiffundiert um einen PN-Über gang zwischen sich und dem Emitter zu bilden. Das Gebiet
200 ist mit Bor dotiert und wird gleichzeitig mit der Basiskon- taktzone 8 gebildet. Die Dotierungskonzentration beträgt 5 1018 cm-3 und die Tiefe des Gebietes oder der Schicht 200 beträgt etwa 1,8 Mikron.
Aus dem obigen geht hervor, dass die N-Schicht 2 und die P-Schicht 3 einen Kollektor-Basisübergang 12 bilden. Die
P-Schicht 3 und die N-Schicht 4 bilden einen Emitter-Basis übergang 13. Die N-Schicht 4 und das zusätzliche P-Gebiet
200 bilden einen PN-Übergang 14, wie oben erläutert wurde.
Der Abstand zwischen dem Emitter-Basisübergang 13 und dem zusätzlichen PN-Übergang 14 beträgt vorzugsweise 2 bis 5 Mikron.
Die Fig. 3 zeigt eine zweite Ausführung der vorliegenden Erfindung, wobei sich der in Fig. 1 beschriebene NPN Transistor in einer integrierten Schaltung mit einem oder mehreren anderen Halbleiterelementen wie z. B. einem PNP Transistor befindet. Beide bilden komplementäre Transistoren, nämlich einen NPN-Transistor 21 und einen PNP-Transistor 22. Die beiden Transistoren sind auf einem P-Typ Substrat 20 aus Silizium gebildet.
Wie in Verbindung mit Fig. 1 beschrieben, weist der NPN-Transistor 21 ein stark dotiertes Kollektorgebiet 1, ein leicht dotiertes Kollektorgebiet 2, ein leicht dotiertes Basisgebiet 3, ein leicht dotiertes Emittergebiet 4, eine stark dotierte Kontaktzone 5, eine Kollektorleiterzone 6, eine Kollektor-Kontaktzone 15, eine Basisleiterzone 7, eine Basiskontaktzone 8, ein zusätzliches Gebiet 200, eine Kollektor-Elektrode 9, eine Basis-Elektrode 10 und eine Emitter-Elektrode 11 auf. Der PNP-Transistor 22 weist einen P-Typ-Kollektor 33, eine N-Typ-Basis 34, einen P-Typ-Emitter 38, einen P-Typ-Kollektorleiter 37, eine P-Typ-Kollektor Kontaktzone 48, eine N-Typ-Basiskontaktzone 35, eine Kollektorelektrode 39, eine Basiselektrode 40 und eine Emitter Elektrode 41 auf. Die zwei Transistoren 21 und 22 sind durch PN-Übergänge elektrisch voneinander isoliert.
Eine P-Typ-lsolierungszone 50 ist mit dem P-Substrat 20 verbunden und umgibt beide Transistoren NPN und PNP, 21 und 22. Drei N-Typ-Bereiche 31,#32 und 36 bilden eine schalenförmige Isolierungszone, welche den PNP-Transistor 32 umgibt.
In diese integrierte Schaltung werden eine Vielzahl von Bereichen je paarweise oder zu dreien gleichzeitig gebildet.
So werden z. B. die N+ Bereiche 1 und 31 durch eine selektive Diffusion in das P-Typ-Substrat 20 gebildet. Die N Bereiche 2 und 32 werden durch N-Typ-Epitaxie gebildet. Der P-Bereich 3 des NPN-Transistors 21 und P-Bereich 33 des PNP-Transistors 22 werden durch Epitaxialziehen oder durch selektive Diffusion gebildet. Der N-Bereich 4 des NPN Transistors 21 und der N-Bereich 34 des PNP-Transistors 22 werden durch Epitaxie gebildet. Die N+ Bereiche 6 und 36 werden durch eine N-Typ-Diffusion gebildet. Die P-Bereiche 7 und 37 werden durch eine P-Typ-Diffusion gebildet. Der P+ Bereich 8 des NPN-Transistors 21, der zusätzliche Bereich 200 des Transistors 21 und das P+ Gebiet 38 des Transistors 22 werden durch P-Typ-Diffusion gebildet. Die N+ Bereiche 5, 15 und 35 werden durch Diffusion gebildet.
Fig. 4 zeigt eine dritte Ausführungsform, bei welcher das zusätzliche Gebiet 201 mit der Basisleiterzone 7 und der Basis 3 verbunden ist. Die Basiselektrode 10 kann nicht nur auf der Basisleiterzone sondern auch auf dem zusätzlichen Gebiet 201 angebracht werden. Der Basiswiderstand wird herabgesetzt, weil die Löcher sowohl durch den Emitter 4 als auch durch die Basisleiterzone 7 zur Basis 13 transportiert werden.
Fig. 5 zeigt eine vierte Ausführung bei welcher eine MIS Struktur (metal-insulator-semiconductor) auf der Oberfläche des leicht dotierten Emitters 4 benützt wird. Eine Gitterelektrode 42 aus Aluminium und eine Schicht 41 aus Siliziumdioxyd bilden zusammen mit dem Emitter 4 die MlS-Struktur.
Durch Anlegen einer bestimmten Spannung an die Gitterelektrode 42 entsteht eine Barriere 202 unter der Isolationsschicht 41. Es kann sich dabei um eine Umkehrschicht, eine Sperrschicht oder eine Akkumulationsschicht handeln.
Fig. 6 zeigt eine fünfte Ausführungsform, in welcher auf der einen Oberfläche des leicht dotierten Emitters 4 eine Schottky-Sperrschicht 203 gebildet ist. Diese Schottky-Sperr- schicht kann durch Aufbringen eines geeigneten Metalls 51, beispielsweise Platin, auf den N-Typ-Emitter 4 gebildet werden.
Fig. 2 stellt das Störstellenprofil und die Minoritätsträger- konzentration im Emitter des in Fig. 1 gezeigten Ausführungsbeispiels dar. Der obere Teil der Fig. 2 zeigt die Lage des N+ gedoppten Siliziumsubstrats 1, des N-Kollektors, der P-Basis 3, des Emitters 4, und des P-Gebietes 200. Die Störstellenkonzentration in jedem dieser Gebiete ist in der Mitte der Fig. 2 dargestellt, während der untere Teil dieser Figur die Konzentration injizierter Minoritätsträger im Emitter zeigt, wobei es sich um die Kombination von Minoritätsträgern aus dem Basisgebiet 3 und aus dem das P-Gebiet 200 und den Emitter 4 trennenden PN-Übergang handelt.
Der durch Injektion von Minoritätsträgern aus dem Emitter-Basis- Übergang 13 herrührende Anteil ist durch die Gradientenlinie 101 dargestellt, während Gradientenlinie 102 denjenigen Anteil darstellt, welcher vom injizierten Minoritätsträgerstrom aus dem zusätzlichen Übergang 14 herrührt. Da die injizierten Minoritätsträger in umgekehrter Richtung fliessen, resultiert eine im wesentlichen ebene oder horizontale Gradientenlinie 103. Es ist dieser Umstand, welcher einer sehr hohen hFE-Faktor und einen sehr niedrigen Rauschpegel bewirkt. Zur näheren Erklärung sei vorerst festgestellt, dass die Minoritätsträger (die Löcher), welche durch den Emitter Basis-Übergang 13 injiziert werden, den zusätzlichen Übergang 14 erreichen und in das zusätzliche Gebiet 200 eindringen.
Anderseits injiziert das P-Gebiet 200 ebenfalls Löcher in den N-Typ Emitter 4 und diese Löcher wandern durch den Emitter und erreichen den Emitter-Basis-Übergang 13, weil die Weite des Emitters (WE) geringer ist als die Diffusionslänge im N-Typ Emitter 4. Wenn die Löcher-Injiektion aus dem P-Gebiet 200 genügend hoch ist, kompensiert der Löcherstrom vom zusätzlichen Übergang 14 zum Übergang 13 den Löcherstrom vom Übergang 13 zum zusätzlichen Übergang 14. Diese Kompensation bewirkt die im wesentlichen gleichmässige Löcherverteilung im N-Typ Emitter und setzt den Löcherstrom von der Basis 3 zum Emitter 4 herab.
Die in Fig. 1 beschriebene Struktur bewirkt eine hohe hrr Charakteristik und Rauscharmut. Um dieses Resultat zu erklären. ist festzustellen, dass die Stromverstärkung (hFE) bei Emitterschaltung einer der wichtigsten Parameter des Transistors ist. Diese ist allgemein gegeben durch
EMI3.1
wobei a die Stromverstärkung bei Basisschaltung ist. Die Stromverstärkung a ist gegeben durch n = CL* ¯ ¯3.y (2) wobei c* ein Kollektormultiplikationsfaktor, ss ein Basistransportfaktor und y der Emitter-Wirkungsgrad ist.
Für einen NPN-Transistor z. B. ist der Emitterwirkungsgrad gegeben durch
EMI3.2
wobei In die Elektronenstromdichte bedeutet, die von den Elektronen, welche durch den Emitter-Basis-Übergang vom Emitter zu der Basis injiziert werden, herrührt, während Jp eine Loch-Stromdichte von Löchern ist, welche umgekehrt durch den gleichen Übergang von der Basis zum Emitter injiziert werden.
Die Abnahme von Jp bedingt, dass der Wert y fast eins wird gemäss Gleichung (3), der Wert ct gross wird gemäss Gleichung (2) und der Wert hFt hoch wird gemäss Gleichung (1).
Der geringe Rauscheffekt kann folgendermassen erklärt werden. Die Gitterfehler oder die Versetzungen werden weitgehend vermindert, weil der Emitter-Basis-Übergang 13 durch den leicht dotierten Emitter 4 und durch die ebenso leicht dotierte Basis 3 gebildet wird. Die Störstellenkonzentration des leicht dotierten Emitters 4 sollte im Hinblick auf die Rauschcharakteristik, die Lebensdauer Tp und die Minoritätsdiffusionslänge Lp auf einen Wert weniger als 10'" cm-3 begrenzt werden.
Ein anderer Faktor, welcher den niedrigen Rauschpegel bedingt. ist. dass der Emitterstrom fast in vertikaler Richtung im leicht dotierten Emitter 4 und in der leicht dotierten Base 3 fliesst.
Fig. 7 veranschaulicht die hohe Stromverstärkung (hFE) der Ausführungsform nach Fig. 1 in Emitterschaltung. Die zwei Kurven 104 und 105 zeigen die Versuchsergebnisse an zwei verschiedenen Transistoren, wobei der Unterschied der beiden Charakteristiken lediglich von der verschiedenartigen planaren Konfiguration des Emitters herrührt. Beide Kur ven zeigen eine sehr hohe Stromverstärkung bei Emitterschaltung.
Fig. 8 zeigt die Rauschzahl in Funktion der Frequenz bei der Ausbildung nach Fig. l, wobei die Eingangsimpedanz 1000 Ohm und der Kollektorstrom 1 Milliampere und die Kollektor-Emitter-Vorspannung 6 Volt betrugen. Kurve 106 zeigt den Wert des Rauschfaktors. Ein typischer Verlauf des Rauschfaktors der rauschärmsten bekannten Transistoren ist durch Linie 107 dargestellt.
Fig. 9 zeigt eine der Fig. 8 entsprechende Darstellung, wobei die Linie 108 für eine Anordnung gemäss Erfindung gilt, während der Rauschfaktor eines bekannten Transistors durch die Linie 109 dargestellt ist. Die Kurven in Fig. 9 gelten für eine Eingangsimpedanz von 30 Ohm während der Kollektorstrom und die Spannung zwischen Kollektor und Emitter gleich sind wie bei den in Fig. 8 dargestellten Messre sultaten.
In Fig. 10 ist der Rauschwiderstand eines bekannten Transistors und desjenigen gemäss Fig. 1 dargestellt. wobei Linie 110 für den bekannten Transistor gilt, während Linie 111 für den Transistor gemäss Fig. 1 gilt. Beide sind für einen Rauschpegel von 3 db aufgezeichnet.
Das Diagramm Fig. 11 zeigt den Verlauf der Abweichung 25 htE von einem Grundwert in Funktion der Temperatur. Die Darstellung bedarf keiner weiterer Erläuterung, wenn beachtet wird, dass die Kurve 112 für einen bekannten Transistor und die Kurve 113 für die Ausführung gemäss Fig. 1 gilt.
Eine Betrachtung der Fig. 7 bis 11 zeigt sehr eindeutig den wesentlichen durch die erfindungsgemässe Lösung gebrachten Fortschritt.
Der Ausdruck wesentlich gleichmässig . wenn im Zusammenhang mit dem Zustand der Minoritätsträgerkonzentration über den aktiven Emitterbereich gebraucht. ist so gedacht, dass der kombinierte Wert der Minoritätsträger vom aktiven Basisbereich, welche in den aktiven Emitterbereich injiziert werden und die Minoritätsträger im Emitter, welche, bedingt durch die Sperrschicht. sich in umgekehrter Richtung bewegen, relativ eben ist über den gesamten aktiven Emitterbereich. Dies ist durch den Emitterteil der Linie
103 von Fig. 2, welche im wesentlichen horizontal liegt, dargestellt. Die niedrige Rekombinationsgeschwindigkeit wird nicht nur durch die oben erwähnte Sperrschicht, sondern auch durch ein eingebautes Feld bedingt.
Die Erklärung für dieses Feld ist wie folgt:
Die Elektronenstromdichte In ist gegeben durch
EMI3.3
wobei Ln die Elektronendiffusionslänge in der P-Typ-Basis, Lp die Löcherdiffusionslänge im N-Typ-Emitter, Dn die Elektronendiffusionskonstante, Dp die Löcherdiffusionskonstante, Np die Minoritätselektronenkonzentration in der P-Typ-Basis in einem Gleichgewichtszustand, Pn die Minoritätslöcherkonzentration im N-Typ-Emitter im Gleichgewichts- zustand, v die am Emitter-Basis-Übergang angelegte Spannung, T die Temperatur, q die Ladung der Elektronen und k die Boltzmann-Konstante ist.
6 ist das Verhältnis von Jp zu in und ist gegeben durch
EMI3.4
ersetzt, wobei N, die Störstellenkonzentration des Basisbereichs, Na die Störstellenkonzentration des Emitterbereichs und W eine Basislänge ist, welche die Elektronendiffusionslänge Ln im Basisbereich einschränkt. Die Trägerdiffusionskonstanten Dn und Dp sind Funktionen der Trägerbeweglichkeit und der Temperatur und sind im wesentlichen konstant.
Das eingebaute Feld entsteht im Emitter zwischen der leicht dotierten Schicht 4 und der stark dotierten Schicht 5 und wirkt in solcher Richtung, dass der Löcherstrom vom Emitter-Basis-Übergang 13 gegen diesen Übergang 13 hin reflektiert wird. Wenn dieses eingebaute Feld stark genug ist, so wird der Diffusionsstrom von Löchern gegen die Schicht 5 hin ungefähr gleich dem durch das Feld verursachten Driftstrom von Löchern und somit praktisch kompensiert.
Die zusätzliche Sperrschicht und das eingebaute Feld tragen daher zur Erzielung einer niedrigen Rekombinationsgeschwindigkeit an der Berührungsfläche bei, das heisst, der Wert Lp in der Gleichung (7) ist nicht durch die Weite des Emitters begrenzt.
Obwohl die Erfindung anhand der Fig. 1 am Beispiel eines NPN-Transistors erläutert worden ist, kann eine vergleichbare Lösung mit vergleichbaren Charakteristiken auch für einen PNP-Transistor erzielt werden. Entsprechend kann auch ein Halbleiter Thyristor vom NPNP-Typ ausgeführt wer den.
The present invention relates to a semiconductor device having a first semiconductor region of a first doping type, a second semiconductor region of a second doping type. which forms a PN junction with the first semiconductor region, a third semiconductor region and a fourth semiconductor region of the mentioned second doping type, which forms a second PN junction with the first semiconductor region, means for biasing the first junction in the forward direction and for transporting the majority carriers of the first area in the third area are provided.
In the past, it was common to produce semiconductors with highly doped emitter areas. U.S. Patent 3,591,430 discloses a transistor for high frequency operation. which has a low concentration of impurities in the emitter and in the collector area. This publication also suggests an area of high impurity concentration. which is essentially superimposed on the emitter region and a second region of high impurity concentration. which is superimposed on the collector area.
However, this patent specification does not state that the diffusion length of the minority carriers must be greater than the width of the emitter area and that the minority carriers reflected by the built-in field must essentially compensate for the injected minority carrier diffusion current. which flows from the base through the emitter.
This document does not say what the final impurity concentration profile should look like, nor how large the width of the base or the emitter should be. Nothing is said about the epitaxial growth conditions (temperature or deposition rate), only something about the prediffusion conditions, which do not suggest the final structure.
In the manufacture of conventional bipolar transistors, it was customary to use a double diffusion technique to manufacture the emitter-base junction. From both the theoretical and the experimental point of view, the doping concentration of the emitter is made larger than that of the base. As the difference increases, the efficiency of the emitter increases and approaches one. On the other hand, heavy doping increases lattice defects and displacements in the semiconductor substrate. In the conventional types of transistors, a decrease in the doping caused a decrease in the gain.
It is an object of the present invention to provide a semiconductor device with greatly improved characteristics, wherein a substantial increase in the gain factor and particularly low noise can be achieved. It is another object to provide a new multi-junction semiconductor device having a high breakdown voltage and preventing thermal drift and which can be used as part of an integrated circuit besides conventional transistors with complementary transistors.
This is achieved according to the invention by a semiconductor device which is characterized in that the current of minority carriers injected from the second semiconductor region into the first semiconductor region is at least approximately the same as that from the mentioned first junction, and that the distance between the mentioned junctions is smaller than the diffusion length in the mentioned first range. The impurity concentration in the collector area can be kept low in order to achieve a high breakdown voltage.
It is assumed that the diffusion length of the minority carriers of a conventional transistor is on the order of 1-2 microns. In exemplary embodiments of the semiconductor device according to the invention, the diffusion length of the minority carriers is 50 to 100 microns. The current amplification factor of a conventional transistor is approximately 500, while that of the present device can be 3000 and more. Furthermore, the new device has a high current amplification factor (hFE) and a low-noise characteristic. a low concentration of impurities in the emitter area. a low rate of recombination and a diffusion length of the minority carriers. which is much larger than the width of the emitter.
The invention is explained below with reference to some exemplary embodiments shown in the drawing.
in which:
Fig. I shows a partial schematic section through an NPN transistor,
FIG. 2 shows an impurity profile of the device shown in FIG. 1 and the minority carrier concentration in the emitter area,
3 shows a partial section of an integrated circuit with an NPN transistor according to the invention and an additional conventional PNP transistor. which together form a complementary pair of transistors,
FIGS. 4, 5 and 6 show partial sections corresponding to FIG. 1 through other exemplary embodiments.
In Fig. 7, the current gain in the emitter circuit (hl E) is plotted as a function of the collector current.
In Fig. 8 the noise factor is plotted as a function of the frequency at an input impedance of 1000 ohms; in Fig. 9 the noise factor is plotted as a function of the frequency at an input impedance of 30 ohms. In Fig. 10 the noise factor is plotted as a function of the collector current
11 shows A hFI as a function of temperature.
A preferred embodiment of the present device, designed as an NPN transistor. is shown in FIG.
The substrate 1 is heavily doped with N-type impurities. The substrate 1 can preferably consist of silicon heavily doped with antimony. The doping is advantageously 4 x 10 '"cm-3. This results in a specific resistance of approximately 0.01 ohm ¯ cm. It has been found that this doping can vary between 0.008 and 0.012 ohm ¯ cm
The thickness of the substrate is preferably about 250 microns. An N-type silicon epitaxial layer 2 is formed on the substrate 1 and used together with this N + substrate 1 as a collector. This layer 2 is lightly doped with antimony with a concentration of 7 x 10'4 cm-3. the resistivity being approximately 8 to 10 ohm ¯ cm. The epitaxial layer is preferably about 20 microns thick.
On top of the layer 2, a P-type silicon epitaxial layer 3 is formed to form the active base for the transistor. The doping can consist of boron. in an amount sufficient to give a doping concentration of 1 x 10 '"cm-3, the resistivity becoming about 1.5 ohm cm and the thickness of the layer 3 being about 5 microns.
On this P-layer 3, an N-type silicon epitaxial layer 4 is formed to give the emitter. This
Layer 4 is lightly doped with antimony with a doping concentration of approximately 5.5 · 10-5 cm-3. with a specific resistance of approximately 1 ohm - cm and with a
Layer thickness of approximately 2 to 5 microns.
This is followed by an N + type diffusion layer 5. which is heavily doped with phosphorus and forms the emitter contact zone. This diffusion layer has a surface dopant concentration of about 10k cm-S and a thickness of about 1.0 micron.
To the collector area, a strongly phosphorus-oriented N-type diffusion area 6 is provided. The doping concentration is approximately 3 x 10k cm-3 as the surface concentration. This layer 6 penetrates through the P base layer 3 into the N collector layer 2.
A P-type diffusion region 7 is used as a conduction path to the base region 3. This area 7 is doped with boron with a doping concentration of approximately 3 times
10'9 cm-3 on the surface. The diffusion region 7 penetrates through the N-type layer 4 into the P base layer 3, which surrounds and delimits the emitter region 4.
A P-type diffusion region 8 serves as a base contact zone and is heavily doped with boron. The doping concentration on the surface is approximately 5 x 1018 cm-3 and the
The depth of area 8 is about 1.8 microns. A silicon dioxide layer 206 for passivation covers the upper one
Surface of the device.
A collector electrode 9 made of aluminum is set to N +
Substrate 1 is formed. On the base contact zone 8, a base electrode 10 made of aluminum is formed, while an emitter electrode 11 made of aluminum on the emitter region 5 is gebil det. A region 200 with a P line is diffused into the emitter 4 having the N line in order to form a PN junction between itself and the emitter. The area
200 is doped with boron and is formed at the same time as the base contact zone 8. The doping concentration is 5 1018 cm-3 and the depth of the region or layer 200 is about 1.8 microns.
From the above, it can be seen that the N-layer 2 and the P-layer 3 form a collector-base junction 12. The
P-layer 3 and N-layer 4 form an emitter-base junction 13. N-layer 4 and the additional P-region
200 form a PN junction 14, as explained above.
The distance between the emitter-base junction 13 and the additional PN junction 14 is preferably 2 to 5 microns.
Fig. 3 shows a second embodiment of the present invention, wherein the NPN transistor described in Fig. 1 is in an integrated circuit with one or more other semiconductor elements such. B. is a PNP transistor. Both form complementary transistors, namely an NPN transistor 21 and a PNP transistor 22. The two transistors are formed on a P-type substrate 20 made of silicon.
As described in connection with FIG. 1, the NPN transistor 21 has a heavily doped collector region 1, a lightly doped collector region 2, a lightly doped base region 3, a lightly doped emitter region 4, a heavily doped contact zone 5, a collector conductor zone 6, a Collector contact zone 15, a base conductor zone 7, a base contact zone 8, an additional area 200, a collector electrode 9, a base electrode 10 and an emitter electrode 11. The PNP transistor 22 has a P-type collector 33, an N-type base 34, a P-type emitter 38, a P-type collector conductor 37, a P-type collector contact zone 48, an N- Type base contact region 35, a collector electrode 39, a base electrode 40 and an emitter electrode 41. The two transistors 21 and 22 are electrically isolated from one another by PN junctions.
A P-type isolation region 50 is connected to the P-substrate 20 and surrounds both transistors NPN and PNP, 21 and 22. Three N-type regions 31, # 32 and 36 form a bowl-shaped isolation region, which the PNP transistor 32 surrounds.
In this integrated circuit, a large number of areas are formed in pairs or three at the same time.
So z. B. the N + regions 1 and 31 formed by a selective diffusion into the P-type substrate 20. The N regions 2 and 32 are formed by N-type epitaxy. The P region 3 of the NPN transistor 21 and P region 33 of the PNP transistor 22 are formed by epitaxial drawing or by selective diffusion. The N region 4 of the NPN transistor 21 and the N region 34 of the PNP transistor 22 are formed by epitaxy. The N + regions 6 and 36 are formed by N-type diffusion. The P regions 7 and 37 are formed by P-type diffusion. The P + region 8 of the NPN transistor 21, the additional region 200 of the transistor 21 and the P + region 38 of the transistor 22 are formed by P-type diffusion. The N + regions 5, 15 and 35 are formed by diffusion.
FIG. 4 shows a third embodiment, in which the additional region 201 is connected to the base conductor zone 7 and the base 3. The base electrode 10 can be applied not only on the base conductor zone but also on the additional area 201. The base resistance is reduced because the holes are transported to the base 13 both through the emitter 4 and through the base conductor zone 7.
5 shows a fourth embodiment in which an MIS structure (metal insulator semiconductor) is used on the surface of the lightly doped emitter 4. A grid electrode 42 made of aluminum and a layer 41 made of silicon dioxide together with the emitter 4 form the MIS structure.
By applying a specific voltage to the grid electrode 42, a barrier 202 is created under the insulation layer 41. This can be a reversal layer, a barrier layer or an accumulation layer.
6 shows a fifth embodiment in which a Schottky barrier layer 203 is formed on one surface of the lightly doped emitter 4. This Schottky barrier layer can be formed by applying a suitable metal 51, for example platinum, to the N-type emitter 4.
2 shows the impurity profile and the minority carrier concentration in the emitter of the embodiment shown in FIG. 1. The upper part of FIG. 2 shows the position of the N + doubled silicon substrate 1, the N collector, the P base 3, the Emitter 4, and the P region 200. The impurity concentration in each of these regions is shown in the middle of FIG. 2, while the lower part of this figure shows the concentration of injected minority carriers in the emitter, which is the combination of minority carriers from the Base region 3 and from which the P region 200 and the emitter 4 separating PN junction act.
The portion resulting from the injection of minority carriers from the emitter-base junction 13 is represented by the gradient line 101, while the gradient line 102 represents that portion which arises from the injected minority carrier stream from the additional junction 14. Since the injected minority carriers flow in the opposite direction, an essentially flat or horizontal gradient line 103 results. It is this fact that causes a very high hFE factor and a very low noise level. For a more detailed explanation, it should first be stated that the minority carriers (the holes) which are injected through the emitter-base junction 13 reach the additional junction 14 and penetrate into the additional region 200.
On the other hand, the P-region 200 also injects holes into the N-type emitter 4 and these holes migrate through the emitter and reach the emitter-base junction 13 because the width of the emitter (WE) is smaller than the diffusion length in the N-type Emitter 4. If the hole injection from the P-region 200 is sufficiently high, the hole current from the additional junction 14 to the junction 13 compensates the hole current from the junction 13 to the additional junction 14. This compensation causes the essentially even hole distribution in the N-type Emitter and reduces the hole current from base 3 to emitter 4.
The structure described in Fig. 1 has high characteristics and low noise. To explain this result. It should be noted that the current gain (hFE) is one of the most important parameters of the transistor with emitter circuit. This is generally given by
EMI3.1
where a is the current gain for a basic circuit. The current gain a is given by n = CL * ¯ ¯3.y (2) where c * is a collector multiplication factor, ss is a base transport factor and y is the emitter efficiency.
For an NPN transistor z. B. the emitter efficiency is given by
EMI3.2
where In denotes the electron current density resulting from the electrons injected through the emitter-base junction from the emitter to the base, while Jp is a hole current density of holes which is inversely made by the same junction from the base to the emitter be injected.
The decrease in Jp means that the value y becomes almost one according to equation (3), the value ct becomes large according to equation (2) and the value hFt becomes high according to equation (1).
The low noise effect can be explained as follows. The lattice defects or the displacements are largely reduced because the emitter-base junction 13 is formed by the lightly doped emitter 4 and by the base 3 which is just as lightly doped. The impurity concentration of the lightly doped emitter 4 should be limited to a value less than 10 '"cm-3 in view of the noise characteristic, the lifetime Tp and the minority diffusion length Lp.
Another factor that causes the low noise level. is. that the emitter current flows almost in a vertical direction in the lightly doped emitter 4 and in the lightly doped base 3.
FIG. 7 illustrates the high current gain (hFE) of the embodiment according to FIG. 1 in a common emitter circuit. The two curves 104 and 105 show the test results on two different transistors, the difference between the two characteristics only being due to the different planar configuration of the emitter. Both curves show a very high current gain with emitter circuit.
FIG. 8 shows the noise figure as a function of frequency in the embodiment according to FIG. 1, the input impedance being 1000 ohms and the collector current being 1 milliampere and the collector-emitter bias voltage being 6 volts. Curve 106 shows the value of the noise factor. A typical profile of the noise factor of the lowest-noise known transistors is shown by line 107.
FIG. 9 shows a representation corresponding to FIG. 8, line 108 applying to an arrangement according to the invention, while the noise factor of a known transistor is represented by line 109. The curves in FIG. 9 apply to an input impedance of 30 ohms while the collector current and the voltage between collector and emitter are the same as in the results of the measurement shown in FIG.
FIG. 10 shows the noise resistance of a known transistor and that according to FIG. 1. where line 110 applies to the known transistor, while line 111 applies to the transistor according to FIG. 1. Both are recorded for a noise level of 3 db.
The diagram in FIG. 11 shows the course of the deviation 25 htE from a basic value as a function of temperature. The illustration does not require any further explanation if it is noted that curve 112 applies to a known transistor and curve 113 applies to the embodiment according to FIG. 1.
A consideration of FIGS. 7 to 11 shows very clearly the essential progress brought about by the solution according to the invention.
The expression is essentially even. when used in connection with the state of minority carrier concentration across the active emitter area. is thought to be the combined value of the minority carriers from the active base region, which are injected into the active emitter region, and the minority carriers in the emitter, which are due to the barrier layer. move in the opposite direction, is relatively flat over the entire active emitter area. This is through the emitter part of the line
103 of FIG. 2, which is substantially horizontal. The low rate of recombination is due not only to the barrier layer mentioned above, but also to a built-in field.
The explanation for this field is as follows:
The electron current density In is given by
EMI3.3
where Ln is the electron diffusion length in the P-type base, Lp is the hole diffusion length in the N-type emitter, Dn is the electron diffusion constant, Dp is the hole diffusion constant, Np is the minority electron concentration in the P-type base in an equilibrium state, Pn is the minority hole concentration in the N- Type emitter in equilibrium, v is the voltage applied at the emitter-base junction, T is the temperature, q is the charge of the electrons and k is the Boltzmann constant.
6 is the ratio of Jp to in and is given by
EMI3.4
where N is the impurity concentration of the base region, Na is the impurity concentration of the emitter region and W is a base length which restricts the electron diffusion length Ln in the base region. The carrier diffusion constants Dn and Dp are functions of the carrier mobility and temperature and are essentially constant.
The built-in field arises in the emitter between the lightly doped layer 4 and the heavily doped layer 5 and acts in such a direction that the hole current is reflected from the emitter-base junction 13 towards this junction 13. If this built-in field is strong enough, the diffusion current of holes towards the layer 5 is approximately equal to the drift current of holes caused by the field and is thus practically compensated.
The additional barrier layer and the built-in field therefore contribute to achieving a low recombination speed at the contact surface, that is, the value Lp in equation (7) is not limited by the width of the emitter.
Although the invention has been explained with reference to FIG. 1 using the example of an NPN transistor, a comparable solution with comparable characteristics can also be achieved for a PNP transistor. Accordingly, a semiconductor thyristor of the NPNP type can also be implemented.