NO140843B - SEMICONDUCTOR DEVICE. - Google Patents

SEMICONDUCTOR DEVICE. Download PDF

Info

Publication number
NO140843B
NO140843B NO4981/73A NO498173A NO140843B NO 140843 B NO140843 B NO 140843B NO 4981/73 A NO4981/73 A NO 4981/73A NO 498173 A NO498173 A NO 498173A NO 140843 B NO140843 B NO 140843B
Authority
NO
Norway
Prior art keywords
emitter
region
area
base
layer
Prior art date
Application number
NO4981/73A
Other languages
Norwegian (no)
Other versions
NO140843C (en
Inventor
Hajime Yagi
Tadaharu Tsuyuki
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of NO140843B publication Critical patent/NO140843B/en
Publication of NO140843C publication Critical patent/NO140843C/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Halvlederanordning.Semiconductor device.

Description

Oppfinnelsen angår en halvlederanordning omfattende The invention relates to a semiconductor device comprising:

et første halvlederområde av en første ledningsevnetype, et andre halvlederområde av en andre ledningsevnetype som danner en første PN-overgang med det første område, et tredje halvlederområde av den nevnte første ledningsevnetype som grenser til det andre område, et fjerde halvlederområde av den nevnte andre ledningsevnetype som danner én andre PN-overgang med det første område, og en anordning for forspenning av den første PN-overgang i foroverretning og for transport av majoritetsbærerne i det første område til det tredje område. a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type forming a first PN junction with the first region, a third semiconductor region of said first conductivity type adjacent to the second region, a fourth semiconductor region of said second conductivity type which forms a second PN junction with the first region, and a device for biasing the first PN junction in the forward direction and for transporting the majority carriers in the first region to the third region.

Det har tidligere vært vanlig praksis å fremstille transistorer med et kraftig dopet emitterområde. Den kjente teknikk omfatter også en transistor som er konstruert for høy-frekvensdrift og som har en lav forurensningskonsentrasjon i emitter- og kollektorområdene, se US patent nr. 3 591 430. I dette patentskrift foreslås videre et område med høy forurensningskonsentrasjon over en vesentlig del av emitterområdet, og et andre område med høy forurensningskonsentrasjon over kollektorområdet. It has previously been common practice to produce transistors with a heavily doped emitter region. The known technique also includes a transistor which is designed for high-frequency operation and which has a low contaminant concentration in the emitter and collector areas, see US patent no. 3,591,430. In this patent, an area with a high contaminant concentration over a significant part of the emitter area, and a second area with high pollution concentration above the collector area.

Det nevnte patentskrift angir ikke hvordan den endelige forurensningskonsentrasjons-profil bør være, og heller ikke hvor stor basistykkelsen eller emittertykkelsen bør være. I patentskriftet sies heller ikke noe om vilkårene for epitaksial tilvekst (f.eks. temperatur eller avsetningshastighet), men angir bare noe om tilstanden før diffusjon, hvilket ikke angir den endelige struktur. The aforementioned patent document does not state what the final pollutant concentration profile should be, nor how large the base thickness or emitter thickness should be. The patent document also does not say anything about the conditions for epitaxial growth (e.g. temperature or deposition rate), but only indicates something about the state before diffusion, which does not indicate the final structure.

Ved fremstilling av konvensjonelle bipolare transistorer har det vært vanlig praksis å utnytte en dobbeldiffusjons-teknikk for dannelse av en emitter-basisovergang. Både fra teo-retisk og eksperimentelt synspunkt gjøres dopingskonsentrasjonen for emitteren høyere enn for basisen. Etterhvert som denne forskjell blir større, blir emitterens virkningsgrad større og nærmere én. Ved kraftig doping forsterkes imidlertid gitterdefekter og dislokasjoner eller forrykninger i halvledersubstra-tet. En reduksjon av dopingen i de tidligere kjente former for transistorer har vært ledsaget av en reduksjon av forsterkningen. In the manufacture of conventional bipolar transistors, it has been common practice to utilize a double diffusion technique to form an emitter-base junction. From both a theoretical and experimental point of view, the doping concentration for the emitter is made higher than for the base. As this difference becomes larger, the emitter's efficiency becomes larger and closer to one. With heavy doping, however, lattice defects and dislocations or dislocations in the semiconductor substrate are amplified. A reduction of the doping in the previously known forms of transistors has been accompanied by a reduction of the gain.

Formålet med oppfinnelsen er å tilveiebringe en halvlederanordning med flere overganger som har en vesentlig øket strømf ors.terkningsfaktor i forhold til den kjente teknikk, og som også har forbedrede lavstøyegenskaper. Samtidig er det et formål å tilveiebringe en sådan anordning som har høy gjennom-bruddsspenning og forhindrer termisk lavineeffekt, dvs. ukontrol-lert temperaturstigning, og som også har lav rekombinasjonshastighet. The purpose of the invention is to provide a semiconductor device with several transitions which has a significantly increased current enhancement factor compared to the known technique, and which also has improved low noise properties. At the same time, it is an aim to provide such a device which has a high breakdown voltage and prevents a thermal avalanche effect, i.e. uncontrolled temperature rise, and which also has a low recombination rate.

Et ytterligere formål er å tilveiebringe en halvlederanordning med. flere overganger som kan benyttes som en del av en integrert krets sammen med konvensjonelle transistorer, deri-blant komplementære transistorer. A further object is to provide a semiconductor device with. several transitions that can be used as part of an integrated circuit together with conventional transistors, including complementary transistors.

Ovennevnte formål oppnås med en halvlederanordning av den innledningsvis angitte type som ifølge oppfinnelsen er kjenne-tegnet ved at antall minoritetsbærere i det første område som injiseres fra den andre PN-overgang, er i hovedsaken lik antall minoritetsbærere i det første område som injiseres fra den før-ste PN-overgang, og at avstanden mellom de to overganger er mindre enn diffusjonsveilengden for minoritetsbærerne i det første område. The above-mentioned purpose is achieved with a semiconductor device of the type indicated at the outset which, according to the invention, is characterized by the number of minority carriers in the first region injected from the second PN junction being essentially equal to the number of minority carriers in the first region injected from the previous -th PN transition, and that the distance between the two transitions is less than the diffusion path length for the minority carriers in the first area.

Diffusjonsveilengden for minoritetsbærerne i en konvensjonell transistor er trolig av størrelsesorden 1-2 ym. Den foreliggende oppfinnelse tilveiebringer en halvlederanordning som har flere overganger og som har en diffusjonsveilengde for minoritetsbærerne på 50 - 100 pm. Strømforsterkningsfaktoren for en konvensjonell transistor kan grovt settes lik 500, mens den for anordningen ifølge oppfinnelsen er 3000 eller mer. The diffusion path length for the minority carriers in a conventional transistor is probably of the order of 1-2 um. The present invention provides a semiconductor device which has multiple junctions and which has a diffusion path length for the minority carriers of 50-100 pm. The current amplification factor for a conventional transistor can roughly be set equal to 500, while that for the device according to the invention is 3000 or more.

Oppfinnelsen skal beskrives nærmere i det følgende i forbindelse med et antall utførelseseksempler under henvisning til tegningene, der fig. 1 viser et skjematisk, ufullstendig tverrsnittsbilde av en NPN-transistor ifølge oppfinnelsen, fig. The invention shall be described in more detail below in connection with a number of exemplary embodiments with reference to the drawings, where fig. 1 shows a schematic, incomplete cross-sectional view of an NPN transistor according to the invention, fig.

2 viser en forurensningsprofil for den på fig. 1 viste anordning og viser også minoritetsbærerkonsentrasjonen i emitterområdet, fig. 3 viser et ufullstendig tverrsnittsbilde av en integrert kretsbrikke med en NPN-transistor ifølge oppfinnelsen og dessuten en NPN-transistor av konvensjonell utførelse, hvor-ved det tilveiebringes et komplementært transistorpar i den integrerte kretsbrikke, og fig. 4, 5 og 6 viser lignende ufull-stendige tverrsnittsbilder som på fig. 1, men av andre utførel-ser av oppfinnelsen; fig. 7 viser en kurve over strømforsterk-ningsfaktoren (hpg) ved jordet emitter som funksjon av kollek-torstrømmen, fig. 8 viser en kurve over støyfaktoren som funksjon av frekvensen ved en inngangsimpedans på 100 ohm, fig. 9 2 shows a contamination profile for the one in fig. 1 showed device and also shows the minority carrier concentration in the emitter area, fig. 3 shows an incomplete cross-sectional view of an integrated circuit chip with an NPN transistor according to the invention and also an NPN transistor of conventional design, whereby a complementary pair of transistors is provided in the integrated circuit chip, and fig. 4, 5 and 6 show similar incomplete cross-sectional views as in fig. 1, but of other embodiments of the invention; fig. 7 shows a curve of the current amplification factor (hpg) at a grounded emitter as a function of the collector current, fig. 8 shows a curve of the noise factor as a function of the frequency at an input impedance of 100 ohms, fig. 9

viser en kurve over støyfaktoren som funksjon av frekvensen ved en inngangsimpedans på 30 ohm, fig. 10 viser en kurve over støy-faktoren som funksjon av kollektorstrømmen, og fig. 11 viser en kurve over Ah som funksjon av temperaturen. shows a curve of the noise factor as a function of the frequency at an input impedance of 30 ohms, fig. 10 shows a curve of the noise factor as a function of the collector current, and fig. 11 shows a curve over Ah as a function of temperature.

På fig. 1 er vist en foretrukket utførelsesform av oppfinnelsen, realisert i form av en NPN-transistor. På figu-ren er vist et substrat 1 som er kraftig dopet med forurensnin-ger av N-type og som kan være dannet av silicium som er kraftig 18 — 3 dopet med antimon. Dopingen er fortrinnsvis 4 • 10 cm Dette gir en spesifikk motstand eller resistivitet på ca. 0,01 ohm.cm. Det har vist seg at denne doping kan variere mellom 0,008 og 0,012 ohm.cm. Substratets tykkelse er fortrinnsvis ca. 250 ym. In fig. 1 shows a preferred embodiment of the invention, realized in the form of an NPN transistor. The figure shows a substrate 1 which is heavily doped with N-type impurities and which may be formed from silicon which is heavily 18-3 doped with antimony. The doping is preferably 4 • 10 cm. This gives a specific resistance or resistivity of approx. 0.01 ohm.cm. It has been shown that this doping can vary between 0.008 and 0.012 ohm.cm. The thickness of the substrate is preferably approx. 250 etc.

Et epitaksialt siliciumsjikt 2 av N-type er dannet på substratet 1 for å benyttes som kollektor sammen med N<+->substratet 1. Dette epitaksiale sjikt er lett dopet med antimon i tilstrekkelig grad til å gi en dopingskonsentrasjon på 7*10 cm Den spesifikke motstand er ca. 8-10 ohm.cm. Det epitaksiale An N-type epitaxial silicon layer 2 is formed on the substrate 1 to be used as a collector together with the N<+->substrate 1. This epitaxial layer is lightly doped with antimony to a sufficient extent to give a doping concentration of 7*10 cm The specific resistance is approx. 8-10 ohm.cm. The epitaxial

sjikt kan passende ha en tykkelse på ca. 2 0 ym. layer can suitably have a thickness of approx. 20 etc.

Et epitaksialt siliciumsjikt 3 av P-type er deretter dannet på N-sjiktet 2 for tilveiebringelse av den aktive basis for transistoren. Dopingsemnet kan være bor i tilstrekkelig A P-type epitaxial silicon layer 3 is then formed on the N-layer 2 to provide the active base for the transistor. The doping subject can be sufficiently boron

16—3 mengde til.å gi en konsentrasjon på 1*10 cm . Den spesifikke motstand er 1,5 ohm.cm. Sjiktets 3 tykkelse er ca. 5 ym. 16-3 amount to give a concentration of 1*10 cm. The specific resistance is 1.5 ohm.cm. The thickness of layer 3 is approx. 5 etc.

Et epitaksialt siliciumsjikt 4 av N-type er deretter dannet på An N-type epitaxial silicon layer 4 is then formed on

P-sjiktet 3 for tilveiebringelse av en emitter. Sjiktet 4 er lett dopet med antimon idet dopingskonsentrasjonen er ca. The P-layer 3 for providing an emitter. Layer 4 is lightly doped with antimony as the doping concentration is approx.

15 -3 15 -3

5,5-10 cm . Den spesifikke motstand er ca. 1 ohm-cm. Sjiktets 4 tykkelse er ca. 2-5 ym. 5.5-10 cm. The specific resistance is approx. 1 ohm-cm. The thickness of layer 4 is approx. 2-5 etc.

Et diffundert sjikt 5 av N-type er siden dannet i N-emittersjiktet 4 for tilveiebringelse av et emitterkontaktområde. Dette sjikt 5 er dopet med fosfor med en overflate-forurensningskonsentrasjon på 5-10 20 cm —3, og har en tykkelse på ca. 1,0 ym. An N-type diffused layer 5 is then formed in the N-emitter layer 4 to provide an emitter contact area. This layer 5 is doped with phosphorus with a surface impurity concentration of 5-10 20 cm -3, and has a thickness of approx. 1.0 ym.

Det er videre anordnet et kraftig dopet, diffundert område 6 som omgir kollektorområdet, og dette område 6 trenger igjennom P-basissjiktet 3 og inn i N-kollektorsjiktet 2. For-19 -3 urensningen er fosfor og dopingen er ca. 3*10 cm som overflatekonsentrasjon. A heavily doped, diffused area 6 is also provided which surrounds the collector area, and this area 6 penetrates through the P-base layer 3 and into the N-collector layer 2. For-19-3 the impurity is phosphorus and the doping is approx. 3*10 cm as surface concentration.

Et diffundert område 7 av P-type trenger igjennom N-emittersjiktet 4 og inn i P-basissjiktet 3 som begrenser og omgir emitteren 4. -Dopingsmiddelet er bor og har en overflatekonsentrasjon på 7.*.10 19 cm -3. Et diffundert område 8 av P-type er dannet i området 7 for tilveiebringelse av et basiskontaktområde, idet det diffunderte område 8 er kraftig dopet med bor med en overflatekonsentrasjon på ca. 5*10 18 cm —3. Inntrengnin-gen av området 8 er ca. 1,8 ym. A diffused region 7 of P type penetrates through the N emitter layer 4 and into the P base layer 3 which limits and surrounds the emitter 4. - The dopant is boron and has a surface concentration of 7.*.10 19 cm -3. A P-type diffused area 8 is formed in the area 7 to provide a base contact area, the diffused area 8 being heavily doped with boron with a surface concentration of approx. 5*10 18 cm —3. The penetration of area 8 is approx. 1.8 in.

Et siliciumdioxydsjikt 206 for passivering dekker an-ordningens øvre overflate. A silicon dioxide layer 206 for passivation covers the upper surface of the device.

En kollektorelektrode 9 av aluminium er anordnet på N<+->substratet 1. En basiselektrode 10 av aluminium er dannet på basiskontaktområdet 8. En emitterelektrode 11 av aluminium er dannet på emitterkontaktområdet 5. Et område 200 av P-type er diffundert inn i N-emitteren 4 for å tilveiebringe en PN-overgang mellom seg og emitteren 4. Området 200 er dopet med bor og er dannet samtidig med dannelsen av basiskontaktområdet 18 — 3 8. Dopingskonsentrasjonen er 5'10 cm og sjiktets 200 dybde er ca.,1,8 ym. A collector electrode 9 of aluminum is arranged on the N<+->substrate 1. A base electrode 10 of aluminum is formed on the base contact area 8. An emitter electrode 11 of aluminum is formed on the emitter contact area 5. A P-type area 200 is diffused into N -the emitter 4 to provide a PN transition between itself and the emitter 4. The area 200 is doped with boron and is formed simultaneously with the formation of the base contact area 18 — 3 8. The doping concentration is 5'10 cm and the depth of the layer 200 is approx. ,8 etc.

Av ovenstående fremgår at N-sjiktet 2 og P-sjiktet 3 danner en kollektor-basisovergang 12. P-sjiktet 3 og N-sjiktet 4 danner en emitter-basisovergang 13, og N-sjiktet 4 og det From the above it appears that the N-layer 2 and the P-layer 3 form a collector-base junction 12. The P-layer 3 and the N-layer 4 form an emitter-base junction 13, and the N-layer 4 and the

.-ekstra ;P-område 200 danner en ekstra PN-overgang 14 slik som .-extra ;P area 200 forms an extra PN transition 14 such that

foran omtalt. Avstanden mellom emitter-basisovergangen 13 og den ekstra PN-overgang 14 er fortrinnsvis 2-5 ym. mentioned above. The distance between the emitter-base junction 13 and the additional PN junction 14 is preferably 2-5 um.

På fig. 3 er vist en annen utførelse av oppfinnelsen hvor den på fig. 1 viste NPN-transistor er dannet i en integrert krets sammen med andre halvlederelementer, f.eks. en NPN-transistor. Som vist omfatter den integrerte krets to forskjellige typer av transistorer, f.eks. komplementære transistorer, dvs. en NPN-transistor 21 og en PNP-transistor 22. Disse to transistorer er dannet i et siliciumsubstrat 20 av P-type. Slik som foran omtalt i forbindelse med fig. 1, omfatter NPN-transistoren 21 et kraftig dopet kollektorområde 1, et lett dopet kollektorområde 2, et lett dopet basisområde 3, en lett dopet emitter 4, et kraftig dopet emitterkontaktområde 5, et kollektortilleder-område 6, et kollektorkontaktområde 15, et basistillederområde 7, et basiskontaktområde 8, et ekstra område 200, en kollektorelektrode 9, en basiselektrode 10 og en emitterelektrode 11. In fig. 3 shows another embodiment of the invention where the one in fig. 1 shown NPN transistor is formed in an integrated circuit together with other semiconductor elements, e.g. an NPN transistor. As shown, the integrated circuit comprises two different types of transistors, e.g. complementary transistors, ie an NPN transistor 21 and a PNP transistor 22. These two transistors are formed in a P-type silicon substrate 20. As discussed above in connection with fig. 1, the NPN transistor 21 comprises a heavily doped collector region 1, a lightly doped collector region 2, a lightly doped base region 3, a lightly doped emitter 4, a heavily doped emitter contact region 5, a collector-conductor region 6, a collector contact region 15, a base conductor region 7 , a base contact area 8, an additional area 200, a collector electrode 9, a base electrode 10 and an emitter electrode 11.

PNP-transistoren 22 har en kollektor 33 av P-type, en basis 34 av N-type, en emitter 38 av P-type, en kollektorleder 37 av P-type, et kollektorkontaktområde 48 av P-type, et basiskontaktområde 35 av N-type, en kollektorelektrode 39, en basiselektrode 40 og en emitterelektrode 41. The PNP transistor 22 has a collector 33 of P-type, a base 34 of N-type, an emitter 38 of P-type, a collector conductor 37 of P-type, a collector contact area 48 of P-type, a base contact area 35 of N -type, a collector electrode 39, a base electrode 40 and an emitter electrode 41.

Transistorene 21 og 22 er elektrisk isolert av PN-overganger. Et isolasjonsområde 50 av P-type er forbundet med P-substratet 20 og omgir både NPN- og PNP-transistoren 21 hen-holdsvis 22. Tre områder 31, 32 og 36 av N-type danner et skål-formet isolasjonsområde som omgir bare PNP-transistoren 22. I denne integrerte krets er et antall par eller tripler dannet samtidig, eksempelvis er N<+->områdene 1 og 31 dannet ved selektiv diffusjon i P-substratet 20. N-områdene 2 og 32 er dannet ved epitaksial tilvekst av N-type.. P-området 3 i NPN-transistoren 21 og P-området 33 i PNP-transistoren 22 er dannet enten ved epitaksial tilvekst eller ved selektiv diffusjon. N-området 4 i NPN-transistoren 21 og N-området 34 i PNP-transistoren 22 Transistors 21 and 22 are electrically isolated by PN junctions. A P-type insulating region 50 is connected to the P-substrate 20 and surrounds both the NPN and PNP transistors 21 and 22 respectively. Three N-type regions 31, 32 and 36 form a cup-shaped insulating region that surrounds only the PNP -transistor 22. In this integrated circuit, a number of pairs or triplets are formed simultaneously, for example the N<+->regions 1 and 31 are formed by selective diffusion in the P substrate 20. The N regions 2 and 32 are formed by epitaxial growth of N-type.. The P region 3 in the NPN transistor 21 and the P region 33 in the PNP transistor 22 are formed either by epitaxial growth or by selective diffusion. The N region 4 in the NPN transistor 21 and the N region 34 in the PNP transistor 22

er dannet ved epitaksial tilvekst. N<+->områdene 6 og 36 er dannet ved diffusjon av N-type. P-områdene 7 og 37 er dannet ved diffusjon av P-type. P+<->området 8 i NPN-transistoren 21, det ekstra område 200 i transistoren 21 og P+<->området 38 i PNP- is formed by epitaxial growth. The N<+->areas 6 and 36 are formed by N-type diffusion. The P areas 7 and 37 are formed by P-type diffusion. The P+<->area 8 in the NPN transistor 21, the additional area 200 in the transistor 21 and the P+<->area 38 in the PNP-

transistoren 22 er dannet ved diffusjon av P-type. N<+->områdene 5, 15 og 35 er dannet ved diffusjon. Fig. 4 viser en tredje utførelsesform av oppfinnelsen hvor et ekstra område 201 er koplet til basistillederområdet 7 og basisen 3. Basiselektroden 10 kan være anordnet ikke bare på basistillederområdet 7, men også på det ekstra område 201. Den effektive basismotstand er redusert på grunn av at hullene transporteres til basisen 3 både gjennom emitteren 4 og gjennom basistillederområdet 7. Fig. 5 viser en fjerde utførelsesform av oppfinnelsen hvor en metall-isolator-halvlederstruktur (MIS) benyttes på overflaten av den lett dopede emitter 4. MIS-strukturen er dannet av en styreelektrode 4 2 av aluminium og et siliciumdioxydsjikt 41 sammen med emitteren 4. Ved å påtrykke en forutbestemt spenning på styreelektroden 4 2 opptrer en barriere 202 under det isolerende sjikt 41. Dette er et sperresjikt, et uttømmings-sjikt eller et akkumuleringssjikt. Fig. 6 viser eh femte utførelsesform av oppfinnelsen, hvor et Schottky-barrieresjikt 203 er dannet på overflaten av den lett dopede emitter 4. Et passende metall 51, såsom plati-na, er avsatt på N-emitteren 4 for å danne Schottky-barrieren. Fig. 2 viser et bilde av forurensningsprofilen og minoritetsbærerkonsentrasjonen i emitteren i den på fig. 1 viste anordning. På figurens øvre del er angitt beliggenhetene av det N<+->dopede siliciumsubstrat 1, N-kollektoren 2, P-basisen 3, emitteren 4 og P-området 200. Forurensningskonsentrasjonen i hvert,av disse områder er vist i diagrammets midtparti, mens diagrammets nedre del viser konsentrasjonen av minoritetsbærere som injiseres i emitteren og som er en kombinasjon av de minoritetsbærere som injiseres fra basisområdet 3 og fra PN-overgangen som adskiller P-området 2 00 og emitteren 4. Nærmere bestemt er den komponent som forårsakes av minoritetsbærere som injiseres fra emitter-basisovergangen 13, vist ved en gradientlinje the transistor 22 is formed by P-type diffusion. The N<+->areas 5, 15 and 35 are formed by diffusion. Fig. 4 shows a third embodiment of the invention where an additional area 201 is connected to the base conductor area 7 and the base 3. The base electrode 10 can be arranged not only on the base conductor area 7, but also on the additional area 201. The effective base resistance is reduced due to that the holes are transported to the base 3 both through the emitter 4 and through the base conductor area 7. Fig. 5 shows a fourth embodiment of the invention where a metal-insulator-semiconductor structure (MIS) is used on the surface of the lightly doped emitter 4. The MIS structure is formed by a control electrode 4 2 of aluminum and a silicon dioxide layer 41 together with the emitter 4. By applying a predetermined voltage to the control electrode 4 2 , a barrier 202 appears under the insulating layer 41. This is a barrier layer, a depletion layer or an accumulation layer. Fig. 6 shows a fifth embodiment of the invention, where a Schottky barrier layer 203 is formed on the surface of the lightly doped emitter 4. A suitable metal 51, such as platinum, is deposited on the N-emitter 4 to form the Schottky barrier . Fig. 2 shows a picture of the contamination profile and the minority carrier concentration in the emitter in the one in fig. 1 shown device. In the upper part of the figure, the locations of the N<+->doped silicon substrate 1, the N-collector 2, the P-base 3, the emitter 4 and the P-area 200 are indicated. The pollution concentration in each of these areas is shown in the middle part of the diagram, while the lower part of the diagram shows the concentration of minority carriers injected into the emitter which is a combination of the minority carriers injected from the base region 3 and from the PN junction separating the P region 2 00 and the emitter 4. Specifically, the component caused by minority carriers which is injected from the emitter-base junction 13, shown by a gradient line

101, mens den komponent som forårsakes av minoritetsbærerstrøm som injiseres fra den ekstra overgang 14, er vist ved en gra-•dientlinje 102. Da de injiserte minoritetsbærere strømmer i motsatte retninger, er resultatet en i hovedsaken jevn eller 101, while the component caused by minority carrier current injected from the additional junction 14 is shown by a gradient line 102. As the injected minority carriers flow in opposite directions, the result is a substantially even or

flat gradientlinje 103. Det er denne egenskap som gir den meget høye hFE~faktor og det lave støynivå i anordningen ifølge oppfinnelsen. For å forklare dette på mer detaljert måte, skal det påpekes at de minoritetsbærere (hull) som injiseres gjennom emitter-basisovergangen 13, når frem til den ekstra overgang 14 og kommer inn i det ekstra område 200. På den annen side inji-serer P-området 200 også hull inn i emitteren 4 av N-type, og flat gradient line 103. It is this property that gives the very high hFE~ factor and the low noise level in the device according to the invention. To explain this in more detail, it should be pointed out that the minority carriers (holes) injected through the emitter-base junction 13 reach the extra junction 14 and enter the extra region 200. On the other hand, P injects -area 200 also holes into the emitter 4 of N-type, and

disse hull passerer emitteren og når frem til emitter-basisovergangen 13 på grunn av at emitterens tykkelse (WE) er mindre enn diffusjonsveilengden i N-emitteren 4. Når hullinjiseringen fra P-området 200 er tilstrekkelig stor, vil hullstrømmen fra den ekstra overgang 14 til overgangen 13 kompensere hullstrømmen fra overgangen 13 til den ekstra overgang 14. Denne kompensasjon gjør hullfordelingen i hovedsaken jevn eller flat i N-emitteren og minsker hullstrømmen fra basisen 3 til emitteren 4. these holes pass the emitter and reach the emitter-base junction 13 due to the emitter's thickness (WE) being smaller than the diffusion path length in the N emitter 4. When the hole injection from the P region 200 is sufficiently large, the hole current from the additional junction 14 will the transition 13 compensates the hole current from the transition 13 to the additional transition 14. This compensation makes the hole distribution essentially even or flat in the N-emitter and reduces the hole current from the base 3 to the emitter 4.

Den foran i forbindelse med fig. 1 beskrevne struktur gir en høy hFE~verdi og lav støy. Ved forklaring av hvordan dette resultat oppnås, skal det understrekes at strømforsterk-ningen (hpE) ved jordet emitter er en av transistorens viktige parametre. Denne parameter er generelt gitt som: The front in connection with fig. 1 described structure gives a high hFE~ value and low noise. When explaining how this result is achieved, it must be emphasized that the current gain (hpE) at the grounded emitter is one of the transistor's important parameters. This parameter is generally given as:

der a er strømforsterkningen ved jordet basis. Strømforsterk-ningen a er gitt som: der a er et kollektormultiplikasjonsforhold, 3 er en basis-transportfaktor og y er emitte æns virkningsgrad. I f.eks. en NPN-transistor er emittervirkningsgraden y gitt som: where a is the current gain at grounded base. The current gain a is given as: where a is a collector multiplication ratio, 3 is a base transport factor and y is the efficiency of the emitter. In e.g. an NPN transistor, the emitter efficiency y is given as:

der Jn er elektronstrømtettheten som følge av de elektroner som injiseres gjennom emitter-basisovergangen fra emitteren til basisen, og Jp er hullstrømtettheten for de hull.som injiseres i motsatt retning gjennom samme overgang fra basisen til emitteren. where Jn is the electron current density as a result of the electrons that are injected through the emitter-base transition from the emitter to the base, and Jp is the hole current density for the holes that are injected in the opposite direction through the same transition from the base to the emitter.

Minskningen av Jp gjør verdien av y nesten lik én ifølge ligning (3), verdien av a stor ifølge ligning (2) og verdien av h^,, stor ifølge ligning (1) . The reduction of Jp makes the value of y almost equal to one according to equation (3), the value of a large according to equation (2) and the value of h^,, large according to equation (1) .

r Ci r Ci

Lavstøyegenskapene kan forklares på følgende måte. Gitterdefekter eller dislokasjoner minskes kraftig på grunn av at emitter-basisovergangen 13 er dannet av den lett dopede emitter 4 og den også lett dopede basis 3. Forurensningskonsentrasjonen for den lett dopede emitter 4 bør av hensyn til støyegen-skapene, levetiden x og minoritetsdiffusjonsveilengden Lp be-18 —3 The low-noise properties can be explained as follows. Lattice defects or dislocations are greatly reduced due to the fact that the emitter-base junction 13 is formed by the lightly doped emitter 4 and the also lightly doped base 3. The impurity concentration for the lightly doped emitter 4 should be -18 -3

grenses til en verdi som er mindre enn ca. 10 cm is limited to a value that is less than approx. 10 cm

En høy strømforsterkning (hFE) ved jordet emitter for anordningen på fig. 1 er vist på fig. 7 ved hjelp av to kurver 104 og 105. Kurvene representerer prøveverdier som er oppnådd for to forskjellige transistorer, og forskjellen mellom de to kurver beror bare på forskjellig planarkonfigurasjon for emitteren. Begge kurver viser en meget høy strømforsterkning ved jordet emitter. A high current gain (hFE) at grounded emitter for the device of fig. 1 is shown in fig. 7 using two curves 104 and 105. The curves represent sample values obtained for two different transistors, and the difference between the two curves is only due to different planar configuration of the emitter. Both curves show a very high current gain with a grounded emitter.

På fig. 8 viser en kurve 106 støyfaktoren (NF) som funksjon av frekvensen for anordningen på fig. 1 ved en inngangsimpedans (Rg) på 1000 ohm, ved en kollektorstrøm på 1 mA og en forspenning over kollektoren og emitteren på 6 volt. Støy-faktoren for en typisk transistor ifølge kjent teknikk av laves-te støytype er vist ved en kurve 107. Fig. 9 viser et lignende diagram som på fig. 8, der støyfaktoren for anordningen på fig. 1 er representert ved en kurve 108 og støyfaktoren for anordningen ifølge kjent teknikk er representert ved en kurve 109. Kurvene på fig. 9 gjelder for en inngangsimpedans (R^) på 30 ohm, mens verdiene for kollektor-strøm og kollektor-emitterspenning er de samme som på fig. 8. Fig. 10 viser støykurver for en typisk transistor ifølge kjent teknikk og for anordningen på fig. 1, idet støykur-ven 110 gjelder for anordningen ifølge kjent teknikk og støykur-ven 111 gjelder for anordningen på fig. 1. Begge kurver er angitt for en støyfaktor på 3 dB. In fig. 8 shows a curve 106 the noise factor (NF) as a function of the frequency for the device in fig. 1 at an input impedance (Rg) of 1000 ohms, at a collector current of 1 mA and a collector-emitter bias of 6 volts. The noise factor for a typical transistor according to known technology of the lowest noise type is shown by a curve 107. Fig. 9 shows a similar diagram as in fig. 8, where the noise factor for the device in fig. 1 is represented by a curve 108 and the noise factor for the device according to known technology is represented by a curve 109. The curves in fig. 9 applies to an input impedance (R^) of 30 ohms, while the values for collector-current and collector-emitter voltage are the same as in fig. 8. Fig. 10 shows noise curves for a typical transistor according to known technology and for the device in fig. 1, the noise curve 110 applies to the device according to known technology and the noise curve 111 applies to the device in fig. 1. Both curves are specified for a noise factor of 3 dB.

Diagrammet på fig. 11 viser kurver for AhFE som funksjon av temperaturen. Kurvene trenger ingen forklaring, bort-sett fra at det skal bemerkes at kurven 112 gjelder for en typisk anordning ifølge kjent teknikk og kurven 113 gjelder for The diagram in fig. 11 shows curves for AhFE as a function of temperature. The curves need no explanation, except that it should be noted that the curve 112 applies to a typical device according to the prior art and the curve 113 applies to

anordningen på fig. 1. the device in fig. 1.

Ved betraktning av fig. 7, 8, 9, 10 og 11 fremgår det at det ved den foreliggende oppfinnelse er oppnådd meget frem-tredende forbedringer i forhold til den kjente teknikk. By considering fig. 7, 8, 9, 10 and 11 it appears that the present invention has achieved very prominent improvements in relation to the known technique.

Når uttrykket "i hovedsaken jevn" eller "i hovedsaken flat" anvendes i forbindelse med minoritetsbærerkonsentrasjons-tilstanden over det aktive emitterområde, menes det med dette at den kombinerte verdi av de minoritetsbærere som kommer fra det aktive basisområde og injiseres i det aktive emitterområde, og minoritetsbærerne i emitteren som beveger seg i motsatt retning som følge av barrieren, er forholdsvis jevn eller flat over det aktive emitterområde. Dette er representert ved emitterdelen av linjen 103 på fig. 2 hvor denne del ligger i hovedsaken horison-talt. When the expression "essentially even" or "essentially flat" is used in connection with the minority carrier concentration state over the active emitter region, this means that the combined value of the minority carriers coming from the active base region and injected into the active emitter region, and the minority carriers in the emitter, which move in the opposite direction as a result of the barrier, are relatively smooth or flat over the active emitter region. This is represented by the emitter part of line 103 in fig. 2 where this part is mainly horizontal.

Den lave rekombinasjonshastighet for anordningen ifølge oppfinnelsen oppnås ikke bare ved hjelp av den foran beskrevne barriere, men også ved hjelp av et innebygd felt i emitteren. Dette skal forklares i det følgende. The low recombination speed for the device according to the invention is achieved not only by means of the barrier described above, but also by means of a built-in field in the emitter. This will be explained in the following.

Elektronstrømtettheten Jn er gitt som: The electron current density Jn is given as:

der Ln er elektrondiffusjonsveilengden i basisen av P-type, Lp er hulldiffusjonsveilengden i emitteren av N-type, Dn er elektron-dif fusjonskonstanten, Dp er hulldiffusjonskonstanten, Np er mino-ritetselektrokonsentrasjonen i basisen av P-type i en likevektstilstand, Pn er minoritetshullkonsentrasjonen i emitteren av N-type i en likevektstilstand, v er den påtrykte spenning på emitter-basisovergangen, T er temperaturen, q er elektronladningen og k er Boltzmann's konstant. where Ln is the electron diffusion path length in the P-type base, Lp is the hole diffusion path length in the N-type emitter, Dn is the electron diffusion constant, Dp is the hole diffusion constant, Np is the minority electron concentration in the P-type base in an equilibrium state, Pn is the minority hole concentration in the N-type emitter in an equilibrium state, v is the applied voltage on the emitter-base junction, T is the temperature, q is the electron charge and k is Boltzmann's constant.

En verdi 6 av forholdet mellom Jp og Jn kan da vises A value 6 of the ratio between Jp and Jn can then be displayed

å være: to be:

og kan også vises å være: ved innsetting av: and can also be shown to be: by inserting:

der N er forurensningskonsentrasjonen i basisområdet, N er forurensningskonsentrasjonen i emitterområdet og W er basistykkelsen som begrenser elektrondiffusjonsveilengden Ln i basisområdet. where N is the impurity concentration in the base region, N is the impurity concentration in the emitter region and W is the base thickness that limits the electron diffusion path length Ln in the base region.

Ladningsbærerdiffusjonskonstantene Dn og Dp er funk-sjoner av ladningsbærernes mobilitet og temperaturen, og de kan være i hovedsaken konstante. The charge carrier diffusion constants Dn and Dp are functions of the mobility of the charge carriers and the temperature, and they can be essentially constant.

Det innebygde felt er dannet i emitteren mellom det lett dopede sjikt 4 og det kraftig dopede sjikt 5 og virker i en slik retning at hullstrømmen fra emitter-basisovergangen 13 re-flekteres mot overgangen 13. Når det innebygde felt er tilstrekkelig stort, blir diffusjonsstrømmen av hull mot sjiktet 5-kompensert og blir nesten lik driftstrømmen av hull på grunn av feltet. The built-in field is formed in the emitter between the lightly doped layer 4 and the heavily doped layer 5 and acts in such a direction that the hole current from the emitter-base junction 13 is reflected towards the junction 13. When the built-in field is sufficiently large, the diffusion current of holes towards the layer 5-compensated and becomes almost equal to the drift current of holes due to the field.

Den ekstra barriere og det innebygde felt bidrar såle-des til oppnåelse av lav rekombinasjonshastighet ved grensefla-ten, dvs. størrelsen Lp i ligningen (7) er ikke begrenset av emitterens tykkelse. The additional barrier and the built-in field thus contribute to achieving a low recombination rate at the interface, i.e. the size Lp in equation (7) is not limited by the thickness of the emitter.

Selv om den på fig. 1 viste utførelse av oppfinnelsen er i form av en NPN-transistor, er det selvsagt klart at oppfinnelsen også kan anvendes i forbindelse med PNP-transistorer med sammenlignbar konstruksjon og sammenlignbare egenskaper. Although in fig. 1 shown embodiment of the invention is in the form of an NPN transistor, it is of course clear that the invention can also be used in connection with PNP transistors with comparable construction and comparable properties.

Det er videre klart at oppfinnelsen også kan realise-res som en halvledertyristor av NPNP-type. It is also clear that the invention can also be realized as a semiconductor thyristor of the NPNP type.

Claims (3)

1. Halvlederanordning omfattende et første halvlederområ- * de (4) av en første ledningsevnetype, et andre halvlederområde (3) av en andre ledningsevnetype som danner en første PN-overgang (13) med det første område, et tredje halvlederområde (1, 2) av den nevnte første ledningsevnetype som grenser til det andre område (3), et fjerde halvlederområde (200) av den nevnte andre ledningsevnetype som danner en andre PN-overgang (14) med det første område (4), og en anordning for forspenning av den første PN-overgang (13) i foroverretning og for transport av majoritetsbærerne i det første område (4) til det tredje område (1, 2), karakterisert ved at antall minoritetsbærere' i det første område (4) som injiseres fra den andre PN-overgang (14), er i hovedsaken lik antall minoritetsbærere i det første område (4) som injiseres fra den første PN-overgang (13), og at avstanden mellom de to overganger (13, 14) er mindre enn diffusjonsveilengden for minoritetsbærerne i det første område (4).1. Semiconductor device comprising a first semiconductor region (4) of a first conductivity type, a second semiconductor region (3) of a second conductivity type which forms a first PN junction (13) with the first region, a third semiconductor region (1, 2 ) of said first conductivity type bordering the second region (3), a fourth semiconductor region (200) of said second conductivity type forming a second PN junction (14) with the first region (4), and a device for biasing of the first PN transition (13) in the forward direction and for transporting the majority carriers in the first area (4) to the third area (1, 2), characterized in that the number of minority carriers' in the first area (4) which is injected from the second PN junction (14), is essentially equal to the number of minority carriers in the first area (4) which is injected from the first PN junction (13), and that the distance between the two junctions (13, 14) is less than the diffusion path length for the minority carriers in the first area (4). 2. Halvlederanordning ifølge krav 1, karakterisert ved at de to PN-overganger (13, 14) strekker seg på motsatte overflater av det første område (4) og ikke er sammenhengende .2. Semiconductor device according to claim 1, characterized in that the two PN junctions (13, 14) extend on opposite surfaces of the first area (4) and are not contiguous. 3. Halvlederanordning ifølge krav 1, karakterisert ved at de to PN-overganger (13, 14) strekker seg på motsatte overflater av det første område (4) og er sammenhengende.3. Semiconductor device according to claim 1, characterized in that the two PN junctions (13, 14) extend on opposite surfaces of the first area (4) and are continuous.
NO498173A 1972-12-29 1973-12-28 SEMICONDUCTOR DEVICE. NO140843C (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48000551A JPS5147584B2 (en) 1972-12-29 1972-12-29

Publications (2)

Publication Number Publication Date
NO140843B true NO140843B (en) 1979-08-13
NO140843C NO140843C (en) 1979-11-21

Family

ID=11476845

Family Applications (1)

Application Number Title Priority Date Filing Date
NO498173A NO140843C (en) 1972-12-29 1973-12-28 SEMICONDUCTOR DEVICE.

Country Status (14)

Country Link
JP (1) JPS5147584B2 (en)
BE (1) BE809217A (en)
BR (1) BR7310282D0 (en)
CA (1) CA1006624A (en)
CH (1) CH570047A5 (en)
DE (1) DE2364753C2 (en)
DK (1) DK138248C (en)
ES (1) ES421873A1 (en)
FR (1) FR2212644B1 (en)
GB (1) GB1455260A (en)
IT (1) IT1002416B (en)
NL (1) NL182764C (en)
NO (1) NO140843C (en)
SE (1) SE398941B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT377645B (en) * 1972-12-29 1985-04-10 Sony Corp SEMICONDUCTOR COMPONENT
JPS5754969B2 (en) * 1974-04-04 1982-11-20
JPS5753672B2 (en) * 1974-04-10 1982-11-13
JPS57658B2 (en) * 1974-04-16 1982-01-07
JPS5714064B2 (en) * 1974-04-25 1982-03-20
JPS5648983B2 (en) * 1974-05-10 1981-11-19
JPS5718710B2 (en) * 1974-05-10 1982-04-17
JPS5426789Y2 (en) * 1974-07-23 1979-09-03
GB2130006A (en) * 1982-10-27 1984-05-23 Vladimir Avraamovic Smolyansky Bipolar semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL103476C (en) * 1955-04-21
US2806983A (en) * 1956-06-01 1957-09-17 Gen Electric Remote base transistor
NL242787A (en) * 1958-09-05
US3591430A (en) * 1968-11-14 1971-07-06 Philco Ford Corp Method for fabricating bipolar planar transistor having reduced minority carrier fringing

Also Published As

Publication number Publication date
DE2364753A1 (en) 1974-07-18
JPS4991192A (en) 1974-08-30
ES421873A1 (en) 1976-08-01
IT1002416B (en) 1976-05-20
CA1006624A (en) 1977-03-08
FR2212644B1 (en) 1976-10-08
DK138248B (en) 1978-07-31
JPS5147584B2 (en) 1976-12-15
AU6378773A (en) 1975-06-19
GB1455260A (en) 1976-11-10
NL7317814A (en) 1974-07-02
NO140843C (en) 1979-11-21
BR7310282D0 (en) 1974-08-15
DK138248C (en) 1979-01-08
NL182764B (en) 1987-12-01
CH570047A5 (en) 1975-11-28
SE398941B (en) 1978-01-23
NL182764C (en) 1988-05-02
FR2212644A1 (en) 1974-07-26
BE809217A (en) 1974-04-16
DE2364753C2 (en) 1984-01-12

Similar Documents

Publication Publication Date Title
US4038680A (en) Semiconductor integrated circuit device
US4007474A (en) Transistor having an emitter with a low impurity concentration portion and a high impurity concentration portion
US3538399A (en) Pn junction gated field effect transistor having buried layer of low resistivity
US3611067A (en) Complementary npn/pnp structure for monolithic integrated circuits
US4936928A (en) Semiconductor device
NO140844B (en) SEMICONDUCTOR DEVICE.
NO140843B (en) SEMICONDUCTOR DEVICE.
US2792540A (en) Junction transistor
US4032957A (en) Semiconductor device
US4005453A (en) Semiconductor device with isolated circuit elements and method of making
US3427515A (en) High voltage semiconductor transistor
US4027324A (en) Bidirectional transistor
US3225272A (en) Semiconductor triode
US4109272A (en) Lateral bipolar transistor
US3946425A (en) Multi-emitter transistor having heavily doped N+ regions surrounding base region of transistors
US3510736A (en) Integrated circuit planar transistor
US3968511A (en) Semiconductor device with additional carrier injecting junction adjacent emitter region
US4443808A (en) Semiconductor device
US3677280A (en) Optimum high gain-bandwidth phototransistor structure
US4032956A (en) Transistor circuit
US3656034A (en) Integrated lateral transistor having increased beta and bandwidth
US4987469A (en) Lateral high-voltage transistor suitable for use in emitter followers
US3443174A (en) L-h junction lateral transistor
US6894367B2 (en) Vertical bipolar transistor
JP5031552B2 (en) Bipolar transistor and manufacturing method of bipolar transistor