Montre électronique Il a déjà été envisagé, notamment dans le brevet suisse No 456774, d'utiliser un circuit élémentaire de démultiplication, conçu à l'origine pour démultiplier des signaux à fréquence moyenne, également comme circuit diviseur de signaux à fréquence basse, en lui adjoignant un dispositif de compensation destiné à maintenir le niveau de charge de la capacité-mémoire d'un tel circuit à une valeur suffisante pour pouvoir exercer sa fonction et cela malgré la perte constante d'énergie dont la capa cité est l'objet par suite des courants de fuite auxquels elle donne naissance.
Dans le brevet principal No 497735, un circuit élé mentaire de ce type constitue l'un des étages d'un démul tiplicateur d'une pièce d'horlogerie électronique et com prend un amplificateur élémentaire de tension à un transistor, dans lequel ce transistor est du type à effet de champ, à électrode de commande isolée, et est destiné à autoriser le passage d'impulsions reçues de l'étage démultiplicateur précédent vers l'étage suivant, lorsque le transistor est bloqué, ou au contraire à interdire ce passage, lorsque le transistor est ouvert, la tension de commande de ce transistor étant constituée par la ten sion aux bornes de sa capacité d'entrée, qui est alterna tivement chargée et déchargée, à la fréquence du signal à démultiplier,
de sorte que le transistor de l'amplifica teur est successivement ouvert et bloqué avec une fré quence identique, la capacité d'entrée du transistor cons tituant la mémoire de l'étage démultiplicateur considéré.
Comme indiqué dans ce brevet, lorsqu'un tel circuit est utilisé pour démultiplier des signaux à fréquence relativement basse, la capacité d'entrée du transistor se décharge par suite des courants de fuite dont elle est l'objet avant l'arrivée de l'impulsion du signal à démulti plier qui suit celle ayant déterminé la charge de cette capacité, impulsion qui doit en fait commander la dé charge complète de la capacité et être supprimée à la sortie du circuit.
Dans l'éventualité ci-dessus, la capacité-mémoire du circuit étant déchargée lors de l'arrivée sur ce circuit de chaque impulsion du signal à démultiplier, le transistor de l'amplificateur est toujours bloqué à ce moment, de sorte qu'il autorise le passage de toutes les impulsions l'étage démultiplicateur ne remplit donc plus sa fonction et l'affichage de l'heure de la montre est en conséquence loin d'être correct.
La présente invention a pour objet une montre élec tronique, notamment une montre-bracelet, du genre dé fini dans la revendication du brevet principal No 497735 précédemment cité, c'est-à-dire comprenant une base de temps délivrant des signaux électriques à haute fré quence, un démultiplicateur électronique de cette fré quence, un dispositif d'indication du temps commandé par les signaux électriques à fréquence démultipliée pro duits par le démultiplicateur, et une source de tension continue d'alimentation, dans laquelle ce démultiplica teur comprend au moins un amplificateur de tension et est exécuté sous forme de circuit intégré, caractérisée par le fait que cet amplificateur est constitué par un transistor et par un condensateur destinés à être reliés, en série,
à une source de tension d'alimentation périodique, la sortie de cet amplificateur élémentaire correspondant au point de liaison du transistor et du condensateur. Son but est de permettre que les étages pour la démultiplica tion des signaux à basse fréquence soient de structure similaire à celle des étages pour démultiplier des signaux à fréquence moyenne et à chacun desquels soit associé un dispositif de compensation de la charge de leur capa cité-mémoire.
L'invention a, en conséquence, pour objet une mon tre électronique, notamment une montre-bracelet, selon la revendication de ce brevet principal, dans laquelle le démultiplicateur englobe divers étages de démultiplica tion disposés en série, dont ceux destinés à démultiplier les signaux à fréquence basse comprennent chacun, d'une part, un amplificateur élémentaire de tension à un transistor à effet de champ, à électrode de commande isolée, destiné à autoriser le passage des signaux reçus de l'étage précédent vers l'étage suivant, lorsque le transistor est bloqué, ou, au contraire, à l'interdire, lors que ce transistor est ouvert,
la tension de commande dudit transistor étant constituée par la tension aux bor nes de sa capacité d'entrée, et comprenant, d'autre part, des moyens pour commander alternativement, à la fré quence des signaux à démultiplier par l'étage considéré, la charge de cette capacité, et sa décharge, et un dispo sitif destiné à recharger ladite capacité d'entrée du transistor, partiellement et périodiquement, avec une fré quence supérieure à celle des signaux à démultiplier, de manière à maintenir la charge de cette capacité à un niveau suffisant pour commander le transistor de l'am plificateur de l'étage malgré les pertes d'énergie par courants de fuite dont cette capacité est l'objet, entre l'instant de sa charge et celui prévu pour sa décharge sous l'action desdits moyens,
caractérisée par le fait que ledit dispositif de recharge comprend une source de tension périodique délivrant des impulsions de fréquence supérieure à celle des signaux à démultiplier, un second amplificateur élémentaire à un transistor à effet de champ, à électrode de commande isolée, alimenté par ladite source et relié, par son entrée, à l'électrode de commande du transistor dudit premier amplificateur élémentaire, une source d'énergie électrique et un circuit électrique de commutation pour relier périodiquement ladite source d'énergie électrique et l'électrode de com mande du transistor dudit premier amplificateur, ce circuit de commutation étant relié, par son entrée,
à la sortie dudit second amplificateur, l'ensemble étant agencé de manière à assurer la recharge de ladite capacité d'entrée par ladite source d'énergie électrique tant que la tension aux bornes de cette capacité demeure supérieure à la tension de seuil du transistor dudit second amplifi cateur et avec une fréquence correspondant à celle des impulsions délivrées par ladite source de tension pério dique.
Le dessin annexé représente, à titre d'exemple et très schématiquement en fig. 1, un étage démultiplicateur de signaux pério diques à fréquence moyenne complété de son dispositif de compensation lui permettant de démultiplier égale ment des signaux à fréquence basse ; aux fig. 2 et 3, des diagrammes explicatifs; la fig. 4 montre une variante d'exécution du dispositif de compensation visible en fig. 1.
L'étage démultiplicateur illustré en fig. 1 est destiné à la division de signaux à fréquence basse et à faire partie comme tel d'un démultiplicateur électronique appartenant à une pièce d'horlogerie du genre décrit dans le brevet principal No 497735 précédemment cité. Il est formé exclusivement par assemblage d'amplifica teurs de tension à un transistor et à deux transistors à effet de champ, à électrode de commande isolée, comme le préconise ce brevet. Il en est de même en ce qui concerne le dispositif de compensation associé à cet étage et dont la fonction exacte sera indiquée par la suite.
Les amplificateurs de tension à un transistor sont ceux comprenant le transistor Tl et le condensateur Cl, le transistor T4 et le condensateur C4, le transistor T5 et le condensateur C5; les amplificateurs à deux transis tors comprennent, l'un, un transistor T2, un condensa- teur C2 et un transistor T3, l'autre, un transistor TE, un condensateur Cs et un transistor T7.
L'entrée et la sortie du circuit T., C2 , T3 sont reliées, respectivement, à la sortie du circuit Tl, Cl et à l'entrée du circuit T4, C4, la sortie de celui-ci étant reliée à l'entrée du circuit Tl, <B>Ci.</B> Ces trois circuits sont alimen tés par une source<B>Si</B> délivrant une tension périodique V,, sous forme d'impulsions trapézoïdales, cette tension constituant simultanément la tension d'entrée Ve dont la fréquence est à démultiplier.
L'étage démultiplicateur représenté étant destiné à être couplé en cascade avec d'autres étages similaires ou même différents, la source<B>Si</B> de chacun d'eux est consti tuée en pratique par l'étage démultiplicateur occupant la place précédente dans la cascade.
L'entrée du circuit<B>T.,</B> C5 est reliée à l'électrode de commande du transistor T4 du circuit amplificateur T4, CI, et sa sortie est reliée à l'entrée du circuit Ts, C6, T7 . Ce dernier circuit est branché par sa sortie à l'entrée du transistor T4.
Les deux circuits T5, C5 et<B>T6, C6,</B> T7 sont alimentés par une source S2 délivrant une tension périodique Vp sous forme d'impulsions trapézoïdales à fréquence très supérieure à celle des impulsions de la source SI , par exemple dans le rapport l000/1.
Cette source S2 peut être constituée par la base de temps de la montre, par un étage démultiplicateur pré cédent, émettant un signal à fréquence suffisamment élevée, ou par une source de tout genre, tout à fait indé pendante de celles indiquées ci-dessus.
Le démultiplicateur illustré en fig. 1 est destiné à être réalisé sous forme de circuit intégré, tous les trans istors étant du type à effet de champ, à électrode de commande isolée.
Rappelons tout d'abord comment fonctionne la par tie du démultiplicateur alimentée par la source Sl dont le signal alternatif est à démultiplier, lorsque la fréquence de ce signal est une fréquence moyenne.
Supposons, à cet effet, que, à l'instant t1 (fig. 2), le condensateur Cp, constitué par la capacité d'entrée du transistor T4, soit chargé, de sorte que ce dernier se trouve en état de pouvoir conduire un courant, tandis que le transistor Tl est bloqué.
La première impulsion il de tension Vo délivrée par la source<B>Si</B> , après l'instant t1 (fig. 2), aura pour consé quence la mise en état de conduction du transistor T2 et la décharge du condensateur Cp par les transistors T2 et T3 (voir en fig. 2, la courbe du potentiel VIII). Comme la pente du transistor T2 est choisie faible par rapport à celle du transistor T4,
la décharge du condensateur<B>Cl</B> se fera dans un temps supérieur à celui de montée ou de descente, to , des flancs des impulsions Uo : il s'ensuit qu'aucune tension n'apparaîtra au point IV, donc aucune tension Va à la sortie 1 du démultiplicateur, avant la prochaine impulsion, i2, de tension V.. Cette dernière aura pour conséquence la mise en état de conduction du transistor Tl , le blocage du transistor T2, l'apparition de tension au point II et la recharge du condensateur Cp .
La pente du transistor T3 étant plus faible que celle du transistor T4, cette recharge se fera dans un temps plus long que t., ce qui permettra l'apparition d'une impulsion de la tension V6 à la sortie s (tension VIy sur le diagramme de la fig. 2).
Il résulte donc de ce qui précède que, à la sortie s du circuit, il apparaît une seule impulsion de tension V$ pour deux impulsions de tension Vo reçues de la source SI de sorte que la fréquence de cette source a donc été divisée par deux.
Le diagramme de la fig. 2 qui représente l'évolution dans le temps du potentiel aux points I, II, III et IV d'un circuit démultiplicateur tel celui formé par la partie supérieure du schéma de la fig. 1 lorsque ce circuit est alimenté en impulsions à fréquence moyenne, montre toute l'importance du rôle attribué au condensateur<B>CI,</B> constitué par la capacité d'entrée du transistor T4.
On voit bien que ce condensateur n'est pas seulement la source de tension de commande du transistor T4, mais qu'il forme de plus la mémoire du démultiplicateur autorisant le blocage du transistor T4, qui est détermi nant pour la production des impulsions de sortie VS , seulement une fois pour deux impulsions Va reçues. Cet étage démultiplicateur constitue donc un compteur binaire.
Comme décrit, le transistor T4 ne reste ouvert que si la tension de commande qui lui est fournie par le con densateur Cp est supérieure à sa tension de seuil. Or le condensateur Cp, comme tout autre, voit sa charge diminuer en fonction du temps à cause des courants de fuite et, en particulier, s'agissant en l'occurrence de la capacité d'entrée du transistor T4, qui fait partie d'un circuit intégré, à cause du courant inverse de la jonction.
Cette perte de charge électrique devient vraiment importante lorsque la fréquence du signal à démultiplier est relativement basse et la température ambiante élevée, le courant inverse d'une jonction augmentant exponen- tiellement avec la température absolue. Dans ce cas, en effet, le démultiplicateur constitué par la seule partie supérieure de l'ensemble de la fig. 1 ne fonctionne plus, comme décrit.
La fig. 3 montre comment varie l'état de charge de la capacité Cp en fonction du temps (diagramme VIII) lorsque l'étage démultiplicateur de la fig. 1, prévu à l'origine pour démultiplier un signal à fréquence moyenne est appelé à démultiplier un signal à fréquence relativement basse, de l'ordre de quelques Hz par exemple (diagramme Vo).
Dans ce cas, on voit que la charge de la capacité<B>CI,</B> est devenue nulle avant même que l'impulsion suivante de tension Vo n'arrive sur le démultiplicateur de sorte que le transistor T4 qui s'était ouvert momentanément est à nouveau bloqué lorsque cette impulsion survient il s'ensuit que l'étage démultiplicateur livre donc une impulsion pour chaque impulsion reçue et non toutes les deux.
Selon l'invention, il est donc prévu de compléter le démultiplicateur dont le fonctionnement vient d'être décrit par le dispositif dont le schéma est représenté à titre d'exemple sur la partie inférieure de la fig. 1 et qui est destiné à assurer une alimentation permanente en énergie du condensateur Cp pendant tout le temps où il doit rester chargé pour que le fonctionnement du démul tiplicateur puisse être assuré. Il est bien entendu que cette alimentation ne doit avoir lieu que tant que le niveau de charge du condensateur Cp est supérieur à une valeur déterminée.
Les deux amplificateurs à un transistor T5 et C5 et à deux transistors TG, CE et T7 sont précisément montés pour répondre à cette condition: c'est ainsi que l'ampli ficateur à un transistor T5, C5 est directement commandé par la tension sur le condensateur Cp auquel est reliée l'entrée du transistor T5 et que ce transistor n'est rendu conducteur que si la tension du condensateur Cp est supérieure à sa tension de seuil, alors qu'il reste bloqué dans le sens contraire.
Ainsi donc, lorsque le condensa teur Cp est suffisamment chargé, l'électrode de com mande du transistor Ts est mise à la masse, au travers du transistor T5 qui est conducteur, et ce transistor T,; reste bloqué. Alors que la tension demeure nulle au point V, il apparaît au point VI un signal de fréquence correspondant à celle du signal de la source S2. Le transistor T7 s'ouvrant à chaque impulsion reçue de S, il s'ensuit que, par le signal apparaissant au point Vl, le condensateur Cp est rechargé périodiquement à cha que impulsion de la source S2 .
En réalité, la partie supérieure des signaux représen tés sur le diagramme VIII de la fig. 3, reflétant l'état de charge de la capacité Cp, n'est évidemment pas plane mais finement dentelée, de façon correspondante à la fréquence de recharge.
Lorsque cette source S2 est constituée par la base de temps de la montre ou est dérivée de son système démul tiplicateur, les impulsions des deux sources Sl et S2 sont évidemment synchronisées.
Tel peut cependant n'être pas le cas si la source S., est absolument indépendante : dans une telle éventualité le fonctionnement du dispositif comportant la source S2 ainsi que les amplificateurs à un transistor<B>(T5, C.)</B> et<B>à</B> deux transistors (T5, C5 et T7) est assuré de façon par faite, à condition que les impulsions produites par la source S2 aient des temps de montée longs par rapport aux impulsions d'alimentation du circuit principal (source Sl).
Le dispositif de compensation représenté en fig. 1 n'est toutefois pas le seul qui puisse être envisagé.
La fig. 4 montre en effet une variante d'exécution de ce dispositif associée à un démultiplicateur identique à celui de la fig. 1.
Selon cette variante, l'énergie électrique destinée à la recharge périodique de la capacité d'entrée Cp du transistor T4 est livrée à partir d'une source continue de tension S3, au travers d'un transistor T$ toutes les fois que ce transistor est ouvert.
Ce transistor T8 est en effet commandé par un ampli ficateur élémentaire à un transistor TG, <B>C6,</B> dont l'entrée est branchée sur la sortie d'un autre amplificateur élé mentaire à un transistor T5, C5 relié par son entrée à l'électrode de commande du transistor T4, c'est-à-dire à la capacité d'entrée de ce transistor dont le dispositif doit assurer la charge.
Les deux amplificateurs élémen taires T5, C5 et T5 , C5 sont alimentés par une source de tension périodique<B>S.,</B> de fréquence supérieure à celle de la source Sl dont le signal doit être démultiplié.
Si la capacité Cp est totalement déchargée, c'est-à- dire s'il n'y a aucune tension sur l'électrode de com mande du transistor T4, le transistor T5 est bloqué de sorte que le transistor T5 est alors ouvert, ce qui se traduit par un état bloqué du transistor Ts : la source S3 est coupée de la capacité<B>CI,</B> et ne lui livre aucune charge.
Si, au contraire, la tension sur l'électrode de com mande du transistor T4 est supérieure à la tension de seuil du transistor T5, c'est-à-dire si la capacité Cp est chargée au moins en partie, ce transistor T5 ouvre de sorte que le transistor Ts est bloqué et l'électrode de commande du transistor T$ est alors soumise aux varia tions de la tension périodique de la source<B>S..</B>
Ce transistor ouvre et ferme alternativement avec une fréquence correspondant à celle de la source S2 de sorte que la source continue S3 débite son énergie élec- trique vers la capacité Cp avec une même fréquence, donc sous forme d'impulsions.