Montre électronique Il a déjà été envisagé, notamment dans le brevet suisse No 456774, d'utiliser un circuit élémentaire de démultiplication, conçu à l'origine pour démultiplier des signaux à fréquence moyenne, également comme circuit diviseur de signaux à fréquence basse, en lui adjoignant un dispositif de compensation destiné à maintenir le niveau de charge de la capacité-mémoire d'un tel circuit à une valeur suffisante pour pouvoir exercer sa fonction et cela malgré la perte constante d'énergie dont la capa cité est l'objet par suite des courants de fuite auxquels elle donne naissance.
Dans le brevet principal No 497735, un circuit élé mentaire de ce type constitue l'un des étages d'un démul tiplicateur d'une pièce d'horlogerie électronique et com prend un amplificateur élémentaire de tension à un transistor, dans lequel ce transistor est du type à effet de champ, à électrode de commande isolée, et est destiné à autoriser le passage d'impulsions reçues de l'étage démultiplicateur précédent vers l'étage suivant, lorsque le transistor est bloqué, ou au contraire à interdire ce passage, lorsque le transistor est ouvert, la tension de commande de ce transistor étant constituée par la ten sion aux bornes de sa capacité d'entrée, qui est alterna tivement chargée et déchargée, à la fréquence du signal à démultiplier,
de sorte que le transistor de l'amplifica teur est successivement ouvert et bloqué avec une fré quence identique, la capacité d'entrée du transistor cons tituant la mémoire de l'étage démultiplicateur considéré.
Comme indiqué dans ce brevet, lorsqu'un tel circuit est utilisé pour démultiplier des signaux à fréquence relativement basse, la capacité d'entrée du transistor se décharge par suite des courants de fuite dont elle est l'objet avant l'arrivée de l'impulsion du signal à démulti plier qui suit celle ayant déterminé la charge de cette capacité, impulsion qui doit en fait commander la dé charge complète de la capacité et être supprimée à la sortie du circuit.
Dans l'éventualité ci-dessus, la capacité-mémoire du circuit étant déchargée lors de l'arrivée sur ce circuit de chaque impulsion du signal à démultiplier, le transistor de l'amplificateur est toujours bloqué à ce moment, de sorte qu'il autorise le passage de toutes les impulsions l'étage démultiplicateur ne remplit donc plus sa fonction et l'affichage de l'heure de la montre est en conséquence loin d'être correct.
La présente invention a pour objet une montre élec tronique, notamment une montre-bracelet, du genre dé fini dans la revendication du brevet principal No 497735 précédemment cité, c'est-à-dire comprenant une base de temps délivrant des signaux électriques à haute fré quence, un démultiplicateur électronique de cette fré quence, un dispositif d'indication du temps commandé par les signaux électriques à fréquence démultipliée pro duits par le démultiplicateur, et une source de tension continue d'alimentation, dans laquelle ce démultiplica teur comprend au moins un amplificateur de tension et est exécuté sous forme de circuit intégré, caractérisée par le fait que cet amplificateur est constitué par un transistor et par un condensateur destinés à être reliés, en série,
à une source de tension d'alimentation périodique, la sortie de cet amplificateur élémentaire correspondant au point de liaison du transistor et du condensateur. Son but est de permettre que les étages pour la démultiplica tion des signaux à basse fréquence soient de structure similaire à celle des étages pour démultiplier des signaux à fréquence moyenne et à chacun desquels soit associé un dispositif de compensation de la charge de leur capa cité-mémoire.
L'invention a, en conséquence, pour objet une mon tre électronique, notamment une montre-bracelet, selon la revendication de ce brevet principal, dans laquelle le démultiplicateur englobe divers étages de démultiplica tion disposés en série, dont ceux destinés à démultiplier les signaux à fréquence basse comprennent chacun, d'une part, un amplificateur élémentaire de tension à un transistor à effet de champ, à électrode de commande isolée, destiné à autoriser le passage des signaux reçus de l'étage précédent vers l'étage suivant, lorsque le transistor est bloqué, ou, au contraire, à l'interdire, lors que ce transistor est ouvert,
la tension de commande dudit transistor étant constituée par la tension aux bor nes de sa capacité d'entrée, et comprenant, d'autre part, des moyens pour commander alternativement, à la fré quence des signaux à démultiplier par l'étage considéré, la charge de cette capacité, et sa décharge, et un dispo sitif destiné à recharger ladite capacité d'entrée du transistor, partiellement et périodiquement, avec une fré quence supérieure à celle des signaux à démultiplier, de manière à maintenir la charge de cette capacité à un niveau suffisant pour commander le transistor de l'am plificateur de l'étage malgré les pertes d'énergie par courants de fuite dont cette capacité est l'objet, entre l'instant de sa charge et celui prévu pour sa décharge sous l'action desdits moyens,
caractérisée par le fait que ledit dispositif de recharge comprend une source de tension périodique délivrant des impulsions de fréquence supérieure à celle des signaux à démultiplier, un second amplificateur élémentaire à un transistor à effet de champ, à électrode de commande isolée, alimenté par ladite source et relié, par son entrée, à l'électrode de commande du transistor dudit premier amplificateur élémentaire, une source d'énergie électrique et un circuit électrique de commutation pour relier périodiquement ladite source d'énergie électrique et l'électrode de com mande du transistor dudit premier amplificateur, ce circuit de commutation étant relié, par son entrée,
à la sortie dudit second amplificateur, l'ensemble étant agencé de manière à assurer la recharge de ladite capacité d'entrée par ladite source d'énergie électrique tant que la tension aux bornes de cette capacité demeure supérieure à la tension de seuil du transistor dudit second amplifi cateur et avec une fréquence correspondant à celle des impulsions délivrées par ladite source de tension pério dique.
Le dessin annexé représente, à titre d'exemple et très schématiquement en fig. 1, un étage démultiplicateur de signaux pério diques à fréquence moyenne complété de son dispositif de compensation lui permettant de démultiplier égale ment des signaux à fréquence basse ; aux fig. 2 et 3, des diagrammes explicatifs; la fig. 4 montre une variante d'exécution du dispositif de compensation visible en fig. 1.
L'étage démultiplicateur illustré en fig. 1 est destiné à la division de signaux à fréquence basse et à faire partie comme tel d'un démultiplicateur électronique appartenant à une pièce d'horlogerie du genre décrit dans le brevet principal No 497735 précédemment cité. Il est formé exclusivement par assemblage d'amplifica teurs de tension à un transistor et à deux transistors à effet de champ, à électrode de commande isolée, comme le préconise ce brevet. Il en est de même en ce qui concerne le dispositif de compensation associé à cet étage et dont la fonction exacte sera indiquée par la suite.
Les amplificateurs de tension à un transistor sont ceux comprenant le transistor Tl et le condensateur Cl, le transistor T4 et le condensateur C4, le transistor T5 et le condensateur C5; les amplificateurs à deux transis tors comprennent, l'un, un transistor T2, un condensa- teur C2 et un transistor T3, l'autre, un transistor TE, un condensateur Cs et un transistor T7.
L'entrée et la sortie du circuit T., C2 , T3 sont reliées, respectivement, à la sortie du circuit Tl, Cl et à l'entrée du circuit T4, C4, la sortie de celui-ci étant reliée à l'entrée du circuit Tl, <B>Ci.</B> Ces trois circuits sont alimen tés par une source<B>Si</B> délivrant une tension périodique V,, sous forme d'impulsions trapézoïdales, cette tension constituant simultanément la tension d'entrée Ve dont la fréquence est à démultiplier.
L'étage démultiplicateur représenté étant destiné à être couplé en cascade avec d'autres étages similaires ou même différents, la source<B>Si</B> de chacun d'eux est consti tuée en pratique par l'étage démultiplicateur occupant la place précédente dans la cascade.
L'entrée du circuit<B>T.,</B> C5 est reliée à l'électrode de commande du transistor T4 du circuit amplificateur T4, CI, et sa sortie est reliée à l'entrée du circuit Ts, C6, T7 . Ce dernier circuit est branché par sa sortie à l'entrée du transistor T4.
Les deux circuits T5, C5 et<B>T6, C6,</B> T7 sont alimentés par une source S2 délivrant une tension périodique Vp sous forme d'impulsions trapézoïdales à fréquence très supérieure à celle des impulsions de la source SI , par exemple dans le rapport l000/1.
Cette source S2 peut être constituée par la base de temps de la montre, par un étage démultiplicateur pré cédent, émettant un signal à fréquence suffisamment élevée, ou par une source de tout genre, tout à fait indé pendante de celles indiquées ci-dessus.
Le démultiplicateur illustré en fig. 1 est destiné à être réalisé sous forme de circuit intégré, tous les trans istors étant du type à effet de champ, à électrode de commande isolée.
Rappelons tout d'abord comment fonctionne la par tie du démultiplicateur alimentée par la source Sl dont le signal alternatif est à démultiplier, lorsque la fréquence de ce signal est une fréquence moyenne.
Supposons, à cet effet, que, à l'instant t1 (fig. 2), le condensateur Cp, constitué par la capacité d'entrée du transistor T4, soit chargé, de sorte que ce dernier se trouve en état de pouvoir conduire un courant, tandis que le transistor Tl est bloqué.
La première impulsion il de tension Vo délivrée par la source<B>Si</B> , après l'instant t1 (fig. 2), aura pour consé quence la mise en état de conduction du transistor T2 et la décharge du condensateur Cp par les transistors T2 et T3 (voir en fig. 2, la courbe du potentiel VIII). Comme la pente du transistor T2 est choisie faible par rapport à celle du transistor T4,
la décharge du condensateur<B>Cl</B> se fera dans un temps supérieur à celui de montée ou de descente, to , des flancs des impulsions Uo : il s'ensuit qu'aucune tension n'apparaîtra au point IV, donc aucune tension Va à la sortie 1 du démultiplicateur, avant la prochaine impulsion, i2, de tension V.. Cette dernière aura pour conséquence la mise en état de conduction du transistor Tl , le blocage du transistor T2, l'apparition de tension au point II et la recharge du condensateur Cp .
La pente du transistor T3 étant plus faible que celle du transistor T4, cette recharge se fera dans un temps plus long que t., ce qui permettra l'apparition d'une impulsion de la tension V6 à la sortie s (tension VIy sur le diagramme de la fig. 2).
Il résulte donc de ce qui précède que, à la sortie s du circuit, il apparaît une seule impulsion de tension V$ pour deux impulsions de tension Vo reçues de la source SI de sorte que la fréquence de cette source a donc été divisée par deux.
Le diagramme de la fig. 2 qui représente l'évolution dans le temps du potentiel aux points I, II, III et IV d'un circuit démultiplicateur tel celui formé par la partie supérieure du schéma de la fig. 1 lorsque ce circuit est alimenté en impulsions à fréquence moyenne, montre toute l'importance du rôle attribué au condensateur<B>CI,</B> constitué par la capacité d'entrée du transistor T4.
On voit bien que ce condensateur n'est pas seulement la source de tension de commande du transistor T4, mais qu'il forme de plus la mémoire du démultiplicateur autorisant le blocage du transistor T4, qui est détermi nant pour la production des impulsions de sortie VS , seulement une fois pour deux impulsions Va reçues. Cet étage démultiplicateur constitue donc un compteur binaire.
Comme décrit, le transistor T4 ne reste ouvert que si la tension de commande qui lui est fournie par le con densateur Cp est supérieure à sa tension de seuil. Or le condensateur Cp, comme tout autre, voit sa charge diminuer en fonction du temps à cause des courants de fuite et, en particulier, s'agissant en l'occurrence de la capacité d'entrée du transistor T4, qui fait partie d'un circuit intégré, à cause du courant inverse de la jonction.
Cette perte de charge électrique devient vraiment importante lorsque la fréquence du signal à démultiplier est relativement basse et la température ambiante élevée, le courant inverse d'une jonction augmentant exponen- tiellement avec la température absolue. Dans ce cas, en effet, le démultiplicateur constitué par la seule partie supérieure de l'ensemble de la fig. 1 ne fonctionne plus, comme décrit.
La fig. 3 montre comment varie l'état de charge de la capacité Cp en fonction du temps (diagramme VIII) lorsque l'étage démultiplicateur de la fig. 1, prévu à l'origine pour démultiplier un signal à fréquence moyenne est appelé à démultiplier un signal à fréquence relativement basse, de l'ordre de quelques Hz par exemple (diagramme Vo).
Dans ce cas, on voit que la charge de la capacité<B>CI,</B> est devenue nulle avant même que l'impulsion suivante de tension Vo n'arrive sur le démultiplicateur de sorte que le transistor T4 qui s'était ouvert momentanément est à nouveau bloqué lorsque cette impulsion survient il s'ensuit que l'étage démultiplicateur livre donc une impulsion pour chaque impulsion reçue et non toutes les deux.
Selon l'invention, il est donc prévu de compléter le démultiplicateur dont le fonctionnement vient d'être décrit par le dispositif dont le schéma est représenté à titre d'exemple sur la partie inférieure de la fig. 1 et qui est destiné à assurer une alimentation permanente en énergie du condensateur Cp pendant tout le temps où il doit rester chargé pour que le fonctionnement du démul tiplicateur puisse être assuré. Il est bien entendu que cette alimentation ne doit avoir lieu que tant que le niveau de charge du condensateur Cp est supérieur à une valeur déterminée.
Les deux amplificateurs à un transistor T5 et C5 et à deux transistors TG, CE et T7 sont précisément montés pour répondre à cette condition: c'est ainsi que l'ampli ficateur à un transistor T5, C5 est directement commandé par la tension sur le condensateur Cp auquel est reliée l'entrée du transistor T5 et que ce transistor n'est rendu conducteur que si la tension du condensateur Cp est supérieure à sa tension de seuil, alors qu'il reste bloqué dans le sens contraire.
Ainsi donc, lorsque le condensa teur Cp est suffisamment chargé, l'électrode de com mande du transistor Ts est mise à la masse, au travers du transistor T5 qui est conducteur, et ce transistor T,; reste bloqué. Alors que la tension demeure nulle au point V, il apparaît au point VI un signal de fréquence correspondant à celle du signal de la source S2. Le transistor T7 s'ouvrant à chaque impulsion reçue de S, il s'ensuit que, par le signal apparaissant au point Vl, le condensateur Cp est rechargé périodiquement à cha que impulsion de la source S2 .
En réalité, la partie supérieure des signaux représen tés sur le diagramme VIII de la fig. 3, reflétant l'état de charge de la capacité Cp, n'est évidemment pas plane mais finement dentelée, de façon correspondante à la fréquence de recharge.
Lorsque cette source S2 est constituée par la base de temps de la montre ou est dérivée de son système démul tiplicateur, les impulsions des deux sources Sl et S2 sont évidemment synchronisées.
Tel peut cependant n'être pas le cas si la source S., est absolument indépendante : dans une telle éventualité le fonctionnement du dispositif comportant la source S2 ainsi que les amplificateurs à un transistor<B>(T5, C.)</B> et<B>à</B> deux transistors (T5, C5 et T7) est assuré de façon par faite, à condition que les impulsions produites par la source S2 aient des temps de montée longs par rapport aux impulsions d'alimentation du circuit principal (source Sl).
Le dispositif de compensation représenté en fig. 1 n'est toutefois pas le seul qui puisse être envisagé.
La fig. 4 montre en effet une variante d'exécution de ce dispositif associée à un démultiplicateur identique à celui de la fig. 1.
Selon cette variante, l'énergie électrique destinée à la recharge périodique de la capacité d'entrée Cp du transistor T4 est livrée à partir d'une source continue de tension S3, au travers d'un transistor T$ toutes les fois que ce transistor est ouvert.
Ce transistor T8 est en effet commandé par un ampli ficateur élémentaire à un transistor TG, <B>C6,</B> dont l'entrée est branchée sur la sortie d'un autre amplificateur élé mentaire à un transistor T5, C5 relié par son entrée à l'électrode de commande du transistor T4, c'est-à-dire à la capacité d'entrée de ce transistor dont le dispositif doit assurer la charge.
Les deux amplificateurs élémen taires T5, C5 et T5 , C5 sont alimentés par une source de tension périodique<B>S.,</B> de fréquence supérieure à celle de la source Sl dont le signal doit être démultiplié.
Si la capacité Cp est totalement déchargée, c'est-à- dire s'il n'y a aucune tension sur l'électrode de com mande du transistor T4, le transistor T5 est bloqué de sorte que le transistor T5 est alors ouvert, ce qui se traduit par un état bloqué du transistor Ts : la source S3 est coupée de la capacité<B>CI,</B> et ne lui livre aucune charge.
Si, au contraire, la tension sur l'électrode de com mande du transistor T4 est supérieure à la tension de seuil du transistor T5, c'est-à-dire si la capacité Cp est chargée au moins en partie, ce transistor T5 ouvre de sorte que le transistor Ts est bloqué et l'électrode de commande du transistor T$ est alors soumise aux varia tions de la tension périodique de la source<B>S..</B>
Ce transistor ouvre et ferme alternativement avec une fréquence correspondant à celle de la source S2 de sorte que la source continue S3 débite son énergie élec- trique vers la capacité Cp avec une même fréquence, donc sous forme d'impulsions.
Electronic watch It has already been envisaged, in particular in Swiss patent No 456774, to use an elementary reduction circuit, originally designed to multiply medium frequency signals, also as a low frequency signal divider circuit, in it adding a compensation device intended to maintain the charge level of the memory capacity of such a circuit at a sufficient value to be able to perform its function and this despite the constant loss of energy of which the capacity is the object as a result of the leakage currents to which it gives rise.
In main patent No 497 735, an elementary circuit of this type constitutes one of the stages of a multiplier of an electronic timepiece and comprises an elementary voltage amplifier to a transistor, in which this transistor is of the field effect type, with an insulated control electrode, and is intended to allow the passage of pulses received from the previous gear stage to the next stage, when the transistor is blocked, or on the contrary to prevent this passage, when the transistor is open, the control voltage of this transistor being constituted by the voltage at the terminals of its input capacitor, which is alternately charged and discharged, at the frequency of the signal to be reduced,
so that the transistor of the amplifier is successively opened and blocked with an identical frequency, the input capacitance of the transistor constituting the memory of the reduction stage considered.
As indicated in this patent, when such a circuit is used to multiply signals at relatively low frequency, the input capacitance of the transistor is discharged as a result of the leakage currents to which it is subjected before the arrival of the. pulse of the signal to be demulti-fold which follows that which determined the charge of this capacitor, pulse which must in fact control the complete discharge of the capacitor and be removed at the output of the circuit.
In the above event, the memory capacity of the circuit being discharged during the arrival on this circuit of each pulse of the signal to be reduced, the transistor of the amplifier is always blocked at this moment, so that it allows the passage of all the pulses, the reduction stage therefore no longer fulfills its function and the time display of the watch is consequently far from being correct.
The present invention relates to an electronic watch, in particular a wristwatch, of the type defined in the claim of main patent No. 497 735 cited above, that is to say comprising a time base delivering high electrical signals. frequency, an electronic reducer of this frequency, a time indicating device controlled by the electrical signals at reduced frequency produced by the reducer, and a DC supply voltage source, in which this reducer comprises at least a voltage amplifier and is executed in the form of an integrated circuit, characterized in that this amplifier consists of a transistor and a capacitor intended to be connected, in series,
to a periodic supply voltage source, the output of this elementary amplifier corresponding to the connection point of the transistor and the capacitor. Its purpose is to allow the stages for the reduction of low frequency signals to be of similar structure to that of the stages for the reduction of medium frequency signals and to each of which is associated a device for compensating the load of their capacity. memory.
The invention consequently relates to an electronic watch, in particular a wristwatch, according to the claim of this main patent, in which the reduction gear includes various reduction stages arranged in series, including those intended to multiply the signals. at low frequency each comprise, on the one hand, an elementary voltage amplifier with a field effect transistor, with an insulated control electrode, intended to allow the passage of the signals received from the previous stage to the next stage, when the transistor is blocked, or, on the contrary, to prohibit it, when this transistor is open,
the control voltage of said transistor being formed by the voltage at the terminals of its input capacitor, and comprising, on the other hand, means for alternately controlling, at the frequency of the signals to be reduced by the stage considered, the charge of this capacitor, and its discharge, and a device intended to recharge said input capacitor of the transistor, partially and periodically, with a frequency greater than that of the signals to be reduced, so as to maintain the charge of this capacitor at a sufficient level to control the transistor of the amplifier of the stage despite the energy losses by leakage currents of which this capacitor is the object, between the moment of its charge and that planned for its discharge under the action of said means,
characterized in that said recharging device comprises a periodic voltage source delivering pulses with a frequency greater than that of the signals to be reduced, a second elementary amplifier with a field effect transistor, with isolated control electrode, supplied by said source and connected, by its input, to the control electrode of the transistor of said first elementary amplifier, a source of electrical energy and an electrical switching circuit for periodically connecting said source of electrical energy and the control electrode of the transistor of said first amplifier, this switching circuit being connected, by its input,
at the output of said second amplifier, the assembly being arranged so as to ensure the recharging of said input capacitor by said source of electrical energy as long as the voltage at the terminals of this capacitor remains greater than the threshold voltage of the transistor of said second amplifier and with a frequency corresponding to that of the pulses delivered by said source of periodic voltage.
The appended drawing represents, by way of example and very schematically in FIG. 1, a multiplier stage for periodic signals at medium frequency completed by its compensation device enabling it to also multiply low frequency signals; in fig. 2 and 3, explanatory diagrams; fig. 4 shows an alternative embodiment of the compensation device visible in FIG. 1.
The reduction stage illustrated in fig. 1 is intended for the division of low frequency signals and to form part as such of an electronic reduction gear belonging to a timepiece of the type described in the main patent No. 497735 cited above. It is formed exclusively by assembling voltage amplifiers with one transistor and two field effect transistors, with isolated control electrode, as recommended by this patent. The same is true of the compensation device associated with this stage and the exact function of which will be indicated below.
Single-transistor voltage amplifiers are those comprising transistor T1 and capacitor C1, transistor T4 and capacitor C4, transistor T5 and capacitor C5; the amplifiers with two tors transis comprise, one, a transistor T2, a capacitor C2 and a transistor T3, the other, a transistor TE, a capacitor Cs and a transistor T7.
The input and the output of the circuit T., C2, T3 are connected, respectively, to the output of the circuit Tl, Cl and to the input of the circuit T4, C4, the output of the latter being connected to the input of the circuit T1, <B> Ci. </B> These three circuits are supplied by a source <B> Si </B> delivering a periodic voltage V ,, in the form of trapezoidal pulses, this voltage simultaneously constituting the voltage input Ve whose frequency is to be reduced.
The reduction stage represented being intended to be coupled in cascade with other similar or even different stages, the source <B> Si </B> of each of them is constituted in practice by the reduction stage occupying the place previous in the waterfall.
The input of the circuit <B> T., </B> C5 is connected to the control electrode of the transistor T4 of the amplifier circuit T4, CI, and its output is connected to the input of the circuit Ts, C6, T7 . This last circuit is connected by its output to the input of transistor T4.
The two circuits T5, C5 and <B> T6, C6, </B> T7 are supplied by a source S2 delivering a periodic voltage Vp in the form of trapezoidal pulses at a frequency much higher than that of the pulses of the source SI, by example in the ratio l000 / 1.
This source S2 can be constituted by the time base of the watch, by a previous reduction stage, emitting a signal at a sufficiently high frequency, or by a source of any kind, completely independent of those indicated above.
The gearbox illustrated in fig. 1 is intended to be produced in the form of an integrated circuit, all the trans istors being of the field effect type, with an isolated control electrode.
Let us first of all recall how the part of the reduction gear supplied by the source S1, the alternating signal of which is to be multiplied, works when the frequency of this signal is an average frequency.
Let us suppose, for this purpose, that, at the instant t1 (fig. 2), the capacitor Cp, formed by the input capacitance of the transistor T4, is charged, so that the latter is in a state of being able to conduct a current, while the transistor Tl is blocked.
The first voltage pulse il Vo delivered by the source <B> Si </B>, after the instant t1 (fig. 2), will result in the conduction of transistor T2 and the discharge of the capacitor Cp by transistors T2 and T3 (see in fig. 2, the curve of potential VIII). As the slope of transistor T2 is chosen low compared to that of transistor T4,
the discharge of the capacitor <B> Cl </B> will take place in a time greater than that of the rise or fall, to, of the edges of the pulses Uo: it follows that no voltage will appear at point IV, therefore no voltage Go to output 1 of the multiplier, before the next pulse, i2, of voltage V. This will result in the conduction of transistor T1, the blocking of transistor T2, the appearance of voltage at the point II and recharging the capacitor Cp.
The slope of transistor T3 being lower than that of transistor T4, this recharging will take place in a longer time than t., Which will allow the appearance of a pulse of voltage V6 at the output s (voltage VIy on the diagram in fig. 2).
It therefore follows from the foregoing that, at the output s of the circuit, a single voltage pulse V $ appears for two voltage pulses Vo received from the source SI so that the frequency of this source has therefore been divided by two .
The diagram in fig. 2 which represents the evolution over time of the potential at points I, II, III and IV of a multiplier circuit such as that formed by the upper part of the diagram of FIG. 1 when this circuit is supplied with pulses at medium frequency, shows the importance of the role attributed to the capacitor <B> CI, </B> constituted by the input capacitance of the transistor T4.
It can be seen that this capacitor is not only the source of the control voltage for transistor T4, but that it also forms the memory of the gearbox allowing the blocking of transistor T4, which is decisive for the production of the output pulses. VS, only once for every two Va pulses received. This reduction stage therefore constitutes a binary counter.
As described, transistor T4 only remains open if the control voltage supplied to it by capacitor Cp is greater than its threshold voltage. However, the capacitor Cp, like any other, sees its charge decrease as a function of time because of the leakage currents and, in particular, in this case in the case of the input capacitance of the transistor T4, which is part of an integrated circuit, because of the reverse current of the junction.
This loss of electrical charge becomes really important when the frequency of the signal to be multiplied is relatively low and the ambient temperature high, the reverse current of a junction increasing exponentially with the absolute temperature. In this case, in fact, the reduction gear consisting of the upper part only of the assembly of FIG. 1 no longer works, as described.
Fig. 3 shows how the state of charge of the capacitor Cp varies as a function of time (diagram VIII) when the reduction stage of FIG. 1, originally intended to multiply a medium frequency signal is called upon to multiply a relatively low frequency signal, of the order of a few Hz for example (Vo diagram).
In this case, it can be seen that the charge of the capacitor <B> CI, </B> has become zero even before the next voltage pulse Vo reaches the gearbox so that the transistor T4 which was open momentarily is again blocked when this pulse occurs, it follows that the reduction stage therefore delivers a pulse for each pulse received and not both.
According to the invention, provision is therefore made to complete the reduction gear whose operation has just been described by the device whose diagram is shown by way of example in the lower part of FIG. 1 and which is intended to ensure a permanent power supply of the capacitor Cp throughout the time it must remain charged so that the operation of the multiplier can be ensured. It is understood that this supply should only take place as long as the charge level of the capacitor Cp is greater than a determined value.
The two amplifiers with one transistor T5 and C5 and with two transistors TG, CE and T7 are precisely mounted to meet this condition: this is how the amplifier with one transistor T5, C5 is directly controlled by the voltage on the capacitor Cp to which the input of transistor T5 is connected and that this transistor is only made conductive if the voltage of capacitor Cp is greater than its threshold voltage, while it remains blocked in the opposite direction.
Thus, when the capacitor Cp is sufficiently charged, the control electrode of the transistor Ts is grounded, through the transistor T5 which is conductive, and this transistor T i; remains blocked. While the voltage remains zero at point V, there appears at point VI a frequency signal corresponding to that of the signal from source S2. The transistor T7 opening with each pulse received from S, it follows that, by the signal appearing at the point Vl, the capacitor Cp is periodically recharged at each pulse from the source S2.
In fact, the upper part of the signals shown in diagram VIII of fig. 3, reflecting the state of charge of the capacitor Cp, is obviously not flat but finely serrated, corresponding to the recharging frequency.
When this source S2 is constituted by the time base of the watch or is derived from its multiplier system, the pulses of the two sources S1 and S2 are obviously synchronized.
However, this may not be the case if the source S. is absolutely independent: in such an eventuality the operation of the device comprising the source S2 as well as the amplifiers with a transistor <B> (T5, C.) </ B > and <B> to </B> two transistors (T5, C5 and T7) is ensured by default, provided that the pulses produced by the source S2 have long rise times compared to the supply pulses of the main circuit (source Sl).
The compensation device shown in FIG. 1 is not, however, the only one that can be considered.
Fig. 4 indeed shows an alternative embodiment of this device associated with a reduction gear identical to that of FIG. 1.
According to this variant, the electrical energy intended for the periodic recharging of the input capacitance Cp of transistor T4 is delivered from a DC voltage source S3, through a transistor T $ whenever this transistor is open.
This transistor T8 is in fact controlled by an elementary amplifier to a transistor TG, <B> C6, </B> whose input is connected to the output of another elementary amplifier to a transistor T5, C5 connected by its input to the control electrode of transistor T4, that is to say to the input capacitance of this transistor whose device must ensure the charge.
The two elementary amplifiers T5, C5 and T5, C5 are supplied by a periodic voltage source <B> S., </B> of higher frequency than that of the source S1, the signal of which must be multiplied.
If the capacitor Cp is totally discharged, that is to say if there is no voltage on the control electrode of the transistor T4, the transistor T5 is blocked so that the transistor T5 is then open, which results in a blocked state of the transistor Ts: the source S3 is cut off from the capacitor <B> CI, </B> and does not deliver any load to it.
If, on the contrary, the voltage on the control electrode of transistor T4 is greater than the threshold voltage of transistor T5, that is to say if the capacitor Cp is charged at least in part, this transistor T5 opens. so that the transistor Ts is blocked and the control electrode of the transistor T $ is then subjected to the variations of the periodic voltage of the source <B> S .. </B>
This transistor opens and closes alternately with a frequency corresponding to that of the source S2 so that the DC source S3 delivers its electrical energy to the capacitor Cp with the same frequency, therefore in the form of pulses.