<Desc/Clms Page number 1>
Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen oder Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze Die Erfindung beschäftigt sich mit einer Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen bzw. Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze. Eine solche Schaltungsanordnung löst bekanntlich die Aufgabe, zwei asynchrone Netze im Synchronpunkt zusammenzuschalten oder einen asynchron laufenden Generator im Synchronpunkt an ein Netz zu schalten.
Um zu erreichen, dass sich die Kontakte des von der Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen beeinflussten Kommandoschalters genau im Synchronpunkt berühren, muss das Zuschaltekommando um die Eigenzeit des Kommandoschalters vorher gegeben werden. Diese Vorgabezeit ist eine Konstante des jeweilig verwendeten Kommandoschalters, und es besteht daher die messtechnische Aufgabe, einen Messpunkt zu finden, der unabhängig vom Schlupf der zusammenzuschaltenden Netze bzw. des anzuschaltenden Generators eine konstante Vorgabezeit ergibt.
Zur Lösung dieser Aufgabe ist u. a. eine Parallel- schalteinrichtung bekannt, in der ein polarisiertes Relais verwendet wird, auf welches eine Spannung einwirkt, die gleich der Differenz aus einer gleichgerichteten Schwebungsspannung und dem Differentialquotienten dieser Schwebungsspannung ist. Dadurch erreicht man, dass stets bei einer konstanten Vorgabezeit der Kontakt eines Relais bzw. Kommandoschalters umgeschaltet wird, durch den das, Kommando zum Parallelschalten gegeben wird. Diese bekannte Parallelschalteinrichtung ist derart aufgebaut, dass sie unabhängig von der Grösse der Netzspannungen arbeitet, wenn sie dahingehend erweitert wird, dass die Differenz zweier Schwebungsspannungen mit dem Differentialquotienten einer Schwebungsspannung verglichen wird.
Bei einem weiteren bekannten Parallelschaltgerät ist die eingangs beschriebene messtechnische Aufgabe in der Weise gelöst worden, dass in nichtlinearen Vier- polen entsprechend den beiden zu synchronisierenden Spannungen verhältnismässig schmale Impulse gebildet werden, die über einen Koinzidenzdetektor und ein Speicherglied eine Schwellwertschaltung beeinflussen und dann eine Parallelschaltung herbeiführen, wenn aufeinanderfolgende, aus der ersten Spannung gewonnene Impulse wenigstens teilweise zeitlich mit entsprechenden aufeinanderfolgenden Impulsen zusammenfallen, die aus der zweiten Spannung gewonnen sind.
Dabei werden die erzeugten Impulse derart um einen der Frequenzdifferenz der zu synchronisierenden Spannungen proportionalen Phasenwinkel gegeneinander verschoben, dass gerade nach Ablauf der Eigenzeit des Kupplungsschalters das Paralle1Schalten erfolgt.
Es ist ferner eine Parallelschalteinrichtung bekannt, die im Rahmen einer Synchronisiereinrichtung zur automatischen Kupplung von Netzen verwendet wird. In der bekannten Parallelschalteinrichtung werden drei Schwebungsspannungen gebildet, von denen die eine die Differenzspannung einander entsprechender Phasenspannungen der beiden Netze darstellt, während die beiden anderen Schwebungsspannungen von einer Phasenspannung des einen Netzes und jeweils einer gegen- über :ihrer normalen Phasenlage verschobenen Spannung des anderen Netzes gebildet sind.
Von den in. Brückengleichrichtern gleichgerichteten Schwebungs- spannungen :arbeiten die beiden letztgenannten auf eine gemeinsame Last, an der demzufolge eine neue Spannung gebildet wird, die unabhängig davon, ob die Spannungen der parallel zu schaltenden Netze ungleich gross ,sind oder Oberwellen besitzen, itzen,
ein eindeutüg auy geprägtes Minimum bei Phasenübereinstimmung der beiden Netze aufweisen. Dieses Minimum wird un't!er gegebenenfalls erforderlicher Berücksichtigung der Eigenzeit des Kupplungsschalters als Kriterium für den P.arallelschaltbefehl verwendet. Nachteilig ist .diese P.ar- alleIschalteinrichtung insofern, als durch die Verwendung
<Desc/Clms Page number 2>
von sechs Wandlern ein verhältnismässig grosser Aufwand erforderlich ist.
In einer anderen Synchronisiereinrichtung zur automatischen Kupplung von Netzen wird eine Parallelschalteinrichtung verwendet, in der aus den einander entsprechenden Spannungen der beiden Netze zwei um 180 verschobene Schwebungsspannungen gebildet werden. Die beiden Schwebungsspannungen werden gleichgerichtet und je einem Impulserzeuger zugeführt, der bei jedem Amplitudenwert Null der gleichgerichteten Schwebungsspannungen einen Nadelimpuls erzeugt.
Die Nadelimpulse des einen Impulserzeugers werden dazu verwendet, um einen ersten Phasenkomparator in einem bestimmten Zeitabschnitt untersuchen zu lassen, ob die ihm zugeführten Spannungen der beiden Netze während dieses Zeitabschnitts die gleiche Phasenlage aufweisen. Ist dies der Fall, dann wird eine bistabile Kippstufe angereizt, die einen zweiten Phasenkompara- tor zur Messung des Phasenwinkels zwischen den Spannungen der beiden Netze veranlasst. Erreicht der Phasenwinkel einen Wert, der der Eigenzeit des Kupplungsschalters entspricht, dann liefert der zweite Komparator einen Impuls, der den Kupplungsschalter betätigt.
Die Erfindung geht einen anderen Weg, um eine Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen oder Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze zu erhalten, bei der die Amplituden- und Phasenmessung der Spannungen dar parallel zu schaltenden Netze unabhängig von möglichen, den Spannungen überlagerten Störgrössen nicht störend beeinflusst werden kann und ist dadurch gekennzeichnet,
dass die Spannungen der parallel zu schaltenden Wechselstromnetze oder aus diesen Spannungen abgeleitete Spannungen hinsichtlich ihrer Phasenlage in einer aus Triggern und einem mit diesen über ein Kopplungsglied in Reihe geschalteten Filter bestehenden Phasenvergleicheinrichtung und hinsichtlich ihrer Amplitude in einer aus Filtern und mit diesen in Reihe geschalteten Triggem aufgebauten Amplitudenvergleicheinrichtung verglichen werden, und dass eine an die Phasenvergleicheinrichtung angeschlossene Schal tungseinrichtung zusammen mit der Amplitudenvergleicheinrichtung eine Verriegelungseinrichtung zur Abgabe eines Parallelschaltkommandos veranlasst, wenn das Amplitudenverhältnis sowie die Phasen- und die Frequenzdifferenz der Spannungen vorgegebene Werte einhalten.
Die Phasenvergleicheinrichtung, die vorzugsweise entsprechend einem älteren Vorschlag aufgebaut ist, enthält zwei vorzugsweise symmetrische Trigger, die mit einem unsymmetrischen Filter in Reihe geschaltet sind. Die Phasenvergleicheinrichtung kann jedoch auch aus zwei unsymmetrischen Triggern und einem in Reihe geschalteten symmetrischen Filter oder aus symmetrischen Triggern und einem symmetrischen Filter bzw. unsymmetrischen Trigger und einem unsymmetrischen Filter bestehen.
Die Amplitudenvergleicheinrichtung ist vorteilhafterweise aus zwei symmetrischen Filtern aufgehaut, die mit zwei unsymmetrischen Triggern derart in Reihe geschaltet sind, dass jedes der beiden symmetrischen Filter mit jedem nachgeschalteten unsymmetrischen Trigger verbunden ist.
Um ein zulässiges Amplitudenverhältnis der Spannungen der beiden Netze festzulegen, ist z. B. der eine Ausgang eines jeden symmetrischen Filters der Ampli- tudenvergleicheinrichtung über einen festen Widerstand mit dem Eingang jeweils des einen unsymmetrischen Triggers und der andere Ausgang eines jeden symmetrischen Filters über umschaltbare Widerstände mit dem Eingang jeweils des anderen unsymmetrischen Triggers verbunden.
Es ist zweckmässig, der Amplitudenvergleicheinrichtung eine Prüfschaltung zuzuordnen, die über felge Widerstände vorteilhafterweise mit den Ausgangsspannungen der symmetrischen Filter der Amplitudenvergleicheinrichtung gespeist wird. Die Prüfschaltung enthält z. B. einen in seinem Aufbau mit den in der Amplitudenvergleicheinrichtung verwendeten Triggern übereinstimmenden, unsymmetrischen Trigger, dessen Ausgangsspannung als eines der Freigabesignale auf die Verriegelungseinrichtung wirkt, wenn die Amplitude der Spannung des Netzes eine vorgegebene, minimale Amplitude überschreitet. Damit ist sichergestellt, dass bei Spannungsamplituden, die kein einwandfreies Ar- b2iten des Parallelschaltgerätes gestatten, die Ausgabe eines Parallelschaltkommandos blockiert ist.
In der Phasenvergleicheinrichtung sind gemäss einem älteren Vorschlag zweckmässig symmetrische Trigger über ein als Logikschaltung ausgebildetes Kopplungsglied mit einem unsymmetrischen Filter verbunden, das eine dem Phasenwinkel zwischen den beiden Spannungen der parallel zu schaltenden Wechselstromnetze proportionale Ausgangsgrösse liefert; die Ausgangsgrösse wird einer an die Phasenvergleicheinrichtung angeschlossenen Schaltungseinrichtung zugeführt.
Die Schaltungseinrichtung, die vorzugsweise über einen Impedanzwandler an die Phasenvergleicheinrichtung angeschlossen ist, enthält z. B. eine Schlupfbegrenzungsschaltung und eine Zeitvorgabeeinrichtung. Die Zeitvorgabeeinrichtung soll ein um die Eigenzeit des verwendeten Kommandoschalters vor denn Zeitpunkt des periodisch wiederkehrenden Phasenwinkels Null einsetzendes Freigabesignal an die Verriegelungseinrichtung liefern und enthält beispielsweise zu diesem Zwecke u. a. ein von einer Ausgangsgrösse des Impe- danzwandlers gesteuertes Differenzierglied und eine von einer weiteren Ausgangsgrösse beeinflusstes Proportionalglied; die Ströme durch das Differenzierglied und das Proportionalglied werden einem gemeinsamen Schaltungspunkt .zugeführt.
Mit :dem gemeinsamen Schaltungspunkt sind z. B. die, weiteren ,Bausteine der Zeitvorgabeeinrichtung, be- stehend: aus einem Versitiärker und einem nachgeschalteten Trigger, verbunden, :der :dem jeweiligen Vorzeichen :der Stromsumme im gemeinsamen Schaltungspunkt ein bastimmtes Ausgangspotential zuordnet, das :
der Ver- rie-elungseinrichtung zugeführt wird. Zweckmässiger- weise ist die Zeitvorgabeeinrichtung derart diemensio- niert, dass der in .ihr angeordnete Trigger ein als Freigabesignal wirkendes Ausgangspotential an die Verrie- gelungseinrichtung liefert, sobald ein Vorzeichenwechsel ,der Stromsumme am gemeinsamen Schaltungspunkt eintritt.
Die Schlupfb.egrenzungsschaltung soll ein Kommandosignal an die Verriegelungseinrichtung abgeben, wenn die Frequenzen der miteinander verglichenen Spannungen :eine vorgegebene Differenz nicht überschreiten. Diese Aufgabe wird vorzugsweise in der Weise gelöst, dass die weiter-, Ausgangsgrösse das Impe- danzwandlers hinsichtlich ihrer Amplitude beobachtet wird; hält die Amplitude der waiteren Ausgangsgrösse einen vorgegebenen Wert ein, dann ist dies ein Zeichen,
<Desc/Clms Page number 3>
dass die zulässige Frequenzdifferenz nicht überschritten isst, und es erfolgt die Abgabe eines Kommandosignals an die Verriegelungseinrichtung.
Schaltungstechnisch lässt sich dies beispielsweise durch einen Trigger erreichen, der unter Vorschaltung einer Verstärkerschaltung an den Impedanzwandler angeschlossen ist.
Sollen synchrone Netze parallel geschaltet werden, dann ist ausser der Schlupfbegrenzungsschaltung eine an sich bekannte Winkel-Zeit-Kontrolle vorzunehmen. Diese Winkel-Zeit-Kontrolle, die beispielsweise ebenfalls an den Ausgang des Impedanzwandlers angeschlossen sein kann, gestattet die Ermittlung eines sehr kleinen Schlupfes. Zu diesem Zwecke enthält die Win- kel-Zeit-Kontrolle ein Zeitwerk, das beim Unterschreiten einer vorgegebenen Amplitude der Ausgangsgrösste des Impedanzwandlers angelassen wird.
Ist die Amplitude der Ausgangsgrösse nach einer durch den Ablauf des Zeitwerkes vorgegebenen Zeitdauer nicht über eine vorbestimmte Amplitude angestiegen, dann bedeutet dies, dass sich der Schlupf unterhalb eines vorgegebenen Wertes hält; die Winkel-Zeit-Kontrolle liefert dann ein weiteres Kommandosignal an die Verriegelungseinrichtung.
Sowohl die Amplitudenvergleicheinrichtung mit der Prüfschaltung als auch die aus der Zeitvorgabeeinrichtung und der Schlupfbegrenzungsschaltung bestehende Schaltungseinrichtung und die Winkel-Zeit-Kontrolle sind dabei zweckmässig an die Verriegelungseinrichtung angeschlossen, die nur dann den Kommandoschalter zum Parallelschelten der Netze durch eines der Kommandosignale veranlassen soll, wenn alle Freigabesignale vorliegen. Dies lässt sich z. B. mit einer Verriegelungseinrichtung erreichen, die eine Gleichrichterschaltung und einen mit der Gleichrichterschaltung verbundenen Trigger enthält, der mit einem den Kommandoschalter betätigenden Relais ausgerüstet ist.
Die Gleichrichterschaltung ist zweckmässigerweise aus mehreren mit den positiv leitenden Anschlüssen (p-Anschlüsse) an getrennte Eingänge der Verriegelungseinrichtung angeschlossenen und mit ihren negativ leitenden Anschlüssen (n Anschlüsse) untereinander verbundenen Gleichrichterelementen und einem Brückengleichrichter aufgebaut, dessen eines Paar von Diagonalpunkten einerseits mit den n-Anschlüssen der Gleichrichterelemente und anderseits über einen Widerstand mit Masse verbunden ist und dessen anderes Paar von Diagonalpunkten an weitere Eingänge der Verriegelungseinrichtung angeschlossen ist.
Die Gleichrichter- schaltung ist vorzugsweise über in Reihe liegende, entgegengesetzt gepolte Gleichrichterelemente mit der Basis eines Transistors des Triggers verbunden, wobei ein zwischen den entgegengesetzt gepolten Gleichrichterelementen liegender Schaltungspunkt über einen zur Einstellung der Vorspannung für diesen Transistor dienenden, einstellbaren Widerstand mit der Betriebsspannungsquelle verbunden ist.
Fliesst z. B. infolge entsprechender Spannungsverhältnisse an den Eingängen der Gleichrichterschaltung bzw. der Verriegelungseinrichtung ein Strom über den einstellbaren Widerstand, dann wird das von dem Trig- ger der Verriegelungseinrichtung gesteuerte Relaisbetätigt. Dieser Fall tritt dann ein, wenn zum Zeitpunkt eines Kommandosignals alle Freigabesignale vorhanden sind.
Als Betriebsspannungen für die einzelnen Schaltungsteile der erfindungsgemässen Schaltungsanordnung werden vorzugsweise Spannungen verwendet, die über Gleichrichter aus einer der Spannungen der Wechselstromnetze gewonnen sind.
Die erfindungsgemässe Schaltungsanordnung zum Parallelschelten von Wechselstromnetzen bzw. Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze wird an Hand der folgenden Figuren an Ausführungsbeispielen näher erläutert.
In der Fig. 1 ist ein Blockschaltbild der erfindungsgemässen Schaltungsanordnung dargestellt. Die Schaltungsanordnung ist über einen Wandler W1 an die Spannung U1 des in Betrieb befindlichen Wechselstromnetzes und unter Verwendung des Wandlers W2 an die Spannung U2 beispielsweise eines dem Wechselstromnetz parallel zu schaltenden Generators angeschlossen. Jeder der beiden Wandler W1 und W2 besitzt ausser der Primärwicklung w1 bzw. w2 zwei Sekundärwicklungen w1' und w1" bzw. w2' und w2", von denen die Sekundärwicklungen w1' und w2' mit den Eingangsklemmen 1-2 und 3-4 der Phasenvergleicheinrichtung P und die Sekundärwicklungen w1" und w2" mit den Eingangsklemmen 5-6 und 7-8 der Amplitudenvergleicheinrichtung A verbunden sind.
Die Ausgangsklemmen 9-10 der Phasenvergleicheinrichtung P sind direkt an die Eingangsklemmen 9'-10' der Schaltungseinrichtung S angeschlossen, die eine Schlupfbegrenzungsschaltung und eine Zeitvorgabe- einrichtungenthält. Die mit der Zeitvorgabeeinrichtung verbundenen Ausgangsklemmen l1-12 der Schaltungseinrichtung S stehen mit den Eingangsklemmen 11'-12' der Verriegelungseinrichtung V in Verbindung und die mit der Schlupfbegrenzungsschaltung verbundenen Ausgangsklemmen 13-14 der Schaltungseinrichtung S sind an die Eingangsklemmen 13'-14' der Verriegelungseinrichtung V angeschlossen.
Die Amplitudenvergleicheinrichtung A ist über ihre Ausgangsklemmen 15-16 und 17-18 mit den Eingangsklemmen 15'-16' und 17'-18' der Verriegelungseinrichtung V verbunden, un deren Ausgangsklemmen ein das Parallelschaltkommando auslösendes Relais R angeschlossen ist.
Die Wirkungsweise der Schaltungsanordnung ist folgende: In der Phasenvergleicheinrichtung P, die über den Wandler W1 an eine der Spannung U1 im Wechselstromnetz proportionale Spannung U1p und über den Wandler W2 an eine der Spannung U2 des parallel zu schaltenden Generators! proportionale Spannung U2p angeschlossen ist, wird eine dem jeweils vorhandenen Phasenwinkel zwischen den Spannungen U1 und U2 proportionale Spannung Up erzeugt;
.diese Spannung wird der Schaltungseinrichtung S über die Klemmen 9'-10' zugeführt.
Die Spannung Up beeinflusst sowohl die in der Schaltungseinrichtung S vorhandene Zeitvorgabeeinrich- tung als .auch ,die Schlupfbegrenzungs:schaltung und lässt dann eine ein Kommandosignal darstellende Spannung Usz an den mit der Zeitvorgabeeinrichtung verbundenen Ausgangsklemmen 11-12 der .Schaltungseinrichtung S entstehen, wenn bis zum Zeitpunkt des Phasenwinkels Null, d. h. der Spannung Up gleich Null, eine der Eigenzeit des verwendeten Kommandoschalters entsprechende Zeitdauer vorhanden ist.
Ebenfalls durch die Spannung Up wird die @in der Schaltungseinrichtung S enthaltene Schlupfbegrenzungsschaltung angereizt, die an, den Ausgangsklemmen 13,14 der Schaltungseinrichtung S eine ein Freigabesignal für die Verriegelungsein- richtung V darstellende Spannung Uss erzeugt, wenn
<Desc/Clms Page number 4>
die Frequenzen der Spannungen U1 und U2 eine vorgegebene Differenz nicht überschreiten, d. h. wenn der Schlupf zwischen dem Wechselstromnetz und dem par- allei zu schaltenden Generator einen vorgegebenen Wert einhält.
Hinsichtlich ihrer Amplitude werden die Spannungen U1 und U2 in der Amplitudenvergleicheinrichtung A verglichen, an deren Eingangsklemmen 5-6 eine über den Wandler W1 aus der Spannung U1 des Wechselstromnetzes abgeleitete Spannung Ula und an deren Eingangsklemmen 7-8 eine über den Wandler W2 aus der Spannung U2 des parallel zu schaltenden Generators abgeleitete Spannung Uta liegt. Hält das Amplitudenverhältnis der Spannungen U1 und U2 einen vorgegebenen Wert ein, dann werden von der Amplitu- denvergeicheinricbtung über ihre Ausgangsklemmen 15-16 und 17-18 weitere Freigabesignale Us1 und Us2 an die Verriegelungseinrichtung T geliefert.
Werden der Verriegelungseinrichtung V von der Schaltungseinrichtung S dass Kommandosignal Usz und das Freigabesignal Uss und von der Amplitudenvergleicheinrichtung A die Freigabesignale Usl und Us2 zugeführt, dann ist dies ein Zeichen dafür, dass das Amplitudenverhältnis sowie die Phasen- und Frequenzdifferenz der Spannungen U1 und U2 vorgegebene Werte einhalten; die Verriegelungseinrichtung V bringt dann das Relais R zum Ansprechen, das den Kommandoschalter betätigt, wodurch der Generator dem Wechselstromnetz parallel geschaltet wird.
Zur näheren Erläuterung des Aufbaues und der Funktionsweise der erfindungsgemässen Schaltungsanordnung zum Parallelschalten zweier Wechselstromnetze bzw. zum Zuschalten eines Generators an ein im Betrieb befindliches Wechselstromnetz sollen im folgenden die einzelnen Schaltungsteile nacheinander für sich behandelt werden.
In der Fig. 2 ist zunächst ein Ausführungsbeispiel der Phasenvergleicheinrichtung P in Form eines Blockschaltbildes dargestellt. Die beiden miteinander hinsichtlich ihrer Phase zu vergleichenden, aus den Span- nunglen U1 und U2 abgeleiteten Spannungen Ulp und U2p liegen an den Eingangsklemmen 1 und 2 bzw. 3 und 4 der Phasenvergleicheinrichtung P, die zwei Trigger Tpl und Tp2 enthält. Die beiden Trigger Tpl und Tp2 sind mit einem gemeinsamen Kopplungsglied K verbunden, das vorzugsweise über ein Anpassungsglied Ag an das Filter Fp angeschlossen ist.
Ein bevorzugtes Ausführungsbeispiel der Phasenvergleicheinrichtung P, bei der die Trigger symmetrisch und das Filter unsymmetrisch ausgeführt sind, ist als Blockschaltbild in der Fig. 3 gezeigt. Zur Symmetrierung der symmetrischen Trigger Tpsl und Tps2 besitzen die Sekundärwicklungen w1' und w2' der Wandler Mittenanzapfungen 19 und 20, die miteinander verbunden und sowohl an Masse M als auch an die Eingangsklemmen 21 und 22 der Trigger Tpsl und Tsp2 angeschlossen sind. Die Endender Sekundärwicklungen w1' und w2' der Wandler sind über einstellbare Widerstände R1 und R2 bzw. R3 und R4, die zur genauen Symmetriedung dienen, mit den Eingangsklemmen 23 und 24 des Triggers Tpsl bzw. mit den Eingangsklemmen 25 und 26 des Triggers Tps2 verbunden.
Der symmetrische Trigger Tpsl besitzt die Ausgangsklemmen 27, 28 und 29 und der symmetrische Trigger Tps2 die Ausgangsklemmen 30, 31 und 32; von diesen Ausgangsklemmen der beiden Trigger Tpsl und Tps2 sind die Ausgangsklemmen 29 und 32 gemeinsam an die Eingangsklemme 33 des vorzugsweise als Logikschaltung ausgeführten Kopplungsgliedes K geführt. Die anderen Ausgangsklemmen der symmetrischen Trigger Tps1 und Tps2, das sind die Ausgangsklemmen 27 und 28 sowie 30 und 31, sind an getrennte Eingangsklemmen 27' und 28' sowie 30' und 31' das Kopplungsgliedes K herangeführt.
Das Kopplungsglied K besitzt die beiden Ausgangsklemmen 34 und 35, von denen die Ausgangsklemme 34 über ein Anpassungsglied Ag an die Eingangsklemme 34' des unsymmetrischen Filters Fp und die Ausgangsklemme 35 an Masse M angeschlossen sind. Ebenfalls mit Masse M verbunden ist die Eingangsklemme 35' des unsymmetrischen Filters Fp. An den Ausgangsklemmen 9 und 10 des unsymmetrischen Filters Fp, die mit den Ausgangsklemmen der Phasenvergleicheinrichtung identisch sind, kann die dem Phasenwinkel zwischen den beiden Spannungen U1 und U2 bzw. Ulp und U2p proportionale Ausgangsgrösse abgenommen und der Schaltungseinrichtung S zugeführt werden.
Zur Gleichspannungsv ersorgung der Phasenvergleicheinrichtung P dient eine Gleichspannungsquelle, deren positive Klemme +U direkt an die Speiseklemme 36 des Kopplungsgliedes K und über einen Widerstand R5 sowohl mit den Ausgangsklemmen 29 und 32 der beiden symmetrischen Trigger Tpsl und Tps2 als auch mit der Eingangsklemme 33 des Kopplungsgliedes K verbunden ist.
Werden der Phasenvergleicheinrichtung P über die Sekundärwicklungen w1' und w2' der Wandler die beiden hinsichtlich ihrer Phasenlage miteinander zu vergleichenden Spannungen U1 und U2 bzw. Ulp und U2p zugeführt, dann erzeugen die symmetrischen Trigger Tpsl und Tps2 an ihren Ausgangsklemmen 27 und 28 bzw. 30 und 31 Rechteckspannungen Url und Ur2 bzw. Uri und Ur4, die jeweils gegeneinander um 180 in der Phase verschoben sind.
Diese Rechteckspannun- gen, deren bezogene Amplituden die Werte 0 oder l aufweisen, werden dem Kopplungsglied K zugeführt und rufen dann eine Rechteckspannung Urs an den Ausgangsklemmen 34 .und 35 des Kopplungsgliedes K hervor, wenn zur gleichen Zeit einander entsprechende Ausgangsklemmen 27 und 30 bzw. 28 und 31 der beiden symmetrischen Trigger Tpsl und Tps2 unterschiedliche Potentiale ( 0 und 1 ) aufweisen.
Aus dieser am Ausgang des Kopplungsgliedes K auftretenden Rechteckspannung Urs werden in dem unsymmetrischen Filter Fp die Wechselanteile ausgesiebt, so dass an den Ausgangsklemmen 9 und 10 des ,unsymme- trischen Filters Fp eine Gleichgrösse auftritt, deren Amplitude :dem Phasenwinkel zwischen den beiden Wechselgrössen proportional ist.
Zur Erläuterung der funktionellen Wirkungsweise der Phasenvergl.eicheinrichtung P soll im folgenden ausführlich auf ihre einzelnen Schaltungsteile eingegangen werden.
Inder Fig. 4 ist ein Ausführungsbeispiel eines sym- metrischen Triggers dargestellt, wie er beispielsweise als ,symmetrischer Trigger Tpsl bzw. Tps2 in der Pha- senvergleicheinrichtung P nach Fig. 3 Verwendung finden kann. Dieser symmetrische Trigger, der zur genauen Erfassung des Nulldurchganges der Spannungen Ulp bzw. U2p eine möglichst kleine Steuerbreite besitzen soll, ist aus den beiden Transistoren T1 und T2 aufgebaut.
Die Emitter der beiden, vorzugsweise als NPN- Si-Transistoren ausgeführten Transistoren sind mitein-
<Desc/Clms Page number 5>
arider verbunden und direkt an Masse M angeschlossen. Zwischen dem Verbindungspunkt der Emitter der beiden Transistoren T1 und T2 und jeweils einer Basis der beiden Transistoren sind Gleichrichterelemente D1 und D2 angeschlossen und derart gepolt, dass bei jeder Halbwelle der dem symmetrischen Trigger an seinen Eingangsklemmen 23 und 24 bzw. 25 und 26 zugeführten Spannung nur jeweils ein Transistor leitend ist. Im übrigen ist der symmetrische Trigger in allgemein bekannter Weise aufgebaut, so dass auf eine weitere Ausführung bezüglich der Funktion seiner übrigen Schaltungselemente verzichtet werden kann.
Die Ausgangsklemmen 27, 28 und 29 bzw. 30, 31 und 32 der symmetrischen Trigger Tpsl und Tps2 sind, wie oben bereits erwähnt, mit den Eingangsklemmen 27, 28', 30', 31' und 33 des Kopplungsgliedes K verbunden, das vorzugsweise als Logikschaltung ausgeführt ist. Wie dem in der Fig. 5 dargestellten Schaltbild der Logikschaltung zu entnehmen ist, enthält diese eine Gleichrichtersteueranordnung G und einen Transistor T3. Die Basis B dieses Transistors ist über Gleichrichterelemente D3 und D4 der Gleichrichtersteueranordnung G mit jeweils einem Schaltungspunkt P1 und P2 verbunden. Der Schaltungspunkt P1 steht über die Gleichrichterelemente D5 und D6 der Gleichrichtersteueranordnung G mit den Eingängen 28' und 31' des Kopplungsgliedes K bzw. mit den Ausgängen 28 und 31 der symmetrischen Trigger Tpsl und Tps2 in Verbindung.
Ausserdem ist der Schaltungspunkt P1 über einen Widerstand R6 mit der Eingangsklemme 33 des Kopplungsgliedes K und damit auch mit den Ausgangsklemmen 29 und 32 der symmetrischen Trigger verbunden. Der Schaltungspunkt P2 steht über die Gleichrichterelemente D7 und D8 der Gleichrichtersteueranordnung G mit dem Eingängen 27' und 30' des Kopplungsgliedes K und damit mit den Ausgängen 27 und 30 der symmetrischen Trigger in Verbindung. Ferner ist der Schaltungspunkt P2 über einen Widerstand R7 an die Eingangsklemme 33 des Kopplungsgliedes K angeschlossen. Zwischen Basis B und Emitter E des Transistors T3 liegt der Widerstand R8. Der Kollektor C des Transistors T3 äst über einen Widerstand R9 mit der Klemme +U der Gleichspannungsquelle verbunden.
Die Ausgangsklemmen 34 und 35 sind einmal vom Kollektor C des Transistors T3 und zum anderen vom Emitter des Transistors T3 herausgeführt. Die Ausgangsklemme 35 ist direkt mit Masse M verbunden.
Wie aus den in den symmetrischen Triggern Tpsl und Tps2 erzeugten Rechteckspannungen Url bis Ur4 mittels des Kopplungsgliedes K eine Rechteckspannung Ur5 gewonnen wird, deren Gleichgrösse dem Phasenwinkel zwischen den beiden Spannungen Ulp und U2p proportional ist, soll an Hand der in der Fig. 6 dargestellten Diagramme erläutert werden.
Wird der Phasenvergleicheinrichtung P über die Sekundärwicklung w1' beispielsweise die aus der Spannung U1 des Wechselstromnetzes abgeleitete Spannung Ulp mit dem im oberen Diagramm der Fig. 6 dargestellten Zeitverlauf zugeführt, dann entstehen an den Ausgangsklemmen 27 und 28 des symmetrischen Trig- gers Tpsl Rechteckspannungen Url und Ur2, die um 180 phasenverschoben sind und deren bezogene Amplituden entweder die Werte 1 oder 0 besitzen. Ist die Spannung Ulp während der ersten Halbwelle positiv, dann besitzt die Rechteckspannung Url an der Ausgangsklemme 27 das Potential l und die Recht- eckspannung Ur2 an der Ausgangsklemme 28 das Potential 0 .
Während der folgenden negativen Halbwelle der Spannung Ulp nimmt die Rechteckspannung Url das Potential 0 und die Rechteckspannung Ur2 das Potential 1 an.
Wird gleichzeitig dem symmetrischen Trigger Tps2 über die Sekundärwicklung w2' beispielsweise die in der Phase bezüglich der Spannung Ulp um den Winkel α verschobene Spannung U2p mit dem im mittleren Diagramm der Fig. 6 dargestellten Zeitverlauf zugeführt, dann nimmt die an der Ausgangsklemme 30 des symmetrischen Triggers Tps2 stehende Rechteckspannung Uri während der positiven Halbwelle der Spannung U2p den Wert l und während der negativen Halbwelle der Spannung U2p den Wert 0 an. Umgekehrt dazu ist das Potential an der Ausgangsklemme 31 während der positiven Halbwelle der Spannung U2p 0 und während der negativen Halbwelle 1 .
Das jeweils bei einer bestimmten Polarität der beiden Spannungen Ulp und U2p an den Ausgangsklemmen der beiden symmetrischen Trigger Tpsl und Tps2 bzw. das an den Eingangsklemmen 27, 28', 30' und 31' des Kopplungsgliedes K vorhandene Potential ist in der Fig. 5 durch die Ziffern l und 0 an den entsprechenden Eingängen gekennzeichnet.
Wie bereits oben kurz ausgeführt wurde, soll an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K nur dann eine Ausgangsspannung auftreten, wenn die an den jeweils einander entsprechenden Ausgängen 27 und 30 bzw. 28 und 31 der beiden symmetrischen Trigger Tps1 und Tps2 auftretenden Rechteckspannungen Url und Uri bzw. Ur2 und Ur4 unterschiedliche Potentiale aufweisen. Das bedeutet für die Schaltung, dass in diesem Augenblick der Basistrom il des Transistors T3 des Kopplungsgliedes K Null sein muss. Dies ist dann und nur dann der Fall, wenn sowohl der über das Gleichrichterelement D3 der Gleichrichtersteueranordnung G fliessende Strom i2 als auch der über das Gleichrichterelement D4 fliessende Strom i3 Null ist.
Diese Ströme - i2 und i3 - sind .aber nur dann Null, wenn sowohl über das Gleichrichterelement D5 oder D6 als :auch über das Gleichrichterelement D7 oder D8 :der Gleichrichtezsteueranordnung G ein Strom fliesst. Voraussetzung dafür ist, dass an den Eingangsklemmen 27 oder 30' und an den Eingangsklemmen 28' oder 31' des Kopplungsgliedes K das Potential 0 vorhanden ist.
Nur dann nämlich fliesst von der mit der Klemme +U der Gleichspannungsquelle verbundenen Eingangsklemme 33 des Kopplungsgliedes K über den Widerstand R6 und das Gleichrichterelement D5 oder D6 und über den Widerstand R7 und das Gleichsichterelement D7 oder D8 ein Strom.
An den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K entsteht also nur dann eine Ausgangsspannung, wenn an einer der Einangsklemmen 27' oder 30' und einer der Eingangsklemmen 28' oder 31' des .Kopplungs.gliedes K die Spannung den Wert 0 besitzt. Betrachtet man unter diesem. Gesichtspunkt die in Fig. 5 an den Eingangsklemmen des :Kopplun;
gs- gliedes K sowie die in den beiden oberen Diagrammen der Fig.6 tabellarisch zusammengestellten Potential- zuständ. der Spannungen Url bis Ur4, dann erkennt man, .dass :die gestellte Bedingung nur dann erfüllt ist, wenn an der Eingangsklemme 27' ein 0 -Potential, an der Eingangsklemme 3 0' ,ein 1 -Potential,
<Desc/Clms Page number 6>
an der Eingangsklemme 28' ein 1 -Potenial und an der Eingangsklemme 31' ein 0 -Potential herrscht.
Ausserdem tritt an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K auch eins Spannung auf, wenn an der Eingangsklemme 27' ein 1 -Potential, an der Eingangsklemme 30' ein 0 -Potential, an der Eingangsklemme 28' ein 0 -Potential und an der Eingangsklmeme 31' ein 1 -Potential vorhanden ist. Der Verlauf der an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K liegenden Spannung Urs in Abhängigkeit von der Zeit t ist im unteren Diagramm der Fig. 6 dargestellt.
Ändert sich der zwischen den beiden Spannungen Ulp und U2p vorhandene Phasenwinkel, wird er beispielsweise kleiner als der in der Fig. 6 eingezeichnete Phasenwinkel, dann werden die die Rechteckspannung Urs bildenden Rechteckimpulse schmaler; steigt der Phasenwinkel dagegen an, dann nehmen die Rechteckimpulse an Breite zu und erreichen bei einem Phasenwinkel von 180 ihre maximale Breite.
Die Amplitude der Rechteckspannung Urs ist, wenn die Gleichspannungsquelle eine konstante Gleichspannung liefert, ebenfalls konstant und ist von gegebenenfalls den Spannungen Ulp und U2p überlagerten Störungen nicht beeinflusst. Die Rechteckspannung Urs ist daher dem Phasenwinkel exakt proportional.
Die Rechteckspannung Urs wird dem unsymmetrischen Filter Fp zugeführt, das die Wechselstromanteile aus dieser Spannung aussiebt. Es tritt dann an den Ausgangsklemmen 9 und 10 des unsymmetrischen Filters Fp, das beispielsweise den in der Fig. 7 diargestell- ten Schaltungsaufbau als Reaktanzfilter besitzen kann, eine Gleichgrösse auf, deren Amplitude dem Phasenwinkel zwischen den beiden Spannungen U1p und U2p proportional ist.
Wird der Phasenwinkel zwischen zwei Spannungen unterschiedlicher Frequenzen gemessen, wie es bei einer Schaltungsanordnung zum Parallelschelten von Wechselstromnetzen der Fall ist, dann entsteht anstelle der Gleichgrösse eine sich entsprechend der Periode des Schlupfes ändernde Dreckspannung Up, die jeweils nach einer Schlupfperiode im Synchronpunkt, d. h. bei Übereinstimmung der Phasenlage der beiden Spannungen, die Amplitude Null hat und jeweils eine halbe Schlupfperiode danach - bei Gegenphasigkeit der beiden Spannungen - ihre grösste Amplitude aufweist. Je grösser die Frequenzdifferenz der beiden Spannungen ist ,um so grösser ist auch die Schlupffrequenz und um so kürzer ist die Schlupfperiode.
Infolgedessen zeigt die in der Fig. 8 ausgezogene Kurve K1 mit dem steilsten Anstieg eine relativ hohe Frequenzdifferenz an, während die beiden anderen strichliert bzw. strichpunktiert gezeichneten, flacher ansteigenden Kurven K2 und K3 auf eine relativ kleine Frequenzdifferenz hindeuten.
Es ist bekannt, dass Reaktanzfilter nur dann einwandfrei arbeiten, wenn an ihren Eingängen etwa der der Berechnung zugrunde gelegte Eingangswiderstand konstant vorhanden ist. Um diese Bedingung einzuhalten, ist zwischen dem Kopplungsglied K und dem unsymmetrischen Filter Fp das Anpassungsglied Ag vorgesehen. Dieses Anpassungsglied Ag muss derart dimensioniert sein, dass es den relativ hohen Ausgangswiderstand des Kopplungsgliedes, wie er sich bei gesperrtem Transistor T3 ergibt, auf den der Berechnung zugrunde gelegten Eingangswiderstand des Filters Fp herabmin- dert und bei leitendem Zustand des Transistors T3, d. h. niederohmigem Ausgangswiderstand des Kopplungsgliedes K, auf den gewünschten Wert des Eingangswiderstandes des Filters Fp anhebt.
Dies lässt sich beispielsweise dadurch erreichen, dass das Anpassungsglied Ag aus einer Parallelschaltung eines Widerstandes und eines Gleichrichterelementes besteht.
Ein Ausschnitt aus der Phasenvergleicheinrichtung P mit dem Anpassungsglied Ag zeigt die Fig. 9. Ist der Transistor T3 des Kopplungsgliedes K gesperrt, dann liegt an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K eine relativ hohe Spannung, so dass der von der Klemme +U der Gleichspannungsquelle üer den Widerstand R9 und über die Eingangsklemmen 34' und 35' des unsymmetrischen Filters Fp fliessende Strom vorwiegend den niederohmigen Weg über das Gleichrichterelement D9 des Anpassungsgliedes Ag wählt. Geht der Transistor T3 des Kopplungsgliedes K bei entsprechender Ansteuerung der Eingangsklemmen des Kopplungsgliedes K in den leitenden Zustand über, dann sinkt die Spannung an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K erheblich ab.
Das Gleichrichterelement D9 des Anpassungsgliedes Ag stellt bei dieser Spannung einen relativ hochohmigen Widerstand dar, so dass nunmehr der Widerstand R10 des Anpassungsgliedes Ag wirksam wird, wodurch eine Erhöhung des in diesem Falle sonst sehr niedrigen Ausgangswiderstandes des Kopplungsgliedes K erzielt wird.
Die sich mit der Schlupffrequenz ändernde, an den Ausgangsklemmen 9-10 der Phasenvergleicheinrichtung P auftretende Dreieckspannung Up wird der Schaltungseinrichtung S über deren Eingangsklemmen 9'-10' zugeführt. Die Schaltungseinrichtung S enthält, wie die Fig. 10 erkennen lässt, die Zeitvorgabeeinrichtung Z und die Schlupfbegrenzungsschaltung Sch, die über einen Impedanzwandler J mit den Eingangsklemmen 9'-10' der Schaltungseinrichtung S bzw. mit den Ausgangsklemmen 9-10 der Phasenvergleicheinrichtung P verbunden sind.
Der Impedanzwandler J, dem gegebenenfalls ein Verstärker vorgeschaltet sein kann, stellt eine als Emit- terfolger bekannte Schaltung dar und enthält unter anderem den Transistor T4, dessen Basis einerseits über den Widerstand R11 mit dem Pluspol der Be- triebsspannungsquelle und anderseits mit der Eingangsklemme 9' :der Schaltungseinrichtung S verbunden ist.
Der Emitter des Transistors T4 ist über einen Widerstand R12 mit Spannungsabgriff 36 an Masse M angeschlossen, und der Kollektor des Transistors T4 ist mit dem Pluspol der Betriebsspannungsquelle verbunden. Zwischen der ,Basis des Transistors T4 :und Masse M liegt der übliche Eingangswiderstand R13.
An den Ausgang des Impedanzwandlers J ist die Zeitvorgabeeinrichtung Z angeschlossen, und zwar über den an den Schaltungspunkt 37 angeschlossenen, Aals Differenziergl@ied wirkenden Kondensator C1 und über ,den am Spannungsabgriff 36 des Widerstandes R12 liegenden, ein Proportionalglied bildenden Widerstand R14; der Masseanschluss M der Zeitvorgabeeinrichtung Z ist direkt mit der Eingangsklemme 10' der Schal- tungseinrichtung S verbunden. Das Diffzerenzierglied Cl und das Proportionalglied R14 sind im gemeinsamen.
Schaltungspunkt 38 miteinander verbunden, der direkt an die eine .Eingangsklemme 38' des Verstärkers Vstl :angeschlossen ist; die andere Eingangsklemme 39' des Verstärkers Vstl ist mit Masse M verbunden. Aus-
<Desc/Clms Page number 7>
gangsseitig ist der Verstärker Vstl an den Klemmen 41 und 42 an den Trigger Tz angeschlossen, der bei entsprechender Ansteuerung an seinen Ausgangsklemmen 11-12 der Schaltungseinrichtung S die das Kommandosignal der Zeitvorgabeeinrichtung Z darstellende Spannung Usz erzeugt.
Als Trigger Tz kann der in der Fig. 11 dargestellte Trigger verwendet werden, der die beiden beispielsweise als NPN-Transistoren ausgeführten Transistoren T5 und T6 enthält, deren Emitteranschlüsse direkt mit Masse M verbunden sind. Die Kollektoranschlüsse der beiden Transistoren T5 und T6 sind mittels der Arbeitswiderstände R15 und R16 an den Pluspol der Betriebsspannungsquelle angeschlossen. Zwischen dem Kollektor des Transistors T6 und der Basis des Transistors T5 Liegt der Widerstand R17, der das Potential am Kollektor des Transistors T6 auf die Basis des Transistors T5 überträgt.
Die Basis des Transistors T5 steht ausserdem über das Gleichrichterelement D10 mit dem Masseanschluss M in Verbindung, wobei das Gleichrichterelement derart gepolt ist, dass sich für einen über die Widerstände R16 und R17 fliessenden Strom der Betriebsspannungsquellz eine Sperrwirkung ergibt.
Der Transistor T6 des Triggers Tz ist nur dann leitend, wenn die Eingangsklemme 41 des Triggers Tz infolge entsprechender Ansteuerung ein im Vergleich zur Eingangsklemme 42 negatives Potential aufweist. In diesem Falle ist nämlich der Transistor T5 gesperrt, wodurch sich ein relativ hohes Potential am Kollektor des Transistors T5 einstellt.
Da der Kollektor des Transistors T5 über das Gleichrichterelement D11 mit der Basis des Transistors T6 verbunden ist, wird der Transistor T6 erst bei einer durch den Schwellwert des Gleichrichterelementes D11 bestimmten Amplitude der an den Klemmen 41-42 auftretenden Eingangsgrösse leitend; d. h. erst beim Überschreiten einer vorbestimmten Amplitude der Eingangsgrösse tritt an den Ausgangsklemmen 11-12 des Triggers Tz ein Sprung der Spannung Uss von dem bezogenen Amplitudenwert 1 auf den Wert 0 .auf.
Der Trigger Tz wird, wie oben bereits angedeutet wurde, über den Verstärker Vstl von dem Impedanz- wandler J der Schaltungseinrichtung S gesteuert. Tritt an den Eingangsklemmen 9'-10' der Schaltungseinrichtung S, d.h. am Eingang des Impedanzwandlers J, die Dreieckspannung Up auf, dann bildet sich am Widerstand R12 eine die eine Ausgangsgrösse des Impedanzwandlers J bildende Spannung Up', die der Spannung Up entspricht, da ein Emitterfolger keine Spannungsverstärkungdurchführt.
Die Spannung Up' stellt die eingeprägte Spannung des Kondensators C1 dar, der in dieser Anordnung als Differenzierglied wirkt und infolgedessen an einem Strom ie durchflossen wird, der sich durch folgende Beziehung beschreiben lässt.
EMI7.8
Bezeichnet man das Teilerverhältnis des Widerstandes R12 mit k, dann liegt zwischen dem Spannungsabgriff 36 und Masse M, d. h. am Widerstand R14, die eine weitere Ausgangsgrösse des Impedanzwandlers J darstellende Spannung k . Up', die einen Strom
EMI7.9
durch das Proportionalglied R14 treibt. Bei Gleichheit der Ströme ie .und iR14 folgt aus den Beziehungen (1) und (2)
EMI7.10
woraus sich für die Vorgabezeit tv die Beziehung
EMI7.11
ableiten lässt.
Diese Gleichung (3) lässt erkennen, dass die Vorgabezeit tv vom Schlupf unabhängig ist und in einfacher Weise der Eigenzelt des jeweiligen Kommandoschalters angepasst werden kann, indem eine oder mehrere der Grössen Cl, R14 und k verändert werden.
Die Ströme ie und iR14 werden einem gemeinsamen Schaltungspunkt 38 zugeführt, so dass der mit diesem Schaltungspunkt 38 verbundene Verstärker Vstl einen der Summe der beiden Ströme entsprechenden Strom i, durch den Eingangskreis des Triggers Tz treibt. Geht bei einem Vorzeichenwechsel der Stromsumme die Amplitude des Stromes is durch Null -dies tritt zu einem um .die Vorgabezeit tv vor dem Zeitpunkt des Phasenwinkels Null liegenden Zeitpunkt ein -, dann erzeugt der Trigger Tz an seinem Ausgang 11-12 ein Ausgangspotential, das sich, als Sprung der bezogenen Amplitude der Spannung Usz von 1 auf 0 darstellt und das Kommandosignal der Zeitvorgabeeinrichtung Z bildet.
Ausser der Zeitvorgabeeinrichtung Z ist, wie es ebenfalls in der Fig. 10 dargestellt ist, die Schlupfbegrenzungsschaltung Sch an den Ausgang des Impedanz- wandlers J angeschlossen, und zwar derart, dass ihre Eingangsklemme 43 mit dem Schaltungspunkt 36 des Impedanzwandlers J und ihre Eingangsklemme 44 mit Masse M verbunden ist. Die Schlupfbegrenzungsschaltung Sch enthält einen Verstärker Vst2, an dessen Ausgang der Trigger Tsch angeschlossen ist.
Beide Bausteine; sowohl der Verstärker Vst2 als auch der Trigger Tsch, können in ihrem Aufbau im "v,sent- lichen seit den entsprechenden Bausteinen - Vstl und Tz - der Zeitvorgabeeinrichtung Z übereinstimmen, da. in beiden Fällen die gleiche Aufgabe, nämlich die Über- wachung ider Amplitude :
einer elektrischen Grösse, erfüllt werden soll. Dass sich die Schlupfbegrenzung auf eine solche Aufgabe zurückführen lässt, soll .durch die folgenden Ausführungen bewiesen werden. Allgemein gilt für den Phasenwinkel 9' - @ . t .
(4) Setzt man. Liinearität varaus, dann gilt auch, wenn qp,. der Vorgabewinkel und t" wieder die Vorgabezeit ist,
EMI7.54
Es gilt dann. auch die Gleichung
EMI7.56
<Desc/Clms Page number 8>
wenn Ts die Periodendauer des Schlupfes, fs die Frequenz des Schlupfes und s der Schlupf ist; mit fN ist die Frequenz des Wechselstromnetzes, d. h. die Frequenz der Spannung Ul bezeichnet.
Die Schlupfbegrenzungsschaltung Sch soll beim Überschreiten einer zulässigen Frequenzdifferenz szu1 ein Sperren der Verriegelungseinrichtung V bewirken; dies lässt sich mathematisch durch die Beziehung
EMI8.1
ausdrücken. Berücksichtigt man die Beziehung (3), dann folgt aus der Gleichung (7):
EMI8.2
Da d#p/dUp' eine wählbare, konstante Grösse ist, läuft die Schlupfbegrenzung auf eine Beobachtung der Spannung Up' hinaus. Überschreitet die Spannung Up' also eine vorgegebene Amplitude, dann springt die Ausgangsspannung Uss des Triggers Tsch von dem bezogenen Amplitudenwert 0 auf den Wert l , was zum Sperren der Verriegelungseinrichtung V führt.
Andernfalls liegt an den Ausgangsklemmen 13-14 der Schlupfbegrenzungsschaltung Sch eine Spannung Uss mit dem bezogenen Amplitudenwert 0 , der als Freigabesignalauf die Verriegelungseinrichtung V wirkt.
Eine weitere Möglichkeit der Schlupfbegrenzung besteht darin, dass die am Widerstand R12 des Impe- danzwandlers J liegende Ausgangsgrösse Up' durch ein an den Schaltungspunkt 37 angeschlossenes weiteres Differenzierglied differenziert wird. Die sich aus der Differentiation ergebende Grösse kann zur Steuerung eines Triggers verwendet werden, der bei einer Amplitude dieser Grösse, die einem unzulässig hohen Schlupf entspricht, ein Sperrsignal an die Verriegelungseinrichtung V liefert.
Es ist vorteilhaft, wenn zur Ermittlung sehr kleiner Schlupfe, wie es beim Parallelschatten synchroner Netze erforderlich ist, ausser der Schlupfbegrenzungsschaltung Sch eine an sich bekannte Winkel-Zeit-Kontrolle vorgesehen ist. Diese Winkel-Zeit-Kontrolle kann beispielsweise an den Ausgang des Impedanzwandlers J oder auch der Phasenvergleicheinrichtung P angeschlossen sein. Mit dieser Winkel Zeit-Kontzolle werden die Spannungen Up bzw. Up' mit dem in der Fig. 8 gezeigten zeitlichen Verlauf beobachtet, und zwar in der Weise, dass beim Erreichen eines vorgegebenen Amplituden- wertes der Spannung Up -ein Zeitwerk angelassen wird, das nach einer vorbestimmten Zeitdauer in der Grössenordnung von einigen 10 sec abgelaufen ist.
Liegt die Amplitude der Spannung Up nach dieser Zeitdauer unter einem vorgegebenen Wert, dann, wird beispielsweise von einem Trigger eine Ausgangsspannung mit dem bezogenen Amplitudenwert 0 erzeugt, die als weiteres Kommandosignal auf der Verriegelungseinrichtung V wirkt. Hat die Spannung Up nach der vorgegebenen Zeitdauer jdeoch die vorbestimmte Amplitude überschritten, dann erzeugt der Trigger eine Spannung mit dem bezogenen Amplitudenwert l , der ein Sperrsignal für die Verriegelungseinrichtung V darstellt.
Ausser den zulässigen Phasen- und Frequenzdifferenzen anzeigenden, von der Phasenvergleicheinrichtung P bzw. von der Schaltungseinrichtung S an die Verriegelungseinrichtung V gelieferten Kommando- bzw. Freigabesignalen ist die Abgabe eines. Parallelschaltkommandos auch davon abhängig, ob die Amplituden der Spannungen U1 und U2 übereinstimmen bzw. ihr Verhältnis einen vorgegebenen Wert nicht überschreitet. Dieses Kriterium anzeigende Freigabesignale werden von der in der Fig. 12 in Form eines Blockschaltbildes dargestellten Amplitudenvergleicheinrichtung A erzeugt.
Die Amplitudenvergleicheinrichtung A ist mit ihren Eingangsklemmen 5 und 6 an die Sekundärwicklung w1" des an der Spannung U1 des Wechselstromnetzes liegenden Wandlers Wl und mit ihren Eingangsklemmen 7-8 an die Sekundärwicklung w2" des an der Spannung U2 des parallel zu schaltenden Generators liegenden Wandlers W2 angeschlossen.
An den Eingangsklemmen 5 und 6 der Amplitudenvergleicheinrichtung A liegt der Brückengleichrichter BGl, der eine Gleichspannung .an die Eingangsklemmen 45 und 46 des, symmetrischen Filters Fal liefert. Das Filter Fal besitzt die beiden Ausgänge 47-48 und 48-49, von dienen der eine Ausgang 47-48 über einen festen Widerstand R19 mit dem Eingang 50-51 des unsymmetrischen Triggers Tal verbunden ist.
Der andere Ausgang 48A.9 des symmetrischen Filters Fal steht über umschaltbare Widerstände R20, R21, R22, R23 mit dem Eingang 52-53 des anderen unsymmetrischen Triggers Tat in Verbindung.
Der Eingang 52-53 des anderen unsymmetrischen Triggers Tat ist ausserdem an das symmetrische Filter Fa2 @angeschlossen, dem ein @an die Sekundärwicklung w2" des Wandlers W2 angeschlossener Brückengleichrichter BG2 vorgeschaltet ist. Dieser Brückengleichrichter erzeugt an :den Eingangsklemmen 54 und 55 des symmetrischen Filters Fa2 eine Gleichspannung, die nach Unterdrückung ihrer Welligkeit durch das Filter Fa2 als geglättete Gleichspannung an den Ausgängen 56-57 rund 57-58 des symmetrischen Filters Fa2 auftritt.
Von den Ausgängen des symmetrischen Filters Fa2 ist der eine Ausgang 56-57 über einen festen Widerstand R24 mit dem Eingang 52-53 des unsymmetrischen Triggers Tat verbunden, während der andere Ausgang 57-58 über weitere umschaltbare Widerstände R25, R26, R27 und R28 an den Eingang 50-51 des unsymmetrischen Triggers Tal angeschlossen ist.
Den beiden unsymmetrischen Triggern Tal und Tat werden von den symmetrischen Filtern Fal und Fa2 geglättete Gleichströme zugeführt, die bei Gleichheit ihrer Amplitudenwerte einen Sprung der an den Ausgangsklemmen 15-16 und 17-18 der Amplituden- vergleicheinrichtung A liegenden Spannungen Usl und Us2 verursachen. Das Eintreten des Spannungssprunges ist abhängig von den Amplituden der Spannungen UI und U2.
Da es nicht erforderlich ist, dass bei .genauer Übereinstimmung der Amplituden das Parallelschelten erfolgt, sondern nur ein vorgegebenes Amplitudenver- hältnis eingehalten werden muss, sind die umschaltbaren Widerstände R20 bis .R23 sowie R25 bis R28 vorge-
<Desc/Clms Page number 9>
sehen, die die Einstellung eines gewünschten Ampfi- tudenverhältnisses der Spannungen U1 und U2 gestatten;
die Ausgangsispannung Usl des unsymmetri.- schen Triggers Tal wird dann beispielsweise von .den ihm über den festen Widerstand R19 sowie über den jeweils eingeschalteten der Widerstände R25 bis R28 zufliessenden Gleichströmen derart beeinflusst, dass sie bei einer Amplitude der Spannung U2, die grösser ist als eine zulässige maximale Amplitude der Spannung U1, von einem bezogenen Amplitudenwert 0 auf einen Amplitudenwert l springt.
In ähnlicher Weise kann durch entsprechende Dimensionierung der Widerstände R20 bis R23 der unsymmetrische Trigger Tat dahingehend beeinflusst werden, dass er bei einer Amplitude der Spannung U2, die grösser ist als eine vorgegebene kleinste Amplitude der Spannung U1, an seinen Ausgangsklemmen 17-18 eine Spannung Us2 liefert, die vom bezogenen Amplitudenwert 1 auf den bezogenen Wert 0 springt.
Ist dafür Sorge getragen, dass die Verriegelungseinrichtung V nur dann ein Parallelschaltkommando abgibt, wenn sämtliche ihr zugeführten Spannungen den bezogenen Amplitudenwert 0 aufweisen, dann ist durch die beschriebene Dimensionierung der Amplitudenvergleicheinrichtung A sichergestellt, dass die, Verriegelungseinrichtung V im Sinne der Abgabe eines Parallelschaltkommandos nur dann beeinflusst wird, wenn die Amplitude der Spannung U2 nicht grösser als eine vorgegebene maximale Amplitude der Spannung U1 und nicht kleiner als eine vorgegebene minimale Amplitude der Spannung U1 ist.
Als symmetrisches Filter Fal bzw. Fa2 kann das in. der Fig. 13 dargestellte Filter verwendet werden. Das Filter ist nach Art eines # # -Gliedes aufgebaut und enthält in seinen beiden Längszweigen je eine Induktivität L1, die aus Gründen guter Symmetrierung unter Verwendung eines einzigen Eisenkernes hergestellt sind; in den Querzweigen des # # -Gliedes sind die Kondensatoren C2 und C3 angeordnet, von denen dem Kondensator C3 der mit einem Abgriff versehene Widerstand R29 parallel geschaltet ist. Das Filter, das die Frequenzanteile der durch die Welligkeit des von den Brückengleichrichtern BG1 bzw.
BG2 gleichgerichteten Stromes gegebenen elektrischen Grösse dämpfen soll und infolgedessen eine Tiefpass- oder Bandpasscharakteristik aufweisen muss, kann zur Verbesserung der Filterwirkung gegebenenfalls nach Art einer Kettenschaltung aus mehreren h ## -Gliedern zusammengesetzt sein.
Die in der Amplitudenvergleicheinrichtung A verwundeten unsymmetrischen Trigger Tal und Tat können in ihrem schaltungsmässigen Aufbau mit dem in der Fig. 11 dargestellten Trigger Tz übereinstimmen.
Es ist zweckmässig, wenn der Amplitudenvergleicheinrichtung A eine Prüfschaltung zugeordnet ist, die über jeweils einen festen Widerstand mit den geglätteten Gleichspannungen der symmetrischen Filter Fal und Fa2 gespeist wird. Durch entsprechende Dimensionie- rung der beiden festen Widerstände lässt sich erreichen, dass ein von den Gleichspannungen beeinflusster Trigger an seinem Ausgang eine Spannung mit dem bezogenen Amplitudenwert 0 erzeugt, wenn die Amplitude der Spannung U1 des Wechselstromnetzes grösser ist als eine vorbestimmte, kleinste Amplitude.
Ist als kleinste Amplitude diejenige Amplitude gewählt, bei der die aus der Spannung des Wechselstromnetzes gewonnene Betriebsspannung für die einzelnen Schaltungsteile der erfindungsgemässen Schaltungsanordnung gerade noch zum einwandfreien Arbeiten der einzelnen Schaltungsteile ausreicht, dann kann auch durch ein infolge zu niedriger Betriebsspannung verursachtes, fälschlicherweise abgegebenes Freigabesignal kein Parallelschaftkommando hervorgerufen werden.
Die Freigabesignale der Amplitudenvergleicheinrichtung A mit der zugeordneten Prüfschaltung und der Schlupfbegrenzungsschaltung Sch sowie die Kommandosignale der Zeitvorgabeeinrichtung Z und der Winkel- Zeit-Kontrolle werden der Verriegelungseinrichtung V zugeführt, deren Schaltbild in der Fig.14 dargestellt ist. Die Verriegelungseinrichtung V besteht aus einer Gleichrichterschaltung Gsch und einem Trigger Tv. Die Gleichrichterschaltung Gsch besitzt die Eingänge 15', 17', 59 und 60 sowie 11' und 13'; ein weiterer, an Masse M angeschlossener Eingang ist mit den entsprechenden Ausgängen der vorgeschalteten Schaltungsteile, wie Amplitudenvergleicheinrichtung A, Prüfschaltung, Zeitvorgabeeinrichtung Z, Schlupfbegrenzungsschaltung Sch und Winkel-Zeit-Kontrolle, verbunden.
Von den Eingängen der Gleichrichterschaltung Gsch sind die Einginge 15', 17', 59 und 60 über gleichartig gepolte Gleichrichterelemente D12 bis D15 an einen Anschluss des Widerstandles R30 angeschlossen, dessen anderer Anschluss mit dem Schaltungspunkt P3 der einen Diagonalen des Brückengleichrichters BG3 in Verbindung steht. Der andere Schaltungspunkt P4 dieser Diagonalen de Brückengleichrichters BG3 ist über den Widerstand R31 mit Masse M verbunden. Die Schaltungspunkte P5 und P6 der anderen Diagonalen des Brückengleichrichters ,G3 sind über jeweils einen Kondensator C4 und C5 an die Eingänge 11' und 13' der Gleichrichterschaltung Gsch angeschlossen. Jeweils ein Kondensator C6 bzw. C7 liegt auch zwischen dem Schaltungspunkt P5 bzw. P6 und Masse M.
Die Gleichrichterschaltung Gsch steht über das Gleichrichterelement D16 mit dem Trigger Tv der Verriegelungseinrichtung V in Verbindung, der beispielsweise zwei NPN-Transistoren T7 und T8 enthält. Die Basis des Transistors T7 ist über ein Gleichrichterelement D17 mit dem Gleichrichterelement D16 verbunden, und zwar derart, dass die beiden Gleichrichterelemente entgegengesetzt gepolt sind. Ein zwischen den beiden Gleichrichterelementen D16 und D17 liegenden Schaltungspunkt 61 ist über den veränderbaren Widerstand R32 mit dem Pluspol der Betriebsspannungs- quellle verbunden.
Der ,Kollektor des Transistors T7 eist über den üblichen Arbeitswiderstand R33 ebenfalls an den Pluspol der Betriebsspannungsquelle angeschlossen und ausserdem mittels des Gleichrichterelementes D18 an die Basis .des Transistors T8 unigekoppelt. Der Emitter des Transistors T8 ist ebenso wie der des Transistors T7 direkt mit Masse M verbunden, und zwischen dem Kollektor (des Transistors T8 und dem Pluspol der Betriebsspannungsquelle ist .das Relais R angeordnet, das .das Parallelschaltkommando abgibt.
Das Relais R ist immer dann .aberregt, wenn der Transistor T8 gesperrt bzw. der Transistor T7 leitend ist. Dies ist dann der Fall, wenn der über .den die Vorspannung für den Transistor T7 einstellenden Widerstand R32 fliessende Strom i4 Null ist. Voraussetzung dafür wiederum ist, dass der Stromkreis über den Brückengleichrichter #BG3 .gesperrt ist.
Dies kann einmal dadurch eintreten, dass infolge eines bezogenen Ampli- tudenwertes 1 an einem oder mehreren der Eingänge 15', 17', 59 und/oder 60 das Gleichrichterelement D16 gesperrt ist. Zum anderen ist der Stromkreis über dem
<Desc/Clms Page number 10>
Brückengleichrichter BG3 stets auch dann gesperrt, wenn die Zeitvorgabeeinrichtung Z und die Schlupfbegrenzungsschaltung Sch an die Eingänge 11' und 13' bzw. an die Schaltungspunkte P5 und P6 Spannungen mit den bezogenen Amplitudenwerten l liefern.
Liegen dagegen an sämtlichen Eingängen der Gleichrichterschaltung Gsch Spannungen mit den bezogenen Amplitudenwerten 0 , dann ist der Stromkreis über den Brückengleichrichter BG3 durchlässig, d. h. es fliesst ein Strom il. Dieser Strom i4 verursacht am Widerstand R32 einen Spannungsabfall und damit ein Absinkendes Potentials an der Basis des Transistors T7. Der Transistor T7 wird dadurch gesperrt und damit der Transistor T8 in bekannter Weise durchlässig; es fliesst ein Kollektorstrom, der das Relais R zum Ansprechen bringt und dadurch das Parallelschaltkommando auslöst.
Da die Spannungen an den Eingängen der Gleichrichterschaltung nur dann die bezogenen Amplitudenwerte 0 aufweisen, wenn das Amplitudenverhältnis sowie die Phasen- und die Frequenzdifferenz der Spannungen des Wechselstromnetzes und des parallel zu schaltenden Generators vorgegebene Werte einhalten, ist gewährleistet, dass nur dann ein Parallelschaltkom- mando erfolgt, wenn sämtliche der aufgezählten Be- dingungen erfüllt sind.
<Desc / Clms Page number 1>
Circuit arrangement for connecting alternating current networks in parallel or connecting generators to AC networks in operation The invention relates to a circuit arrangement for connecting alternating current networks in parallel or connecting generators to AC networks in operation. As is known, such a circuit arrangement solves the task of interconnecting two asynchronous networks in the synchronization point or of connecting an asynchronously running generator in the synchronization point to a network.
In order to ensure that the contacts of the command switch influenced by the circuit arrangement for parallel switching of alternating current networks touch each other exactly at the synchronous point, the connection command must be given beforehand by the operating time of the command switch. This default time is a constant of the respective command switch used, and there is therefore the metrological task of finding a measuring point that results in a constant default time regardless of the slip of the networks to be connected or the generator to be connected.
To solve this problem is u. a. a parallel switching device is known in which a polarized relay is used, on which a voltage acts which is equal to the difference between a rectified beat voltage and the differential quotient of this beat voltage. This ensures that the contact of a relay or command switch through which the command for parallel switching is given is always switched over at a constant preset time. This known parallel switching device is constructed in such a way that it works independently of the magnitude of the network voltages if it is expanded to the effect that the difference between two beat voltages is compared with the differential quotient of a beat voltage.
In a further known parallel switching device, the measurement task described at the beginning has been achieved in such a way that relatively narrow pulses are formed in non-linear quadrupoles corresponding to the two voltages to be synchronized, which influence a threshold value circuit via a coincidence detector and a storage element and then bring about a parallel connection when successive pulses obtained from the first voltage coincide at least partially in time with corresponding successive pulses obtained from the second voltage.
The generated pulses are shifted relative to one another by a phase angle proportional to the frequency difference of the voltages to be synchronized in such a way that parallel switching takes place just after the clutch switch's operating time has elapsed.
Furthermore, a parallel switching device is known which is used in the context of a synchronization device for the automatic coupling of networks. In the known parallel switching device, three beat voltages are formed, one of which represents the differential voltage of corresponding phase voltages of the two networks, while the other two beat voltages are formed from a phase voltage of one network and a voltage of the other network that is shifted from its normal phase position are.
Of the floating voltages rectified in. Bridge rectifiers: the latter two work on a common load, on which a new voltage is generated, regardless of whether the voltages of the networks to be connected in parallel are unequal or have harmonics,
have a clearly defined minimum if the phases of the two networks coincide. This minimum is used as a criterion for the parallel switching command, if necessary taking into account the operating time of the clutch switch. The disadvantage is .this P.ar- alleIschalteinrichtung insofar as the use
<Desc / Clms Page number 2>
six converters require a relatively large effort.
In another synchronization device for the automatic coupling of networks, a parallel switching device is used in which two beat voltages shifted by 180 are formed from the corresponding voltages of the two networks. The two beat voltages are rectified and each fed to a pulse generator which generates a needle pulse for every zero amplitude value of the rectified beat voltages.
The needle pulses of the one pulse generator are used to have a first phase comparator investigate in a certain time segment whether the voltages supplied to it from the two networks have the same phase position during this time segment. If this is the case, then a bistable multivibrator is activated which causes a second phase comparator to measure the phase angle between the voltages of the two networks. If the phase angle reaches a value which corresponds to the operating time of the clutch switch, then the second comparator delivers a pulse which actuates the clutch switch.
The invention takes a different approach to obtain a circuit arrangement for connecting alternating current networks in parallel or connecting generators to alternating current networks in operation, in which the amplitude and phase measurement of the voltages in the networks to be connected in parallel does not interfere with any possible disturbance variables superimposed on the voltages can be influenced and is characterized by
that the voltages of the alternating current networks to be connected in parallel or the voltages derived from these voltages with regard to their phase position in a phase comparison device consisting of triggers and a filter connected in series with them via a coupling element and with regard to their amplitude in a trigger made up of filters and with them connected in series Amplitude comparison device are compared, and that a circuit device connected to the phase comparison device together with the amplitude comparison device causes a locking device to issue a parallel switching command if the amplitude ratio and the phase and frequency difference of the voltages adhere to specified values.
The phase comparison device, which is preferably constructed in accordance with an older proposal, contains two preferably symmetrical triggers which are connected in series with an asymmetrical filter. The phase comparison device can, however, also consist of two asymmetrical triggers and a symmetrical filter connected in series or of symmetrical triggers and a symmetrical filter or an asymmetrical trigger and an asymmetrical filter.
The amplitude comparison device is advantageously made up of two symmetrical filters which are connected in series with two asymmetrical triggers in such a way that each of the two symmetrical filters is connected to each subsequent asymmetrical trigger.
To determine a permissible amplitude ratio of the voltages of the two networks, z. B. one output of each symmetrical filter of the amplitude comparison device is connected via a fixed resistor to the input of one asymmetrical trigger and the other output of each symmetrical filter is connected to the input of the other asymmetrical trigger via switchable resistors.
It is expedient to assign a test circuit to the amplitude comparison device which is advantageously fed with the output voltages of the symmetrical filters of the amplitude comparison device via rim resistors. The test circuit includes z. B. an asymmetrical trigger with the same structure as the triggers used in the amplitude comparison device, the output voltage of which acts as one of the release signals on the locking device when the amplitude of the voltage of the network exceeds a predetermined minimum amplitude. This ensures that the output of a parallel switching command is blocked for voltage amplitudes which do not allow the parallel switching device to work properly.
In the phase comparison device, according to an older proposal, it is advisable to connect symmetrical triggers via a coupling element designed as a logic circuit to an asymmetrical filter which supplies an output variable proportional to the phase angle between the two voltages of the alternating current networks to be connected in parallel; the output variable is fed to a circuit device connected to the phase comparison device.
The circuit device, which is preferably connected to the phase comparison device via an impedance converter, contains z. B. a slip limiting circuit and a timing device. The time setting device is intended to supply a release signal to the locking device which begins at the proper time of the command switch used before the time of the periodically recurring phase angle zero and contains, for example, for this purpose u. a. a differentiating element controlled by an output variable of the impedance converter and a proportional element influenced by a further output variable; the currents through the differentiating element and the proportional element are fed to a common circuit point.
With: the common node are z. B. the, further, components of the time setting device, consisting of a amplifier and a downstream trigger, connected: which: the respective sign: assigns a certain output potential to the current sum in the common circuit point, which:
the locking device is fed. The timing device is expediently dimensioned in such a way that the trigger arranged in it supplies an output potential that acts as a release signal to the locking device as soon as the sign of the current sum changes at the common switching point.
The slip limit circuit should issue a command signal to the locking device if the frequencies of the voltages compared with one another do not exceed a specified difference. This object is preferably achieved in such a way that the further output variable of the impedance converter is observed with regard to its amplitude; if the amplitude of the waiteren output variable maintains a specified value, then this is a sign
<Desc / Clms Page number 3>
that the permissible frequency difference is not exceeded, and a command signal is issued to the locking device.
In terms of circuitry, this can be achieved, for example, by a trigger that is connected to the impedance converter with an amplifier circuit connected upstream.
If synchronous networks are to be connected in parallel, an angle-time control known per se must be carried out in addition to the slip limiting circuit. This angle-time control, which for example can also be connected to the output of the impedance converter, allows a very small slip to be determined. For this purpose, the angle-time control contains a timer that is started when the output value of the impedance converter falls below a predetermined amplitude.
If the amplitude of the output variable has not risen above a predetermined amplitude after a period of time predetermined by the expiry of the timer, this means that the slip is below a predetermined value; the angle-time control then sends a further command signal to the locking device.
Both the amplitude comparison device with the test circuit and the circuit device consisting of the time setting device and the slip limitation circuit and the angle-time control are expediently connected to the locking device, which is only intended to cause the command switch to switch the networks in parallel with one of the command signals if all Release signals are available. This can be done e.g. B. achieve with a locking device which contains a rectifier circuit and a trigger connected to the rectifier circuit, which is equipped with a relay that actuates the command switch.
The rectifier circuit is expediently constructed from several rectifier elements connected to one another with the positively conductive connections (p connections) to separate inputs of the locking device and interconnected with their negatively conductive connections (n connections) and a bridge rectifier, one pair of diagonal points of which on the one hand with the n- Connections of the rectifier elements and on the other hand is connected to ground via a resistor and the other pair of diagonal points is connected to further inputs of the locking device.
The rectifier circuit is preferably connected to the base of a transistor of the trigger via oppositely polarized rectifier elements in series, with a circuit point between the oppositely polarized rectifier elements being connected to the operating voltage source via an adjustable resistor used to set the bias voltage for this transistor .
Flows z. B. as a result of corresponding voltage conditions at the inputs of the rectifier circuit or the locking device, a current through the adjustable resistor, then the relay controlled by the trigger of the locking device is actuated. This case occurs when all enable signals are present at the time of a command signal.
The operating voltages used for the individual circuit parts of the circuit arrangement according to the invention are preferably voltages that are obtained from one of the voltages of the alternating current networks via rectifiers.
The circuit arrangement according to the invention for connecting alternating current networks in parallel or connecting generators to alternating current networks in operation is explained in greater detail with reference to the following figures using exemplary embodiments.
1 shows a block diagram of the circuit arrangement according to the invention. The circuit arrangement is connected via a converter W1 to the voltage U1 of the alternating current network in operation and, using the converter W2, to the voltage U2, for example of a generator to be connected in parallel with the alternating current network. In addition to the primary winding w1 and w2, each of the two converters W1 and W2 has two secondary windings w1 'and w1 "or w2' and w2", of which the secondary windings w1 'and w2' with the input terminals 1-2 and 3-4 of the Phase comparison device P and the secondary windings w1 "and w2" are connected to input terminals 5-6 and 7-8 of the amplitude comparison device A.
The output terminals 9-10 of the phase comparison device P are connected directly to the input terminals 9'-10 'of the switching device S, which contains a slip limiting circuit and a time setting device. The output terminals l1-12 of the switching device S connected to the timing device are connected to the input terminals 11'-12 'of the locking device V and the output terminals 13-14 of the switching device S connected to the slip limitation circuit are connected to the input terminals 13'-14' of the locking device V connected.
The amplitude comparison device A is connected via its output terminals 15-16 and 17-18 to the input terminals 15'-16 'and 17'-18' of the locking device V, to whose output terminals a relay R triggering the parallel switching command is connected.
The operation of the circuit arrangement is as follows: In the phase comparison device P, which is connected via the converter W1 to a voltage U1p proportional to the voltage U1 in the AC network and via the converter W2 to one of the voltage U2 of the generator to be connected in parallel! proportional voltage U2p is connected, a voltage Up proportional to the existing phase angle between voltages U1 and U2 is generated;
.This voltage is fed to the switching device S via the terminals 9'-10 '.
The voltage Up influences both the timing device present in the switching device S and the slip limitation circuit and then allows a voltage Usz, which is a command signal, to arise at the output terminals 11-12 of the switching device S connected to the timing device, if up to Time of phase angle zero, d. H. the voltage Up is equal to zero, a duration corresponding to the operating time of the command switch used is present.
The slip limiting circuit contained in the switching device S is also stimulated by the voltage Up and generates a voltage Uss representing a release signal for the locking device V at the output terminals 13, 14 of the switching device S when
<Desc / Clms Page number 4>
the frequencies of the voltages U1 and U2 do not exceed a specified difference, d. H. when the slip between the alternating current network and the generator to be switched in parallel maintains a predetermined value.
With regard to their amplitude, the voltages U1 and U2 are compared in the amplitude comparison device A, at their input terminals 5-6 a voltage Ula derived from the voltage U1 of the AC network via the converter W1 and a voltage Ula derived from the voltage via the converter W2 at their input terminals 7-8 U2 of the generator to be connected in parallel is derived voltage Uta. If the amplitude ratio of the voltages U1 and U2 adheres to a predetermined value, then the amplitude comparator supplies further release signals Us1 and Us2 to the locking device T via its output terminals 15-16 and 17-18.
If the locking device V is supplied with the command signal Usz and the release signal Uss from the circuit device S and the release signals Usl and Us2 from the amplitude comparison device A, then this is an indication that the amplitude ratio as well as the phase and frequency difference of the voltages U1 and U2 have predetermined values adhere to; the locking device V then brings the relay R to respond, which actuates the command switch, whereby the generator is connected in parallel to the AC network.
For a more detailed explanation of the structure and the mode of operation of the circuit arrangement according to the invention for connecting two alternating current networks in parallel or for connecting a generator to an alternating current network in operation, the individual circuit parts will be dealt with separately in the following.
In FIG. 2, an exemplary embodiment of the phase comparison device P is shown in the form of a block diagram. The two voltages Ulp and U2p, which are derived from the voltages U1 and U2 and are to be compared with one another with regard to their phase, are applied to the input terminals 1 and 2 or 3 and 4 of the phase comparison device P, which contains two triggers Tpl and Tp2. The two triggers Tpl and Tp2 are connected to a common coupling element K, which is preferably connected to the filter Fp via an adapter element Ag.
A preferred exemplary embodiment of the phase comparison device P, in which the triggers are symmetrical and the filter is asymmetrical, is shown as a block diagram in FIG. To balance the symmetrical triggers Tpsl and Tps2, the secondary windings w1 'and w2' of the converters have center taps 19 and 20, which are interconnected and connected to ground M as well as to the input terminals 21 and 22 of the triggers Tpsl and Tsp2. The ends of the secondary windings w1 'and w2' of the converters are connected to the input terminals 23 and 24 of the trigger Tpsl and the input terminals 25 and 26 of the trigger Tps2 via adjustable resistors R1 and R2 or R3 and R4, which are used for precise symmetry .
The symmetrical trigger Tpsl has the output terminals 27, 28 and 29 and the symmetrical trigger Tps2 the output terminals 30, 31 and 32; From these output terminals of the two triggers Tpsl and Tps2, the output terminals 29 and 32 are jointly led to the input terminal 33 of the coupling element K, which is preferably designed as a logic circuit. The other output terminals of the symmetrical triggers Tps1 and Tps2, that is the output terminals 27 and 28 and 30 and 31, are brought up to separate input terminals 27 'and 28' and 30 'and 31' of the coupling element K.
The coupling element K has the two output terminals 34 and 35, of which the output terminal 34 is connected to the input terminal 34 'of the asymmetrical filter Fp and the output terminal 35 to ground M via an adapter Ag. The input terminal 35 'of the unbalanced filter Fp is also connected to ground M. At the output terminals 9 and 10 of the unbalanced filter Fp, which are identical to the output terminals of the phase comparison device, the phase angle between the two voltages U1 and U2 or Ulp and U2p proportional output variable taken and fed to the switching device S.
A DC voltage source is used to supply DC voltage to the phase comparison device P, the positive terminal + U of which is directly connected to the supply terminal 36 of the coupling element K and, via a resistor R5, both to the output terminals 29 and 32 of the two symmetrical triggers Tpsl and Tps2 and to the input terminal 33 of the coupling element K is connected.
If the phase comparison device P is supplied with the two voltages U1 and U2 or Ulp and U2p to be compared with one another with regard to their phase position via the secondary windings w1 'and w2' of the converters, then the symmetrical triggers generate Tpsl and Tps2 at their output terminals 27 and 28 and 30, respectively and 31 square-wave voltages Url and Ur2 or Uri and Ur4, each of which is phase shifted from one another by 180.
These square-wave voltages, the related amplitudes of which have the values 0 or 1, are fed to the coupling element K and then produce a square-wave voltage Urs at the output terminals 34 and 35 of the coupling element K if at the same time corresponding output terminals 27 and 30 or 28 and 31 of the two symmetrical triggers Tpsl and Tps2 have different potentials (0 and 1).
From this square-wave voltage Urs appearing at the output of the coupling element K, the alternating components are filtered out in the asymmetrical filter Fp, so that a constant variable occurs at the output terminals 9 and 10 of the asymmetrical filter Fp, the amplitude of which is proportional to the phase angle between the two alternating variables .
To explain the functional mode of operation of the phase comparison device P, the individual circuit parts will be discussed in detail below.
FIG. 4 shows an exemplary embodiment of a symmetrical trigger such as can be used, for example, as a symmetrical trigger Tps1 or Tps2 in the phase comparison device P according to FIG. This symmetrical trigger, which should have the smallest possible control width for the precise detection of the zero crossing of the voltages Ulp and U2p, is made up of the two transistors T1 and T2.
The emitters of the two transistors, preferably designed as NPN Si transistors, are
<Desc / Clms Page number 5>
arider connected and connected directly to ground M. Rectifier elements D1 and D2 are connected between the connection point of the emitters of the two transistors T1 and T2 and a base of each of the two transistors and polarized in such a way that for each half cycle of the voltage supplied to the symmetrical trigger at its input terminals 23 and 24 or 25 and 26, only each transistor is conductive. Otherwise, the symmetrical trigger is constructed in a generally known manner, so that it is possible to dispense with a further embodiment with regard to the function of its other circuit elements.
The output terminals 27, 28 and 29 or 30, 31 and 32 of the symmetrical trigger Tpsl and Tps2 are, as already mentioned above, connected to the input terminals 27, 28 ', 30', 31 'and 33 of the coupling element K, which is preferably used as Logic circuit is executed. As can be seen from the circuit diagram of the logic circuit shown in FIG. 5, it contains a rectifier control arrangement G and a transistor T3. The base B of this transistor is connected to a respective circuit point P1 and P2 via rectifier elements D3 and D4 of the rectifier control arrangement G. The circuit point P1 is connected via the rectifier elements D5 and D6 of the rectifier control arrangement G to the inputs 28 'and 31' of the coupling element K or to the outputs 28 and 31 of the symmetrical triggers Tpsl and Tps2.
In addition, the circuit point P1 is connected via a resistor R6 to the input terminal 33 of the coupling element K and thus also to the output terminals 29 and 32 of the symmetrical trigger. The circuit point P2 is connected via the rectifier elements D7 and D8 of the rectifier control arrangement G to the inputs 27 'and 30' of the coupling element K and thus to the outputs 27 and 30 of the symmetrical trigger. Furthermore, the circuit point P2 is connected to the input terminal 33 of the coupling member K via a resistor R7. Resistor R8 is located between base B and emitter E of transistor T3. The collector C of the transistor T3 is connected to the terminal + U of the direct voltage source via a resistor R9.
The output terminals 34 and 35 are led out on the one hand from the collector C of the transistor T3 and on the other hand from the emitter of the transistor T3. The output terminal 35 is connected directly to ground M.
How, by means of the coupling element K, a square-wave voltage Ur5 is obtained from the square-wave voltages Url to Ur4 generated in the symmetrical triggers Tpsl and Tps2, the constant magnitude of which is proportional to the phase angle between the two voltages Ulp and U2p, is illustrated by the diagrams shown in FIG explained.
If, for example, the voltage Ulp derived from the voltage U1 of the alternating current network is fed to the phase comparison device P via the secondary winding w1 'with the time curve shown in the upper diagram of FIG. 6, then square-wave voltages Url and are generated at the output terminals 27 and 28 of the symmetrical trigger Tpsl Ur2, which are phase-shifted by 180 and whose related amplitudes have either the values 1 or 0. If the voltage Ulp is positive during the first half-wave, then the square-wave voltage Url at the output terminal 27 has the potential 1 and the square-wave voltage Ur2 at the output terminal 28 has the potential 0.
During the following negative half-cycle of the voltage Ulp, the square-wave voltage Url assumes the potential 0 and the square-wave voltage Ur2 assumes the potential 1.
If, at the same time as the symmetrical trigger Tps2, via the secondary winding w2 ', for example, the phase with respect to the voltage Ulp by the angle? shifted voltage U2p with the time curve shown in the middle diagram of FIG. 6, then the square-wave voltage Uri at the output terminal 30 of the symmetrical trigger Tps2 takes the value 1 during the positive half-cycle of the voltage U2p and the value during the negative half-cycle of the voltage U2p 0 on. Conversely, the potential at output terminal 31 is 0 during the positive half cycle of voltage U2p and 1 during the negative half cycle.
The potential present at the input terminals 27, 28 ', 30' and 31 'of the coupling element K is indicated in FIG. 5 by the potential present at a certain polarity of the two voltages Ulp and U2p at the output terminals of the two symmetrical triggers Tpsl and Tps2 the numbers 1 and 0 are marked at the corresponding inputs.
As has already been briefly explained above, an output voltage should only occur at the output terminals 34 and 35 of the coupling element K if the square-wave voltages Url and occurring at the corresponding outputs 27 and 30 or 28 and 31 of the two symmetrical triggers Tps1 and Tps2 Uri or Ur2 and Ur4 have different potentials. For the circuit, this means that at this moment the base current il of the transistor T3 of the coupling element K must be zero. This is then and only the case when both the current i2 flowing via the rectifier element D3 of the rectifier control arrangement G and the current i3 flowing via the rectifier element D4 are zero.
These currents - i2 and i3 - are, however, only zero if a current flows both via the rectifier element D5 or D6 and via the rectifier element D7 or D8 of the rectifier control arrangement G. The prerequisite for this is that the potential 0 is present at the input terminals 27 or 30 'and at the input terminals 28' or 31 'of the coupling element K.
Only then does a current flow from the input terminal 33 of the coupling element K, which is connected to the + U terminal of the DC voltage source, via the resistor R6 and the rectifier element D5 or D6 and via the resistor R7 and the rectifier element D7 or D8.
At the output terminals 34 and 35 of the coupling element K, an output voltage is only produced if the voltage at one of the input terminals 27 'or 30' and one of the input terminals 28 'or 31' of the coupling element K has the value 0. Looking under this. Point of view in Fig. 5 at the input terminals of the: coupling;
g member K as well as the potential states tabulated in the two upper diagrams of FIG. of the voltages Url to Ur4, then you can see that: the set condition is only fulfilled if there is a 0 potential at input terminal 27 ', a 1 potential at input terminal 3 0',
<Desc / Clms Page number 6>
there is a 1 potential at input terminal 28 'and a 0 potential at input terminal 31'.
In addition, voltage also occurs at output terminals 34 and 35 of coupling element K if there is a 1 potential at input terminal 27 ', 0 potential at input terminal 30', 0 potential at input terminal 28 'and at the input terminals 31 'a 1 potential is present. The course of the voltage Urs present at the output terminals 34 and 35 of the coupling element K as a function of the time t is shown in the lower diagram in FIG.
If the phase angle present between the two voltages Ulp and U2p changes, for example if it becomes smaller than the phase angle shown in FIG. 6, then the square-wave pulses forming the square-wave voltage Urs become narrower; If, on the other hand, the phase angle increases, the rectangular pulses increase in width and reach their maximum width at a phase angle of 180.
If the DC voltage source supplies a constant DC voltage, the amplitude of the square-wave voltage Urs is also constant and is not influenced by any interference superimposed on the voltages Ulp and U2p. The square wave voltage Urs is therefore exactly proportional to the phase angle.
The square wave voltage Urs is fed to the asymmetrical filter Fp, which filters out the alternating current components from this voltage. A constant value then occurs at the output terminals 9 and 10 of the asymmetrical filter Fp, which can for example have the circuit structure shown in FIG. 7 as a reactance filter, the amplitude of which is proportional to the phase angle between the two voltages U1p and U2p.
If the phase angle between two voltages of different frequencies is measured, as is the case with a circuit arrangement for parallel switching of alternating current networks, then instead of the constant value, a dirty voltage Up that changes according to the period of the slip occurs, which in each case occurs after a slip period in the synchronization point, i.e. H. if the phase position of the two voltages corresponds, the amplitude has zero and in each case half a slip period thereafter - if the two voltages are in phase opposition - has their greatest amplitude. The greater the frequency difference between the two voltages, the greater the slip frequency and the shorter the slip period.
As a result, curve K1 with the steepest rise in FIG. 8 shows a relatively high frequency difference, while the other two curves K2 and K3, which are drawn in dashed or dash-dotted lines, indicate a relatively small frequency difference.
It is known that reactance filters only work properly if the input resistance on which the calculation is based is constant at their inputs. In order to comply with this condition, the adapter Ag is provided between the coupling element K and the asymmetrical filter Fp. This matching element Ag must be dimensioned in such a way that it reduces the relatively high output resistance of the coupling element, as it results when the transistor T3 is blocked, to the input resistance of the filter Fp on which the calculation is based, and when the transistor T3 is conductive. H. low output resistance of the coupling element K, raises to the desired value of the input resistance of the filter Fp.
This can be achieved, for example, in that the adapter Ag consists of a parallel connection of a resistor and a rectifier element.
A section of the phase comparison device P with the adapter Ag is shown in FIG. 9. If the transistor T3 of the coupling element K is blocked, then there is a relatively high voltage at the output terminals 34 and 35 of the coupling element K, so that the voltage from the terminal + U of the DC voltage source via the resistor R9 and the current flowing through the input terminals 34 'and 35' of the asymmetrical filter Fp predominantly selects the low-resistance path via the rectifier element D9 of the adapter Ag. If the transistor T3 of the coupling element K changes to the conductive state when the input terminals of the coupling element K are activated accordingly, the voltage at the output terminals 34 and 35 of the coupling element K drops considerably.
The rectifier element D9 of the adapter Ag represents a relatively high resistance at this voltage, so that the resistor R10 of the adapter Ag now becomes effective, whereby an increase in the output resistance of the coupling element K, which is otherwise very low in this case, is achieved.
The triangular voltage Up, which changes with the slip frequency and occurs at the output terminals 9-10 of the phase comparison device P, is fed to the circuit device S via its input terminals 9'-10 '. As shown in FIG. 10, the circuit device S contains the timing device Z and the slip limiting circuit Sch, which are connected to the input terminals 9'-10 'of the circuit device S and the output terminals 9-10 of the phase comparison device P via an impedance converter J .
The impedance converter J, which can optionally be preceded by an amplifier, represents a circuit known as an emitter follower and contains, among other things, the transistor T4, whose base is connected to the positive pole of the operating voltage source via the resistor R11 and to the input terminal 9 '. : the circuit device S is connected.
The emitter of transistor T4 is connected to ground M via a resistor R12 with voltage tap 36, and the collector of transistor T4 is connected to the positive pole of the operating voltage source. The usual input resistance R13 is located between the base of transistor T4: and ground M.
The timing device Z is connected to the output of the impedance converter J, namely via the capacitor C1 connected to the circuit point 37 and acting as a differentiator and via the resistor R14, which is located at the voltage tap 36 of the resistor R12 and forms a proportional element; the ground connection M of the timing device Z is directly connected to the input terminal 10 'of the circuit device S. The differential element Cl and the proportional element R14 are in common.
Connection point 38 connected to one another, which is connected directly to the one .Input terminal 38 'of the amplifier Vstl: is connected; the other input terminal 39 'of the amplifier Vstl is connected to ground M. Out-
<Desc / Clms Page number 7>
On the output side, the amplifier Vstl is connected to the terminals 41 and 42 to the trigger Tz, which generates the voltage Usz representing the command signal of the timing device Z when it is activated accordingly at its output terminals 11-12 of the circuit device S.
The trigger shown in FIG. 11 can be used as trigger Tz, which contains the two transistors T5 and T6, which are embodied, for example, as NPN transistors and whose emitter terminals are connected directly to ground M. The collector connections of the two transistors T5 and T6 are connected to the positive pole of the operating voltage source by means of the load resistors R15 and R16. Between the collector of the transistor T6 and the base of the transistor T5 is the resistor R17, which transfers the potential at the collector of the transistor T6 to the base of the transistor T5.
The base of the transistor T5 is also connected to the ground connection M via the rectifier element D10, the rectifier element being polarized such that a blocking effect results for a current of the operating voltage source flowing through the resistors R16 and R17.
The transistor T6 of the trigger Tz is only conductive when the input terminal 41 of the trigger Tz has a negative potential compared to the input terminal 42 as a result of corresponding activation. In this case the transistor T5 is blocked, whereby a relatively high potential is established at the collector of the transistor T5.
Since the collector of the transistor T5 is connected to the base of the transistor T6 via the rectifier element D11, the transistor T6 only becomes conductive when the amplitude of the input variable occurring at the terminals 41-42 is determined by the threshold value of the rectifier element D11; d. H. Only when a predetermined amplitude of the input variable is exceeded does the voltage Uss jump from the related amplitude value 1 to the value 0 at the output terminals 11-12 of the trigger Tz.
The trigger Tz is, as already indicated above, controlled by the impedance converter J of the circuit device S via the amplifier Vstl. Occurs at the input terminals 9'-10 'of the switching device S, i. at the input of the impedance converter J, the triangular voltage Up develops at the resistor R12 a voltage Up 'which forms an output variable of the impedance converter J and which corresponds to the voltage Up, since an emitter follower does not perform any voltage amplification.
The voltage Up 'represents the impressed voltage of the capacitor C1, which in this arrangement acts as a differentiator and consequently a current ie flows through it, which can be described by the following relationship.
EMI7.8
If the division ratio of resistor R12 is denoted by k, then there is between voltage tap 36 and ground M, i.e. H. at the resistor R14, the voltage k representing a further output variable of the impedance converter J. Up 'that a stream
EMI7.9
drives through the proportional element R14. If the currents ie. And iR14 are equal, it follows from the relationships (1) and (2)
EMI7.10
from which the relationship is derived for the default time tv
EMI7.11
can be derived.
This equation (3) shows that the default time tv is independent of the slip and can easily be adapted to the own tent of the respective command switch by changing one or more of the variables Cl, R14 and k.
The currents ie and iR14 are fed to a common circuit point 38, so that the amplifier Vstl connected to this circuit point 38 drives a current i corresponding to the sum of the two currents through the input circuit of the trigger Tz. If the amplitude of the current is passes through zero when the sign of the current sum changes - this occurs at a point in time lying around the default time tv before the point in time of the phase angle zero - then the trigger Tz generates an output potential at its output 11-12, which is , represents a jump in the related amplitude of the voltage Usz from 1 to 0 and forms the command signal of the timing device Z.
In addition to the timing device Z, as is also shown in FIG. 10, the slip limiting circuit Sch is connected to the output of the impedance converter J in such a way that its input terminal 43 with the junction 36 of the impedance converter J and its input terminal 44 with Ground M is connected. The slip limiting circuit Sch contains an amplifier Vst2, to whose output the trigger Tsch is connected.
Both building blocks; Both the amplifier Vst2 and the trigger Tsch can essentially be identical in their structure since the corresponding modules - Vstl and Tz - of the timing device Z, since in both cases the same task, namely the monitoring ider Amplitude:
an electrical quantity to be fulfilled. The following explanations are intended to prove that the slip limitation can be attributed to such a task. In general, the phase angle 9 '- @ applies. t.
(4) If you put. Linearity varaus, then also applies if qp ,. the default angle and t "is again the default time,
EMI7.54
It then applies. also the equation
EMI7.56
<Desc / Clms Page number 8>
if Ts is the period of the slip, fs is the frequency of the slip and s is the slip; with fN is the frequency of the alternating current network, i.e. H. denotes the frequency of the voltage Ul.
The slip-limiting circuit Sch is intended to lock the locking device V when a permissible frequency difference szu1 is exceeded; this can be explained mathematically through the relationship
EMI8.1
express. If one takes into account the relationship (3), then it follows from the equation (7):
EMI8.2
Since d # p / dUp 'is a selectable, constant variable, the slip limitation amounts to an observation of the voltage Up'. If the voltage Up 'exceeds a predetermined amplitude, the output voltage Uss of the trigger Tsch jumps from the related amplitude value 0 to the value 1, which leads to the locking device V being blocked.
Otherwise, a voltage Uss with the related amplitude value 0, which acts as a release signal on the locking device V, is applied to the output terminals 13-14 of the slip limitation circuit Sch.
Another possibility for limiting the slip consists in differentiating the output variable Up 'at the resistor R12 of the impedance converter J by a further differentiating element connected to the circuit point 37. The variable resulting from the differentiation can be used to control a trigger which delivers a blocking signal to the locking device V at an amplitude of this variable which corresponds to an impermissibly high slip.
It is advantageous if, in addition to the slip limiting circuit Sch, an angle-time control known per se is provided to determine very small slippages, as is necessary in the case of parallel shading of synchronous networks. This angle-time control can be connected to the output of the impedance converter J or the phase comparison device P, for example. With this angle of time control, the voltages Up and Up 'are observed with the time curve shown in FIG. 8, namely in such a way that when a predetermined amplitude value of the voltage Up is reached, a timer is started has expired after a predetermined period of time in the order of magnitude of a few 10 seconds.
If the amplitude of the voltage Up is below a predetermined value after this period of time, then an output voltage with the related amplitude value 0 is generated by a trigger, for example, which acts as a further command signal on the locking device V. If, however, the voltage Up has exceeded the predetermined amplitude after the predetermined period of time, the trigger generates a voltage with the related amplitude value l, which represents a blocking signal for the locking device V.
In addition to the permissible phase and frequency differences indicated by the phase comparison device P or by the circuit device S to the locking device V, the output of a command or release signals. Parallel switching commands also depend on whether the amplitudes of the voltages U1 and U2 match or their ratio does not exceed a specified value. Release signals indicating this criterion are generated by the amplitude comparison device A shown in FIG. 12 in the form of a block diagram.
The amplitude comparison device A is connected with its input terminals 5 and 6 to the secondary winding w1 ″ of the converter Wl connected to the voltage U1 of the alternating current network and with its input terminals 7-8 to the secondary winding w2 ″ of the converter W2 connected to the voltage U2 of the generator to be connected in parallel connected.
The bridge rectifier BG1, which supplies a DC voltage to the input terminals 45 and 46 of the symmetrical filter Fal, is connected to the input terminals 5 and 6 of the amplitude comparison device A. The filter Fal has the two outputs 47-48 and 48-49, of which one output 47-48 is connected to the input 50-51 of the asymmetrical trigger Tal via a fixed resistor R19.
The other output 48A.9 of the symmetrical filter Fal is connected to the input 52-53 of the other asymmetrical trigger Tat via switchable resistors R20, R21, R22, R23.
The input 52-53 of the other asymmetrical trigger Tat is also connected to the symmetrical filter Fa2 @, which is preceded by a bridge rectifier BG2 connected to the secondary winding w2 "of the converter W2. This bridge rectifier generates at: the input terminals 54 and 55 of the symmetrical filter Fa2 is a direct voltage which, after its ripple has been suppressed by the filter Fa2, occurs as a smoothed direct voltage at the outputs 56-57 around 57-58 of the symmetrical filter Fa2.
Of the outputs of the balanced filter Fa2, one output 56-57 is connected via a fixed resistor R24 to the input 52-53 of the unbalanced trigger Tat, while the other output 57-58 is connected via further switchable resistors R25, R26, R27 and R28 the input 50-51 of the unbalanced trigger Tal is connected.
The two asymmetrical triggers Tal and Tat are fed smoothed direct currents by the symmetrical filters Fal and Fa2, which cause the voltages Usl and Us2 at the output terminals 15-16 and 17-18 of the amplitude comparator A to jump if their amplitude values are the same. The occurrence of the voltage jump depends on the amplitudes of the voltages UI and U2.
Since it is not necessary for parallel scolding to take place if the amplitudes match exactly, only a specified amplitude ratio must be observed, the switchable resistors R20 to R23 and R25 to R28 are provided.
<Desc / Clms Page number 9>
see, which allow the setting of a desired Ampfith ratio of the voltages U1 and U2;
the output voltage Usl of the unsymmetrical trigger Tal is then influenced, for example, by the direct currents flowing into it via the fixed resistor R19 and via the respectively switched-on resistors R25 to R28, that it is at an amplitude of the voltage U2 that is greater than a permissible maximum amplitude of the voltage U1, jumps from a related amplitude value 0 to an amplitude value l.
Similarly, by appropriately dimensioning the resistors R20 to R23, the asymmetrical trigger Tat can be influenced in such a way that it generates a voltage Us2 at its output terminals 17-18 at an amplitude of the voltage U2 that is greater than a predetermined smallest amplitude of the voltage U1 which jumps from the related amplitude value 1 to the related value 0.
If care is taken that the locking device V only issues a parallel switching command when all the voltages supplied to it have the related amplitude value 0, then the described dimensioning of the amplitude comparison device A ensures that the locking device V in the sense of issuing a parallel switching command only then is influenced when the amplitude of the voltage U2 is not greater than a predetermined maximum amplitude of the voltage U1 and not less than a predetermined minimum amplitude of the voltage U1.
The filter shown in FIG. 13 can be used as the symmetrical filter Fal or Fa2. The filter is constructed in the manner of a # # element and contains an inductance L1 in each of its two series branches, which are made using a single iron core for reasons of good symmetry; The capacitors C2 and C3 are arranged in the shunt branches of the # # element, of which the resistor R29, which is provided with a tap, is connected in parallel with the capacitor C3. The filter that filters the frequency components of the bridge rectifiers BG1 resp.
BG2 is intended to attenuate the given electrical quantity of the rectified current and consequently must have a low-pass or band-pass characteristic, can optionally be composed of several h ## elements in the manner of a chain circuit to improve the filter effect.
The asymmetrical triggers Tal and Tat wounded in the amplitude comparison device A can match the trigger Tz shown in FIG. 11 in terms of their circuit structure.
It is useful if the amplitude comparison device A is assigned a test circuit which is fed with the smoothed DC voltages of the symmetrical filters Fal and Fa2 via a fixed resistor. By appropriately dimensioning the two fixed resistors, a trigger influenced by the DC voltages generates a voltage with the related amplitude value 0 at its output when the amplitude of the voltage U1 of the AC network is greater than a predetermined, smallest amplitude.
If the smallest amplitude selected is that amplitude at which the operating voltage obtained from the voltage of the alternating current network for the individual circuit parts of the circuit arrangement according to the invention is just sufficient for the individual circuit parts to work properly, then an incorrectly emitted release signal caused by an operating voltage that is too low cannot be used Parallel shaft command are caused.
The release signals of the amplitude comparison device A with the associated test circuit and the slip limiting circuit Sch as well as the command signals of the time setting device Z and the angle-time control are fed to the locking device V, the circuit diagram of which is shown in FIG. The locking device V consists of a rectifier circuit Gsch and a trigger Tv. The rectifier circuit Gsch has the inputs 15 ', 17', 59 and 60 as well as 11 'and 13'; Another input connected to ground M is connected to the corresponding outputs of the upstream circuit parts, such as amplitude comparison device A, test circuit, time specification device Z, slip limitation circuit Sch and angle-time control.
The inputs 15 ', 17', 59 and 60 of the inputs of the rectifier circuit Gsch are connected via rectifier elements D12 to D15 with the same polarity to one connection of the resistor R30, the other connection of which is connected to the circuit point P3 of the one diagonal of the bridge rectifier BG3. The other circuit point P4 of this diagonal de bridge rectifier BG3 is connected to ground M via the resistor R31. The circuit points P5 and P6 of the other diagonal of the bridge rectifier, G3, are each connected to the inputs 11 'and 13' of the rectifier circuit Gsch via a capacitor C4 and C5. A capacitor C6 or C7 is also located between the circuit point P5 or P6 and ground M.
The rectifier circuit Gsch is connected via the rectifier element D16 to the trigger Tv of the locking device V, which contains, for example, two NPN transistors T7 and T8. The base of the transistor T7 is connected to the rectifier element D16 via a rectifier element D17 in such a way that the two rectifier elements are polarized in opposite directions. A circuit point 61 lying between the two rectifier elements D16 and D17 is connected to the positive pole of the operating voltage source via the variable resistor R32.
The collector of the transistor T7 is also connected to the positive pole of the operating voltage source via the usual working resistor R33 and is also uncoupled to the base of the transistor T8 by means of the rectifier element D18. The emitter of the transistor T8, like that of the transistor T7, is directly connected to ground M, and the relay R is arranged between the collector (of the transistor T8 and the positive pole of the operating voltage source, which outputs the parallel switching command.
The relay R is always de-energized when the transistor T8 is blocked or the transistor T7 is conductive. This is the case when the current i4 flowing through the resistor R32, which sets the bias voltage for the transistor T7, is zero. The prerequisite for this is that the circuit is blocked via the bridge rectifier # BG3.
This can occur once when the rectifier element D16 is blocked as a result of a related amplitude value 1 at one or more of the inputs 15 ', 17', 59 and / or 60. Second, the circuit is above that
<Desc / Clms Page number 10>
Bridge rectifier BG3 is always blocked when the timing device Z and the slip limiting circuit Sch supply voltages with the related amplitude values l to the inputs 11 'and 13' or to the circuit points P5 and P6.
If, on the other hand, voltages with the related amplitude values 0 are present at all inputs of the rectifier circuit Gsch, then the circuit via the bridge rectifier BG3 is permeable, i. H. a stream flows il. This current i4 causes a voltage drop across the resistor R32 and thus a drop in the potential at the base of the transistor T7. The transistor T7 is blocked and thus the transistor T8 is permeable in a known manner; A collector current flows which causes relay R to respond and thereby triggers the parallel switching command.
Since the voltages at the inputs of the rectifier circuit only have the related amplitude values 0 if the amplitude ratio as well as the phase and frequency difference of the voltages of the alternating current network and the generator to be connected in parallel comply with specified values, it is ensured that only then a parallel switching command takes place when all of the listed conditions are met.