Schaltungsanordnung zum Empfang von in Serie und im Start-Stop-Betrieb übertragenen Codekombinationen, insbesondere Fernschreibzeichen Die Erfindung bezieht sich auf eine Schaltungs anordnung zum Empfang von in Serie übertragenen Codekombinationen, z. B. Fernschreibzeichen, die am Empfänger asynchron ankommen, also im Start-Stop- Betrieb übertragen werden. Die wesentliche Aufgabe einer derartigen Empfangsschaltung besteht darin, die Einzelschritte der empfangenen und auszuwertenden Codekombinationen (Fernschreibzeichen) jeweils möglichst in der Sollschrittmitte abzutasten und einem Speicherorgan zuzuführen.
Die Sollschrittmitte eines Schrittes ist hierbei durch den Beginn des ganzen Zeichens, d. h. den ersten Polaritätswechsel am Eingang der Schaltungsanord nung bestimmt (Beginn des Anlaufschrittes).
Derartige Schaltungsanordnungen werden unter anderem auch in sogenannten Serienparallelumset- zern, z. B. in Vermittlungsanlagen, benötigt, in denen bestimmte, beispielsweise aus fünf Schritten be stehende Fernschreibzeichen zur Auswertung (zur Einstellung eines Wählers) in Paralleldarstellung über geführt werden müssen, da nur hierdurch mit gerin gen Mitteln eine Erkennung des eine Ziffer darstellen den Zeichens möglich wird. Bei einem Serienparallel umsetzer bestehen dann die Auswerteglieder zunächst in einfachen Speichergliedern, die bei elektronisch arbeitenden Anlagen die Form von bistabilen Kipp- stufen haben können.
Die gleiche Aufgabe ist aber auch bei allen ande ren Empfangsschaltungen gegeben, bei denen dann parallel verschiedene Empfangsorgane, z. B. die Wähl- schienen einer Fernschreibmaschine, eingestellt wer den müssen.
Eine Schaltungsanordnung zum Empfang von in Serie vorliegenden Codekombinationen benötigt so mit eine Zeitschaltung, die abhängig vom Auftreten des ersten Polaritätswechsels die Abtastzeitpunkte und damit die Einspeicherzeitpunkte für die einzelnen Codeschritte bestimmt.
Es ist bekannt, diese Zeitschaltung in Form eines Frequenzteilers aufzubauen, der einen der Schaltungs anordnung von aussen zugeführten im Vergleich zu der Schrittfolgefrequenz der empfangenen Zeichen hochfrequenten Taktpuls so weit unterteilt, dass die Abtastzeitpunkte gewonnen werden. Eine derartige Schaltungsanordnung arbeitet, insbesondere wenn ein verhältnismässig hochfrequenter Taktpuls verwendet wird, ausreichend genau. Sie ist jedoch verhältnis mässig aufwendig.
Die Schaltungsanordnung nach der Erfindung ver wendet als Zeitschaltung einen mit der Schrittfolge frequenz der Codekombination schwingenden rück kopplungsfreien Generator, in dessen Schwingkreis durch einen Ruhestrom Energie gespeichert wird und der dabei so bedämpft ist, dass er nicht schwingen kann. Dieser Ruhestrom wird beim Auftreten des ersten Polaritätswechsels (Anlaufschritt) am Eingang der Anordnung aufgehoben, so dass der Generator mit einer definierten Phase zu schwingen beginnt.
Gemäss einem weiteren wesentlichen Merkmal der Anord nung nach der Erfindung werden die vom Schwing kreis abgeleiteten Schwingungen nach Umformung in eine Rechteckwechseispannung und einer anschliessen den Differenzierung zur Steuerung des in Form einer Zählkette vorgesehenen Impulsverteilers verwendet.
Bei der Schaltungsanordnung nach der Erfindung ist also ein Generator vorgesehen, der unmittelbar mit der Schrittfolgefrequenz des abzutastenden Fern schreibzeichens schwingt. Dies ist bei Fernschreib zeichen, die mit 50 Bd übertragen werden, 50 Hz. Es ist an sich bekannt, innerhalb von Entzerrern eine derartige Schaltung vorzusehen, doch wurde bisher von solchen Lösungen abgegangen, da die Frequenz- konstanz einfacher Generatoren nur verhältnismässig gering ist.
Es wurde deshalb für Entzerrer die oben angegebene Lösung mit nach dem Abzählverfahren arbeitenden Frequenzteilern gewählt. Der Erfindung liegt die Erkenntnis zugrunde, dass für einen Emp fangsvorgang, wie es beispielsweise für die Serien parallelumsetzung von Codeschritten begrenzter An zahl im Start-Stop-Betrieb notwendig ist, die Fre- quenzkonstanz eines rückkopplungslosen Generators ausreicht, da hierbei diese nicht durch Phasendrehun gen im Rückkopplungsweg beeinträchtigt wird.
Darüber hinaus wird im folgenden auch eine Generatorschaltung wiedergegeben, die ohne Phasen fehler anschwingt und bei der dann die einzelnen Ab tastzeitpunkte auch einwandfrei gewonnen werden können.
Ein Ausführungsbeispiel der Erfindung wird an hand der Zeichnung näher erläutert.
Es zeigen: Fig.l die schaltungsmässige Ausführung eines Serienparallelumsetzers mit Transistorstufen als Steuer- und Speicherglieder und Fig.2 einen Impulsplan zu dem Ausführungs beispiel nach Fig. 1.
In der Fig. 1 sind die zur Eingangsschaltung ge hörenden Schaltteile mit der Linie I und die dem Generator zugeordneten Teile mit der Linie II ein gegrenzt. Die mit der Linie III abgegrenzten Teile enthalten die Ausgangsschaltung und bestehen bei dem dargestellten Ausführungsbeispiel aus fünf bista- bilen Transistorkippstufen. Weiterhin enthält die An ordnung eine Zählkette IV und ein Steuer-Flip-Flop V zur Steuerung der Zählkette abhängig von der Aus gangsspannung des Sinusgenerators.
Durch den übergang von der Polarität eines Trennstromschrittes auf die Polarität eines Zeichen stromschrittes am Eingang E wird die aus den Tran sistoren 3 und 6 bestehende Kippschaltung aus der Ruhelage in die Arbeitslage umgeschaltet. In der Ruhelage ist der Transistor 3 leitend und der Tran sistor 6 gesperrt. Durch die Umschaltung wird dann der Transistor 6 leitend und an seinem Kollektor widerstand W6 entsteht ein Spannungssprung, der in noch zu schildernder Weise einen Schwingkreis zur Erzeugung einer gedämpften Sinusschwingung frei gibt.
Diese Schwingung wird in einem Verstärker so verstärkt, dass am Verstärkerausgang eine Rechteck- spannung konstanter Amplitude auftritt. Diese Span nung wird differenziert und dient zur Steuerung des bistabilen Kippkreises V. Abhängig von dem Um schalten dieses Kippkreises werden Impulse an die Zählkette IV weitergegeben, die hierbei jeweils um eine Stufe weiterschaltet und den Einspeichervorgang der entsprechenden Ausgangskippschaltung auslöst.
Die Anordnung ist hierbei so aufgebaut, dass in die Ausgangskippschaltungen immer nur dann ein Wert eingespeichert wird, wenn am Eingang E positives Potential (Trennstrompolarität) anliegt.
Die Zählkette IV ist aus magnetisierbaren Ring kernen aufgebaut und so ausgelegt, dass ihre Zähl- kapazität nach sieben Abtastimpulsen (Anlaufschritt + 5 Codeschritten + Sperrschritt) einmal erschöpft ist.
Der letzte Kern liefert bei seiner Umschaltung, das ist zur Zeit der Abtastung des Sperrschrittes einen Rückstellimpuls an die Eingangskippschaltung, so dass diese in die Ruhelage zurückgeführt wird und in noch zu schildernder Weise den Schwingkreis be- dämpft. In die Steuerleitung zur Zurückstellung der Eingangskippschaltung ist ausserdem ein aus den Widerständen W3 und dem Kondensator C7 be stehendes Zeitglied angeordnet, das eine erneute Um schaltung der Eingangskippstufe vorübergehend ver hindert, nämlich so lange, bis der Schwingkreis eine bestimmte Energie gespeichert hat.
Die Eingangsschaltung enthält ein Widerstands kondensatorglied W1, <I>Cl.</I> Dieses Glied hat die Auf gabe, ein kurzzeitiges Prellen eines an den Eingang E angeschlossenen Kontaktes auszugleichen. Bei ent sprechender Wahl der Zeitkonstante wirkt dieses Glied zugleich als Kurzstartsperre, da die aus den Transistoren 3 und 6 aufgebaute Eingangskippschal- tung nur dann in die Arbeitslage umgeschaltet wird, wenn das Eingangspotential länger anliegt als die Umladezeit des Kondensators Cl beträgt.
Mit der Umschaltung der Eingangskippstufe ent steht am Kollektor des Transistors 3 ein differenzier ter Stromimpuls, der den Transistor 4 kurzzeitig ent- sperrt und mit dem so erhaltenen Impuls den ersten Kern der magnetischen Zählkette (Kern A) um magnetisiert. Ausserdem wird mit diesem Stromim puls über die Kondensatoren C5 und C2 die aus den Transistoren 10 und 11 bestehende Steuerkippstufe und die Ausgangskippstufen in eine definierte Aus gangslage geschaltet.
Durch das Umkippen der Eingangskippstufe wird, wie bereits erwähnt, der Kollektor des Transistors 6 positiv angehoben. Hierdurch wird der Transistor 7, der im Zuge eines Spannungsteilers liegt, gesperrt und somit das Potential am Kollektor dieses Transistors negativ. Diese entgegengerichteten Spannungssprünge an den Transistoren 6 und 7 verursachen ein Sperren der Diode D7, so dass der im Ruhezustand durch die Spule L des Schwingkreises fliessende Strom unter brochen wird. Der Schwingkreis, bestehend aus der Spule L und dem Kondensator C, wird dadurch zu gedämpften Schwingungen freigegeben. Diese Schwin gungen werden einem zweistufigen Verstärker zu geführt.
Die erste Stufe des Verstärkers ist tempera turkompensiert und so ausgelegt, dass sämtliche Halb wellen der Sinusschwingungen für die Dauer eines Fernschreibzeichens den Transistor 8 vollkommen sperren oder so in die Sättigung steuern, dass die zweite Stufe lediglich als Schalter zur Erhöhung der Flankensteilheit der Rechteckwechsel zu wirken braucht. Die Arbeitspunkteinstellung dieser durch den Transistor 9 gebildeten zweiten Stufe ist somit nicht kritisch. Die Betriebsspannung der beiden Transi storen wird mit Hilfe von Zenerdioden Z konstant ge halten.
Die Steuerung des Spannungsteilers durch den Transistor 7 hat gegenüber einer Steuerung mit einem festen Spannungsteiler den Vorteil, dass im Arbeits zustand eine grössere Sperrspannung an der Eingabe diode D7 liegt. Dies hat zur Folge, dass die über lagerte Wechselspannung des Schwingkreises gross gemacht werden kann, ohne dass die Gefahr besteht, dass die ersten Schwingungen die Diode öffnen, wo durch der Kreis zusätzlich bedampft würde, was zu Frequenz- und Phasenfehlern führen würde.
Die am Widerstand W9 taktrichtig auftretenden Potentialsprünge werden mit den Kondensatoren C10 differenziert und jeweils zur Umschaltung der aus den Transistoren 10 und 11 bestehenden Steuerkipp- schaltung V verwendet. Mit dem Umschalten dieser Kippschaltung werden abwechselnde Steuerimpulse über die Kondensatoren C12 bzw. C13 an die beiden Fortschalteleitungen 14 bzw. 15 der magnetischen Zählkette weitergegeben.
Zwischen einem Abgriff des über den Transistor 7 gespeisten Spannungsteiles und der Zuleitung 9 zu der Steuerkippschaltung ist eine Diode D9 angeordnet, die so gepolt ist, dass die Spannung am Widerstand W9 bei leitendem Transistor 7 auf einem konstanten positiven Wert gehalten wird. Dadurch werden durch Einschwingvorgänge des Schwingkreises bedingte Fehlauslösungen der Steuerkippschaltung V, die zu Fehlsteuerungen der Zählkette führen könnten, beim Laden des Schwingkreises sicher vermieden.
Die Fig. 2 zeigt einen Impulsplan zu der Schal tung nach Fig. 1, wobei die einzelnen Zeilen des Im pulsplanes mit der gleichen Bezifferung versehen sind, die die für die Wirkungsweise der Anordnung inter essierenden Schaltungsteile in der Fig. 1 tragen.
Abschliessend darf darauf hingewiesen werden, dass die Schaltungsanordnung unmittelbar mit Ein fachstromzeichen arbeitet. Sofern am Eingang E Doppelstromzeichen anliegen, werden sie mit Hilfe der Diode D1 bzw. D2 in Einfachstromzeichen über geführt.
Die Zeitschaltung nach der Erfindung wurde an hand eines Ausführungsbeispieles erläutert, das für die Serienparallelumsetzung von Codekombinationen gedacht ist, die aus fünf Codeschritten bestehen und im Start-Stop-Betrieb übertragen werden. Die An ordnung kann ohne weiteres für andere Codekombina tionen mit mehr oder weniger Einzelschritten ver wendet werden.
Circuit arrangement for receiving in series and in the start-stop mode transmitted code combinations, in particular telex characters. The invention relates to a circuit arrangement for receiving code combinations transmitted in series, eg. B. Teletype characters that arrive asynchronously at the receiver, i.e. are transmitted in start-stop mode. The essential task of such a receiving circuit is to scan the individual steps of the received and evaluated code combinations (telex characters) in each case as far as possible in the middle of the desired step and to feed them to a memory element.
The target step center of a step is indicated by the beginning of the whole character, i.e. H. determines the first polarity change at the input of the Schaltungsanord voltage (beginning of the start-up step).
Such circuit arrangements are also used, among other things, in so-called series parallel converters, e.g. B. in switching systems, in which certain, for example, from five steps be standing telex characters for evaluation (to set a voter) must be performed in parallel display, since this is the only way to recognize a digit represent the character with low funds . In the case of a parallel converter in series, the evaluation elements initially consist of simple storage elements which, in systems that operate electronically, can have the form of bistable flip-flops.
The same task is also given in all other receiving circuits, in which then different receiving organs, z. B. the selector rails of a teletypewriter, who must set.
A circuit arrangement for receiving code combinations present in series thus requires a timing circuit that determines the sampling times and thus the storage times for the individual code steps depending on the occurrence of the first polarity change.
It is known to build this timing circuit in the form of a frequency divider which subdivides a high-frequency clock pulse fed to the circuit arrangement from the outside compared to the step sequence frequency of the received characters so far that the sampling times are obtained. Such a circuit arrangement works with sufficient accuracy, especially when a relatively high-frequency clock pulse is used. However, it is relatively expensive.
The circuit arrangement according to the invention uses as a timing circuit a feedback-free generator oscillating with the step sequence frequency of the code combination, in whose resonant circuit energy is stored by a quiescent current and which is damped so that it cannot oscillate. This quiescent current is canceled when the first polarity change occurs (start-up step) at the input of the arrangement, so that the generator begins to oscillate with a defined phase.
According to a further essential feature of the arrangement according to the invention, the oscillations derived from the oscillating circuit are used after conversion into a square-wave alternating voltage and a subsequent differentiation to control the pulse distributor provided in the form of a counting chain.
In the circuit arrangement according to the invention, a generator is provided which oscillates directly with the step frequency of the remote writing character to be scanned. This is 50 Hz for telex characters that are transmitted at 50 Bd. It is known per se to provide such a circuit within equalizers, but such solutions have hitherto been abandoned because the frequency constancy of simple generators is only relatively low.
The solution given above with frequency dividers working according to the counting method was therefore chosen for equalizers. The invention is based on the knowledge that the frequency constancy of a feedbackless generator is sufficient for a receiving process, as is necessary, for example, for the serial parallel conversion of code steps of a limited number in start-stop operation, since this is not caused by phase rotations is impaired in the feedback path.
In addition, a generator circuit is shown in the following, which oscillates without phase errors and in which the individual sampling times can also be obtained properly.
An embodiment of the invention is explained in more detail with reference to the drawing.
There are shown: Fig.l the circuit implementation of a series-parallel converter with transistor stages as control and storage elements and Fig. 2 shows a pulse plan for the embodiment example according to FIG.
In Fig. 1, the switching parts belonging to the input circuit ge with the line I and the parts associated with the generator with the line II are limited. The parts delimited by line III contain the output circuit and, in the exemplary embodiment shown, consist of five bistable transistor trigger stages. Furthermore, the arrangement contains a counting chain IV and a control flip-flop V for controlling the counting chain depending on the output voltage from the sine wave generator.
Through the transition from the polarity of an isolating current step to the polarity of a character current step at the input E, the flip-flop consisting of the Tran sistors 3 and 6 is switched from the rest position to the working position. In the rest position, the transistor 3 is conductive and the Tran sistor 6 is blocked. As a result of the switchover, the transistor 6 is then conductive and a voltage jump occurs at its collector resistor W6, which releases an oscillating circuit for generating a damped sinusoidal oscillation in a manner to be described.
This oscillation is amplified in an amplifier in such a way that a square-wave voltage of constant amplitude appears at the amplifier output. This voltage is differentiated and is used to control the bistable trigger circuit V. Depending on the order in which this trigger circuit is switched, pulses are passed on to the counting chain IV, which advances by one level and triggers the storage process of the corresponding output trigger circuit.
The arrangement is designed in such a way that a value is only stored in the output trigger circuits when a positive potential (isolating current polarity) is applied to input E.
The counting chain IV is made up of magnetizable ring cores and is designed in such a way that its counting capacity is exhausted once after seven scanning pulses (start-up step + 5 code steps + locking step).
The last core delivers a reset pulse to the input flip-flop circuit when it is switched, that is, at the time the blocking step is scanned, so that it is returned to the rest position and dampens the resonant circuit in a manner to be described. In the control line for resetting the input flip-flop, a timer consisting of the resistors W3 and the capacitor C7 is also arranged, which temporarily prevents a renewed switching of the input flip-flop, namely until the resonant circuit has stored a certain amount of energy.
The input circuit contains a resistor capacitor member W1, <I> Cl. </I> This member has the task of compensating brief bouncing of a contact connected to input E. If the time constant is selected accordingly, this element also acts as a short start lock, since the input flip-flop circuit made up of transistors 3 and 6 is only switched to the working position if the input potential is longer than the charging time of the capacitor C1.
When the input flip-flop is switched, a differentiated current pulse is generated at the collector of transistor 3, which briefly disables transistor 4 and magnetizes the first core of the magnetic counting chain (core A) with the pulse obtained in this way. In addition, with this Stromim pulse via the capacitors C5 and C2, the control flip-flop consisting of the transistors 10 and 11 and the output flip-flops are switched to a defined starting position.
As already mentioned, by tilting the input flip-flop, the collector of transistor 6 is positively raised. As a result, the transistor 7, which is part of a voltage divider, is blocked and thus the potential at the collector of this transistor is negative. These opposite voltage jumps at the transistors 6 and 7 cause the diode D7 to block, so that the current flowing through the coil L of the resonant circuit in the idle state is interrupted. The resonant circuit, consisting of the coil L and the capacitor C, is released to produce damped oscillations. These vibrations are fed to a two-stage amplifier.
The first stage of the amplifier is temperature compensated and designed in such a way that all half-waves of the sinusoidal oscillations completely block transistor 8 for the duration of a telex or control it to saturation so that the second stage only acts as a switch to increase the edge steepness of the square wave changes needs. The setting of the operating point of this second stage formed by the transistor 9 is therefore not critical. The operating voltage of the two transistors is kept constant ge with the help of Zener diodes Z.
The control of the voltage divider by the transistor 7 has the advantage over a control with a fixed voltage divider that in the working state a higher reverse voltage is applied to the input diode D7. As a result, the superimposed alternating voltage of the oscillating circuit can be made large without the risk of the first oscillations opening the diode, where the circuit would additionally vaporize, which would lead to frequency and phase errors.
The potential jumps occurring at the resistor W9 with the correct timing are differentiated with the capacitors C10 and used to switch over the control flip-flop circuit V consisting of the transistors 10 and 11. When this toggle switch is switched, alternating control pulses are passed on to the two incremental lines 14 and 15 of the magnetic counting chain via the capacitors C12 and C13.
A diode D9, which is polarized so that the voltage across resistor W9 is kept at a constant positive value when the transistor 7 is conducting, is arranged between a tap of the voltage part fed via the transistor 7 and the supply line 9 to the flip-flop. As a result, false triggering of the flip-flop circuit V caused by transient processes in the resonant circuit, which could lead to incorrect control of the counting chain, is reliably avoided when the resonant circuit is loaded.
Fig. 2 shows a pulse plan for the scarf device according to FIG. 1, the individual lines of the pulse plan are provided with the same numbering that carry the inter essing circuit parts in FIG. 1 for the operation of the arrangement.
Finally, it may be pointed out that the circuit arrangement works directly with single current symbols. If double-current symbols are present at input E, they are converted into single-current symbols with the aid of diode D1 or D2.
The timing circuit according to the invention was explained using an exemplary embodiment which is intended for the serial parallel conversion of code combinations which consist of five code steps and are transmitted in start-stop operation. The arrangement can easily be used for other code combinations with more or fewer individual steps.