CA2095350A1 - Circuit de verrouillage de phase pour reduire le sautillement dans un systeme de commutation multiplex numerique - Google Patents

Circuit de verrouillage de phase pour reduire le sautillement dans un systeme de commutation multiplex numerique

Info

Publication number
CA2095350A1
CA2095350A1 CA2095350A CA2095350A CA2095350A1 CA 2095350 A1 CA2095350 A1 CA 2095350A1 CA 2095350 A CA2095350 A CA 2095350A CA 2095350 A CA2095350 A CA 2095350A CA 2095350 A1 CA2095350 A1 CA 2095350A1
Authority
CA
Canada
Prior art keywords
locking circuit
multiplex system
operational amplifier
digital multiplex
jitter reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CA2095350A
Other languages
English (en)
Other versions
CA2095350C (fr
Inventor
Mats Bladh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CA2095350A1 publication Critical patent/CA2095350A1/fr
Application granted granted Critical
Publication of CA2095350C publication Critical patent/CA2095350C/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Networks Using Active Elements (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Circuit de verrouillage de phase permettant de réduire la gigue dans un système multiplex numérique. Comprend un amplificateur opérationnel à réaction, à deux entrées. Deux diodes sont montées tête-bêche à une entrée de l'amplificateur opérationnel aux fins de la commande de gain automatique. L'autre entrée de l'amplificateur opérationnel est connectée à une source de tension de référence. L'amplificateur opérationnel est de type FET ou CMOS, à entrées à haute valeur ohmique.
CA002095350A 1990-07-10 1991-07-09 Circuit de verrouillage de phase pour reduire le sautillement dans un systeme de commutation multiplex numerique Expired - Fee Related CA2095350C (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9002408-4 1990-07-10
SE9002408A SE466474B (sv) 1990-07-10 1990-07-10 Faslaasningskrets foer jitterreducering i digitalt multiplexsystem

Publications (2)

Publication Number Publication Date
CA2095350A1 true CA2095350A1 (fr) 1992-01-11
CA2095350C CA2095350C (fr) 1999-02-02

Family

ID=20379985

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002095350A Expired - Fee Related CA2095350C (fr) 1990-07-10 1991-07-09 Circuit de verrouillage de phase pour reduire le sautillement dans un systeme de commutation multiplex numerique

Country Status (13)

Country Link
EP (1) EP0549591B1 (fr)
AU (1) AU660933B2 (fr)
CA (1) CA2095350C (fr)
DE (1) DE69128632T2 (fr)
DK (1) DK0549591T3 (fr)
ES (1) ES2110994T3 (fr)
FI (1) FI932330A0 (fr)
GR (1) GR3026036T3 (fr)
IE (1) IE80859B1 (fr)
MX (1) MX9100088A (fr)
NO (1) NO931566L (fr)
SE (1) SE466474B (fr)
WO (1) WO1992001344A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2102938B1 (es) * 1994-03-28 1998-04-16 Alcatel Standard Electrica Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales.
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3420956A (en) * 1966-01-04 1969-01-07 Bell Telephone Labor Inc Jitter reduction in pulse multiplexing systems employing pulse stuffing
DE2247666C2 (de) * 1972-09-28 1975-02-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur gegenseitigen Synchronisierung der In den Vermittlungsstellen eines PCM-Zeitmultlplex-FernmeMenetzes vorgesehenen Amtstaktoszillatoren
US3830981A (en) * 1973-04-02 1974-08-20 Bell Northern Research Ltd Pulse stuffing control circuit for reducing jitter in tdm system
DE2931401A1 (de) * 1979-07-31 1981-02-19 Siemens Ag Sinus-rechteckwandler
DE3167165D1 (en) * 1980-06-16 1984-12-20 Post Office Digital transmission systems
US4397017A (en) * 1981-03-02 1983-08-02 Nippon Electric Co., Ltd. Stuff synchronization device with reduced sampling jitter
DE3227849A1 (de) * 1982-07-26 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen
CN85100049B (zh) * 1985-04-01 1987-11-25 清华大学 模型法码速调整方法及调整装置
FR2583180B1 (fr) * 1985-06-10 1987-08-07 Cit Alcatel Procede et dispositif de reduction de gigue d'un train numerique synchrone en vue de la recuperation de son rythme
FR2593337A1 (fr) * 1986-01-23 1987-07-24 Berlinet Denis Dispositif de synchronisation d'un signal binaire avec elimination de gigue
FR2597689B1 (fr) * 1986-04-22 1988-06-10 Trt Telecom Radio Electr Dispositif pour la recuperation de rythme convenant notamment pour un systeme de transmission d'informations utilisant dans un sens de transmission le principe dit d'a.m.r.t.
US4820994A (en) * 1986-10-20 1989-04-11 Siemens Aktiengesellschaft Phase regulating circuit

Also Published As

Publication number Publication date
SE466474B (sv) 1992-02-17
FI932330A (fi) 1993-05-21
DE69128632D1 (de) 1998-02-12
DE69128632T2 (de) 1998-05-20
ES2110994T3 (es) 1998-03-01
AU8234391A (en) 1992-02-04
WO1992001344A1 (fr) 1992-01-23
SE9002408L (sv) 1992-01-11
GR3026036T3 (en) 1998-04-30
FI932330A0 (fi) 1993-05-21
MX9100088A (es) 1992-02-28
IE80859B1 (en) 1999-04-21
SE9002408D0 (sv) 1990-07-10
AU660933B2 (en) 1995-07-13
EP0549591B1 (fr) 1998-01-07
DK0549591T3 (da) 1998-09-07
NO931566D0 (no) 1993-04-29
CA2095350C (fr) 1999-02-02
EP0549591A1 (fr) 1993-07-07
IE912099A1 (en) 1992-01-15
NO931566L (no) 1993-04-29

Similar Documents

Publication Publication Date Title
EP0585090A3 (fr) Système de boucle à verrouillage de phase comportant une compensation de la variation du gain de boucle en fonction des transitions des données.
EP0124332A3 (fr) Montage d'accord à double conversion
AU3077789A (en) Circuit arrangement for linearly amplifying and demodulating an AM-modulated audio signal, and intergrated semiconductor element for said circuit arrangement
GB2308759B (en) Digital delay locked loop circuit using synchronous delay line
CA2061475A1 (fr) Systeme a boucle a asservissement de phase a largeur de bande et a parametres de pompage de charge variables
AU7015591A (en) Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals
CA2259315A1 (fr) Dispositif et procede servant a corriger une distorsion de phase
EP0332385A3 (fr) Système de réduction de la largeur de bande pour télévision
CA2036756A1 (fr) Systeme rapide de commutation a multiplexage temporel
CA2054820A1 (fr) Circuit convertisseur analogique-numerique avec correction d'erreur
EP0610990A3 (en) Digital phase-locked loop.
CA2085117A1 (fr) Amplificateur de puissance
CA2095350A1 (fr) Circuit de verrouillage de phase pour reduire le sautillement dans un systeme de commutation multiplex numerique
JPS5787244A (en) Wide band television tuner
FR2371105A1 (fr) Compensateur electronique de defauts de signaux
CA2043073A1 (fr) Tampon premier entre premier sorti
EP0393633A3 (fr) Circuit de restitution de composantes basse fréquence pour la restitution et la compensation de composantes basse fréquence perdues dans un système de transmission de signaux numériques
AU8189982A (en) Phase locked loop
GB2201852B (en) An improved digital phase locked loop
CA2210841A1 (fr) Exploitation hybride de creneaux et de sous-creneaux temporels dans un systeme mrt
MY102145A (en) Digital color demodulator.
EP0397335A3 (fr) Translateur de niveaux logiques de type CMOS
EP1050920A3 (fr) Convertisseur à quatre sorties
EP0259074A3 (fr) Circuits de traitement de signaux
CA2314877A1 (fr) Circuit de reproduction de porteuses

Legal Events

Date Code Title Description
EEER Examination request
MKLA Lapsed