BRPI1014586B1 - Método e aparelho para codificar detecção e recuperação de erros - Google Patents

Método e aparelho para codificar detecção e recuperação de erros Download PDF

Info

Publication number
BRPI1014586B1
BRPI1014586B1 BRPI1014586-9A BRPI1014586A BRPI1014586B1 BR PI1014586 B1 BRPI1014586 B1 BR PI1014586B1 BR PI1014586 A BRPI1014586 A BR PI1014586A BR PI1014586 B1 BRPI1014586 B1 BR PI1014586B1
Authority
BR
Brazil
Prior art keywords
encoding
input parameters
value
protocol data
data unit
Prior art date
Application number
BRPI1014586-9A
Other languages
English (en)
Inventor
Keiichi Kubota
Original Assignee
Nokia Technologies Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43382122&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=BRPI1014586(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nokia Technologies Oy filed Critical Nokia Technologies Oy
Publication of BRPI1014586A2 publication Critical patent/BRPI1014586A2/pt
Publication of BRPI1014586B1 publication Critical patent/BRPI1014586B1/pt
Publication of BRPI1014586B8 publication Critical patent/BRPI1014586B8/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/02—Protecting privacy or anonymity, e.g. protecting personally identifiable information [PII]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/03—Protecting confidentiality, e.g. by encryption
    • H04W12/037—Protecting confidentiality, e.g. by encryption of the control plane, e.g. signalling traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/04—Key management, e.g. using generic bootstrapping architecture [GBA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80—Wireless
    • H04W12/0017—

Abstract

sistemas, métodos e aparelhos para codificar detecção e recuperação de erros sistemas, métodos e aparelhos são fornecidos para codificar detecção e recuperação de erros. um método pode incluir o uso de um primeiro conjunto de um ou mais parâmetros de entrada de codificação para codificar os dados codificados codificados usando um segundo conjunto de um ou mais parâmetros de entrada de codificação. o método pode incluir ainda comparar um valor de pelo menos uma parte dos dados decodificados para um valor esperado. o método pode ainda incluir a determinação de uma ocorrência de um erro de codificação quando o valor da pelo menos um parte dos dados decodificados não é igual ao valor esperado. o método pode também incluir iniciar um procedimento de ressincronização de codificação em resposta á determinação que um erro de codificação ocorreu de forma a sincronizar novamente, pelo menos um dos primeiro conjunto de parâmetros de entrada de codificação com pelo menos um do segundo conjunto de parâmetros de entrada de codificação. sistemas e aparelhos correspondentes também são fornecidos.

Description

DESCRIÇÃO CAMPO TECNOLÓGICO
[001] Concretizações da presente invenção referem-se, em geral, à tecnologia de comunicação e, mais particularmente, referem-se aos sistemas, métodos e aparelhos para codificação de detecção e recuperação de erros.
ANTECEDENTES
[002] A era da comunicação moderna trouxe uma tremenda expansão de redes cabeadas e sem fio. Redes de computadores, redes de televisão e redes de telefonia estão experimentando uma expansão tecnológica sem precedentes, impulsionada pela demanda dos consumidores. As tecnologias de rede sem fio e móvel têm endereçado às exigências dos consumidores relacionadas, proporcionando mais flexibilidade e rapidez de transferência de informação e proporcionando comodidade aos usuários. Em paralelo com a expansão de redes, dispositivos de computação móveis têm sido desenvolvidos que tirar proveito dos recursos oferecidos por redes sem fio para facilitar a computação móvel. Como resultado, os dispositivos de comunicação móvel e redes sem fio são amplamente utilizados pelos consumidores para apoiar o uso de computação móvel para uma ampla gama de comunicações.
[003] Com o objetivo de inibir a um terceiro a comprometer a privacidade dos dados da rede de comunicações, pelo menos alguns dos dados podem ser criptografados. Engajar-se em comunicação criptografada pode exigir que uma entidade que recebe utilize um primeiro conjunto de um ou mais parâmetros de entrada de codificação para decodificar os dados codificados recebidos. O primeiro conjunto de parâmetros de entrada de codificação pode precisar ser sincronizado com um segundo conjunto de um ou mais parâmetros de entrada de codificação usados por uma entidade de envio para a codificação os dados de modo a garantir codificação precisa dos dados codificados pela entidade receptora. Quando o primeiro e segundo conjuntos de parâmetros de entrada de codificação estão fora de sincronização, um erro de codificação pode ocorrer em que a entidade que recebe não pode ser capaz de decodificar os dados codificados.
BREVE SUMÁRIO DE ALGUNS EXEMPLOS DA INVENÇÃO
[004] Sistemas, métodos, aparelhos e produtos de programa de computador são, portanto, previstos para codificação de detecção e recuperação de erros. Neste sentido, os métodos, aparelhos e produtos de programa de computador são previstos, o que pode proporcionar várias vantagens para os dispositivos de computação, os usuários de dispositivos de computação e os operadores de rede. Concretizações da invenção fornecem um aparelho de recepção configurado para determinar a ocorrência de um erro de codificação. A este respeito, as concretizações da invenção fornecem um aparelho de recepção configurado para determinar a ocorrência de um erro de codificação, comparando um valor de dados decodificados a um valor esperado para determinar se o valor dos dados decodificados é igual ao valor esperado. Esta comparação permite que algumas concretizações da invenção determinem a ocorrência de um erro de codificação independentemente de um tipo de serviço com o qual uma unidade de dados de protocolo codificada está associada. Concretizações da invenção ainda fornecem um aparelho de recepção configurado para iniciar um procedimento de recuperação de erro de codificação, de modo a sincronizar novamente um conjunto local de uma ou mais parâmetros de entrada de codificação utilizado para decodificar dados codificados recebidos com um conjunto de um ou mais parâmetros de entrada de codificação usado por um aparelho que envia para a codificação de dados codificados antes da transmissão para o terminal. Algumas concretizações da invenção fornecem um aparelho de recepção configurado para iniciar uma resincronização de controle de link de rádio com um aparelho de envio para voltar a sincronizar um ou mais parâmetros de entrada de codificação. Concretizações da invenção também fornecem um aparelho de recepção configurado para sincronizar novamente de forma autônoma um ou mais parâmetros de entrada de codificação selecionando um valor alternativo mais provável para pelo menos um parâmetro de entrada de codificação.
[005] Em uma primeira concretização de exemplo, um método é fornecido, que compreende utilizar um primeiro conjunto de um ou mais parâmetros de entrada de codificação para decodificar os dados codificados em uma unidade de dados de protocolo recebidos. No método desta concretização, os dados codificados foram codificados usando um segundo conjunto de um ou mais parâmetros de entrada de codificação. O método desta concretização compreende ainda comparar um valor de pelo menos uma parte dos dados decodificados com um valor esperado. O método desta concretização também compreende determinar a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado. O método desta concretização, adicionalmente, compreende iniciar um procedimento de resincronização de codificação em resposta à determinação de que ocorreu um erro de codificação, de modo a sincronizar novamente pelo menos um dos primeiros conjuntos de parâmetros de entrada de codificação com pelo menos um dos segundos conjuntos de parâmetros de entrada de codificação.
[006] Em uma outra concretização de exemplo, um aparelho é fornecido. O aparelho desta concretização compreende pelo menos um processador e pelo menos uma memória de armazenamento de código de programa de computador, em que A memória e pelo menos um código de programa de computador armazenados são configurados para, com o pelo menos um processador, fazer com que o aparelho, pelo menos, use um primeiro conjunto de um ou mais parâmetros de entrada de codificação para decodificar os dados codificados em uma unidade de dados de protocolo recebidos. No aparelho desta concretização, os dados codificados foram codificados usando um segundo conjunto de um ou mais parâmetros de entrada de codificação. A memória e pelo menos um código de programa de computador armazenados são configurados para, com o pelo menos um processador, ainda fazer com que o aparelho desta concretização compare um valor de pelo menos uma parte dos dados decodificados com um valor esperado. A memória e pelo menos um código de programa de computador armazenados são configurados para, com o pelo menos um processador, além disso, fazer com que o aparelho dessa concretização determine a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificado não é igual ao valor esperado. A memória e pelo menos um código de programa de computador armazenados são configurados para, com o pelo menos um processador, também fazer com que o aparelho desta concretização inicie um procedimento de resincronização de codificação em resposta à determinação que um erro de codificação ocorreu de forma a sincronizar novamente, pelo menos, um do primeiro conjunto de parâmetros de entrada de codificação com pelo menos um dos segundo conjunto de parâmetros de entrada de codificação.
[007] Em uma outra concretização de exemplo, um produto de programa de computador é fornecido. O produto de programa de computador inclui pelo menos uma mídia de armazenamento legível por computador tendo instruções de programa legíveis por computador armazenadas na mesma. As instruções de programa legíveis por computador podem incluir uma pluralidade de instruções do programa. Embora neste sumário, as instruções do programa são ordenadas, será apreciado que este sumário é fornecido apenas para fins ilustrativos e a ordenação é apenas para facilitar resumir o produto de programa de computador. A ordenação de exemplo de modo algum limita a aplicação das instruções de programa de computador associadas. A primeira instrução de programa desta concretização está configurada para utilizar um primeiro conjunto de um ou mais parâmetros de entrada de codificação para decodificar os dados codificados em uma unidade de dados de protocolo recebidos. Os dados codificados desta concretização foram codificado usando um segundo conjunto de um ou mais parâmetros de entrada de codificação. A segunda instrução de programa desta concretização está configurada para comparar um valor de pelo menos uma parte dos dados decodificados com um valor esperado. A terceira instrução de programa desta concretização é configurada para determinar a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado. A quarta instrução de programa desta concretização está configurada para iniciar um procedimento de resincronização decodificação em resposta à determinação que um erro de codificação ocorreu de forma a sincronizar novamente, pelo menos, um dos primeiro conjunto de parâmetros de entrada de codificação com pelo menos um do segundo conjunto de parâmetros de entrada de codificação.
[008] Em uma outra concretização de exemplo, um aparelho é fornecido que compreende meios para a utilização de um primeiro conjunto de um ou mais parâmetros de entrada de codificação para decodificar os dados codificados em uma unidade de dados de protocolo recebidos. Os dados codificados desta concretização foram codificados utilizando um segundo conjunto de um ou mais parâmetros de entrada de codificação. O aparelho desta concretização compreende ainda meios para comparar um valor de pelo menos uma parte dos dados decodificados com um valor esperado. O aparelho desta concretização, adicionalmente, compreende meios para determinar a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado. O aparelho desta concretização também compreende meios para iniciar um procedimento de resincronização de codificação em resposta à determinação que um erro de codificação ocorreu de forma a sincronizar novamente, pelo menos, um dos primeiro conjunto de parâmetros de entrada de codificação com pelo menos um do segundo conjunto de entrada codificação de parâmetros.
[009] O sumário acima é fornecido apenas para fins de resumir algumas concretizações de exemplo da invenção de modo a proporcionar uma compreensão básica de alguns aspectos da invenção. Assim, será apreciado que as concretizações de exemplo acima descritas sejam apenas exemplos e não devem ser interpretadas de forma a restringir o escopo ou o espírito da invenção de forma alguma. Será apreciado que o escopo da invenção abrange muitas concretizações potenciais, algumas das quais serão descritas abaixo, além daquelas aqui resumidas.
BREVE DESCRIÇÃO DOS DESENHOS
[010] Tendo assim descrito concretizações da invenção, em termos gerais, referência passará a ser feita aos desenhos anexos, que não estão, necessariamente, em escala, e em que:
[011] A Figura 1 ilustra um sistema de codificação de detecção e recuperação de erros de acordo com uma concretização exemplar da presente invenção;
[012] A Figura 2 é um diagrama de blocos esquemático de um terminal móvel de acordo com uma concretização exemplar da presente invenção;
[013] A Figura 3 ilustra um fluxograma de acordo com um método exemplar para codificação de detecção e recuperação de erros de acordo com uma concretização exemplar da invenção;
[014] A Figura 4 ilustra um fluxograma de acordo com um método exemplar para codificação de detecção e recuperação de erros de acordo com uma concretização exemplar da invenção;
[015] A Figura 5 ilustra um fluxograma de acordo com um método de codificação exemplar para detecção e recuperação de erros de acordo com uma concretização exemplar da invenção, e
[016] A Figura 6 ilustra um fluxograma de acordo com um método exemplar para codificação de detecção e recuperação de erros de acordo com uma concretização exemplar da invenção.
DESCRIÇÃO
[017] Algumas concretizações da presente invenção serão agora descritas mais detalhadamente a seguir, com referência aos desenhos anexos, em que algumas, mas não todas as concretizações da invenção são mostradas. De fato, a invenção pode ser concretizada em muitas formas diferentes e não deve ser interpretada como limitada às concretizações aqui estabelecidas, mas sim, essas concretizações são fornecidas para que essa divulgação satisfaça aos requisitos legais aplicáveis. Números de referência similares referem-se a elementos similares por todo o documento.
[018] Como usado aqui, o termo "circuitos" refere-se a (a) implementações de circuito em hardware somente (por exemplo, implementações em circuitos analógicos e / ou circuitos digitais), (b) combinações de circuitos e produtos de programa de computador, compreendendo instruções de software e / ou firmware armazenados em uma ou mais memórias de computador legíveis que trabalham em conjunto para fazer com que um aparelho execute uma ou mais funções descritas neste documento, e (c) circuitos, como, por exemplo, um microprocessador(es) ou uma parte de um microprocessador(es), que necessitam de software ou firmware para a operação mesmo se o software ou firmware não está fisicamente presente. Esta definição de 'circuito' se aplica a todos os usos deste termo aqui, incluindo quaisquer reivindicações. Como um exemplo adicional, como utilizado aqui, o termo 'circuito' também inclui uma implementação que compreende um ou mais processadores e / ou parte(s) da mesma e que acompanha o software e / ou firmware. Como outro exemplo, o termo 'circuito' como usado aqui também inclui, por exemplo, um circuitos integrados de banda base ou circuito integrado processador de aplicativos para um telemóvel ou um circuito integrado similar em um servidor, um dispositivo de rede celular, outro dispositivo de rede, e / ou dispositivo de computação.
[019] A Figura 1 ilustra um diagrama de blocos de um sistema 100 para codificação de detecção e recuperação de erros de acordo com uma concretização exemplar da invenção presente. Como usado aqui, "exemplar" significa apenas um exemplo e, como tal, representa uma concretização de exemplo para a invenção e não deve ser interpretado de forma a restringir o escopo ou o espírito da invenção de forma alguma. Será apreciado que o escopo da invenção engloba muitas concretizações potenciais além daquelas ilustradas e descritas neste documento. Como tal, enquanto a Figura 1 ilustra um exemplo de uma configuração de um sistema para codificação de detecção e recuperação de erros, inúmeras outras configurações também podem ser usadas para implementar concretizações da presente invenção.
[020] Em pelo menos algumas concretizações, o sistema 100 inclui um aparelho de recepção 102 em comunicação com um aparelho de envio 104 através de uma rede 108. A rede 108 pode incluir uma rede sem fio, rede de telefonia fixa, ou a combinação destas. Em uma concretização, a rede 108 compreende uma rede celular ou de rede móvel terrestre pública, de modo que modo ser configurada para operar em conformidade com os padrões 3GPP (Third Generation Partnership Project). A rede 108 pode incluir a Internet.
[021] Os aparelhos de recepção 102 podem ser concretizados como um ou mais dispositivos de computação. Por exemplo, o aparelho de recepção 102 pode ser concretizada como um computador desktop, laptop, terminal móvel, computador móvel, telefone celular, dispositivo de comunicação móvel, dispositivo de jogos, câmera digital / câmara de vídeo, player de áudio / vídeo, aparelho de televisão, receptor de rádio, gravador de vídeo digital, dispositivo de posicionamento, qualquer combinação dos mesmos, e / ou similares configurados para receber dados através da rede 108 que foram codificados e / ou transmitidos pelo aparelho de envio 104. Como outro exemplo, o aparelho de recepção 102 pode incluir um nó de rede (por exemplo, um controlador de rede de rádio (RNC), uma entidade de gerenciamento de mobilidade (MME), ou similares) configurada para decodificar os dados transmitidos pelo aparelho de envio 104, um ponto de acesso (por exemplo, uma estação base, o nó B, nó B derivado, e / ou outro ponto de acesso de rede) configurado para fornecer acesso à rede 108, receber dados codificados do aparelho de envio 104, qualquer outro nó de rede configurado para executar pelo menos algumas funcionalidades atribuídas ao aparelho de envio 104, algum tipo de combinação, ou algo parecido.
[022] Os aparelhos de envio 104 também poderão ser concretizado como um ou mais dispositivos de computação. Por exemplo, os aparelhos de envio 104 podem ser concretizados como um computador desktop, laptop, terminal móvel, computador móvel, telefone celular, dispositivo de comunicação móvel, dispositivo de jogos, câmera digital / câmara de vídeo, player de áudio / vídeo, aparelho de televisão, receptor de rádio, gravador de vídeo digital, dispositivo de posicionamento, qualquer combinação dos mesmos, e / ou similares configurados para a codificação e / ou transmissão de dados codificados através da rede 108 para o aparelho de recepção 102. Como outro exemplo, os aparelhos de envio 104 podem compreender um nó de rede (por exemplo, um controlador de rede de rádio (RNC), a entidade de gerenciamento de mobilidade (MME), ou similares) configurado para codificação de dados para transmissão para o aparelho de recepção 102, um acesso ponto (por exemplo, uma estação base, o nó B, nó B derivado, e / ou outro ponto de acesso de rede) configurado para fornecer acesso à rede 108 e transmitir dados codificados para o aparelho de recepção 102, qualquer outro nó de rede configurado para executar pelo menos algumas funcionalidades atribuídas ao aparelho de envio 104, algum tipo de combinação, ou algo parecido. Em uma concretização exemplar, o aparelho de recepção 102 e / ou o aparelho de envio 104 são concretizados como um terminal móvel, como o ilustrado na Figura 2. A este respeito, a Figura 2 ilustra um diagrama de blocos de um terminal móvel 10 representante de uma concretização de um aparelho de recepção 102 e / ou aparelho de envio 104, de acordo com concretizações da presente invenção. Deve ser entendido, no entanto, que o terminal móvel 10 ilustrado e a seguir descrito é meramente ilustrativo de um tipo de aparelho de recepção 102 e / ou aparelho de o envio 104 que pode implementar e / ou beneficiar-se das concretizações da presente invenção e, portanto, não devem ser tomados para limitar o escopo da presente invenção. Enquanto várias concretizações do dispositivo eletrônico são ilustradas e serão descritas a seguir, para fins de exemplo, outros tipos de dispositivos eletrônicos, como telefones celulares, computadores portáteis, assistentes digitais portáteis (PDAs), pagers, computadores portáteis, computadores desktop, dispositivos de jogos , televisores e outros tipos de sistemas eletrônicos, podem empregar concretizações da presente invenção.
[023] Como mostrado, o terminal móvel 10 pode incluir uma antena 12 (ou múltiplas antenas 12) em comunicação com um transmissor 14 e um receptor 16. O terminal móvel 10 pode também incluir um processador 20 configurado para fornecer sinais para e receber sinais do transmissor e receptor, respectivamente. O processador 20 pode, por exemplo, ser concretizado como vários meios, incluindo os circuitos, um ou mais microprocessadores com processador(es) de sinal digital acompanhantes, um ou mais processadores sem um processador de sinal digital, um ou mais co-processadores, um ou mais processadores de múltiplos núcleos, um ou mais controladores, circuitos de processamento, um ou mais computadores, vários elementos de processamento, incluindo circuitos integrados como, por exemplo, um ASIC (circuito integrado específico de aplicativo) ou FPGA (Arranjo de portas programável em campo), ou algum tipo de combinação. Assim, embora ilustrado na Figura 2 como um único processador, em algumas concretizações, o processador 20 compreende uma pluralidade de processadores. Estes sinais enviados e recebidos pelo processador 20 podem incluir informações de sinalização, de acordo com um padrão de interface de ar de um sistema celular aplicável, e / ou qualquer número de diferentes técnicas de rede de telefonia fixa ou sem fio, compreendendo mas não limitado a Fidelidade sem fio (Wi-Fi), rede de acesso local sem fio (WLAN) ,técnicas como Institute of Electrical and Electronics Engineers (IEEE) 802.11, 802.16, e / ou similares. Além disso, esses sinais podem incluir dados de fala, os dados gerados pelo usuário, dados de usuários solicitados, e / ou similares. A este respeito, o terminal móvel pode ser capaz de operar com um ou mais padrões de interface aérea, protocolos de comunicação, tipos de modulação, tipos de acesso, e / ou similares. Mais particularmente, o terminal móvel pode ser capaz de operar em conformidade com várias primeiras gerações (1G), segunda geração (2G), 2.5G, protocolos de comunicação de terceira geração (3G), protocolos de comunicação de quarta geração (4G), protocolos (IMS) de comunicação de subsistema de multimídia de protocolo de internet (por exemplo, protocolo de inicialização de sessão (SIP)), e / ou similares. Por exemplo, o terminal móvel pode ser capaz de operar de acordo com protocolos de comunicação sem fio 2G IS-136 (Acesso multiplo por divisão de tempo (TDMA)), Sistema Global para Comunicações Móveis (GSM), IS-95 (Acesso múltiplo por divisão de código (CDMA )), e / ou similares. Também, por exemplo, o terminal móvel pode ser capaz de operar de acordo com protocolos de comunicação sem fio 2.5G, General Packet Radio Service (GPRS), Enhanced Data GSM Environment (EDGE), e / ou similares. Além disso, por exemplo, o terminal móvel pode ser capaz de operar de acordo com protocolos de comunicação 3G sem fio, como Sistema de Telecomunicações Móvel Universa; (UMTS), Acesso múltiplo por divisão de código 2000 (CDMA2000), Acesso múltiplo por divisão de código de banda larga (WCDMA), Acesso múltiplo por divisão de código por divisão de tempo síncrona (TD-SCDMA), e / ou similares. O terminal móvel pode, por exemplo, ser configurado para transmitir e / ou receber dados transmitidos em conformidade com protocolo de acesso de pacote de downlink (HSDPA) de alta velocidade, protocolo de acesso de pacotes de uplink de alta velocidade (HSUPA), e / ou similares. O terminal móvel pode ser adicionalmente capaz de operar de acordo com protocolos de comunicação sem fio 3.9G, como Long Term Evolution (LTE) ou Network Access Evolved Universal Terrestrial Radio (E-UTRAN) e / ou similares. Além disso, por exemplo, o terminal móvel pode ser capaz de operar em conformidade com os protocolos de comunicação sem fio de quarta geração (4G) e / ou similares, bem como protocolos de comunicação sem fio semelhantes que podem ser desenvolvidos no futuro.
[024] Alguns sistemas de telefone móvel de banda estreita avançado (NAMPS), bem como Sistema de Comunicação de acesso total (TACS), os terminais móveis podem também beneficiarem-se das concretizações da presente invenção, como deveriam telefones modo mais alto ou duplo (por exemplo, telefones digital / analógico ou TDMA / CDMA / analógicos). Além disso, o terminal móvel 10 pode ser capaz de operar de acordo com a Fidelidade Sem fio (Wi-Fi) ou Worldwide Interoperability for protocolos WiMAX (Microwave Access).
[025] Entende-se que o processador 20 pode compreender os circuitos para a execução de funções de áudio / vídeo e lógicas do terminal móvel 10. Por exemplo, o processador 20 pode compreender um dispositivo processador de sinal digital, um dispositivo microprocessador, um conversor analógico-digital, um conversor digital-analógico e / ou similares. Funções de controle e processamento de sinal do terminal móvel podem ser alocadas entre esses dispositivos, de acordo com as respectivas capacidades. O processador pode adicionalmente compreender um codificador de voz interna (VC) 20a, um modem de dados interno (DM) 20b, e / ou similares. Além disso, o processador 20 pode incluir a funcionalidade para operar um ou mais programas de software, que podem ser armazenados na memória. Por exemplo, o processador 20 pode ser capaz de operar um programa de conectividade, como um navegador da web. O programa de conectividade pode permitir que o terminal móvel 10 transmita e receba o conteúdo da web, tal como a localização baseada em conteúdo, de acordo com um protocolo, como protocolo de aplicativo sem fio (WAP), Protocolo de transferência de hipertexto (HTTP), e / ou similares. O terminal móvel 10 pode ser capaz de usar um Protocolo de controle de transmissão / Protocolo de Internet (TCP / IP) para transmitir e receber o conteúdo da web através da Internet ou outras redes.
[026] O terminal móvel 10 pode também incluir uma interface de usuário, incluindo, por exemplo, um fone de ouvido ou alto-falante 24, uma campainha 22, um microfone 26, uma tela de exibição 28, uma interface de entrada do usuário, e / ou similares, que podem ser operacionalmente acoplados ao processador 20. A este respeito, o processador 20 pode compreender circuitos de interface de usuário configurados para controlar pelo menos algumas funções de um ou de elementos da interface do usuário, como, por exemplo, o alto- falante 24, a campainha 22, o microfone 26, a tela de exibição 28, e / ou similares. O processador 20 e / ou circuitos de interface de usuário compreendendo o processador 20 podem ser configurados para controlar uma ou mais funções de um ou mais elementos da interface do usuário através de instruções de programa de computador (por exemplo, software e / ou firmware) armazenadas em uma memória acessível ao processador 20 (por exemplo, memória volátil 40, memória não volátil 42 e / ou similares). Embora não seja mostrado, o terminal móvel pode incluir uma bateria para alimentar os circuitos ligados ao terminal móvel, por exemplo, um circuito para fornecer vibrações mecânicas como uma saída detectável. A interface de entrada do usuário pode incluir dispositivos que permitam ao terminal móvel receber dados, tais como um teclado 30, uma tela de exibição sensível ao toque (não mostrado), um joystick (não mostrado), e / ou outro dispositivo de entrada. Em concretizações, incluindo um teclado, o teclado pode incluir teclas numéricas (0-9) e relacionadas (#, *), e / ou outras teclas para operar o terminal móvel.
[027] Como mostrado na Figura 2, o terminal móvel 10 pode também incluir um ou mais meios para o compartilhamento e / ou obtenção de dados. Por exemplo, o terminal móvel pode incluir um transceptor de frequência de rádio de curto alcance (RF) e / ou interrogador 64 para que os dados possam ser compartilhados com e / ou obtidos a partir de dispositivos eletrônicos de acordo com as técnicas de RF. O terminal móvel pode incluir outros transceptores de curto alcance, como, por exemplo, um transceptor de infravermelho (IR) 66, transceptor com Bluetooth™ (BT) 68 operando usando a tecnologia sem fio sob marca de comércio Bluetooth ™ desenvolvida pelo Bluetooth™ Special Interest Group, um transceptor de barramento serial universal sem fio (USB) 70 e / ou similares. O transceptor de BluetoothTM 68 pode ser capaz de operar de acordo com padrões de rádio da tecnologia Bluetooth™ de potência ultra-baixa. Neste sentido, o terminal móvel 10 e, em particular, o transceptor de curto alcance pode ser capaz de transmitir dados e / ou receber dados de dispositivos eletrônicos a uma proximidade com o terminal móvel, como a 10 metros, por exemplo. Apesar de não ser mostrado, o terminal móvel pode ser capaz de transmitir e / ou receber dados de dispositivos eletrônicos de acordo com várias técnicas de rede sem fio, incluindo Fidelidade Sem fio (Wi-Fi), técnicas de WLAN, tais como técnicas IEEE 802.11, técnicas IEEE 802.16 e / ou similares.
[028] O terminal móvel 10 pode compreender a memória, tal como um módulo de identidade do assinante (SIM) 38, um módulo removível de identidade do usuário (R-UIM), um módulo de identidade de assinante universal (USIM), e / ou similares, que pode armazenar elementos de informações relativas a um assinante de telefonia móvel. Além do SIM, o terminal móvel pode incluir outra memória removível e / ou fixa. O terminal móvel 10 pode incluir memória volátil 40 e / ou memória não-volátil 42. Por exemplo, memória volátil 40 pode incluir memória de acesso aleatório (RAM), incluindo RAM dinâmica e / ou estática, memória cache no chip ou fora do chip, e / ou similares. A memória não volátil 42 anos, que pode ser embarcada e / ou removível, pode incluir, por exemplo, memória somente de leitura, memória flash, dispositivos de armazenamento magnéticos (por exemplo, discos rígidos, drives de discos flexíveis, fitas magnéticas, etc), unidades de disco ópticas e / ou mídias, memória não-volátil de acesso aleatório (NVRAM), e / ou similares. Como a memória volátil 40, a memória não-volátil 42 pode incluir uma área de cache para armazenamento temporário de dados. As memórias podem armazenar um ou mais programas de software, instruções, porções de informação, dados e / ou similares que podem ser utilizados pelo terminal móvel para a realização de funções do terminal móvel. Por exemplo, as memórias podem incluir um identificador, como um código de identificação internacional de equipamento móvel (IMEI), capaz de identificar unicamente o terminal móvel 10.
[029] Voltando agora à Figura 1, em uma concretização exemplar, o aparelho de recepção 102 inclui vários meios, tais como um processador 110, memória 112, interface de comunicação 114, e circuito de controle de decodificação 118 para executar as diversas funções a seguir descritas. Estes meios do aparelho de recepção 102 como aqui descritos podem ser concretizados como, por exemplo, circuitos, elementos de hardware (por exemplo, um processador devidamente programado, circuito lógico e / ou similares), um produto de programa de computador que inclui instruções de programa legíveis por computador (por exemplo, software ou firmware) armazenadas em uma mídia legível por computador (por exemplo, memória 112) que são executáveis por um dispositivo de processamento devidamente configurado (por exemplo, o processador 110), ou alguma combinação destes.
[030] O processador 110 pode, por exemplo, ser concretizado como vários meios, incluindo um ou mais microprocessadores com processador de sinal digital que acompanha, um ou mais processadores sem um processador de sinal digital que acompanha, um ou mais co-processadores, um ou mais processadores de múltiplos núcleos, um ou mais controladores, circuitos de processamento, um ou mais computadores, vários elementos de processamento, incluindo circuitos integrados como, por exemplo, um ASIC (circuito integrado específico de aplicativo) ou FPGA (arranjo de portas programável em campo), ou alguma combinação destes. Assim, embora ilustrado na Figura 1, como um único processador, em algumas concretizações, o processador 110 compreende uma pluralidade de processadores. A pluralidade de processadores pode estar em comunicação operativa uns com os outros e pode ser configurado para executar coletivamente uma ou mais funcionalidades do aparelho de recepção 102 como aqui descrito. A pluralidade de processadores pode ser concretizada em um único dispositivo de computação ou distribuída em uma pluralidade de dispositivos de computação coletivamente configurados para executar uma ou mais funcionalidades do aparelho de recepção 102 como aqui descrito. Em concretizações em que o aparelho de recepção 102 é concretizado como um terminal móvel 10, processador 110 pode ser concretizado como ou compreende o processador 20. Em uma concretização exemplar, o processador 110 é configurado para executar as instruções armazenadas na memória 112 ou, de outra forma, acessível para o processador 110. Estas instruções, quando executadas pelo processador 110, podem fazer com que o aparelho de recepção 102 execute uma ou mais das funcionalidades do aparelho de recepção 102 como aqui descrito. Como tal, seja configurado por hardware ou métodos de software, ou por uma combinação dos mesmos, o processador 110 pode incluir uma entidade capaz de executar operações de acordo com as concretizações da presente invenção, enquanto configurado em conformidade. Assim, por exemplo, quando o processador 110 é concretizado como um ASIC, FPGA ou similar, o processador 110 pode incluir hardware especificamente configurado para a realização de uma ou mais operações aqui descritas. Alternativamente, como outro exemplo, quando o processador 110 é concretizado como um executor de instruções, tal como podem ser armazenadas na memória 112, as instruções podem especificamente configurar o processador 110 para executar um ou mais algoritmos e operações descritas neste documento.
[031] A memória 112 pode incluir, por exemplo, memória volátil e / ou não-volátil. Embora ilustrado na Figura 1 como uma única memória, a memória 112 pode compreender uma pluralidade de memórias. A memória 112 pode incluir memória volátil, memória não- volátil, ou alguma combinação destas. Neste sentido, a memória 112 pode incluir, por exemplo, um disco rígido, memória de acesso aleatório, memória cache, memória flash, uma memória somente de leitura de disco compacto (CD-ROM), memória apenas para leitura de disco versátil digital (DVD-ROM), um disco óptico, circuito configurado para armazenar informação, ou alguma combinação destes. Em concretizações em que o aparelho de recepção 102 é concretizado como um terminal móvel 10, a memória 112 pode incluir a memória volátil 40 e / ou a memória não-volátil 42. A memória 112 pode ser configurada para armazenar informações, dados, aplicativos, instruções, ou algo parecido para habilitar o aparelho de recepção 102 para realizar várias funções de acordo com concretizações exemplares da presente invenção. Por exemplo, em pelo menos algumas concretizações, a memória 112 é configurada para armazenamento temporário de dados de entrada para o processamento pelo processador 110. Adicionalmente ou alternativamente, em pelo menos algumas concretizações, a memória 112 é configurada para armazenar instruções de programa para execução pelo processador 110. A memória 112 pode armazenar informações na forma de informações estáticas e / ou dinâmicas. Essas informações armazenadas podem ser armazenadas e / ou utilizadas pelo circuito de controle de decodificação 118 durante o curso da execução das suas funcionalidades.
[032] A interface de comunicação 114 pode ser concretizada como qualquer dispositivo ou meio concretizados em circuitos, hardware, um produto de programa de computador que inclui instruções legíveis por programa de computador armazenado em uma mídia legível por computador (por exemplo, a memória 112) e executadas por um dispositivo de processamento (por exemplo, o processador 110), ou uma combinação destes que é configurada para receber e / ou transmitir dados de / para uma entidade do sistema 100, como, por exemplo, um aparelho de envio 104. Em pelo menos uma concretização, a interface de comunicação 114 é pelo menos parcialmente concretizada como ou, de outra forma, controlada pelo processador 110. A este respeito, a interface de comunicação 114 pode estar em comunicação com o processador 110, tal como através de um barramento. A interface de comunicação 114 pode incluir, por exemplo, uma antena, um transmissor, um receptor, um transceptor e / ou hardware ou software de apoio para permitir as comunicações com uma ou mais entidades do sistema 100. A interface de comunicação 114 pode ser configurada para receber e / ou transmitir dados utilizando qualquer protocolo que pode ser usado para comunicações entre entidades do sistema 100. A interface de comunicação 114 pode também estar em comunicação com a memória 112 e / ou circuito de controle de decodificação 118, tal como através de um barramento.
[033] O circuito de controle de decodificação 118 pode ser concretizado como vários meios, tais como circuitos, hardware, um produto de programa de computador que inclui instruções legíveis por programa de computador armazenadas em uma mídia legível por computador (por exemplo, a memória 112) e executadas por um dispositivo de processamento (por exemplo, o processador 110), ou alguma combinação dos mesmos e, em uma concretização, é concretizada como ou, de outra forma, controlada pelo processador 110. Em concretizações em que o circuito de controle de decodificação 118 é concretizado separadamente a partir do processador 110, o circuito de controle de decodificação 118 pode estar em comunicação com o processador 110. O circuito de controle de decodificação 118 pode compreender e / ou ser configurado para executar, pelo menos, algumas funcionalidades de uma entidade de controle de link de rádio (RLC), entidade de protocolo de convergência de pacote de dados (PDCP) e / ou similares. O circuito de controle de decodificação 118 pode ainda estar em comunicação com uma ou mais de memória 112 ou interface de comunicação 114, tal como através de um barramento.
[034] Referindo-se agora ao aparelho de envio 104, em uma concretização exemplar, o aparelho de envio 104 inclui vários meios, tal como um processador 120, memória 122, interface de comunicação 124, e circuitos de controle codificação 126 para executar as diversas funções a seguir descritas. Estes meios do aparelho de envio 104, como aqui descrito, podem ser concretizados como, por exemplo, circuitos, elementos de hardware (por exemplo, um processador devidamente programado, circuito lógico e / ou similares), um produto de programa de computador que compreende instruções de programa legíveis por computador (por exemplo, software ou firmware) armazenadas em uma mídia legível por computador (por exemplo, memória 122) que são executáveis por um dispositivo de processamento devidamente configurado (por exemplo, o processador 120), ou alguma combinação destes.
[035] O processador 120 pode, por exemplo, ser concretizado como vários meios, incluindo um ou mais microprocessadores com processador de sinal digital acompanhando, um ou mais processadores (s) sem um processador de sinal digital que acompanha, um ou mais co-processadores, um ou mais processadores de múltiplos núcleos, um ou mais controladores, circuitos de processamento, um ou mais computadores, vários elementos de processamento, incluindo circuitos integrados como, por exemplo, um ASIC (circuito integrado específico de aplicativo) ou FPGA (arranjo de portas programável em campo), ou alguma combinação destes. Assim, embora ilustrado na Figura 1 como um único processador, em algumas concretizações o processador 120 compreende uma pluralidade de processadores. A pluralidade de processadores pode estar em comunicação operativa com os outros e pode ser configurada para executar coletivamente uma ou mais funcionalidades do aparelho de envio 104 como aqui descrito. A pluralidade de processadores pode ser concretizada em um único dispositivo de computação ou distribuída em uma pluralidade de dispositivos de computação coletivamente configurados para executar uma ou mais funcionalidades do aparelho de envio 104 como aqui descrito. Em concretizações em que o aparelho de envio 104 é concretizado como um terminal móvel 10, processador 120 pode ser concretizado como ou compreender o processador 20. Em uma concretização exemplar, o processador 120 é configurado para executar as instruções armazenadas na memória 122 ou, de outra forma, acessível para o processador 120. Estas instruções, quando executadas pelo processador 120, podem fazer com que o aparelho de envio 104 realizem uma ou mais das funcionalidades do aparelho de envio 104 como descrito aqui. Como tal, seja configurado por hardware ou métodos de software, ou por uma combinação dos mesmos, o processador 120 pode incluir uma entidade capaz de executar operações de acordo com concretizações da presente invenção, enquanto configurado em conformidade. Assim, por exemplo, quando o processador 120 é concretizado como um ASIC FPGA ou similar, o processador 120 pode incluir hardware especificamente configurado para a realização de uma ou mais operações aqui descritas. Alternativamente, como outro exemplo, quando o processador 120 é concretizado como um executor de instruções, como pode ser armazenada na memória 122, as instruções podem especificamente configurar o processador 120 para executar um ou mais algoritmos e operações descritas neste documento.
[036] A memória 122 pode incluir, por exemplo, memória não-volátil e / ou volátil. Embora ilustrado na Figura 1 como uma única memória, a memória 122 pode compreender uma pluralidade de memórias. A pluralidade de memórias pode ser concretizada em um único dispositivo de computação ou distribuída em uma pluralidade de dispositivos de computação. A memória 122 pode incluir memória volátil, memória não-volátil, ou alguma combinação destas. Neste sentido, a memória 122 pode incluir, por exemplo, um disco rígido, memória de acesso aleatório, memória cache, memória flash, uma memória somente de leitura de disco compacto (CD-ROM), memória somente para leitura de disco versátil digital (DVD-ROM), um disco óptico, circuito configurado para armazenar informação, ou alguma combinação destes. Em concretizações em que o aparelho de envio 104 é concretizado como um terminal móvel 10, a memória 122 pode incluir a memória volátil 40 e / ou a memória não-volátil 42. A memória 122 pode ser configurada para armazenar informações, dados, aplicativos, instruções, ou algo parecido para permitir que o aparelho de envio 104 realize as várias funções de acordo com concretizações exemplares da presente invenção. Por exemplo, em pelo menos algumas concretizações, a memória 122 é configurada para armazenamento temporário de dados de entrada para o processamento pelo processador 120. Adicionalmente ou alternativamente, em pelo menos algumas concretizações, a memória 122 é configurada para armazenar instruções de programa para execução pelo processador 120. A memória 122 pode armazenar informações na forma de informações estáticas e / ou dinâmicas. Estas informações armazenadas podem ser armazenadas e / ou utilizadas pelo circuito de controle de codificação 126 durante o curso da execução das suas funcionalidades.
[037] A interface de comunicação 124 pode ser concretizada como qualquer dispositivo ou meios concretizados em circuitos, hardware, um produto de programa de computador que compreendem instruções legíveis por programa de computador armazenadas em uma mídia legível por computador (por exemplo, a memória 122) e executadas por um dispositivo de processamento (por exemplo, o processador 120), ou uma combinação destes que é configurada para receber e / ou transmitir dados de / para uma entidade do sistema 100, como, por exemplo, um aparelho de recepção 102. Em pelo menos uma concretização, a interface de comunicação 124 é pelo menos parcialmente concretizada como ou, de outra forma, controlada pelo processador 120. A este respeito, a interface de comunicação 124 pode estar em comunicação com o processador 120, tal como através de um barramento. A interface de comunicação 124 pode incluir, por exemplo, uma antena, um transmissor, um receptor, um transceptor e / ou hardware ou software de apoio para permitir as comunicações com uma ou mais entidades do sistema 100. A interface de comunicação 124 pode ser configurada para receber e / ou transmitir dados utilizando qualquer protocolo que pode ser usado para comunicações entre entidades do sistema 100. A interface de comunicação 124 pode ainda estar em comunicação com a memória 122 e / ou circuitos de controle codificação 126, como por meio de um barramento.
[038] O circuito de controle de codificação 126 pode ser concretizado como vários meios, tais como hardware, circuitos, um produto de programa de computador que compreende instruções de programa legíveis por computador armazenadas em uma mídia legível por computador (por exemplo, a memória 122) e executadas por um dispositivo de processamento (por exemplo, o processador 120), ou alguma combinação dos mesmos e, em uma concretização, é concretizado como ou, de outra forma, controlado pelo processador 120. Em concretizações em que o circuito de controle de codificação 126 é concretizado separadamente a partir do processador 120, o circuito de controle de codificação 126 pode estar em comunicação com o processador 120. O circuito de controle de codificação 126 pode incluir e / ou ser configurado para executar, pelo menos, algumas funcionalidades de uma entidade RLC, entidade PDCP, e / ou similares. O circuito de controle de codificação 126 pode ainda estar em comunicação com um ou mais de memória 122 ou interface de comunicação 124, como através de um barramento.
[039] Será apreciado que em algumas concretizações, o aparelho de recepção 102 é configurado para executar pelo menos, algumas das funcionalidades do aparelho de envio 104 como aqui descrito. A este respeito, o aparelho de recepção 102 pode incluir circuito de controle de codificação 126 que pode ser concretizado como ou, de outra forma, controlado pelo processador 110. Da mesma forma, em algumas concretizações, o aparelho de envio 104 é configurado para executar, pelo menos, algumas das funcionalidades do aparelho de recepção 102 como aqui descrito. Neste sentido, o aparelho de envio 104 pode compreender circuito de controle de decodificação 118 que pode ser concretizado como ou, de outra forma, controlado pelo processador 120. Assim, as concretizações da invenção podem facilitar a codificação de detecção e recuperação de erros para ambos um uplink e um downlink da rede.
[040] O circuito de controle de codificação 126 é configurado, em algumas concretizações, para codificação de dados em uma unidade de dados de protocolo (PDU), que deve ser transmitida para o aparelho de recepção 102. A PDU pode incluir um RLC PDU, PDCP PDU, ou algo parecido. A PDU pode incluir um modo de PDU não reconhecida (UM) tal que o aparelho de recepção 102 não é obrigado a acusar a recepção de um UM PDU. Alternativamente, a PDU pode incluir um modo de reconhecimento (AM) PDU tal que o aparelho de recepção 102 é necessário para acusar a recepção da PDU. A PDU pode ser associada a qualquer de uma variedade de tipos de serviço de comunicação trocados entre o aparelho de recepção 102 e o aparelhos de envio 104 ou outros dispositivos através da rede 108. O tipo de serviço compreende uma aplicação de comunicação da camada mais alta que é suportado pela PDU (s) transmitida para o aparelho de recepção 102. Por exemplo, o tipo de serviço pode incluir circuito comutado de comunicação de voz (CS) transmitido através de acesso de pacotes de alta velocidade (HSPA). Em outro exemplo, o tipo de serviço pode incluir voz sobre protocolo de Internet (VoIP), serviço de streaming, ou outro serviço em tempo real. O circuito de controle de codificação 126 pode ser configurado para codificação dos dados utilizando um conjunto de um ou mais parâmetros de entrada de codificação. O conjunto de um ou mais parâmetros de entrada de codificação pode incluir, por exemplo, uma ou mais de uma chave de codificação (CK), COUNT-C, portador (por exemplo, identidade de portador de rádio), comprimento (por exemplo, o comprimento dos dados), DADOS (por exemplo, um parâmetro de dados a ser codificado), ou algo parecido. O valor COUNT-C pode compreender e / ou ser definido com base pelo menos em parte em um número de hiperquadro (HFN) e um número de sequência (por exemplo, um número de sequência RLC (RLC SN)). O HFN pode incluir um campo inicializado com um valor inicial trocado entre o aparelho de envio 104 e o aparelho de recepção 102 durante a instalação de portador de rádio. O SN RLC pode compreender um número de sequência incluído em um cabeçalho de PDU e pode ser incrementado de 1 em cada transmissão de uma PDU. O circuito de controle de codificação 126 pode usar o conjunto de parâmetros de entrada de codificação para codificar os dados usando qualquer codec, tal como, por exemplo, Adaptive Multi-Rate Codec (AMR), AMR-Wideband (AMR-WM), e / ou similares .
[041] O circuito de controle de codificação 126 pode ser pré-configurado para incluir um "valor esperado" codificado em uma PDU a ser transmitido para o aparelho de recepção 102. O valor esperado pode incluir um valor de um campo de preenchimento, um indicador de comprimento, um cabeçalho PDU, um campo atualmente definido como um campo R (por exemplo, em uma PDU PDCP), e / ou outro valor. Por exemplo, um campo de preenchimento pode incluir um ou mais bits com um valor esperado pelo aparelho de recepção 102 que estão incluídos na PDU para proporcionar o alinhamento de octeto de dados dentro da PDU. Em outro exemplo, um indicador de tamanho pode indicar o último octeto de cada unidade de dados de serviço RLC incluído na PDU (por exemplo, '1111101' para voz CS sobre HSPA). Assim, o valor esperado pode indicar o tamanho da PDU ou outro valor esperado pelo aparelho de recepção 102. Em outro exemplo, o cabeçalho da PDU pode incluir um valor que indica um tipo de PDCP com que a PDU PDCP está associada (por exemplo, '010' PDCP AMR Dados PDU CS para voz sobre HSPA, '000' PDCP Dados PDU para VoIP, e / ou similares).
[042] Em algumas concretizações, o "valor esperado" é pré-definido com base na configuração do sistema 100. Adicionalmente ou alternativamente, o circuito de controle de codificação 126 e circuito de controle de decodificação 118 podem ser configurados para determinar, de forma independente, um valor esperado com base pelo menos em parte em um tipo de serviço de comunicação para o qual os dados estão sendo trocados entre o aparelho de recepção 102 e o aparelho de envio 104 (por exemplo, um valor esperado do cabeçalho PDU). Em outro exemplo, o circuito de controle de codificação 126 pode ser configurado para definir um valor esperado e fornecer o valor esperado para o aparelho de recepção 102 durante a fase de instalação de comunicação (por exemplo, durante a instalação do portador de rádio, durante a resincronização de RLC, e / ou similares) .
[043] Uma vez que uma PDU incluindo o valor esperado pelo aparelho de recepção 102 é codificada, a interface de comunicação 124 pode transmitir a PDU para o aparelho de recepção 102, onde pode ser recebida pela interface de comunicação 114. O circuito de controle de decodificação 118 é configurado, em algumas concretizações da invenção, para usar um conjunto de um ou mais parâmetros de entrada de codificação mantidos pelo circuito de controle de decodificação 118 para decodificar os dados codificados em uma PDU recebida. O conjunto de um ou mais parâmetros de entrada de codificação pode incluir, por exemplo, um ou mais de uma chave de codificação (CK), COUNT-C, portador (por exemplo, identidade do portador de rádio), comprimento (por exemplo, o comprimento de dados), Dados (por exemplo, um parâmetro de dados a ser decodificado), ou algo parecido. O circuito de controle de decodificação 118 pode ser configurado para usar o conjunto de parâmetros de entrada de codificação para decodificar os dados usando qualquer codec usado pelo circuitos de controle de codificação 126 para a codificação de dados.
[044] Depois que o circuito de controle de decodificação 118 decodificou os dados codificados, o circuito de controle de decodificação 118 é configurado, em algumas concretizações da invenção, para comparar um valor de pelo menos uma parte dos dados decodificados com o valor esperado. Como descrito acima, o valor esperado pelo circuito de controle de decodificação 118 pode ser pré-configurado, selecionado pelo circuito de controle de codificação 126 e determinado pelo circuito de controle de decodificação 118 com base pelo menos em parte, na sinalização de rede recebida pelo terminal 102, determinado pelo circuito de controle de decodificação 118 com base pelo menos, em parte, em um tipo de serviço com o qual uma PDU recebida está associada, e / ou similares. A pelo menos uma parte dos dados decodificados pode incluir a porção (por exemplo, o cabeçalho, campo e / ou similares) da PDU em que o valor esperado está localizado. Quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado, o circuito de controle de decodificação 118 é configurado, em algumas concretizações, para determinar a ocorrência de um erro de codificação. A este respeito, se o conjunto de entradas de codificação usado pelo circuito de controle de decodificação 118 para decodificar os dados são sincronizados com o conjunto de entradas de codificação usado pelo circuito de controle de codificação 126 para a codificação dos dados, a pelo menos uma parte dos dados decodificados deve ser igual ao valor esperado.
[045] O circuito de controle de decodificação 118 é configurado, em algumas concretizações, para iniciar um procedimento de resincronização de codificação em resposta à determinação que um erro de codificação ocorreu de forma a sincronizar novamente pelo menos um do conjunto de parâmetros de entrada de codificação usado pelo circuito de controle de decodificação 118 para decodificar os dados codificados em uma PDU recebida ("o primeiro conjunto de parâmetros de entrada de codificação") com pelo menos um de um conjunto de parâmetros de entrada de codificação usado por o circuito de controle de codificação 126 para a codificação de dados em uma PDU transmitida ao aparelho de recepção 102 ("o segundo conjunto de parâmetros de entrada codificados"). A este respeito, a resincronização de pelo menos um dos primeiro conjunto de parâmetros de entrada de codificação com pelo menos um dos segundo conjunto de parâmetros de entrada de codificação pode incluir, por exemplo, o circuito de controle de decodificação 118 autonomamente atualizar um ou mais parâmetros de entrada de codificação do primeiro conjunto, o circuito de controle de decodificação 118 atualizar um ou mais parâmetros de entrada de codificação do primeiro conjunto com base em sinalização trocadas com o aparelho de envio 104, o circuito de controle de decodificação 118 e o circuito de controle de codificação 126 do mesmo aparelho de envio 104 estabelecendo um ou mais parâmetros de entrada de codificação sincronizado para o primeiro e o segundo conjunto em fase de instalação (por exemplo, configuração de portador de rádio e / ou procedimento de comando de modo de segurança), e / ou o circuito de controle de decodificação 118 e circuito de controle de codificação 126 de um equipamento de envio diferente 104 estabelecendo uma ou mais entradas de codificação sincronizadas para o primeiro e o segundo conjunto em fase de instalação (instalação de portador de rádio, por exemplo, reconfiguração de portador de rádio e / ou procedimento de comando de modo de segurança).
[046] Em algumas concretizações o circuito de controle de decodificação 118 é configurado para iniciar um procedimento de resincronização de codificação, iniciando um procedimento de resincronização RLC (por exemplo, um procedimento de re- estabelecimento de RLC quando operando em modo de UM ou AM, um procedimento de reinicialização RLC quando operando em modo de AM, e / ou similares) para inicializar pelo menos um parâmetro de entrada de codificação de tal forma que o primeiro conjunto de parâmetros de entrada de codificação é resincronizado com o segundo conjunto de parâmetros de entrada de codificação. A este respeito, o aparelho de recepção 102 e um aparelho de envio 104 podem se envolver em um procedimento de atualização de célula e o circuito de controle de decodificação 118 e o circuito de controle de codificação 126 pode iniciar um re-estabelecimento RLC ou outro procedimento de resincronização RLC, como parte do procedimento de atualização de células de modo que o circuito de controle de decodificação 118 e o circuito de controle codificação 126 podem inicializar pelo menos um parâmetro de entrada de codificação sincronizado (por exemplo, valor COUNT-C, UM RLC SN, e / ou similares).
[047] Além disso ou, alternativamente, em algumas concretizações, o circuito de controle de decodificação 118 é configurado para iniciar um procedimento de resincronização de codificação autônoma. Neste sentido, o circuito de controle de decodificação 118 pode ser configurado para selecionar um valor alternativo mais provável para, pelo menos, um dos primeiro conjunto de parâmetros de entrada de codificação. O valor alternativo mais provável pode, por exemplo, compreender um valor incrementado de um parâmetro de entrada de codificação quando o parâmetro de entrada de codificação inclui um parâmetro que é incrementado a cada PDU recebida. Por exemplo, o circuito de controle de decodificação pode ser configurado para incrementar o valor de COUNT HFN-C para o valor atual da HFN de COUNT-C + 1 como o valor alternativo mais provável. O circuito de controle de decodificação 118 pode, então, usar o valor alternativo mais provável selecionado para pelo menos um do primeiro conjunto de parâmetros de entrada de codificação para decodificar os dados na PDU recebida para que um erro de codificação ocorrido ou para decodificar os dados em uma PDU recebida posteriormente. Se selecionado, pelo menos, um valor alternativo mais provável para um parâmetro de entrada de codificação que é o valor correto sincronizado, então pelo menos uma parte dos dados decodificados será igual ao valor esperado. Se a pelo menos uma parte dos dados decodificados não é igual ao valor esperado, então, o primeiro e o segundo conjunto de parâmetros de entrada de codificação ainda não estão sincronizados e o circuito de controle de decodificação 118 pode ser configurado para selecionar um novo valor alternativo mais provável para um ou mais parâmetros de entrada de codificação e tentar decodificar uma PDU recebida novamente. O circuito de controle de decodificação 118 pode ser configurado para repetir o procedimento de seleção de uma alternativa mais provável para um ou mais parâmetros de entrada de codificação até o circuito de controle de decodificação 118 ter, de forma autônoma, sido resincronizado pelo menos um parâmetro do primeiro conjunto de parâmetros de entrada de codificação com pelo menos um parâmetro do segundo conjunto de parâmetros de entrada de codificação. Adicionalmente ou alternativamente, o circuito de controle de decodificação 118 pode ser configurado para repetir o procedimento de seleção de uma alternativa mais provável para um ou mais parâmetros de entrada de codificação até que o circuito de controle de decodificação 118 tenha feito um número predefinido de tentativas fracassadas para selecionar uma alternativa mais provável para um ou mais valores de entrada de codificação, em que ponto o circuito de controle de decodificação 118 pode ser configurado para iniciar uma resincronização RLC, como descrito acima para inicializar pelo menos um parâmetro de entrada de codificação com o aparelho de envio 104. O número predefinido de tentativas fracassadas de resincronização autônoma pode, por exemplo, ser sinalizado para o aparelho de recepção 102 através da sinalização de rede (por exemplo, a partir do aparelho de envio 104) ou o circuito de controle de decodificação 118 pode ser pré-configurado para fazer o número predefinido de tentativas fracassadas antes de iniciar uma resincronização RLC.
[048] Em algumas concretizações, o circuito de controle de decodificação 118 não é configurado para iniciar um procedimento de resincronização de codificação em resposta a cada determinação de que ocorreu um erro de codificação, mas está configurado para iniciar um procedimento de resincronização de codificação depois de um número predefinido de erros de codificação consecutivos ocorreu (por exemplo, para um número predefinido de PDUs recebidas consecutivamente). O número predefinido pode incluir um número natural maior que zero. O circuito de controle de decodificação 118 pode ser configurado previamente para o número pré-definido. Em outro exemplo, o circuito de controle de decodificação 118 pode ser configurado para determinar o número pré-definido com base, pelo menos em parte, em um tipo de serviço com o qual as PDUs estão associadas (por exemplo, o número predefinido pode ser igual a 3 para CS voz sobre HSPA e 10 para serviço de streaming). Além disso, ou alternativamente, o circuito de controle de decodificação 118 pode ser configurado para determinar o número pré-definido com base pelo menos em parte, em uma mensagem de sinalização de rede recebida transmitida pelo aparelho de envio 104. A este respeito, o circuito de controle de codificação 126 pode ser configurado para determinar um número predefinido de erros de codificação consecutivos que o circuito de controle de decodificação 118 detectará antes de iniciar um procedimento de resincronização de codificação. O circuito de controle de codificação 126 pode, então, gerar uma mensagem de sinalização de rede para transmissão para o aparelho de recepção 102 pela interface de comunicação 124 que define o número determinado pré-definido. Em concretizações em que o circuito de controle de decodificação 118 está configurado para iniciar um procedimento de resincronização de codificação depois de um número predefinido de erros codificação consecutivos ocorreu, o circuito de controle de decodificação 118 pode ser configurado para alterar um valor de contador com base pelo menos em parte em uma série de erros de codificação consecutivos que ocorreram após determinar uma ocorrência de um erro de codificação e iniciar um procedimento de resincronização de codificação com base pelo menos em parte, em uma relação pré-definida entre o valor do contador e o número pré-definido. Por exemplo, o circuito de controle de decodificação 118 pode ser configurado para aumentar ou diminuir o valor do contador quando o circuito de controle de decodificação 118 determina uma ocorrência de um erro de codificação e iniciar um procedimento de resincronização de codificação, quando o valor do contador é igual a um valor limiar, como, por exemplo, o número pré-definido (por exemplo, se incrementando um valor inicial do contador de zero) ou zero (por exemplo, se decrementar um valor inicial do contador do número pré-definido). Será apreciado, no entanto, que incrementar e diminuir o valor do contador são fornecidos meramente como exemplos de como o circuito de controle de decodificação 118 é configurado para ajustar um valor de contador em algumas concretizações da invenção. Além disso, os valores do exemplo inicial e os valores limite são fornecidos meramente como exemplos e os circuitos de controle de decodificação 118 podem ser configurados para usar outros valores iniciais e os valores limite.
[049] Em algumas concretizações, o circuito de controle de decodificação 118 é configurado para permitir a detecção de erro de codificação e verificar se há a ocorrência de um erro de codificação apenas quando uma ou mais condições são satisfeitas. Por exemplo, o circuito de controle de decodificação 118 pode ser configurado para permitir detecção de erros de codificação somente quando ele estiver configurado pelo aparelho de envio 104, como através da sinalização de rede transmitida ao aparelho de recepção 102 pelo aparelho de envio 104. A este respeito, o circuito de controle de codificação 126 pode ser configurado para permitir e / ou desativar detecção de codificação erro pelo circuito de controle de decodificação 118, iniciando uma sinalização de rede permitir e / ou desabilitando a detecção de erros de codificação para transmissão para o aparelho de recepção 102 pelo aparelho de envio 104. A sinalização de rede pode ainda incluir uma indicação de um número predefinido de erros de codificação consecutivos que o circuito de controle de decodificação 118 deve detectar que ocorreram antes de iniciar um procedimento de resincronização de codificação. Adicionalmente ou alternativamente, o circuito de controle de decodificação 118 pode ser configurado para permitir a detecção de erro de codificação com base pelo menos em parte, em um tipo de serviço com o qual uma PDU recebida está associada.
[050] A Figura 3 ilustra um fluxograma de acordo com um método de codificação exemplar para detecção e recuperação de erros de acordo com uma concretização exemplar da invenção. A este respeito, a Figura 3 ilustra as operações que podem ser realizadas pelo circuito de controle de decodificação 118. O método pode incluir o circuito de controle de decodificação 118 inicializando um valor de pelo menos um parâmetro de entrada de codificação de um primeiro conjunto de um ou mais parâmetros de entrada de codificação com um aparelho de envio 104, na operação 300. A operação 310 pode incluir o circuito de controle de decodificação 118 usando o primeiro conjunto de parâmetros de entrada de codificação para decodificar os dados codificados em uma PDU recebida. O circuito de controle de decodificação 118 pode, então, comparar um valor de pelo menos uma parte dos dados decodificados com um valor esperado, na operação 320. A operação 330 pode incluir o circuito de controle de decodificação 118 determinando a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado. O circuito de controle de decodificação 118 pode, então, iniciar um procedimento de resincronização de codificação em resposta à determinação, na operação 340.
[051] A Figura 4 ilustra um fluxograma de acordo com um método de codificação exemplar para detecção e recuperação de erros de acordo com uma concretização exemplar da invenção. A este respeito, a Figura 4 ilustra as operações que podem ser realizadas pelo circuito de controle de decodificação 118. O método pode incluir o circuito de controle de decodificação 118 inicializando um valor de pelo menos um parâmetro de entrada de codificação de um primeiro conjunto de um ou mais parâmetros de entrada de codificação com um aparelho de envio 104, na operação 400. A operação 410 pode incluir o circuito de controle de decodificação 118 determinando um número predefinido de erros de codificação consecutivos que devem ocorrer antes de iniciar um procedimento de resincronização de codificação, na operação 410. O circuito de controle de decodificação 118 pode fazer a determinação de operação 410 com base pelo menos em parte, na sinalização de rede transmitida pelo aparelho de envio 104 e / ou um tipo de serviço com o qual uma PDU recebida está associada. A operação 420 pode incluir o circuito de controle de decodificação 118 determinando a ocorrência de um número predefinido de erros de codificação consecutivos quando decodificando consecutivamente PDUs recebidas. O circuito de controle de decodificação 118 pode, então, iniciar um procedimento de resincronização de codificação em resposta à determinação da operação 420, na operação 430.
[052] A Figura 5 ilustra um fluxograma de acordo com um método de codificação exemplar para detecção e recuperação de erros de acordo com uma concretização exemplar da invenção. A este respeito, a Figura 5 ilustra as operações que podem ser realizadas pelo circuito de controle de codificação 126. A operação 500 pode incluir o circuito de controle de codificação 126 inicializando um valor de pelo menos um parâmetro de entrada de codificação de um segundo conjunto de um ou mais parâmetros de entrada de codificação a ser utilizado para codificação de dados com um aparelho de recepção 102. O circuito de controle de codificação 126 pode, então, usar o segundo conjunto de parâmetros de entrada de codificação para codificação de dados em uma PDU para a transmissão para o aparelho de recepção 102, na operação 510. A operação 520 pode opcionalmente compreender o circuito de controle de codificação acoplando-se em um procedimento de resincronização de codificação com o aparelho de recepção 102 quando um erro de codificação é detectado pelo aparelho de recepção. A operação 520 pode ser realizada em concretizações em que o circuito de controle de decodificação 118 é configurado para iniciar uma resincronização RLC.
[053] A Figura 6 ilustra um fluxograma de acordo com um método de codificação exemplar para detecção e recuperação de erros de acordo com uma concretização exemplar da invenção. A este respeito, a Figura 6 ilustra as operações que podem ser realizadas pelo circuito de controle de codificação 126. A operação 600 pode compreender o circuito de controle de codificação 126 inicializando um valor de pelo menos um parâmetro de entrada de codificação de um segundo conjunto de um ou mais parâmetros de entrada de codificação a ser utilizado para codificação de dados com um aparelho de recepção 102. O circuito de controle de codificação 126 pode, então, fazer a transmissão de uma mensagem de sinalização de rede configurando a detecção de erros de codificação para o aparelho de recepção 102. A mensagem de sinalização de rede pode compreender instruções permitindo a detecção de erros de codificação pelo aparelho de recepção 102, as instruções definindo um número predefinido de erros de codificação consecutivos que o aparelho de recepção 102 está para determinar ter ocorrido antes de iniciar um procedimento de resincronização de codificação e / ou um número pré-definido de tentativas fracassadas de resincronização autônoma do aparelho de recepção 102 está para fazer antes de iniciar um procedimento de resincronização RLC. O circuito de controle de codificação 126 pode, então, usar o segundo conjunto de parâmetros de entrada de codificação para codificação de dados em uma PDU para a transmissão para o aparelho de recepção 102, na operação 620. A operação 630 pode opcionalmente compreender o circuito de controle de codificação acoplando-se a um procedimento de resincronização de codificação com o aparelho de recepção 102 quando um erro de codificação (por exemplo, um número predefinido de erros de codificação consecutivos) é detectado pelo aparelho de recepção. A operação 630 pode ser realizada em concretizações em que o circuito de controle de decodificação 118 é configurado para iniciar uma resincronização RLC.
[054] As Figuras 3 a 6 são fluxogramas de um sistema, método e produto de programa de computador de acordo com concretizações exemplar da invenção. Será entendido que cada bloco ou etapa dos fluxogramas, e combinações de blocos no fluxogramas, podem ser aplicados por vários meios, tais como hardware e / ou um produto de programa de computador que compreende uma ou mais mídias legíveis por computador com instruções de programa legíveis por computador armazenadas no mesmo. Por exemplo, um ou mais dos procedimentos descritos neste documento podem ser concretizados pelas instruções de programa de computador de um produto de programa de computador. Neste sentido, o produto de programa de computador que concretizam os procedimentos descritos neste documento podem ser armazenados por um ou mais dispositivos de memória de um aparelho de recepção 102, o aparelho de envio 104, terminal móvel, servidor ou outro dispositivo de computação e executadas por um processador no dispositivo de computação (por exemplo, o processador 110 e / ou processador 120). Em algumas concretizações, as instruções de programa de computador que compreendem o produto de programa de computador que concretizam os procedimentos descritos acima podem ser armazenadas por dispositivos de memória de uma pluralidade de dispositivos de computação. Como será apreciado, qualquer produto de programa de computador pode ser carregado em um computador ou outro equipamento programável para produzir uma máquina, de modo que o produto de programa de computador, incluindo as instruções que executam no computador ou outro equipamento programável cria meios para implementar as funções especificadas no bloco de fluxograma (s) ou etapa (s). Além disso, o produto de programa de computador pode incluir uma ou mais memórias legíveis por computador, em que as instruções do programa de computador podem ser armazenadas de tal forma que uma ou mais memórias legíveis por computador podem direcionar um computador ou outro equipamento programável para funcionar de uma forma particular, tal que o produto de programa de computador compreende um artigo de fabricação que implementa a função especificada no bloco do fluxograma (s) ou etapa (s). As instruções de programa de computador de um ou mais produtos de programa de computador também podem ser carregadas em um computador ou outro equipamento programável para fazer com que uma série de medidas operacionais sejam executadas no computador ou outro equipamento programável para produzir um processo implementado por computador de tal forma que as instruções que executam no computador ou outro equipamento programável fornecem etapas para implementar as funções especificadas no bloco do fluxograma (s) ou etapa (s).
[055] Assim, os blocos ou etapas do fluxograma suportam combinações de meios para desempenhar as funções especificadas e combinações de etapas para realizar as funções especificadas. Também será entendido que um ou mais blocos ou etapas do fluxograma, e combinações de blocos ou etapas do fluxograma, podem ser implementados por sistemas de computador baseados em hardware para fins especiais que desempenham as funções especificadas ou etapas, ou combinações de hardware de propósito especial e produtos de programa de computador (s).
[056] As funções acima descritas poderão ser realizadas de várias formas. Por exemplo, todos os meios adequados para a realização de cada uma das funções descritas acima podem ser realizadas para realizar as concretizações da invenção. Em uma concretização, um processador devidamente configurado pode fornecer todo ou parte dos elementos da invenção. Em outra concretização, a totalidade ou uma parte dos elementos da invenção pode ser configurado por e operar sob o controle de um produto de programa de computador. O produto de programa de computador para executar os métodos de concretizações da invenção inclui uma mídia de armazenamento legível por computador, como o meio de armazenamento não-volátil, e porções de código de programa legíveis por computador, como uma série de instruções de computador, concretizadas na mídia de armazenamento legível por computador.
[057] Como tal, então, algumas concretizações da invenção fornece várias vantagens para dispositivos de computação, os usuários de dispositivos de computação, e operadores de rede. Concretizações da invenção fornecem um aparelho de recepção configurado para determinar a ocorrência de um erro de codificação. A este respeito, as concretizações da invenção fornecem um aparelho de recepção configurado para determinar a ocorrência de um erro de codificação, comparando um valor de dados decodificados para um valor esperado para determinar se o valor dos dados decodificados é igual ao valor esperado. Esta comparação permite para algumas concretizações da invenção determinar a ocorrência de um erro de codificação independentemente de um tipo de serviço com o qual uma unidade de dados de protocolo codificada está associada. Concretizações da invenção fornecem um aparelho de recepção 102 configurado para determinar a ocorrência de um erro de codificação em situações em que uma verificação de redundância cíclica (CRC) para os dados CRC protegidos pode falhar.
[058] Concretizações da invenção ainda proporcionam um aparelho de recepção configurado para iniciar um procedimento de recuperação de erro de codificação, de modo a sincronizar novamente um conjunto local de um ou mais parâmetros de entrada de codificação utilizado para decodificar dados codificados recebidos com um conjunto de um ou mais parâmetros de entrada de codificação usado por um aparelho de envio para a codificação de dados codificados antes da transmissão para o terminal. Algumas concretizações da invenção proporcionam um aparelho de recepção configurado para iniciar um resincronização de controle de link de rádio com um aparelho de envio para voltar a sincronizar um ou mais parâmetros de entrada de codificação. Concretizações da invenção também fornecem um aparelho de recepção configurado para sincronizar novamente de forma autônoma um ou mais parâmetros de entrada de codificação selecionando um valor alternativo mais provável para pelo menos um parâmetro de entrada de codificação. Concretizações da invenção fornecem a configuração de sinalização de rede de detecção de erros de codificação e / ou procedimentos de recuperação de erro de codificação eliminam problemas de inter-operabilidade que podem ocorrer quando um aparelho de recepção configurado para determinar a ocorrência de um erro de codificação e / ou iniciar um procedimento de recuperação de erro de codificação está se comunicando através de uma rede não configurada para suportar um procedimento de recuperação de erro de codificação.
[059] Muitas modificações e outras concretizações das invenções aqui estabelecidas virão à mente para um técnico no assunto a que pertence essas invenções tendo o benefício dos ensinamentos apresentados nas descrições anteriores e os desenhos associados. Portanto, é preciso entender que as concretizações da invenção não devem ser limitadas às concretizações específicas divulgadas e que modificações e outras concretizações estão destinadas a serem incluídas no escopo das reivindicações anexadas. Além disso, embora as descrições anteriores e os desenhos associados descrevem concretizações exemplares no contexto de certas combinações exemplares de elementos e / ou funções, deve ser apreciado que diferentes combinações de elementos e / ou funções podem ser fornecidas por concretizações alternativas, sem se afastar da escopo das reivindicações anexas. A este respeito, por exemplo, diferentes combinações de elementos e / ou funções do que as explicitamente descritas acima também são contempladas que venham a ser estabelecidas em algumas das reivindicações anexas. Apesar de termos específicos serem empregados aqui, eles são usados em um sentido genérico e descritivo, e não para efeitos de limitação.

Claims (13)

1. Método para codificar detecção e recuperação de erros caracterizado por compreender: usar (310) um primeiro conjunto de um ou mais parâmetros de entrada de codificação para descodificar os dados codificados em uma unidade de dados de protocolo recebido, onde os dados codificados foram codificados usando um segundo conjunto de um ou mais parâmetros de entrada de codificação; comparar (320) um valor de pelo menos uma parte dos dados decodificados a um valor esperado; determinar (330), com circuito de controle de decodificação, uma ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado, e iniciar (340) um procedimento de resincronização de codificação em resposta à determinação que um erro de codificação ocorrido de forma a sincronizar novamente pelo menos um do primeiro conjunto de parâmetros de entrada de codificação com pelo menos um do segundo conjunto de parâmetros de entrada de codificação, em que o procedimento de resincronização de codificação compreende: selecionar um valor alternativo mais provável para pelo menos um do primeiro conjunto de parâmetros de entrada de codificação, a referida alternativa mais provável compreendendo um valor incrementado de um parâmetro de entrada de codificação quando o parâmetro de entrada de codificação compreende um parâmetro que é incrementado com cada unidade de dados de protocolo recebida; descodificar os dados codificados na unidade de dados de protocolo recebida para a qual ocorreu um erro de codificação ou uma unidade de dados de protocolo recebida subsequentemente usando o valor alternativo mais provável selecionado; repetir a seleção de parâmetro de codificação alternativa mais provável e descodificar até que várias tentativas de repetição excedam um número predefinido de tentativas de ressincronização com falha; e determinar que o procedimento de ressincronização de codificação falhou em resposta ao número de tentativas de repetição que excedem o número predefinido de tentativas de ressincronização com falha.
2. Método, de acordo com a reivindicação 1, caracterizado por ainda compreender: ajustar um valor de contador com base pelo menos, em parte, em uma série de erros de codificação consecutivos que ocorreram quando da decodificação de dados codificados em unidades de dados de protocolo recebidos, e onde iniciar o procedimento de resincronização de codificação que inclui iniciar um procedimento de resincronização de codificação, quando o valor do contador tem uma relação predefinida com um número predefinido, onde o número predefinido compreende um número natural maior do que zero.
3. Método, de acordo com a reivindicação 2, caracterizado por compreender ainda a determinação do número predefinido com base pelo menos, em parte, em uma ou mais de uma mensagem transmitida por um aparelho de envio ou um tipo de serviço com o qual as unidades de dados de protocolo estão associadas.
4. Método, de acordo com a reivindicação 1, caracterizado por o início de um procedimento de resincronização de codificação compreender iniciar um procedimento de resincronização de controle de link de rádio para inicializar pelo menos um parâmetro de entrada de codificação de tal forma que o primeiro conjunto de parâmetros de entrada de codificação é sincronizado novamente com o segundo conjunto de parâmetros de entrada de codificação.
5. Método, de acordo com a reivindicação 1, caracterizado por a pelo menos uma parte dos dados decodificados compreender um ou mais de um campo de preenchimento, um indicador de tamanho, ou um cabeçalho unidade de dados de protocolo.
6. Método, de acordo com a reivindicação 1, caracterizado por a unidade de dados de protocolo compreender uma unidade de dados de protocolo de camada de controle de link de rádio de modo não reconhecido, uma unidade de dados de protocolo de camada de controle de link de rádio de modo reconhecido, uma unidade de dados de protocolo de protocolo convergente de pacote de dados de modo não reconhecido ou uma unidade de dados de protocolo de protocolo convergente de pacote de dados de modo reconhecido.
7. Aparelho para codificar detecção e recuperação de erros caracterizado por compreender pelo menos um processador para fazer com que o aparelho pelo menos: use (310) um primeiro conjunto de um ou mais parâmetros de entrada de codificação para descodificar os dados codificados em uma unidade de dados de protocolo recebidos, onde os dados codificados foram codificados usando um segundo conjunto de um ou mais parâmetros de entrada de codificação; compare (320) um valor de pelo menos uma parte dos dados decodificados com um valor esperado; determine (330) a ocorrência de um erro de codificação quando o valor da pelo menos uma parte dos dados decodificados não é igual ao valor esperado, e inicie (340) um procedimento de resincronização de codificação em resposta à determinação que um erro de codificação ocorreu de forma a sincronizar novamente, pelo menos, um do primeiro conjunto de parâmetros de entrada de codificação com pelo menos um do segundo conjunto de parâmetros de entrada de codificação; em que o procedimento de ressincronização de codificação compreende: selecionar um valor alternativo mais provável para pelo menos um do primeiro conjunto de parâmetros de entrada de cifra, a referida alternativa mais provável compreendendo um valor incrementado de um parâmetro de entrada de codificação quando o parâmetro de entrada de codificação compreende um parâmetro que é incrementado com cada unidade de dados de protocolo recebida; descodificar os dados codificados na unidade de dados de protocolo recebida para a qual ocorreu um erro de codificação ou uma unidade de dados de protocolo recebida posteriormente usando o valor alternativo mais provável selecionado; repetir a seleção de parâmetro de codificação alternativa mais provável e descodificar até que várias tentativas de repetição excedam um número predefinido de tentativas de ressincronização com falha; e determinar que o procedimento de ressincronização de codificação falhou em resposta ao número de tentativas de repetição que excedem o número predefinido de tentativas de ressincronização com falha.
8. Aparelho, de acordo com a reivindicação 7, caracterizado por a pelo menos um processador ser ainda configurado para fazer com que o aparelho: ajuste um valor de contador com base pelo menos em parte em uma série de erros de codificação consecutivos que ocorreram quando da descodificação de dados codificados em unidades de dados recebidos de protocolo, e inicie o procedimento de resincronização de codificação, iniciando um procedimento de resincronização de codificação, quando o valor do contador tem uma relação predefinida para um número predefinido, em que o número predefinido compreende um número natural maior do que zero.
9. Aparelho, de acordo com a reivindicação 8, caracterizado por a pelo menos um processador ser configurado para ainda fazer com que o aparelho determine o número predefinido com base pelo menos, em parte, em uma ou mais de uma mensagem transmitida por um aparelho para envio ou um tipo de serviço com o qual as unidades de dados de protocolo estão associadas.
10. Aparelho, de acordo com a reivindicação 7, caracterizado por pelo menos um processador ser configurado para ainda fazer com que o aparelho inicie um procedimento de resincronização de codificação iniciando um procedimento de resincronização de controle de link de rádio para inicializar pelo menos um parâmetro de entrada de codificação de tal forma que o primeiro conjunto de parâmetros de entrada de codificação é sincronizado novamente com o segundo conjunto de parâmetros de entrada de codificação.
11. Aparelho, de acordo com a reivindicação 7, caracterizado a pelo menos uma parte dos dados decodificados compreender um ou mais de um campo de preenchimento, um indicador de tamanho, ou um cabeçalho de unidade de dados de protocolo.
12. Aparelho, de acordo com a reivindicação 7, caracterizado por a unidade de dados de protocolo compreender uma unidade de dados de protocolo de camada de controle de link de rádio de modo não reconhecido, uma unidade de dados de protocolo de camada de controle de link de rádio de modo reconhecido, uma unidade de dados de protocolo de protocolo convergente de pacote de dados de modo não reconhecido ou uma unidade de dados de protocolo de protocolo convergente de pacote de dados de modo reconhecido
13. Aparelho, de acordo com a reivindicação 7, caracterizado por o aparelho compreender ou ser incorporado em um telefone móvel, o telefone móvel compreendendo um circuito de interface de usuário configurado para: facilitar o controle de usuário de pelo menos algumas funções do telefone móvel através do uso de uma tela de exibição, e fazer com que a pelo menos uma parte de uma interface de usuário do telefone móvel seja exibida na tela de exibição para facilitar o controle de usuário de pelo menos algumas funções do telefone celular.
BRPI1014586A 2009-06-30 2010-06-16 método e aparelho para codificar detecção e recuperação de erros BRPI1014586B8 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/494,957 US9124425B2 (en) 2009-06-30 2009-06-30 Systems, methods, and apparatuses for ciphering error detection and recovery
US12/494,957 2009-06-30
PCT/FI2010/050509 WO2011001022A1 (en) 2009-06-30 2010-06-16 Systems, methods, and apparatuses for ciphering error detection and recovery

Publications (3)

Publication Number Publication Date
BRPI1014586A2 BRPI1014586A2 (pt) 2016-04-26
BRPI1014586B1 true BRPI1014586B1 (pt) 2021-05-04
BRPI1014586B8 BRPI1014586B8 (pt) 2021-05-18

Family

ID=43382122

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1014586A BRPI1014586B8 (pt) 2009-06-30 2010-06-16 método e aparelho para codificar detecção e recuperação de erros

Country Status (20)

Country Link
US (2) US9124425B2 (pt)
EP (1) EP2449748B1 (pt)
JP (1) JP5347067B2 (pt)
KR (1) KR101464416B1 (pt)
CN (1) CN102804729B (pt)
AP (1) AP3720A (pt)
AR (1) AR077291A1 (pt)
BR (1) BRPI1014586B8 (pt)
CA (1) CA2766198C (pt)
CL (1) CL2011003230A1 (pt)
DK (1) DK2449748T3 (pt)
MX (1) MX2011013938A (pt)
MY (1) MY158762A (pt)
PL (1) PL2449748T3 (pt)
RU (1) RU2501173C2 (pt)
SG (1) SG177392A1 (pt)
TW (1) TWI510107B (pt)
UA (1) UA100829C2 (pt)
WO (1) WO2011001022A1 (pt)
ZA (1) ZA201200651B (pt)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9124425B2 (en) 2009-06-30 2015-09-01 Nokia Technologies Oy Systems, methods, and apparatuses for ciphering error detection and recovery
CN102487501B (zh) * 2010-12-03 2015-12-02 华为技术有限公司 非确认模式下的上行加密参数同步方法和设备
EP2673943B1 (en) * 2011-02-08 2017-04-05 Telefonaktiebolaget LM Ericsson (publ) Method for handling public identities in an internet protocol multimedia subsystem network
EP2490470B1 (en) 2011-02-16 2019-10-09 Marvell World Trade Ltd. Recovery from decryption errors in a sequence of communication packets
TWI450525B (zh) 2011-07-25 2014-08-21 Acer Inc 偵測無線傳輸錯誤之方法
CN102938679B (zh) * 2011-08-15 2015-04-15 宏碁股份有限公司 检测无线传输差错的方法
US20140376513A1 (en) * 2012-01-03 2014-12-25 Nokia Solutions And Networks Oy User equipment capabilities indication to enable intelligent handover decision
GB2500396A (en) * 2012-03-18 2013-09-25 Renesas Mobile Corp UM RLC or PDCP cipher error detection and recovery applied at a UE dependent on predetermined data, sent to the UE, in a new parity field of a RLC data unit
GB2500398A (en) * 2012-03-18 2013-09-25 Renesas Mobile Corp Reconfiguring the radio bearer ciphering error detection and configuration mode used by a UE through a predetermined parameter in a RRC message.
US20140219451A1 (en) * 2013-02-07 2014-08-07 Mediatek Inc. Adaptive security apparatus and method for updating security parameter
US9385865B2 (en) * 2013-07-18 2016-07-05 Marvell World Trade Ltd. Correcting deciphering mis-synchronization in a mobile communication terminal
ITMI20131824A1 (it) 2013-11-04 2015-05-05 St Microelectronics Srl Metodo di identificare un messaggio conforme allo standard ota (over the air) ed affetto da errore
KR102202894B1 (ko) * 2014-08-28 2021-01-14 삼성전자 주식회사 이동 통신 네트워크에서 패킷 손실 관리 방법
JP6640237B2 (ja) * 2014-11-10 2020-02-05 エルジー エレクトロニクス インコーポレイティド Ｄ２ｄ通信システムにおいてサイドリンク無線ベアラに対する暗号化指示を示す方法及びその装置
US20160248908A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Voice garbling detection using silence insertion descriptor frames
CN105871926B (zh) * 2016-06-17 2019-07-19 山东大学 一种基于桌面虚拟化的usb设备安全共享方法及系统
KR20180096370A (ko) * 2017-02-21 2018-08-29 삼성전자주식회사 무선 통신 시스템에서 암호화 파라미터 값을 결정하기 위한 장치 및 방법
GB201721608D0 (en) * 2017-12-21 2018-02-07 Nordic Semiconductor Asa A hardware cipher engine
JP7067338B2 (ja) * 2018-07-25 2022-05-16 富士通株式会社 通信装置、光伝送装置、光伝送方法、および通信システム
US20220103277A1 (en) * 2019-04-01 2022-03-31 Tgoma Nz Limited Synchronisation system and method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654480A (en) 1985-11-26 1987-03-31 Weiss Jeffrey A Method and apparatus for synchronizing encrypting and decrypting systems
US5694473A (en) * 1996-05-17 1997-12-02 Motorola, Inc. Decryption of retransmitted data in an encrypted communication system
US6161207A (en) * 1996-11-15 2000-12-12 Motorola, Inc. Communications unit and method of communicating having efficient packet acknowledgement
AU766657B2 (en) 1998-05-23 2003-10-23 Aristocrat Technologies Australia Pty Limited Secured inter-processor and virtual device communications system
SE0101846D0 (sv) 2001-05-22 2001-05-22 Ericsson Telefon Ab L M Method and system of retransmission
KR100889099B1 (ko) * 2001-08-28 2009-03-17 시게이트 테크놀로지 엘엘씨 데이터 저장 장치의 보안 방법 및 장치
US20030091048A1 (en) 2001-11-13 2003-05-15 Jiang Sam Shiaw-Shiang Detection of ciphering parameter unsynchronization in a RLC entity
KR100765123B1 (ko) 2002-02-16 2007-10-11 엘지전자 주식회사 Ｓｒｎｓ 재할당 방법
FR2837332A1 (fr) 2002-03-15 2003-09-19 Thomson Licensing Sa Dispositif et procede d'insertion de codes de correction d'erreurs et de reconstitution de flux de donnees, et produits correspondants
TWI220815B (en) 2002-05-06 2004-09-01 Asustek Comp Inc Method and apparatus for handling abnormal transmission status in acknowledged mode and non-acknowledged mode
DE10252535A1 (de) * 2002-11-08 2004-05-27 Philips Intellectual Property & Standards Gmbh Vorrichtung und ein Verfahren zur Übertragung von Datenpaketen verschiedener Verbindungen an einen Empfänger
KR101000699B1 (ko) 2004-04-19 2010-12-10 엘지전자 주식회사 무선링크 제어계층에서의 데이터 처리방법
US20060050679A1 (en) 2004-09-09 2006-03-09 Sam Shiaw-Shiang Jiang Method for On-Line Recovery of Parameter Synchronization for Ciphering Applications
JP2006217100A (ja) 2005-02-02 2006-08-17 Nec Corp 復号処理システム及びその方法並びにそれを用いた移動通信システム
US8098771B2 (en) * 2005-03-29 2012-01-17 Koninklijke Philips Electronics, N.V. Receiver apparatus and method for receiving data units over a channel
CA2633819C (en) 2005-12-08 2016-12-06 Vidyo, Inc. Systems and methods for error resilience and random access in video communication systems
US20070291855A1 (en) * 2005-12-19 2007-12-20 Zvi Reznic Method, device and system of error-protection of a wireless video transmission
CA2531411C (en) 2005-12-23 2017-02-14 Bce Inc System and method for encrypting traffic on a network
RU2319199C2 (ru) * 2006-03-27 2008-03-10 Станислав Антонович Осмоловский Универсальный способ передачи информации с контролируемыми параметрами
TW200803371A (en) 2006-05-05 2008-01-01 Interdigital Tech Corp Ciphering control and synchronization in a wireless communication system
US20080119164A1 (en) * 2006-11-21 2008-05-22 Innovative Sonic Limited Method and apparatus for performing security error recovery in a wireless communications system
WO2008072292A1 (ja) 2006-12-08 2008-06-19 Fujitsu Limited 移動通信システム、移動機及び無線制御装置
WO2008097059A1 (en) * 2007-02-09 2008-08-14 Samsung Electronics Co., Ltd. Method and apparatus for transmitting/receiving data in a communication system using multiple frequency bands
KR101470638B1 (ko) 2007-06-18 2014-12-08 엘지전자 주식회사 이동통신 시스템에서의 무선자원 향상 방법, 상태정보 보고방법 및 수신장치
JP2009122831A (ja) 2007-11-13 2009-06-04 Mitsubishi Electric Corp 電子制御装置
US8325608B2 (en) 2008-08-07 2012-12-04 Qualcomm Incorporated Efficient packet handling for timer-based discard in a wireless communication system
US7870496B1 (en) * 2009-01-29 2011-01-11 Jahanzeb Ahmed Sherwani System using touchscreen user interface of a mobile device to remotely control a host computer
US8494451B2 (en) 2009-01-30 2013-07-23 Nokia Corporation Method, apparatus and computer program product for providing ciphering problem recovery for unacknowledged mode radio bearer
US9124425B2 (en) 2009-06-30 2015-09-01 Nokia Technologies Oy Systems, methods, and apparatuses for ciphering error detection and recovery

Also Published As

Publication number Publication date
TWI510107B (zh) 2015-11-21
KR20120042875A (ko) 2012-05-03
CL2011003230A1 (es) 2012-04-27
CA2766198A1 (en) 2011-01-06
RU2012101495A (ru) 2013-10-27
AP3720A (en) 2016-06-30
AP2012006070A0 (en) 2012-02-29
KR101464416B1 (ko) 2014-12-04
CA2766198C (en) 2015-02-17
CN102804729B (zh) 2015-07-08
US20100332933A1 (en) 2010-12-30
DK2449748T3 (da) 2019-10-21
AR077291A1 (es) 2011-08-17
EP2449748B1 (en) 2019-07-24
PL2449748T3 (pl) 2020-02-28
JP5347067B2 (ja) 2013-11-20
TW201129127A (en) 2011-08-16
US9608815B2 (en) 2017-03-28
WO2011001022A1 (en) 2011-01-06
ZA201200651B (en) 2013-06-26
RU2501173C2 (ru) 2013-12-10
EP2449748A1 (en) 2012-05-09
CN102804729A (zh) 2012-11-28
UA100829C2 (ru) 2013-01-25
US20150372815A1 (en) 2015-12-24
MY158762A (en) 2016-11-15
BRPI1014586B8 (pt) 2021-05-18
MX2011013938A (es) 2012-01-20
JP2012531778A (ja) 2012-12-10
EP2449748A4 (en) 2017-06-28
BRPI1014586A2 (pt) 2016-04-26
SG177392A1 (en) 2012-02-28
US9124425B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
BRPI1014586B1 (pt) Método e aparelho para codificar detecção e recuperação de erros
JP2012531778A5 (pt)
RU2434282C1 (ru) Операции с управляющими блоками данных протокола в протоколе конвергенции пакетных данных
US20170070881A1 (en) Method and apparatus for authentication of wireless devices
RU2763035C1 (ru) Способ компрессии ethernet-заголовков, способ декомпрессии ethernet-заголовков и устройство для компрессии/декомпрессии ethernet-заголовков
US11108506B2 (en) Indicating retransmitted codeblock groups in 5G wireless communication systems
BRPI0909124B1 (pt) método e aparelhos para prover separação criptográfica multi-salto para transferências
CN109691159B (zh) Rrc连接恢复中的pdcp count处理
JP6651613B2 (ja) ワイヤレス通信
TWI818116B (zh) 解密的封包的即時軟組合、crc驗證和mic驗證
BR112020000870A2 (pt) método de transmissão de dados, dispositivo e sistema relacionados ao mesmo
US20230007470A1 (en) Securely conveying location and other information in advanced networks
US10390224B2 (en) Exception handling in cellular authentication
US20210297861A1 (en) Methods providing selective integrity protection and related radio access network base stations and mobile wireless devices
BR112021015839A2 (pt) Retomada de conexões por rádio em uma rede de comunicação
US20140024344A1 (en) Mobile communication method, radio base station, mobile management node, and mobile station
CN107113606B (zh) 与通用分组无线服务网络通信的方法、设备及存储介质
WO2023083691A1 (en) Generating an authentication token

Legal Events

Date Code Title Description
B25A Requested transfer of rights approved

Owner name: NOKIA TECHNOLOGIES OY (FI)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H04L 29/06 , H04W 12/04

Ipc: H04L 9/12 (2006.01), H04W 12/00 (2009.01), H04W 12

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 04/05/2021, OBSERVADAS AS CONDICOES LEGAIS.

B16C Correction of notification of the grant [chapter 16.3 patent gazette]

Free format text: REF. RPI 2626 DE 04/05/2021 QUANTO AOS DESENHOS.