BRPI0708973A2 - cancelador de interferência paralela com equalização de sinal recebido e sinal residual - Google Patents

cancelador de interferência paralela com equalização de sinal recebido e sinal residual Download PDF

Info

Publication number
BRPI0708973A2
BRPI0708973A2 BRPI0708973-2A BRPI0708973A BRPI0708973A2 BR PI0708973 A2 BRPI0708973 A2 BR PI0708973A2 BR PI0708973 A BRPI0708973 A BR PI0708973A BR PI0708973 A2 BRPI0708973 A2 BR PI0708973A2
Authority
BR
Brazil
Prior art keywords
signal
estimated
received signal
filter
transmitted
Prior art date
Application number
BRPI0708973-2A
Other languages
English (en)
Inventor
Peter Gaal
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of BRPI0708973A2 publication Critical patent/BRPI0708973A2/pt

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/7103Interference-related aspects the interference being multiple access interference
    • H04B1/7107Subtractive interference cancellation
    • H04B1/71075Parallel interference cancellation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/7103Interference-related aspects the interference being multiple access interference
    • H04B1/7105Joint detection techniques, e.g. linear detectors
    • H04B1/71055Joint detection techniques, e.g. linear detectors using minimum mean squared error [MMSE] detector
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03159Arrangements for removing intersymbol interference operating in the frequency domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)

Abstract

CANCELADOR DE INTERFERêNCIA PARALELA COM EQUALIZAçãO DE SINAL RECEBIDO E SINAL RESIDUAL Um sinal recebido possuindo múltiplos canais de código é processado filtrando-se um sinal de erro baseado na diferença entre um sinal recebido e um sinal recebido estimado.Osinal recebido é processado para se recuperarem dados em cada um dos canais de código e para se gerar uma estimativa de um sinal transmitido correspondente ao sinal recebido. Uma estimativa de canal é aplicada ao sinal transmitido estimado resultante para se gerar o sinal recebido estimado. Após a filtragem de um sinal de erro baseada na diferença entre um sinal recebido e um sinal recebido estimado, um combinador combina o sinal de erro filtrado e o sinal transmitido estimado.

Description

"CANCELADOR DE INTERFERÊNCIA PARALELA COM EQUALIZAÇÃO DESINAL RECEBIDO E SINAL RESIDUAL"
FUNDAMENTOS
Campo
A presente invenção refere-se de forma geral asistemas de comunicação e, mais especificamente, osequalizadores de realimentação de decisão (DFE) para sinaismultiplexados por divisão de código (CDM).
Fundamentos
Filtros de realimentação de decisão (DFEs) sãofreqüentemente utilizados para aperfeiçoar a recepção dedados, pela aplicação de equalização a um canal sem fio.Baseado em símbolos de dados demodulados, um filtro éajustado para contrabalançar os efeitos de um canal semfio. Um DFE típico para um único sinal portador inclui umfiltro de alimentação direta e um filtro de realimentaçãoque é baseado na saída de um demodulador de níveis desímbolos. Infelizmente, DFEs convencionais aplicados asistemas de multiplexação por divisão de código resultam emuma demodulação em níveis de chip que não é confiável, umavez que as decisões não tiram vantagem do ganho deprocessamento CDM.
Há, portanto, necessidade de um DFE para sinais CDM.
SUMÁRIO
Um equalizador de realimentação de decisão (DFE)processa um sinal possuindo múltiplos canais de código,filtrando um sinal de erro baseado em uma diferença entreum sinal recebido e um sinal recebido estimado. 0 sinalrecebido é processado para se recuperarem os dados em cadaum dos canais de código e para gerar uma estimativa de umsinal transmitido correspondente ao sinal recebido. Umaestimativa de canal é aplicada ao sinal transmitidoestimado resultante para gerar o sinal recebido estimado.Após o filtro filtrar o sinal de erro, um combinadorcombina o sinal de erro filtrado e o sinal transmitidoestimado.
BREVE DESCRIÇÃO DOS DESENHOS
A Figura 1 é um diagrama de blocos de umequalizador de realimentação de decisão (DFE) de acordo coma modalidade exemplar da invenção.
A Figura 2 é um diagrama de blocos do DFE, queinclui uma segunda iteração de acordo com a modalidadeexemplar da invenção.
A Figura 3 é um diagrama de blocos do DFEexemplar onde . a filtragem é efetuada no domínio dafreqüência.
A Figura 4 é um fluxograma de um método paraprocessar um sinal recebido de acordo com a modalidadeexemplar da invenção.
DESCRIÇÃO DETALHADA
Na modalidade exemplar, um equalizador derealimentação de decisão (DFE) recebe um sinal multiplexadopor divisão de código (CDM) que inclui uma pluralidade decanais de código. O sinal recebido é transmitido de umtransmissor, tal como uma estação base, através de um canalsem fio e recebido no DFE dentro de um dispositivoportátil, tal como um terminal de acesso sem fio. 0 canalsem fio tem características de canal de dispersão e multi-desvanecimento que resultam em várias versões da chegada dosinal' ao dispositivo de terminal de acesso em momentosdiferentes. O sinal recebido é processado por umequalizador linear que compensa, pelo menos parcialmente,as características de canal sem fio antes que um estimadorde dados desespalhe, desembaralhe e demodule o sinal pararecuperar símbolos de dados estimados. Os símbolos de dadosestimados são modulados, embaralhados e espalhados por umreconstrutor d§ sinais para se gerar um sinal transmitidoestimado. Uma estimativa de canal é aplicada ao sinaltransmitido estimado para se gerar um sinal recebidoestimado. Após. se subtrair o sinal recebido estimado dosinal recebido,, o sinal de erro é filtrado por um filtroque tem uma resposta parcialmente baseada na diferençaentre o sinal recebido e o sinal de erro. 0 sinal filtradoresultante é combinado com o sinal transmitido estimado. .0DFE 100 na modalidade exemplar inclui outras funções eblocos que são-omitidos na Figura 1 para maior concisão eclareza. '
A palavra "exemplar" é aqui utilizada comosignificando "servindo como exemplo, ocorrência ouilustração". Qualquer modalidade aqui descrita como"exemplar" não deve ser.necessariamente interpretada comopreferida ou vantajosa comparada com outras modalidades.
A Figura 1 é um diagrama de blocos de umequalizador de realimentação de decisão (DFE) de acordo comuma modalidade exemplar da invenção. 0 DFE 100 pode serimplementado em qualquer combinação de hardware, softwaree/ou firmware. Na modalidade exemplar, o código de softwareque roda em um processador dentro do terminal de acessoexecuta os cálculos, comparações e ajustes para desempenharas funções do DFE 100. As várias funções e operações dosblocos descritos com referência ao DFE 100 podem serimplementadas em qualquer número de dispositivos, circuitosou elementos. Dois ou mais dos blocos funcionais podem serintegrados em um único dispositivo, e as funções descritasdesempenhadas ;em qualquer dispositivo único podem serimplementadas através de vários dispositivos em algumascircunstâncias. Dependendo da implementação especifica, ossinais podem ser processados no domínio do tempo ou nodomínio da freqüência, conforme discutido a seguir comreferência à Fi'gura 3.
Um sinal recebido 102, que corresponde a um sinaltransmitido, transmitido por um transmissor através de umcanal sem fio, é recebido no DFE 100. Na modalidadeexemplar, o DFE é implementado como parte de um receptordentro de um terminal de acesso, tal como umaparelho telefônico CDMA, um telefone portátil, umassistente digital pessoal (PDA) sem fio ou outrodispositivo sem fio. De acordo, o sinal recebido 102 podeser recebido através de antenas, amplificadores de baixoruído (LNAs) e outro hardware. Dependendo da implementaçãodo DFE 100, o hardware pode ser considerado como parte docanal sem fio ou pode ser tratado como um mecanismoseparado que atua sobre o sinal.
O sinal recebido 102 é processado por umequalizador linear 104, que tem uma resposta baseada em umaestimativa de canal das características do canal sem fio. Aestimativa de canal pode ser obtida utilizando-se qualqueruma de numerosas técnicas. Um exemplo de técnica adequada édiscutido no pedido de patente número de série XX/XXXX XXX[PROTOCOLO DO PROCURADOR NO. 051212], depositado em 21 demarço de 2006, intitulado "Estimação de Canal deComunicação", e que é incorporado aqui em sua totalidadepara referência. O sinal 106 inicialmente equalizadoresultante é processado por um estimador de sinais 108 parase gerar um sinal transmitido estimado 116. Um estimador dedados 110 processa o sinal equalizado 106 para gerar dadosestimados 114, que são processados pelo reconstrutor desinais 112. O estimador de dados 110 desespalha,desembaralha e demodula o sinal inicialmente equalizado 106para determinar os dados estimados 114 dos dadostransmitidos. Embora em algumas circunstâncias uma decisãosuave possa ser aplicada, uma decisão abrupta é aplicadapara se determinarem símbolos de dados na modalidadeexemplar. O estimador de dados 110 processa todos os canaisde código dentro do sinal recebido 102. De acordo, sedezesseis canais de código forem utilizados paratransmissão dentro do canal sem fio, dezesseis conjuntos dedados são gerados como uma estimativa. Na Figura 1, a seta114 é mostrada como uma seta de bloco para ilustrar quemúltiplos sinais de dados são gerados pelo estimador dedados 110. O estimador de dados, portanto, aplica umapluralidade de códigos pseudo-aleatórios para desespalharos canais codificados e aplica outro processamento desinais, tal como desembaralhamento antes da aplicação dademodulação apropriada,;como, por expmplo, a modulação dequadratura de amplitude (QAM).
O reconstrutor de sinais" 112 gera o sinaltransmitido estimado 116 através do processamento dos dadosestimados 114 utilizando a mesma técnica que é utilizadapelo transmissor para processar os dados originalmentetransmitidos. O reconstrutor de sinais 112 inclui ummodul-ador, um embaralhador e um espalhador na modalidadeexemplar. Os dados estimados 114 são modulados utilizando-se o esquema de modulação originalmente utilizado, eembaralhados utilizando-se a técnica de embaralhamentooriginalmente utilizada. O código pseudo-aleatórioapropriado é aplicado ao sinal para gerar o sinaltransmitido estimado 116. A saída do estimador de sinais108, portanto, é uma estimativa do sinal transmitidooriginalmente transmitido pela estação base, referido comoo sinal transmitido estimado 116. Portanto, o sinaltransmitido estimado 116 é o sinal transmitido antes datransmissão através do canal sem fio.O processador de canal sem fio virtual 118, talcomo um filtro'ide resposta ao impulso finita (FIR) , aplicaa estimativa de canal ao sinal transmitido estimado 116para gerar o sinal recebido estimado 120. Se o sinalinicialmente equalizado 106 não contiver erros excessivos,como, por exemplo, interferência de multipercurso residualsignificativa ou ruido de receptor, então o sinal recebidoestimado 120 ,,será idêntico ao sinal recebido 102. Umcombinador 122 gera um sinal de erro 124 subtraindo o sinalrecebido estimado 120 do sinal recebido 102. Um retardo 126proporciona o processamento de tempo apropriado ao sinalrecebido 102 para sincronizar os dois ,sinais 102, 120 antesda função de subtração.
O sinal de erro 124 é processado por um filtro128 que tem uma resposta baseada parcialmente em umaestimativa de canal e em uma relação entre o sinal recebido102 e o sinal recebido, ,estimado 120. 0 sinal filtrado 130,portanto, é baseado na. potência contida no sinal de erro124, na estimativa de canal e em parâmetros baseados narelação entre o sinal recebido 120 e o sinal recebidoestimado 120. Na modalidade exemplar, o filtro é umequalizador linear que tem uma resposta baseada naestimativa de canal, em uma estimativa de ruido e em umaformatação de pulso e utiliza uma função de Minimo ErroQuadrático Médio (MMSE). Um exemplo de filtro adequado 128é discutido em detalhes adicionais com referência à Figura3. Após filtragem, o sinal de erro filtrado resultante écombinado com o sinal transmitido estimado 116. 0 sinalcombinado é encaminhado para processamento de sinais, talcomo desespalhamento e demodulação. Na modalidade exemplar,o filtro 128 tem uma resposta do equalizador linear 104adicionalmente baseada na relação entre o sinal recebidoestimado e o sinal recebido.Uma revisão das seguintes situações exemplaresrevela adicionalmente o funcionamento do DFE 100. No casode o sinal inicialmente equalizado 106 conter apenaspequenos erros, o sinal transmitido estimado 116 é idênticoao sinal transmitido. Aplicando a estimativa de can^lresulta em um sinal recebido estimado 120, que é o mesmoque o sinal recebido 102, exceto pelo ruido recebido, queestá apenas contido no sinal recebido 102, e possivelmenteerros de estimativa de canal, que estão apenas contidos nosinal recebidc estimado 120. Se tanto o ruido recebidoquanto o erro de estimação de canal forem pequenos, então asaida do combinador 122 está próxima de zero e o sinalfiltrado 130 está também próximo de zero. A adição do sinaltransmitido estimado 116 a um sinal próximo de zero resultaem um sinal combinado que representa de forma precisa osinal transmitido.
Para uma situação na qual o sinal inicialmenteequalizado 106 contém erros significativos, o sinalrecebido estimado resultante 120 terá um erro, e adiferença entre os dois sinais é, pelo menos parcialmente,corrigida pelo filtro 128. Em conseqüência dos errossignificativos contidos no sinal equalizado 106, pode-sedeterminar incorretamente que um símbolo é, por exemplo, a+ 1 quando o símbolo original foi transmitido como a - 1. Osímbolo incorreto, com os outros dados estimados, émodulado, espalhado e embaralhado pelo reconstrutor desinais para se gerar o sinal transmitido estimado 116. Apósa estimativa de canal ser aplicada, o sinal recebidoestimado resultante 120 reflete a estimativa de símboloimprecisa. Quando o sinal recebido estimado 120 é subtraídodo sinal recebido 102, o sinal de erro 124 reflete ainexatidão do sinal transmitido estimado 116. Uma vez que aresposta do filtro é baseada parcialmente na relação entreo sinal 102 e o sinal recebido estimado 120, o sinalfiltrado resultante 130 é uma estimativa do sinal de errocom o, impacto das características de rádio-canal reduzido.
Um equalizador linear ou qualquer outro filtroadequado aplicado no percurso de processamento de sinaistem que operar baseado em uma compensação entre minimizar efeito da dispersão de rádio-canal (isto é, propagação demulti-percurso) e minimizar a amplificação de ruído. Umequalizador linear pode ser projetado para obter a melhorcompensação disponível entre esses dois fatores para osinal recebido 102. Por outro lado, o filtro 128 que operano sinal de erro 124 em oposição à operação no sinalrecebido propriamente dito pode alcançar uma compensaçãoainda melhor porque a dispersão de rádio-canal terá umimpacto reduzido, em outras condições que não as de SNRmuito, baixa, devido ao fato de que o sinal de erro 124contém menos potência que o sinal recebido 102.
Portanto, o DFE 100 compensa as característicasde canal baseando a resposta de um equalizador (filtro)linear 128 na relação entre o sinal recebido estimadoreconstruído e o sinal recebido 102. Em algumas situações,o erro pode ser reduzido aumentando-se o número deiterações através do filtro e comparando-se um sinalrecebido estimado anterior com o sinal recebido estimadoatual.
A Figura 2 é um diagrama de blocos do DFEexemplar 100, onde uma segunda iteração é aplicada ao sinalrecebido estimado. Após o processamento do sinal recebidoconforme descrito acima, o sinal combinado do combinador132 é processado pelo estimador de sinais 108. O sinal édesespalhado, desembaralhado e demodulado para se gerar umsegundo sinal transmitido estimado 202. A estimativa decanal é aplicada ao segundo sinal transmitido estimado 202para se determinar um segundo sinal recebido estimado 204.O segundo sinal recebido estimado 204 é subtraído do sinalrecebido 102 para se gerar um segundo sinal de erro 206,que é filtrado pelo filtro 208, que tem uma respostaajustada baseada na relação entre o segundo sinal recebidoestimado 202 e o sinal recebido estimado 120. Portanto, osegundo filtro 208 é o filtro 128 com uma resposta ajustadana modalidade exemplar. A saída do segundo filtro 208 écombinada com o segundo sinal transmitido estimado 202antes de ser adicionalmente processado no receptor. Váriasiterações podem ser efetuadas de maneira semelhante emalgumas circunstâncias.
A Figura 3 é um diagrama de blocos do DFEexemplar 100, onde o:processamento é, executado no domínioda freqüência.. Por conseguinte, o sinal recebido 102 étransformado do domínio do tempo para o domínio dafreqüência no DFE exemplar 100 discutido com referência àFigura 3. Conforme discutido acima, o DFE 100 pode serimplementado no domínio da freqüência em algumascircunstâncias„
Um processador de Transformada Rápida de Fourier(FFT) 302 transforma o sinal recebido no domínio dafreqüência, obtendo-se ,um espectro de sinal recebido 303,que é fornecido ao equalizador linear 104 e ao combinador122. -No DFE exemplar 100, o equalizador linear 104 tem umaresposta igual a (c* χ ρ*) / (Icl2 + η2), onde c* é oconjugado complexo da estimativa de canal, p* é o conjugadocomplexo do espectro da formatação de pulso e η é aestimativa do espectro de ruído. A resposta do equalizadorlinear 104 é dependente da freqüência e, portanto, cada umdos parâmetros é uma função de freqüência. Outrosequalizadores lineares podem ser utilizados em algumascircunstâncias. Depois que o equalizador linear 104processa o espectro de sinais recebidos 303 no domínio dafreqüência, um processador de FFT inversa (IFFT) 304transforma o sinal equalizado no domínio do tempo. O sinalresultante é processado por umdesembaralhador/desespalhador 306 para desembaralhar edesespalhar o sinal. Em algumas situações, o sinal recebidonão é embaralhado e a função de desembaralhamento não énecessária. Um quantificador 308 determina e fixa osvalores dos dados no valor de constelação mais próximo. Namodalidade exemplar, o sinal desespalhado é demodulado porum demodulador 310 e uma decisão abrupta é aplicada em 312para se determinar a melhor estimativa do ponto deconstelação representado pelo símbolo de dados. Porexemplo, no caso de o,esquema de modulação estar de acordocom 16-QAM (modulação de quadratura de amplitude 16), afase e a amplitude do vetor que representa o símbolo sãoestimadas aplicando-se ao ponto de constelação mais próximodos 16 pontos e ao modulador 314 a decisão abrupta de fixaro vetor no ponto de constelação. O espalhador/embaralhador316 aplica os mesmos esquemas de espalhamento eembaralhamento aplicados pela estação base para gerar osinal transmitido estimado 116. Portanto, odesembaralhador/desespalhador 306, o quantificador 308 e oespalhador/embaralhador 316 proporcionam uma técnicaexemplar para desempenhar as funções do estimador de sinais108.
O sinal transmitido estimado 116 é transformadopara o domínio da freqüência por um processador de FFT 318antes que a estimativa de canal seja. aplicada. Em algumascircunstâncias, um processador de escalonamento 320 aplicaum fator de escalonamento baseado na relação sinal/ruído(SNR) estimada antes que o sinal recebido estimado 120 sejasubtraído do espectro de sinais recebidos 303. Conformediscutido a seguir, o fator de escalonamento reduz aomínimo ou elimina a contribuição do sinal recebido estimado120 quando a relação sinal-ruído é baixa.
Um gerador de coeficientes 322 determina úmcoeficiente, S, que é aplicado ao eqüalizador linear parase gerar o filtro 128. Na modalidade exemplar, S é igual aE{p22 ~ n2} /E{p.i2 - n2}, p2 é a potência média contida nosinal de erro 124 obtida através da; largura de banda desinal na saída do combinador 122, pi é a potência média contida no espectro de sinais recebidos 303 obtida atravésda largura de banda de sinal e η é a potência médiaestimada do ruído obtida através da largura de banda desinal. A resposta do filtro no DFE exemplar 100 é igual a
<formula>formula see original document page 12</formula>
Portanto, quando p2 é igual Va pi, S é igual a ume a resposta do filtro 12 9 é a mesma resposta doeqüalizador linear 104. Em situações de SNR baixa, quando osinal transmitido estimado 116 é dominado por erros de
<formula>formula see original document page 12</formula>
decisão cometidos pelo quantificador 308, Eip2 - η } éaproximadamente igual a duas vezes E{pi2 - n2}, que resultaem um coeficiente máximo S igual a dois. Em tais situaçõesde baixa SNR, contudo, é benéfico anular o peso do sinalrecebido estimado 120, uma vez que ele não portainformações úteis. Um exemplo de fator de escalonamentoadequado é um fator igual a l-ekl x SNR-est aplicado em 320,onde kl é constante e SNR_est é uma estimativa da relaçãosinal-ruído. Quando utilizado, o fator de escalonamentoproporciona um· mecanismo para minimizar ou eliminar oefeito do sinal recebido estimado no sinal recebido. Porexemplo, se a SNR for suficientemente baixa, o sinalrecebido estimado não é aplicado ao combinador 122, e osinal recebido- 102 é o mesmo que o sinal de erro, ocoeficiente S é igual a um e a resposta do filtro éidêntica à resposta do equalizador linear. Um exemplo deoutra solução adequada para aplicação de um fator deescalonamento em 320 inclui aplicar decisões suaves noquantificador 308 em vez da decisão abrupta 312. Emsituações de SNR baixa, as decisões suaves podem ser zeros,levando ao mesmo resultado final que a aplicação de umfator de escalonamento zero em 320. Embora a resposta dofiltro seja uma função de freqüência, a notação que indicaa dependência é omitida para maior concisão e clareza.
O sinal filtrado é transformado para o domínio dotempo pela IFFT 324 e desembaralhador/desespalhador 306desembaralha e,desespalha o sinal no domínio do tempo. Ossímbolos modulados restantes representam a diferença nosdados resultantes do sinal recebido estimado e dos dados dosinal recebido. Os símbolos de erro modulados sãocombinados com os símbolos de modulação transmitidosestimados no combinador 132. O alinhador de sinais 326armazena os símbolos modulados que resultam da operação domodulador 314 e atrasa os dados para alinhar os dados comos símbolos de erro modulados correspondentes. 0 sinalcombinado é encaminhado para o demodulador de sinais, ondeuma demodulaçãd suave pode ser aplicada.
A Figura 4 é um fluxograma de um método paraprocessar um sinal recebido de acordo com a modalidadeexemplar da invenção. O método exemplar é executado porcomponentes e software dentro de um terminal de acesso,facilitando-se as funções descritas acima com referência àsFiguras 1-3. 0 método, porém, pode ser executado porqualquer combinação de hardware, software e/ou firmware.
Na etapa 402, é gerado um sinal transmitidoestimado. Na modalidade exemplar, o sinal recebido éprocessado por um equalizador linear antes que o sinalequalizado seja desespalhado, desembaralhado e demodulado,para se gerar os dados transmitidos estimados. Os dadostransmitidos estimados são modulados, embaralhados eespalhados de acordo com as técnicas utilizadas na estaçãobase para se gerar o sinal transmitido estimado.
Na etapa 404, uma estimativa de canal é aplicadaao sinal transmitido estimado para se gerar o sinalrecebido estimado.
Na etapa 406, um sinal ,de erro baseado nadiferença entre o sinal recebido e o sinal recebidoestimado é filtrado por um filtro que tem uma respostabaseada, pelo menos parcialmente, na estimativa de canal.Na modalidade exemplar, o filtro tem uma resposta baseadaem uma comparação entre o sinal de erro e o sinal recebido.
Na etapa 408, o sinal de erro filtrado écombinado com o sinal transmitido estimado. Na modalidadeexemplar, o sinal de erro filtrado é desespalhado edesembaralhado e o sinal resultante é adicionado aos dadosestimados modulados. De acordo, os dados estimadosmodulados são armazenados ou retardados e combinados com osinal de erro desespalhado e desembaralhado filtrado.
Os versados na técnica entenderão que asinformações e os sinais podem ser representados utilizando-se qualquer uma de diversas tecnologias e técnicasdiferentes. Por exemplo, os dados, instruções, comandos,informações, sinais, bits, símbolos e chips referidos emtoda a descrição acima podem ser representados por tensões,correntes, ondas eletromagnéticas, campos ou partículasmagnéticas, campos ou partículas ópticas ou qualquercombinação deles.
Os versados na técnica entenderiam também que osdiversos blocos, módulos, circuitos lógicos e etapas dealgoritmo ilustrativos descritos em conexão com asmodalidades aqui reveladas podem ser implementados comohardware eletrônico, software de computador ou combinaçõesde ambos. Para se ilustrar claramente estaintercambialidade de hardware e software, diversoscomponentes, blocos, circuitos e etapas ilustrativos foramdescritos acima geralmente em termos de sua funcionalidade.
Se tal funcionalidade é implementada como hardware ousoftware depende da aplicação especifica e das restriçõesde projeto impostas ao sistema como um todo. Os versados natécnica podem implementar a funcionalidade descrita devariadas maneiras para cada aplicação especifica, mas taisdecisões de implementação não devem ser interpretadas comoprovocando um afastamento do escopo da presente invenção.
Os diversos blocos, módulos e circuitos lógicosilustrativos descritos em conexão com as modalidades aquireveladas podem ser implementados ou executados com umprocessador para uso geral, um processador de sinaisdigitais (DSP), um circuito integrado específico deaplicativo (ASIC), um arranjo de portas programável emcampo (FPGA) ou outro dispositivo lógico programável, portadiscreta ou lógica de transistor, componentes de hardwarediscretos ou qualquer combinação deles projetada paraexecutar as funções aqui.descritas. Um processador de usogeral pode ser um microprocessador, mas alternativamente oprocessador pode ser qualquer processador, controlador,microcontrolador ou máquina de estados. Um processador podeser também implementado como uma combinação de dispositivosde computação, como, por exemplo, uma combinação de DSP emicroprocessador, uma pluralidade de microprocessadores, umou mais microprocessadores em conjunto com um núcleo de DSPou qualquer outra configuração semelhante.As etapas de um método ou algoritmo descritas emconexão com ás modalidades aqui reveladas podem serincorporadas diretamente em hardware, em um módulo desoftware executado por um processador ou em uma combinaçãode ambos. Um módulo de software pode residir em uma memória(RAM), uma memória flash, uma memória ROM, uma EPROM, umaEEPROM, em registradores, disco rígido, disco removível,CD-ROM ou qualquer outra forma de meio de armazenamentoconhecida na técnica. Um meio de armazenamento exemplar éacoplado ao processador de modo que o processador possa lerinformações do, e gravar informações no, meio dearmazenamento. .Alternativamente, o meio de armazenamentopode ser integrante com o processador. 0 processador e omeio de armazenamento podem residir em um ASIC. 0 ASIC poderesidir em um term.in,al de usuário. Alternativamente, oprocessador e o meio de armazenamento podem residir comocomponentes discretos em um terminal de usuário.
A descrição anterior das modalidades reveladas éapresentada para permitir que qualquer pessoa versada natécnica fabrique ou utilize a presente invenção. Variadasmodificações nestas modalidades serão prontamente aparentesaos versados na técnica, e os princípios genéricos aquidefinidos podem ser aplicados a outras modalidades semabandonar o espírito ou o escopo da invenção. Assim, apresente invenção não pretende estar limitada àsmodalidades aqui mostradas, mas deve receber o mais amploescopo compatível com os princípios e aspectos inéditosaqui revelados.

Claims (22)

1. Um equalizador de realimentação de decisão(DFE), compreendendo:um estimador de sinais configurado para processarum sinal recelqído para recuperar dados em cada um de umapluralidade de canais de código e para gerar um sinaltransmitido estimado de um sinal transmitido correspondenteao sinal recebido;um processador de canal virtual configurado paraaplicar uma estimativa de canal ao sinal transmitidoestimado para gerar um sinal recebido estimado;um filtro configurado para filtrar um sinal deerro com base em uma diferença entre o sinal recebido e osinal recebido estimado; eum combinador configurado para combinar um sinalde erro filtrado gerado pelo filtro e o sinal transmitidoestimado.
2. O DFE, de acordo com a reivindicação 1, noqual o estimador de sinais compreende:um estimador de dados configurado paradesespalhar e demodular cada um da pluralidade de canais decódigo para recuperar os dados; eum reconstrutor de sinais configurado paramodular e espalhar os dados para gerar o sinal transmitidoestimado.
3. O DFE, de acordo com a reivindicação 2, noqual o estimador de dados é adicionalmente configurado paradesembaralhar cada um da pluralidade de canais de código.
4. O DFE, de acordo com a reivindicação 1, noqual o filtro tem uma resposta de filtro baseada naestimativa de canal.
5. O DFE, de acordo com a reivindicação 4, noqual a resposta de filtro é adicionalmente baseada em umarelação entre o sinal recebido e o sinal de erro.
6. O DFE, de acordo com a reivindicação 4, noqual a resposta de filtro é adicionalmente baseada em umruido estimado do sinal recebido.
7. O DFE, de acordo com a reivindicação 4, noqual a resposta de filtro é adicionalmente baseada em umaformatação de pulso.
8. O DFE, de acordo com a reivindicação 1,compreendendo adicionalmente:um equalizador linear configurado para equalizaro sinal recebido antes que o estimador de sinais gere osinal transmitido estimado.
9. O DFE, de acordo com a reivindicação 8, noqual o equalizador linear é formado pelo filtro.
10. Um equalizador de realimentação de decisão(DFE) compreendendo:um equalizador linear configurado para aplicaruma equalização a um sinal recebido para reduzir efeitos decanal sem fio e para gerar um sinal recebido equalizado;um desespalhador configurado para desespalhar osinal equalizado para gerar um sinal desespalhado;um demodulador configurado para demodular o sinaldesespalhado para gerar dados estimados;um modulador configurado. para modular os dadosestimados para gerar um sinal modulado estimado;um espalhador configurado para espalhar os dadosestimados para gerar um sinal transmitido estimado de umsinal transmitido correspondente ao sinal recebido;um processador de canal virtual configurado paraaplicar uma estimativa de canal ao sinal transmitidoestimado para gerar um sinal recebido estimado;um filtro configurado para filtrar um sinal deerro com base em uma diferença entre o sinal recebido e osinal recebido estimado, o filtro tendo uma respostabaseada, pelo menos parcialmente, na estimativa de canal eem uma relação entre o sinal recebido e o sinal de erro, odesespalhador configurado para desespalhar um sinal de errofiltrado gerado pelo filtro; eum combinador configurado pára combinar o sinalmodulado estimado e o sinal de erro filtrado desespalhado.
11. 0 DFE, de acordo com a reivindicação 10,compreendendo adicionalmente:um desembaralhador configurado para desembaralharuma saida de desespalhador do desespalhador; eum embaralhador configurado para embaralhar umasaida de espalhador do espalhador.
12. Q DFE, de acordo com a reivindicação 10,compreendendo adicionalmente:um primeiro processador de Transformada Rápida deFourie'r (FFT) configurado para transformar o sinal recebidode um domínio de tempo para um domínio de freqüência;um processador de FFT inversa configurado paratransformar o , sinal de erro filtrado do domínio defreqüência para o domínio de tempo; eum segundo processador de FFT configurado paratransformar uma saída de embaralhador do domínio de tempopara o domínio de freqüência.
13. Um método para receber um sinal multiplexadopor divisão de código CDM, o método compreendendo:gerar um sinal transmitido estimadocorrespondente a um sinal transmitido recuperando dados emcada um de uma pluralidade de canais de código de um sinalrecebido correspondente ao sinal transmitido;gerar um sinal recebido estimado pela aplicaçãode uma estimativa de canal ao sinal transmitido estimado;filtrar um sinal de erro com base em umadiferença entre o sinal recebido e o sinal recebidoestimado; ecombinar o sinal de erro filtrado gerado pelofiltro e o sinal transmitido estimado.
14. 0 método, de acordo com a reivindicação 13,no qual gerar o sinal transmitido estimado compreende:desespalhar e demodular cada um da pluralidade decanais de código para estimar dados transmitidos; emodular e espalhar os dados transmitidosestimados para gerar o sinal transmitido estimado.
15. 0 método, de acordo com a reivindicação 14,compreendendo adicionalmente:desembaralhar, cada um da pluralidade de canais decódigo antes de demodular; eembaralhar os dados transmitidos estimados apósmodular os dados transmitidos estimados.
16. 0 método, de acordo com a reivindicação 13,no qual filtrar compreende filtrar com base na estimativade canal.
17. O método, de acordo com a reivindicação 16,no qual filtrar compreende filtrar com base em uma relaçãoentre o sinal recebido e o sinal de erro.
18. O método, de acordo com a reivindicação 17,no qual filtrar compreende filtrar com base em um ruidoestimado do sinal recebido.
19. 0 método, de acordo com a reivindicação 17,no qual filtrar compreende filtrai: com base em umaformatação de pulso.
20. O método, de acordo com a reivindicação 13,compreendendo adicionalmente:aplicar equalização linear ao sinal recebidoantes da geração do sinal transmitido estimado.
21. Um produto de programa para aplicar filtragemde realimentação de decisão a sinais multiplexados pordivisão de código, o produto de programa compreendendo:lógica executável por computador contida em ummeio legível por computador e configurada para fazer comque a seguinte etapa executada por computador ocorra:gerar um sinal transmitido estimadocorrespondente a um sinal transmitido recuperando dados emcada um de uma pluralidade de canais de código de um sinalrecebido correspondente ao sinal transmitido;gerar um sinal recebido estimadoaplicando uma estimativa de canal ao sinal transmitidoestimado;filtrar um sinal de erro com base emuma diferença entre o sinal recebido e o sinal recebidoestimado; ecombinar o sinal de erro filtradogerado pelo filtro e o sinal transmitido estimado.
22. O produto de programa, de acordo com areivindicação 21, a lógica executável por computadorconfigurada adicionalmente para fazer com que a seguinteetapa executada por computador ocorra:desespalhar e demodular cada um da pluralidade decanais de código para estimar dados transmitidos; emodular e espalhar os dados transmitidosestimados para gerar o sinal transmitido estimado.
BRPI0708973-2A 2006-03-21 2007-03-21 cancelador de interferência paralela com equalização de sinal recebido e sinal residual BRPI0708973A2 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/386,534 2006-03-21
US11/386,534 US7920661B2 (en) 2006-03-21 2006-03-21 Decision feedback equalizer for code division multiplexed signals
PCT/US2007/064496 WO2007109712A2 (en) 2006-03-21 2007-03-21 Parallel interference canceller with equalization of received signal and residual signal

Publications (1)

Publication Number Publication Date
BRPI0708973A2 true BRPI0708973A2 (pt) 2011-06-21

Family

ID=38421580

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0708973-2A BRPI0708973A2 (pt) 2006-03-21 2007-03-21 cancelador de interferência paralela com equalização de sinal recebido e sinal residual

Country Status (10)

Country Link
US (1) US7920661B2 (pt)
EP (1) EP2002555A2 (pt)
JP (1) JP4995895B2 (pt)
KR (1) KR101068060B1 (pt)
CN (3) CN102857253A (pt)
BR (1) BRPI0708973A2 (pt)
CA (1) CA2643779C (pt)
RU (1) RU2411646C2 (pt)
TW (1) TWI364181B (pt)
WO (1) WO2007109712A2 (pt)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619884B2 (en) * 2005-09-02 2013-12-31 Qualcomm Incorporated Communication channel estimation
US8229020B2 (en) * 2009-03-23 2012-07-24 Oracle America, Inc. Integrated equalization and CDR adaptation engine with single error monitor circuit
US9203526B2 (en) * 2010-09-16 2015-12-01 Zte Wistron Telecom Ab Method and system for improved interference cancellation by path selection
US8879617B1 (en) * 2013-11-15 2014-11-04 Himax Technologies Limited Method and circuit for controlling an equalizer and equalizing system
TWI575901B (zh) * 2015-06-17 2017-03-21 晨星半導體股份有限公司 通道效應消除裝置及通道效應消除方法
US9876581B2 (en) * 2016-02-10 2018-01-23 Inphi Corporation Circuit for multi-path interference mitigation in an optical communication system
TWI627846B (zh) * 2016-03-30 2018-06-21 晨星半導體股份有限公司 等化增強模組、解調變系統以及等化增強方法
CN109845204B (zh) * 2016-10-19 2022-05-31 索尼半导体解决方案公司 信号处理装置、信号处理方法和程序

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163023A (zh) * 1994-09-16 1997-10-22 艾奥尼卡国际有限公司 滤波器
CN1108071C (zh) 2000-04-11 2003-05-07 信息产业部电信科学技术研究院 码分多址移动通信系统中终端设备端的一种信号处理方法
US6956893B2 (en) * 2001-08-20 2005-10-18 Motorola, Inc. Linear minimum mean square error equalization with interference cancellation for mobile communication forward links utilizing orthogonal codes covered by long pseudorandom spreading codes
US7099299B2 (en) * 2002-03-04 2006-08-29 Agency For Science, Technology And Research CDMA system with frequency domain equalization
US20050100052A1 (en) 2003-11-10 2005-05-12 Mailaender Laurence E. Method and apparatus for receiver processing in a CDMA communications system
US7660340B2 (en) 2004-06-22 2010-02-09 Alcatel-Lucent Usa Inc. Method of receiver processing of CDMA signals in a CDMA system
US8619884B2 (en) * 2005-09-02 2013-12-31 Qualcomm Incorporated Communication channel estimation

Also Published As

Publication number Publication date
WO2007109712A3 (en) 2007-12-06
KR20080106360A (ko) 2008-12-04
KR101068060B1 (ko) 2011-09-28
RU2008141696A (ru) 2010-04-27
WO2007109712A2 (en) 2007-09-27
RU2411646C2 (ru) 2011-02-10
CA2643779A1 (en) 2007-09-27
TW200746662A (en) 2007-12-16
TWI364181B (en) 2012-05-11
US20070223565A1 (en) 2007-09-27
JP2009530995A (ja) 2009-08-27
EP2002555A2 (en) 2008-12-17
CN104935356A (zh) 2015-09-23
US7920661B2 (en) 2011-04-05
CN101405947A (zh) 2009-04-08
JP4995895B2 (ja) 2012-08-08
CN102857253A (zh) 2013-01-02
CA2643779C (en) 2012-08-21

Similar Documents

Publication Publication Date Title
BRPI0708973A2 (pt) cancelador de interferência paralela com equalização de sinal recebido e sinal residual
JP6694075B2 (ja) ユニークワード(UW)離散フーリエ変換拡散直交周波数分割多重(DFT−s−OFDM)を用いて物理レイヤ効率を改善するための方法および手順
US9300407B2 (en) Channel estimation for optical orthogonal frequency division multiplexing systems
ES2949094T3 (es) Transmisión de señales piloto y estimación de canal para un sistema de comunicaciones que utiliza multiplexación por división de frecuencia
KR101333222B1 (ko) 간섭 제거된 스트림들에 대한 채널 및 잡음 적응을 갖는 단일 하드웨어 엘리먼트의 사용에 의한 sic-mimo 디코딩의 하드웨어 단순화
BRPI0921738B1 (pt) método para comunicação sem fio em uma rede de comunicação sem fio e estação base para uso em um sistema de comunicação sem fio
US20090141834A1 (en) Receiver and receiving method for rf signals
JP2005198223A (ja) マルチキャリアにおけるパケット伝送用マルチユーザ検出受信機
KR102112291B1 (ko) 단일 캐리어 블록 전송에서의 톤-별 확산을 이용한 채널 완화를 위한 방법 및 시스템
US9900046B2 (en) Generating a composite signal with code division multiplexing (CDM) and time division multiplexing (TDM) pilots
US8774330B2 (en) Coarse timing acquisition
Al-Kamali et al. Equalization and carrier frequency offsets compensation for the SC-FDMA system
Woltering et al. Physical layer network coding with Gaussian waveforms using soft interference cancellation
Yadav et al. Timing and frequency offsets compensation in relay transmission for 3GPP LTE uplink
US20220150100A1 (en) Spread ofdm for radio frequency communications
Ganhão et al. A high throughput H-ARQ technique with Faster-than-Nyquist signaling
EP2025087B1 (en) Timing errors
Silva et al. Frequency-domain multiuser detection for highly overloaded DS-CDMA systems
JP2009267450A (ja) 受信機及び受信方法
Abdallah et al. Performance enhancement of asynchronous MC-CDMA system with carrier frequency offset using successive interference cancellation
Butenko et al. Software Model of a 5G Data Transmission System with Increased Spectral Efficiency
Yadav et al. Combating timing asynchronism in relay transmission for 3GPP LTE uplink
Zheng et al. IBI Cancellation and Circular Property Restoration for Broadband DS-CDMA Using FDE without CP Insertion
Li et al. An OFDM-based distributed transmission scheme for uncoordinated transmitters without carrier frequency and timing synchronization
Liu Frequency domain independent component analysis applied to wireless communications over frequency-selective channels

Legal Events

Date Code Title Description
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 8A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2307 DE 24/03/2015.