BRPI0621136B1 - seguro sistema-em-chip - Google Patents

seguro sistema-em-chip Download PDF

Info

Publication number
BRPI0621136B1
BRPI0621136B1 BRPI0621136A BRPI0621136B1 BR PI0621136 B1 BRPI0621136 B1 BR PI0621136B1 BR PI0621136 A BRPI0621136 A BR PI0621136A BR PI0621136 B1 BRPI0621136 B1 BR PI0621136B1
Authority
BR
Brazil
Prior art keywords
encoding
data
chip
decoding
output
Prior art date
Application number
Other languages
English (en)
Inventor
Kudelski André
Original Assignee
Nagracard Sa
Nagravision Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36563236&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=BRPI0621136(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nagracard Sa, Nagravision Sa filed Critical Nagracard Sa
Publication of BRPI0621136A2 publication Critical patent/BRPI0621136A2/pt
Publication of BRPI0621136B1 publication Critical patent/BRPI0621136B1/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Abstract

o objetivo da presente invenção é fornecer um seguro sistema-em-chip para processamento de dados, este sistema-em-chip compreendendo, pelo menos, uma unidade central de processamento, um canal de entrada e saída, um mecanismo de codificação/decodificação e uma memória, caracterizado pelo dato de dito canal de entrada compreender um módulo de entrada de codificação para codificar todos os dados recebidos, dito canal de saída compreendendo um módulo de saída de decodificação para decodificar todos os dados de saída, dita unidade central de processamento recebe os dados codificados do módulo de entrada de codificação e os armazena na memória, e enquanto processa os dados armazenados, dita unidade central de processamento lê os dados armazenados da memória, sol i citando decodificação dos mesmos no mecanismo de codificação/decodificação, processando os dados e solicitando codificação do resultado pelo mecanismo de codificação/decodificação e armazenamento o resultado codificado, emitindo o resultado para o módulo de saída de decodificação para a finalidade de decodificação e saída do resultado decodificado via canal de saída.

Description

SEGURO SISTEMA-EM-CHIP
Introdução
A presente invenção relaciona-se ao campo do sistema-em-chip e, em particular, a segurança em volta dele.
Estado da Técnica
Sistema-em-um-chip ou Sistema em Chip (SoC ou SOC) é uma idéia de integração de todos os componentes de um computador ou de outro sistema eletrônico dentro de um único circuito integrado (chip). Pode conter sinal digital, analógico, misto, e frequentemente funções de rádio - tudo em um chip. Um aplicativo típico está na área de sistemas embarcados.
Um ambiente seguro para processadores já tem sido descobertos, em particular com respeito a arquitetura de multiprocessamento. Por exemplo, uma solução para limitar o acesso a uma memória segura foi descrita no documento WO04015553. De acordo com esta solução, o processador possui dois modos de operações; no primeiro modo, chamado de modo seguro, o acesso é permitido a memória segura; e em um modo não seguro, o acesso a memória segura é proibido. O modo não seguro é destinado a finalidade de desenvolvimento, isto é, verificação ou depuração do circuito. Durante a execução em modo não seguro, o acesso a memória segura é fisicamente bloqueado, isto é, um sinal para “desabilitar” é gerado. Este sinal para desabilitar proíbe qualquer tentativa ao acesso da memória segura.
Uma outra solução é descrita no documento PCT/EP2005/056145, na qual um único chip processador decifrador processa os dados de áudio/vídeo dispersos, a fim de nunca deixar o acesso a dados nítidos. Quando a operação de decifrar é feita, a unidade decifradora compreende um mecanismo de codificação para codificar os dados decifrados antes de eles serem armazenados temporariamente em uma memória externa. Quando o processador termina a tarefa de organização, os dados são decodificados em um módulo de saída e enviados a um dispositivo de exibição.
2/9
Breve Descrição da Invenção
O objetivo da presente invenção é fornecer um seguro sistema-em-chip para processamento de dados. Este sistema-em-chip compreendendo, pelo menos uma unidade central de processamento, um canal de entrada e um canal de saída, um mecanismo de codificação/decodificação e uma memória, caracterizado pelo fato de dito canal de entrada compreender um módulo de entrada de codificação para adicionar uma camada de codificação interna em todos os dados recebidos, dito canal de entrada compreendendo um módulo de saída decodificação para remover a camada de codificação interna em todos os dados de saída. Dita unidade central de processamento recebe os dados codificados do módulo de entrada de ' codificação e os armazena na memória, e enquanto processa os dados armazenados, dita unidade central de processamento estuda os dados armazenados da memória, solicitando a remoção da camada de codificação interna do mesmo mecanismo de codificação/decodificação, processando os dados e solicitando a codificação do resultado pelo mecanismo de codificação/decodificação de modo a adicionar a camada de codificação interna e armazenando o resultado codificado, dando saída ao resultado ao módulo de saída de decodificação para remover a camada de codificação interna e saindo o resultado via canal de saída.
A principal característica da invenção é adicionar uma camada de codificação dentro do sistema-em-chip. Os dados introduzidos e saídos ao sistema em chip são usualmente codificados. Uma camada de codificação adicional é aplicada a estes dados de forma que todos os dados armazenados no sistema-em-chip possuem, pelo menos, uma camada de codificação. Uma vez que os dados são recebidos no sistema-em-chip, eles são usualmente decodificados com a chave relativa ao sistema de transmissão e o resultado é armazenado em espaço livre. Na presente invenção, uma mensagem codificada é lida pelo sistema-em-chip, uma camada de codificação interna é aplicada nesta mensagem e transmitida à unidade de processamento. Dita unidade armazenar para um uso futuro ou imediatamente processar a mensagem. Enquanto processa a mensagem, a primeira etapa é remover a camada de codificação interna de Forma que os dados estejam na mesma condição de quando recebidos pelo sistema-em-chip. Após a mensagem ser processada e o direito (por exemplo) ser extraído, este direito é codificado mais a frente para adicionar a camada de codificação interna antes de ser armazenado.
3/9
A remoção da camada de codificação interna ocorre apenas no último estágio, quando os dados são realmente usados pela unidade central, os dados nítidos nunca sendo acessíveis em um estado estático. Quando processados, os dados podem ser armazenados em espaço livre se forem para uma finalidade interna ou recoditlcados (isto é, adicionada a camada de codificação interna) se eles são destinados a serem emitidos do sistema-em-chip.
Uma vez recoditlcados, os dados são temporariamente armazenados em uma memória temporária antes de serem enviados a um canal de saída.
A chave para codificar e decodificar os dados está em uma modalidade preferencial única para o sistema-em-chip. Esta chave pode ser pré-programada na etapa de produção ou pode ser aleatoriamente gerada no estágio de inicialização e nunca conhecida por alguém. Esta chave é usada apenas internamente. O algoritmo usado pode ser mantido em segredo, bem como os seus parâmetros. Por exemplo, o algoritmo IdeaNxt é usado como mecanismo de codificação e os valores da caixa de substituição são aleatoriamente gerados no sistema-em- chip.
De acordo com uma modalidade particular, o algoritmo de codificação/decodificação é assimétrico, de forma que um par de chaves (pública/privada) é usado para a codificação e decodiflcação dos dados, respectivamente.
De acordo com uma modalidade alternativa, o módulo de saída de codificação pode ser substituído por um módulo de assinatura, os dados sendo assinados enquanto entram no sistema-em-chip e a assinatura armazenada junto com os dados. Quando a unidade central deseja usar estes dados, o mecanismo de codifícação/decodiflcação, o qual é agora um mecanismo de verificação de assinatura, checa a assinatura e autoriza o uso dos dados se a assinatura estiver correta.
Por dados significa um único byte ou um conjunto de bytes, por exemplo, para formar uma mensagem ou uma mensagem de direito no sistema-em-chip.
4/9
Breve Descrição dos Desenhos
A invenção será melhor entendida graças às figuras anexas, nas quais;
- a figura I descreve o sistema-em-chip e seus vários elementos no modo codificação/decodificação;
- as tlgura 2A e 2B descrevem o estágio de codificação usando duas unidades;
- a figura 3 descreve o sistema-em-chip e seus vários elementos no modo de assinatura.
Descrição Detalhada da Invenção
O seguro sistema-em-chip SOC é baseado na unidade central de processamento CPU. O objetivo desta unidade é executar o código e realizar as tarefas solicitadas. O sistema-em- chip SOC compreende dois canais conectados ao mundo exterior, especialmente os canais de entrada e saída. O canal de entrada RCV compreende um módulo de entrada de codificação RCV-E, o qual codifica todos os dados vindos do mundo exterior de forma a adicionar uma camada de codificação interna. Da mesma maneira, o canal de saída SND compreende um módulo de saída de decodificação SND-D para decodificar os dados recebidos da unidade central CPU antes de enviá-los ao mundo exterior de forma a remover a camada de codificação interna.
A unidade central CPU possui acesso ao mecanismo de codificação/decodificação CR-EM. Este mecanismo possui a mesma função como o módulo de entrada de codificação e o módulo de saída de decodificação. A chave K carregada no módulo de entrada de codificação é a mesma na parte de codificação do mecanismo de codificação/decodificação. O mesmo se aplica ao módulo de saída de decodificação e a parte de decodificação do mecanismo de codificação/decodificação, para as operações de decodificação. Quando a unidade central CPU necessita de algum dado, também vindo diretamente do módulo de entrada de codificação ou trazido da memória MEM, este dado é primeiramente transmitido
5/9 através do mecanismo de decodificação para remover a camada de codificação interna antes de ser usado por uma unidade central CPU.
Da mesma maneira, quando a unidade central CPU tenha completado uma tarefa e produzido um resultado, o passo seguinte é armazenar o resultado (ou saída, o resultado no canal de saída). Este resultado é previamente transmitido através do mecanismo de codificação CR-EM para adicionar a camada de codificação interna antes de ser armazenado. Este resultado codificado pode ser armazenado na memória ou enviado ao canal de saída.
A unidade central de processamento CPU pode decidir se o resultado é para ser recodificado ou deixado em branco. Ao invés de deixar o processador decidir, a posição alvo, pode selecionar diferentes comportamentos como é mostrado na figura 2A. Neste caso, camada de codificação interna é feita de duas unidades de codificação ENCI, ENC2, usando duas chaves diferentes Kl, K2, uma chave permanente e, uma chave gerada aleatoriamente. Se o resultado é para ser armazenado em uma memória volátil V-MEM, ambas as unidades de codificação codificarão os dados. Do contrário, se o armazenamento for em uma memória não volátil NV-MEM (EEPROM), apenas uma unidade de codificação é usada, uma com chave permanente. Da mesma maneira, quando ao ler os dados da memória volátil, a decodificação dupla é aplicada embora leia os dados da memória não volátil, apenas uma unidade de decodificação é aplicada.
De acordo com uma modalidade alternativa, mostrada na figura 3, o processo de codificação é substituído por um processo de assinatura. Os dados não são codificados, mas uma assinatura é gerada e associada com os dados. Para todos os dados vindos do mundo exterior, uma assinatura é calculada no módulo de entrada de assinatura RCV-S. Os dados são, então, armazenados com suas assinaturas. Quando a unidade central precisa acessar estes dados, o mecanismo de verificação de assinatura S-VER primeiro verifica a assinatura antes de a unidade central ter o direito de usar os dados. Antes dos dados serem emitidos pelo canal de saída, a assinatura é verificada no módulo de saída de assinatura SDN-V. A assinatura é, então, removida dos dados, os quais são enviados ao canal de saída SND.
6/9
De acordo com uma modalidade alternativa, o mecanismo de codificação/decodificação é diretamente posicionado na unidade central CPU. Quando um dado é lido da memória, por exemplo, carregando uma variável no acumulador da CPU (por exemplo, LDAA #1200h para Motorola 68HCI I) o dado lido naquela posição é transmitido automaticamente ao mecanismo de decodificação de forma a remover a camada de codificação interna antes de ser transferido ao acumulador. Da mesma maneira, a instrução para armazenar o conteúdo do acumulador na memória (por exemplo, STAA #1200) não é executada diretamente, mas os dados no acumulador são previamente transmitidos através do mecanismo de codificação (de forma a adicionar a camada de codificação interna) antes de serem armazenados na posição 1200h.
Em uma modalidade em particular, o mecanismo de codificação/decodificação é compartilhado com o canal de entrada e saída. O módulo de entrada de codificação é, então um módulo virtual e operações de codificação no canal de entrada são alcançadas pelo mecanismo de codificação através de um dado multiplexer. Os dados introduzidos no sistemaem-chip, em particular através do canal de entrada, são transmitidos pelo mecanismo de codificação antes de nova manipulação, por exemplo, para armazenar os dados em uma entrada de memória temporária. O módulo de entrada de codificação é, então um módulo virtual usando o recurso do mecanismo de codificação/decodificação em um modo de codificação. O mesmo se aplica ao módulo de saída de decodificação, o qual usa o mecanismo de codificação/decodificação em modo de decodificação.
O módulo de entrada de codificação RCV-E pode compreender mais de uma unidade de codificação. De acordo com uma modalidade em particular, mostrada na figura 2A, duas unidades de codificação, (ou mais) são conectadas em série, cada uma possuindo uma chave diferente. A primeira unidade de codificação é carregada com a chave Kl, a qual pertence ao sistema-em-chip, isto é, é única e estável para um dispositivo específico. Esta chave é também carregada durante a etapa de instalação ou gerada internamente. A segunda unidade ENC2 é carregada com a chave K2, a qual é dinamicamente gerada na inicialização do dispositivo. Quando sistema-em-chip é reiniciado, esta chave é perdida e uma nova chave é gerada. Os dados que tenham de ser armazenados permanentemente, uma vez processados pelo processador CPU, são apenas recodificados com a primeira unidade com a chave permanente
7/9
K1. Ο módulo de saída de decodiflcação, bem como o mecanismo de codificação/decodificação compreendem, da mesma maneira, duas ou mais unidades.
Alternativamente, se o processador CPU reconhecer que os dados recebidos, armazenados na entrada da memória temporária, não precisam ser processados, mas apenas armazenados em uma memória permanente NV-MEM, o processador pode solicitar do mecanismo de codificação/decodificação a decodiflcação por apenas uma unidade, isto é, unidade sendo a chave volátil. Os dados armazenados ainda permanecem codificados, pela chave permanente, para uso posterior.
O sistema-em-chip SOC pode, adicionalmente, compreender um módulo de supervisão autônomo SM que pode deterministicamente controlar o sistema-em-chip SOC. Este módulo SM compreende uma condição de definição de trabalho normal do sistema-em-chip SOC, e meios de incapacitamento quando as condições normais não são mais executadas. Isto é alcançado por meios diferentes meios. Um primeiro meio inclui medição da quantidade dos dados emitidos, por exemplo, recenseamento do número de conjunto de dados emitidos.
Esta operação será descrita a seguir como recenseamento de dados. Um segundo meio inclui janelas de definição de tempo durante o qual as operações de entrada ou saída são permitidas. Um bloco de dados é então concedido se a extensão do mesmo não exceder o tempo máximo definido para o bloco. Um terceiro meio inclui a descoberta do estado da unidade central CPU e sua respectiva duração, e atuando de acordo, como será ilustrado a seguir. A unidade central CPU possui tipicamente diferentes estados possíveis, tais como estado de aquisição, estado de processamento, estado de espera, estado de emissão de resultado. Quando uma mensagem chega ao sistema-em-chip, o mesmo comuta do estado de espera ao estado de aquisição. Durante aquele estado de aquisição, o canal de entrada é capacitado pelo módulo de supervisão SM. Além disso, durante o mesmo estado de aquisição, o módulo de supervisão SM conta os dados recebidos e compara este número a um máximo predefinido. Qualquer situação normal leva a um estado de alerta, no qual a unidade central CPU pode decidir como reagir. O módulo de supervisão SM tem a capacidade, especialmente no caso do estado de alerta, para bloquear os canais de entrada e/ou o mecanismo de codificação/decodificação CE-EN.
8/9
Quando a mensagem externa é recebida, o módulo de supervisão SM leva a unidade central CPU ao estado de processamento. Durante este estado, os canais de entrada e saída são desativados. O módulo de supervisão SM compreende um tempo padrão, correspondente ao tempo mínimo de processamento pela unidade central CPU, e desativa os canais durante este tempo. A unidade central CPU pode informar ao módulo de supervisão SM que nenhum resultado será emitido. Isto possui a conseqüência de que o módulo de supervisão SM apenas habilita o módulo de entrada para esperar uma nova mensagem. O canal de saída, então, permanece desativado.
No caso onde a unidade central CPU deseja enviar os dados para o mundo exterior, ela então informa de acordo com o módulo de supervisão SM, qual se torna habilitado ao canal de saída. O módulo de supervisão SM ainda continua a observar as atividades no canal de saída pelo recenseamento dos dados enviados e aplicando uma janela de tempo, durante a qual o envio é autorizado.
Nesta modalidade da invenção, o módulo de supervisão SM é, então, capaz de trabalhar com informação recebida da unidade central CPU, bem como com um trabalho padrão preprogramado.
Este módulo pode também observar o mecanismo de codificação/decodificação CR-ΕΝ por recenseamento de dados codificados ou decodificados. Da mesma forma, o trabalho padrão do mecanismo de coditlcação/decodificação CR.-EN é supervisionado em proporção a quantidade de dados processados e tempo. O módulo de supervisão pode desativar o mecanismo de codificação/decodificação CR.-EN se as condições normais são detectadas.
E para ser notado que o módulo de supervisão SM pode ser implementado em um sistema-em-chip sem a codificação/decodificação do canal de entrada/saída. Os dados são processados sem adicionar um nível de codificação (ou decodificação) adicional e o canal de entrada/saída é observado pelo módulo de supervisão SM.
9/9
Este sistema-em-chip SOC é usado em um módulo de controle de acesso seguro responsável em de receber mensagem de gerenciamento incluindo direitos ou chaves. Este módulo pode também compreender uma unidade decifradora de alta velocidade para receber um fluxo de dados de vídeo codificado.

Claims (13)

  1. REIVINDICAÇÕES
    1. Seguro sistema-em-chip (SOC) para processamento de dados, este sistema-em-chip compreendendo, pelo menos, uma unidade central de processamento (CPU), um canal de entrada (RCV) e saída (SND), um mecanismo de codificação/decodificação (CR-EM), e uma memória (MEM),
    CARACTERIZADO pelo fato de, o dito canal de entrada compreender um módulo de entrada de codificação (RCV-E) para adicionar uma camada de codificação interna em todos os dados recebidos, o dito canal de saída compreendendo um módulo de saída de decodificação (SND-E) para remover a camada de codificação interna em todos os dados de saída, a dita unidade central de processamento recebe os dados codificados do módulo de saída de codificação (RCV-E) e os armazena na memória, e enquanto processa os dados armazenados, a dita unidade central de processamento (CPU) lê os dados armazenados da memória, solicita a remoção da camada de codificação interna dos mesmos no mecanismo de codificação/decodificação (CR-EM), processa os dados e solicita a codificação do resultado pelo mecanismo de codificação/decodificação (CR-EM) de forma a adicionar a camada de codificação interna e armazena o resultado codificado, emite o resultado para o módulo de saída de decodificação (SND-E) para remover a camada de codificação interna e enviando o resultado via canal de saída (SND).
  2. 2. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o módulo de entrada de codificação (RCV-E) ser um módulo virtual, o qual transmite o dado a ser codificado ao mecanismo de codificação/decodificação (CR-EM), enquanto adiciona a camada de codificação interna.
  3. 3. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o módulo de entrada de codificação (RCV-E) ser um módulo virtual, o qual transmite o dado para ser
    Petição 870190094529, de 20/09/2019, pág. 9/11
    2/3 decodificado ao mecanismo de codificação/decodificação (CR-EM), enquanto remove a camada de codificação interna.
  4. 4. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o algoritmo para codificar e decodificar o dado ser um algoritmo simétrico.
  5. 5. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 4, CARACTERIZADO pelo fato de que o algoritmo de codificação/decodificação usar um conjunto de inicialização estável em todo ou em parte da inicialização estável são aleatoriamente gerados dentro do sistema-em-chip.
  6. 6. Seguro sistema-em-chip (SOC) de acordo com a reivindicação
    1, CARACTERIZADO pelo fato do algoritmo para codificar e decodificar o dado ser um algoritmo assimétrico.
  7. 7. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de compreender meios para gerar aleatoriamente a chave ou o par de chaves usados pelo mecanismo de codificação/decodificação (CR-EM).
  8. 8. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de o módulo de entrada de codificação (RCV-E), bem como o módulo de saída de decodificação (SND-E) compreenderem várias unidades de codificação ou decodificação, respectivamente, pelo menos, uma destas unidades sendo carregada com uma chave, a qual é não volátil e, pelo menos uma destas chaves sendo carregada com uma chave permanente.
  9. 9. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de compreender um módulo de supervisão autônomo (SM) o qual é pré-programado com definições de condições normais de trabalho de pelo menos entrada e/ou saída de fluxo de dados, e meios para desativar o canal de entrada e/ou saída se as condições atuais excederem as definições de condições normais.
  10. 10.Seguro sistema-em-chip (SOC) de acordo com a reivindicação 9, CARACTERIZADO pelo fato de a definição das condições de trabalho compreender uma duração, na qual o módulo de supervisão (SM) compreende meios para definir uma janela de tempo de duração, a qual o
    Petição 870190094529, de 20/09/2019, pág. 10/11
    3/3 canal de entrada ou saída é permitido para receber ou enviar dados.
  11. 11. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 9, CARACTERIZADO pelo fato de que as definições de condições normais de trabalho compreenderem uma duração, na qual o módulo de supervisão desativa o canal de entrada e/ou saída após a recepção de um bloco de dados.
  12. 12. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 9, CARACTERIZADO pelo fato de o módulo de segurança (SM) compreender meios para receber o estado de condição da unidade central de processamento (CPU) e meios para habilitar ou desabilitar o canal de saída (SND) de acordo com o estado da unidade central de processamento (CPU).
  13. 13. Seguro sistema-em-chip (SOC) de acordo com a reivindicação 1, CARACTERIZADO pelo fato de as operações de codificação/decodificação poderem ser executadas em um único dado ou um conjunto de dados por um tempo.
BRPI0621136 2005-12-23 2006-12-21 seguro sistema-em-chip BRPI0621136B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05112980A EP1802030A1 (en) 2005-12-23 2005-12-23 Secure system-on-chip
PCT/EP2006/070064 WO2007071754A1 (en) 2005-12-23 2006-12-21 Secure system-on-chip

Publications (2)

Publication Number Publication Date
BRPI0621136A2 BRPI0621136A2 (pt) 2017-03-14
BRPI0621136B1 true BRPI0621136B1 (pt) 2019-11-26

Family

ID=36563236

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0621136 BRPI0621136B1 (pt) 2005-12-23 2006-12-21 seguro sistema-em-chip

Country Status (16)

Country Link
US (2) US20070150752A1 (pt)
EP (2) EP1802030A1 (pt)
JP (1) JP2009521154A (pt)
KR (1) KR101329898B1 (pt)
CN (1) CN101346930B (pt)
BR (1) BRPI0621136B1 (pt)
CA (1) CA2633371C (pt)
ES (1) ES2569209T3 (pt)
HK (1) HK1117307A1 (pt)
IL (1) IL192187A0 (pt)
PE (1) PE20070934A1 (pt)
PL (1) PL1964316T3 (pt)
RU (1) RU2008123254A (pt)
TW (1) TWI406150B (pt)
WO (1) WO2007071754A1 (pt)
ZA (1) ZA200805510B (pt)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177429B2 (en) 2000-12-07 2007-02-13 Blue Spike, Inc. System and methods for permitting open access to data objects and for securing data within the data objects
US7664264B2 (en) 1999-03-24 2010-02-16 Blue Spike, Inc. Utilizing data reduction in steganographic and cryptographic systems
US7475246B1 (en) 1999-08-04 2009-01-06 Blue Spike, Inc. Secure personal content server
US20030105799A1 (en) * 2001-12-03 2003-06-05 Avaz Networks, Inc. Distributed processing architecture with scalable processing layers
US7287275B2 (en) 2002-04-17 2007-10-23 Moskowitz Scott A Methods, systems and devices for packet watermarking and efficient provisioning of bandwidth
EP1811415A1 (en) * 2005-12-23 2007-07-25 Nagracard S.A. Secure system-on-chip
US8656191B2 (en) 2005-12-23 2014-02-18 Nagravision S.A. Secure system-on-chip
EP1802030A1 (en) * 2005-12-23 2007-06-27 Nagracard S.A. Secure system-on-chip
IL180020A (en) * 2006-12-12 2013-03-24 Waterfall Security Solutions Ltd Encryption -and decryption-enabled interfaces
IL180748A (en) 2007-01-16 2013-03-24 Waterfall Security Solutions Ltd Secure archive
US8209550B2 (en) * 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8423789B1 (en) * 2007-05-22 2013-04-16 Marvell International Ltd. Key generation techniques
US8644504B2 (en) * 2008-02-28 2014-02-04 Silicon Image, Inc. Method, apparatus, and system for deciphering media content stream
EP2129115B1 (fr) * 2008-05-29 2019-05-01 Nagravision S.A. Méthode de mise à jour de données de sécurité dans un module de sécurité et module de sécurité pour la mise en oeuvre de cette méthode
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
KR101595043B1 (ko) 2008-09-18 2016-02-17 마벨 월드 트레이드 리미티드 적어도 부분적으로 부팅 동안에 어플리케이션들을 메모리에 프리로딩하는 방법
CN102271124B (zh) * 2010-06-01 2015-05-13 富士通株式会社 数据处理设备和数据处理方法
KR101201622B1 (ko) 2010-08-19 2012-11-14 삼성에스디에스 주식회사 보안 기능을 가진 시스템 온 칩 및 이를 이용한 디바이스 및 스캔 방법
US8645716B1 (en) 2010-10-08 2014-02-04 Marvell International Ltd. Method and apparatus for overwriting an encryption key of a media drive
KR20120132013A (ko) * 2011-05-27 2012-12-05 주식회사 팬택 휴대용 단말, 휴대용 단말의 하드웨어 모듈간에 전송되는 데이터의 보안 방법
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US10061718B2 (en) * 2012-06-28 2018-08-28 Microsoft Technology Licensing, Llc Protecting secret state from memory attacks
WO2014055148A2 (en) * 2012-07-09 2014-04-10 Massachusetts Institute Of Technology Cryptography and key management device and architecture
US20140068277A1 (en) * 2012-09-04 2014-03-06 Markus T. Metzger Secure Deletion of Data Stored in a Memory
US9471793B2 (en) 2013-01-07 2016-10-18 Infineon Technologies Ag System on chip with embedded security module
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9521635B1 (en) 2013-05-21 2016-12-13 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
US9836306B2 (en) 2013-07-31 2017-12-05 Marvell World Trade Ltd. Parallelizing boot operations
KR102218715B1 (ko) 2014-06-19 2021-02-23 삼성전자주식회사 채널별로 데이터를 보호할 수 있는 반도체 장치
IL235175A (en) 2014-10-19 2017-08-31 Frenkel Lior Secure desktop remote control
US10726162B2 (en) * 2014-12-19 2020-07-28 Intel Corporation Security plugin for a system-on-a-chip platform
IL250010B (en) 2016-02-14 2020-04-30 Waterfall Security Solutions Ltd Secure connection with protected facilities
US10979412B2 (en) 2016-03-08 2021-04-13 Nxp Usa, Inc. Methods and apparatus for secure device authentication
CN108073818B (zh) * 2016-11-14 2021-07-09 华为技术有限公司 芯片的数据保护电路、芯片和电子设备
US10896267B2 (en) 2017-01-31 2021-01-19 Hewlett Packard Enterprise Development Lp Input/output data encryption
US10298553B2 (en) 2017-03-31 2019-05-21 Sprint Communications Company L.P. Hardware trusted data communications over system-on-chip (SOC) architectures
US11863304B2 (en) * 2017-10-31 2024-01-02 Unm Rainforest Innovations System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration
KR102570581B1 (ko) * 2018-06-07 2023-08-24 삼성전자 주식회사 스토리지 장치와 재구성 가능 로직 칩을 포함하는 스토리지 장치 세트 및 이를 포함하는 스토리지 시스템
US11055409B2 (en) * 2019-01-06 2021-07-06 Nuvoton Technology Corporation Protected system
US11429751B2 (en) 2019-07-01 2022-08-30 Rajant Corporation Method and apparatus for encrypting and decrypting data on an integrated circuit
CN110443078B (zh) * 2019-07-19 2021-05-28 南京芯驰半导体科技有限公司 一种基于特权分级的安全存储系统
EP4088214A4 (en) * 2020-02-21 2023-08-30 Hewlett-Packard Development Company, L.P. COMPUTING DEVICES FOR ENCRYPTION AND DECRYPTION OF DATA
CN112600799A (zh) * 2020-12-01 2021-04-02 云杉(天津)技术有限公司 一种数据传输的加密系统及运行方式
US11882645B2 (en) 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5883956A (en) * 1996-03-28 1999-03-16 National Semiconductor Corporation Dynamic configuration of a secure processing unit for operations in various environments
JP4763866B2 (ja) * 1998-10-15 2011-08-31 インターシア ソフトウェア エルエルシー ２重再暗号化によりデジタルデータを保護する方法及び装置
US7565546B2 (en) * 1999-03-30 2009-07-21 Sony Corporation System, method and apparatus for secure digital content transmission
US7185367B2 (en) * 1999-05-11 2007-02-27 Cylant, Inc. Method and system for establishing normal software system behavior and departures from normal behavior
US6681331B1 (en) * 1999-05-11 2004-01-20 Cylant, Inc. Dynamic software system intrusion detection
US6324288B1 (en) * 1999-05-17 2001-11-27 Intel Corporation Cipher core in a content protection system
US7441262B2 (en) * 2002-07-11 2008-10-21 Seaway Networks Inc. Integrated VPN/firewall system
CN1322385C (zh) * 2002-08-13 2007-06-20 诺基亚有限公司 用于提供数据安全性的电路系统和方法
WO2004032039A1 (ja) * 2002-10-04 2004-04-15 Sony Corporation データ管理システム及びデータ管理方法、仮想メモリ装置及び仮想メモリの制御方法、リーダ／ライタ装置、並びにｉｃモジュール・アクセス装置及びｉｃモジュールのアクセス制御方法
US7420952B2 (en) * 2002-10-28 2008-09-02 Mesh Dynamics, Inc. High performance wireless networks using distributed control
US7289537B1 (en) * 2002-11-01 2007-10-30 Greenfield Networks, Inc. Single-chip multi-port Ethernet switch
US7681247B2 (en) * 2003-02-27 2010-03-16 Sun Microsystems, Inc. Anti-theft system and method for semiconductor devices and other electronic components
US7058918B2 (en) * 2003-04-28 2006-06-06 Dafca, Inc. Reconfigurable fabric for SoCs using functional I/O leads
TW200511860A (en) * 2003-05-14 2005-03-16 Nagracard Sa Duration computing method in a security module
US7783892B2 (en) * 2003-05-30 2010-08-24 Privaris, Inc. System and methods for assignation and use of media content subscription service privileges
EP1496435A1 (en) * 2003-07-11 2005-01-12 Yogitech Spa Dependable microcontroller, method for designing a dependable microcontroller and computer program product therefor
CA2435655A1 (en) * 2003-07-21 2005-01-21 Symbium Corporation Embedded system administration
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7921300B2 (en) * 2003-10-10 2011-04-05 Via Technologies, Inc. Apparatus and method for secure hash algorithm
JP2005122402A (ja) * 2003-10-15 2005-05-12 Systemneeds Inc Ｉｃカードシステム
JP2005122470A (ja) * 2003-10-16 2005-05-12 Matsushita Electric Ind Co Ltd 自律型デバイスドライバ
US7406598B2 (en) 2004-02-17 2008-07-29 Vixs Systems Inc. Method and system for secure content distribution
JP2007524947A (ja) * 2004-02-17 2007-08-30 アンスティテュ ナシオナル ポリテクニーク ド グレノーブル 集積回路のｉｐコアのテスト手段のリモート制御を行うことができる通信手段を備える集積回路チップ
US7543158B2 (en) * 2004-03-23 2009-06-02 Texas Instruments Incorporated Hybrid cryptographic accelerator and method of operation thereof
TWI264911B (en) * 2004-04-16 2006-10-21 Via Tech Inc Microprocessor apparatus and method for enabling configurable data block size in a cryptographic engine
CN100370757C (zh) * 2004-07-09 2008-02-20 国际商业机器公司 识别网络内分布式拒绝服务攻击和防御攻击的方法和系统
US7620984B2 (en) * 2004-10-06 2009-11-17 Hewlett-Packard Development Company, L.P. Method of managing computer system
EP1662788A1 (fr) 2004-11-24 2006-05-31 Nagravision SA Unité de traitement de données audio/vidéo numériques et méthode de contrôle d'accès audites données
US7596144B2 (en) * 2005-06-07 2009-09-29 Broadcom Corp. System-on-a-chip (SoC) device with integrated support for ethernet, TCP, iSCSI, RDMA, and network application acceleration
US7596812B2 (en) * 2005-06-14 2009-09-29 Motorola, Inc. System and method for protected data transfer
US20070067644A1 (en) * 2005-08-26 2007-03-22 International Business Machines Corporation Memory control unit implementing a rotating-key encryption algorithm
US20070050642A1 (en) * 2005-08-26 2007-03-01 International Business Machines Corporation Memory control unit with configurable memory encryption
US8145958B2 (en) * 2005-11-10 2012-03-27 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
EP1802030A1 (en) 2005-12-23 2007-06-27 Nagracard S.A. Secure system-on-chip

Also Published As

Publication number Publication date
WO2007071754A1 (en) 2007-06-28
CN101346930A (zh) 2009-01-14
CA2633371A1 (en) 2007-06-28
JP2009521154A (ja) 2009-05-28
US8356188B2 (en) 2013-01-15
KR101329898B1 (ko) 2013-11-20
IL192187A0 (en) 2008-12-29
TW200809572A (en) 2008-02-16
EP1802030A1 (en) 2007-06-27
TWI406150B (zh) 2013-08-21
PL1964316T3 (pl) 2016-09-30
RU2008123254A (ru) 2010-01-27
CN101346930B (zh) 2012-06-20
CA2633371C (en) 2017-03-14
BRPI0621136A2 (pt) 2017-03-14
US20070150756A1 (en) 2007-06-28
EP1964316B1 (en) 2016-03-09
EP1964316A1 (en) 2008-09-03
PE20070934A1 (es) 2007-10-05
US20070150752A1 (en) 2007-06-28
ES2569209T3 (es) 2016-05-09
HK1117307A1 (zh) 2009-01-09
ZA200805510B (en) 2009-11-25
KR20080078013A (ko) 2008-08-26

Similar Documents

Publication Publication Date Title
BRPI0621136B1 (pt) seguro sistema-em-chip
BRPI0621129B1 (pt) Seguro sistema-em-chip
US7681044B2 (en) Secure processor and system
US8190917B2 (en) System and method for securely saving and restoring a context of a secure program loader
JP4299679B2 (ja) 要求元マスタｉｄおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能
JP4473330B2 (ja) データ・アクセス制御機能を使用した、統合システム内でのセキュア動作の初期化、維持、更新および回復
US8095802B2 (en) System and method for securely saving a program context to a shared memory
US8656191B2 (en) Secure system-on-chip
CN103765395A (zh) 用于将逻辑地址转换成物理地址的设备和方法
KR101653193B1 (ko) 보안 처리 환경으로부터의 기능의 오프로딩
CN109644129A (zh) 用于硬件加速密码的密钥的线程所有权
TW201933169A (zh) 在一加密系統中管理密碼密鑰之一集合
CN110622161A (zh) 可重新配置装置比特流密钥认证
JP2009253490A (ja) メモリシステムの暗号化方式
KR20160019780A (ko) 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 동작 방법
JP2009064126A (ja) Ｉｃカードシステム、その端末装置、プログラム
US20230208821A1 (en) Method and device for protecting and managing keys
KR100765318B1 (ko) 권리 객체 암호화를 이용한 디지털 저작권 관리 시스템 및그 방법
WO2021044578A1 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP2011175464A (ja) 情報処理装置および情報処理方法
MXPA00005081A (en) An apparatus for providing a secure processing environment

Legal Events

Date Code Title Description
B06G Technical and formal requirements: other requirements [chapter 6.7 patent gazette]

Free format text: SOLICITA-SE A REGULARIZACAO DA PROCURACAO, UMA VEZ QUE BASEADO NO ARTIGO 216 1O DA LPI, O DOCUMENTO DE PROCURACAO DEVE SER APRESENTADO NO ORIGINAL, TRASLADO OU FOTOCOPIA AUTENTICADA.

B06G Technical and formal requirements: other requirements [chapter 6.7 patent gazette]

Free format text: A FIM DE ATENDER A TRANSFERENCIA REQUERIDA ATRAVES DA PET. NO 018110048878-SP, DE 14/12/2011, E NECESSARIO REAPRESENTAR O DOCUMENTO DE CESSAO DEVIDAMENTE CONSULARIZADO.

B15G Petition not considered as such [chapter 15.7 patent gazette]

Free format text: NAO CONHECIDA A PETICAO NO 018110049889/SP DE 20/12/2011 EM VIRTUDE DO DISPOSTO NO ART. 219, INCISO II DA LPI.

B11Z Dismissal: petition dismissal - article 216, par 2 of industrial property law

Free format text: REFERENTE A PETICAO 018080039053/SP DE 23/06/2008.

B11M Decision cancelled [chapter 11.13 patent gazette]

Free format text: O DESPACHO 11.6.1 ESTA SENDO ANULADO TENDO POR BASE A DETERMINACAO DO DIRETOR DE PATENTES, A QUAL E CALCADA NO PARECER NO 0003-2014 AGU/PGF/PFE/INPI/COOPHI-LBC-1.0.

B06H Technical and formal requirements: requirement cancelled [chapter 6.8 patent gazette]

Free format text: O DESPACHO 6.7 ESTA SENDO ANULADO TENDO POR BASE A DETERMINACAO DO DIRETOR DE PATENTES, A QUAL E CALCADA NO PARECER NO 0003-2014 AGU/PGF/PFE/INPI/COOPHI-LBC-1.0. )

B25C Requirement related to requested transfer of rights

Owner name: NAGRACARD S.A (CH)

B25A Requested transfer of rights approved

Owner name: NAGRAVISION S.A. (CH)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H04L 12/22 , H04L 29/06

Ipc: H04L 29/06 (1990.01), G06F 21/72 (2013.01)

B07A Application suspended after technical examination (opinion) [chapter 7.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 26/11/2019, OBSERVADAS AS CONDICOES LEGAIS. (CO) 10 (DEZ) ANOS CONTADOS A PARTIR DE 26/11/2019, OBSERVADAS AS CONDICOES LEGAIS