KR20080078013A - 보안 시스템 온 칩 - Google Patents

보안 시스템 온 칩 Download PDF

Info

Publication number
KR20080078013A
KR20080078013A KR1020087015225A KR20087015225A KR20080078013A KR 20080078013 A KR20080078013 A KR 20080078013A KR 1020087015225 A KR1020087015225 A KR 1020087015225A KR 20087015225 A KR20087015225 A KR 20087015225A KR 20080078013 A KR20080078013 A KR 20080078013A
Authority
KR
South Korea
Prior art keywords
data
chip
module
decryption
input
Prior art date
Application number
KR1020087015225A
Other languages
English (en)
Other versions
KR101329898B1 (ko
Inventor
안드레 쿠델스키
Original Assignee
나그라카드 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36563236&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20080078013(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 나그라카드 에스.에이. filed Critical 나그라카드 에스.에이.
Publication of KR20080078013A publication Critical patent/KR20080078013A/ko
Application granted granted Critical
Publication of KR101329898B1 publication Critical patent/KR101329898B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명의 목적은 데이터를 처리하는 보안 시스템 온 칩을 제공하는 것으로, 이 시스템 온 칩은 적어도 중앙 처리 유닛, 입력 및 출력 채널, 암호/해독 엔진 및 메모리를 포함하고, 상기 입력 채널은 모든 인입 데이터를 암호화하는 입력 암호 모듈을 포함하고, 상기 출력 채널은 모든 송출 데이터를 해독하는 출력 해독 모듈을 포함하며, 상기 중앙 처리 유닛은 입력 암호 모듈로부터 암호화된 데이터를 수신하여 메모리에 저장하고, 저장된 데이터를 처리하는 동안 상기 중앙 처리 유닛은 메모리로부터 저장된 데이터를 판독하고, 암호/해독 엔진 내의 데이터 해독을 요구하며, 암호/해독 엔진에 의한 상기 결과의 암호화를 요구하여 암호화된 결과를 저장하고, 그 결과를 해독용의 출력 해독 모듈로 출력하고 그 결과를 출력 채널을 통해 출력한다.
온칩, 보안, 암호화, 해독화

Description

보안 시스템 온 칩{SECURE SYSTEM-ON-CHIP}
본 발명은 시스템 온 칩(system-on-chip)에 관한 것으로서, 특히 그 보안에 관한 것이다.
시스템 온 칩(SoC 또는 SOC)은 컴퓨터 또는 다른 전자 시스템의 모든 구성요소들을 단일 집적 회로(칩)에 집적하는 것이다. 이것은 디지털 신호, 아날로그 신호, 혼합 신호 및 흔히 무선 주파수 기능을 모두 하나의 칩에 포함할 수 있다. 통상의 애플리케이션은 내장 시스템의 영역 내에 있다.
프로세서에 대한 보안 환경은, 특히 다중 처리 구조와 관련하여 이미 논의되었다. 예를 들어, 보안 메모리에 대한 액세스를 제한하는 방법은 WO 04015553에 개시되어 있다. 이 방법에 따르면, 프로세서는 두 개의 동작 모드를 갖는데, 보안 모드(secure mode)라고 하는 제 1 모드에서는 보안 메모리에 대한 액세스가 허용되고, 비보안 모드(unsecure mode)에서는 보안 메모리에 대한 액세스가 금지된다. 비보안 모드는 개발 목적, 즉 회로의 테스트 또는 디버깅하기 위한 모드이다. 비보안 모드에서 실행하는 동안에, 보안 메모리에 대한 액세스는 물리적으로 차단되 는데, 즉 "디스에이블(disable)" 신호가 생성된다. 이 "디스에이블" 신호는 보안 메모리에 액세스하려는 어떠한 시도도 금지한다.
클리어 데이터에 액세스하지 않도록 단일 칩 디스크램블링 프로세서가 스크램블링된 오디오/비디오 데이터를 처리하는 다른 방법이 PCT/EP2005/056145에 개시되어 있다. 디스크램블링 동작이 행해지면, 디스크램블링 유닛은 디스크램블링된 데이터가 외부 메모리에 임시로 저장되기 전에 이들을 암호화하는 암호화 엔진을 포함한다. 프로세서가 조직 작업(organization task)을 완료할 때, 데이터는 출력 모듈에서 해독되어 디스플레이 장치로 보내진다.
본 발명의 목적은 데이터를 처리하는 보안 시스템 온 칩을 제공하는 것으로, 이 시스템 온 칩은 적어도 중앙 처리 유닛, 입력 및 출력 채널, 암호/해독 엔진 및 메모리를 포함하고, 상기 입력 채널은 모든 인입 데이터 상에 내부 암호층을 부가하는 입력 암호 모듈을 포함하고, 상기 출력 채널은 모든 송출 데이터 상의 내부 암호층을 제거하는 출력 해독 모듈을 포함하며, 상기 중앙 처리 유닛은 입력 암호 모듈로부터 암호화된 데이터를 수신하여 메모리에 저장하고, 저장된 데이터를 처리하는 동안 상기 중앙 처리 유닛은 메모리로부터 저장된 데이터를 판독하고, 암호/해독 엔진 내에서 내부 암호층의 제거를 요구하며, 내부 암호층을 부가하기 위해 암호/해독 엔진에 의해 상기 결과의 암호화를 요구하여 암호화된 결과를 저장하고, 그 결과를 내부 암호층을 제거하는 출력 해독 모듈로 출력하고 그 결과를 출력 채널을 통해 출력한다.
본 발명의 주 특징은 시스템 온 칩 내에 암호층을 추가하는 것이다. 시스템 온 칩에 입력되는 데이터 및 이로부터 출력되는 데이터는 일반적으로 암호화된다. 부가적인 암호층이 이들 데이터에 적용되어, 시스템 온 칩에 저장된 모든 데이터는 적어도 하나의 암호층을 갖는다. 데이터가 시스템 온 칩에서 수신되면, 이들은 일반적으로 송신 시스템에 속하는 키로 해독되고, 그 결과는 클리어 상태로 저장된다. 본 발명에서, 암호화된 메시지가 시스템 온 칩에 의해 판독되면, 내부 암호층이 이 메시지에 적용되고 처리 유닛으로 전달된다. 상기 유닛은 추가적인 사용을 위해 메시지를 저장하거나 즉시 메시지를 처리한다. 메시지를 처리하는 동안, 제 1 단계는 데이터가 시스템 온 칩에 의해 수신된 상태로 있도록 내부 암호층을 제거하는 것이다. 메시지가 처리되고 (예를 들어)권한이 추출된 후에, 이 권한은 저장되기 전에 내부 암호층을 추가하도록 더욱 암호화된다.
내부 암호층의 제거는 중앙 유닛에 의해 데이터가 실제로 사용되는 나중 단계에서만 발생하며, 클리어 데이터는 정적 상태에서 절대 액세스 가능하지 않다. 처리될 때, 데이터는 내부용이면 클리어 상태로 저장될 수 있고 또는 데이터가 시스템 온 칩으로부터 출력될 예정이면 재암호화된다(즉 내부 암호층을 추가한다).
재암호화되면, 데이터는 출력 채널로 전송되기 전에 임시로 저장된다.
데이터를 암호 및 해독하는 키는 바람직한 실시예에서는 시스템 온 칩에 있어서 고유하다. 이 키는 제조 단계에서 사전에 프로그램될 수 있거나 또는 초기화 단계에서 아무도 모르게 랜덤하게 생성될 수 있다. 이 키는 내부적으로만 사용된다. 사용된 알고리즘은 비밀로 그리고 상기 알고리즘의 파라미터로 유지될 수 있다. 예를 들어, 암호 엔진으로서 알고리즘 IdeaNxt이 사용되고 대체 박스의 값은 시스템 온 칩에서 랜덤하게 생성된다.
일특징 실시예에 따르면, 암호/해독 알고리즘이 비대칭이며, 따라서 데이터를 암호화하고 데이터를 해독하는데 키 쌍(공개키/비밀키)이 사용된다.
다른 실시예에 따르면, 입력 암호 모듈은 서명 모듈로 대체될 수 있는데, 시스템 온 칩에서 입력하는 동안 데이터가 서명되고, 서명이 데이터와 함께 저장될 수 있다. 중앙 유닛이 이 데이터를 사용하고자 할 때, 이제 서명 확인 엔진인 암호/해독 엔진은 서명을 검사하여, 그 서명이 정확하면 데이터의 사용을 허가한다.
데이터와 관련하여, 이것은 예를 들어 시스템 온 칩 내에 메시지 또는 자격 메시지를 형성하기 위한 단일 바이트 또는 바이트 세트를 의미한다.
첨부 도면을 참조하면 본 발명을 보다 잘 이해할 수 있을 것이다.
도 1은 암호/해독 모드에서 시스템 온 칩 및 그것의 다양한 구성요소를 도시한 도면.
도 2의 (A) 및 (B)는 두 개의 유닛을 사용하는 암호 단계를 도시한 도면.
도 3은 서명 모드에서의 시스템 온 칩 및 그것의 다양한 요소들을 도시한 도면.
보안 시스템 온 칩(SOC)은 중앙 처리 유닛(CPU)에 기초한다. 이 유닛의 목적은 코드를 실행하고 요구된 작업을 수행하는 것이다. 시스템 온 칩(SOC)은 외부로 접속된 두 개의 채널, 즉 입력 및 출력 채널을 포함한다. 입력 채널(RCV)은 내부 암호층을 추가하기 위해 외부로부터 들어오는 모든 데이터를 암호화하는 입력 암호 모듈(RCV-E)을 포함한다. 동일한 방식으로, 출력 채널(SND)은 중앙 유닛(CPU)으로부터 수신된 데이터를 내부 암호층을 제거하기 위해 외부로 전송하기 전에 해독하는 출력 해독 모듈(SND-D)을 포함한다.
중앙 유닛(CPU)은 암호/해독 엔진(CR-EN)에 대한 액세스를 갖는다. 이 엔진은 입력 암호 모듈 및 출력 해독 모듈과 동일한 기능을 갖는다. 입력 암호 모듈에 로딩된 키(K)는 암호/해독 엔진의 암호화 부분 내에 있는 것과 동일하다. 이것은 해독 동작에 있어서 출력 해독 모듈 및 암호/해독 엔진의 해독 부분에 대해서도 마찬가지다. 중앙 유닛(CPU)이 입력 암호 모듈로부터 직접 오거나 또는 메모리(MEM)로부터 페치되는 일부 데이터를 필요로 할 때, 이들 데이터는 먼저 해독 엔진을 통과하여 중앙 유닛(CPU)에 의해 사용되기 전에 내부 암호층을 제거한다.
동일한 방식으로, 중앙 유닛(CPU)이 작업을 완료하여 결과를 생성할 때, 다음 단계는 그 결과를 저장하는 것이다(또는 출력 채널로 결과를 출력하는 것이다). 이 결과는 저장되기 전에 내부 암호층을 추가하는 암호 엔진(CR-EN)을 통해 사전에 전달된다. 이 암호화된 결과는 메모리에 저장되거나 출력 채널로 전송될 수 있다.
중앙 처리 유닛(CPU)은 그 결과가 암호화될 지 또는 클리어 상태로 될지를 결정할 수 있다. 프로세서가 결정하게 하는 대신에, 타겟 로케이션이 도 2의 (A)에 도시된 여러 동작을 선택할 수 있다. 이 경우에, 내부 암호층은 두 개의 상이한 키(K1, K2), 즉 하나의 영구 키와 랜덤으로 생성된 하나의 키를 사용하여 두 개의 암호 유닛(ENC1, ENC2)으로 형성된다. 결과가 휘발성 메모리(V-MEM)에 저장되면 두 암호 유닛이 모두 데이터를 암호화할 것이다. 반면에 저장이 비휘발성 메모리(NV-MEM)(EEPROM)에 되면, 하나의 암호 유닛, 즉 영구 키를 갖는 하나의 유닛만이 사용된다. 동일한 방식으로, 휘발성 메모리로부터 데이터를 판독할 때, 이중 해독이 이용되고, 비휘발성 메모리로부터 데이터를 판독하는 경우에는 하나의 해독 유닛만이 이용된다.
도 3에 도시된 다른 실시예에 따르면, 암호 프로세스가 서명 프로세스로 대체된다. 데이터는 암호화되지 않고 서명이 생성되어 데이터와 관련된다. 외부로부터 오는 모든 데이터에 대하여, 입력 서명 모듈(RCV-S)에서 서명이 계산된다. 그 다음에 데이터가 서명과 함께 저장된다. 중앙 유닛이 이들 데이터에 액세스할 필요가 있을 때, 중앙 유닛이 데이터를 사용할 권한을 갖기 전에 서명 확인 엔진(S-VER)이 먼저 서명을 확인한다. 출력 채널에 의해 데이터가 출력되기 전에, 서명이 출력 서명 모듈(SDN-V)에서 확인된다. 그 다음에 출력 채널(SND)로 전송되는 데이터로부터 서명이 제거된다.
다른 실시예에 따르면, 암호/해독 엔진은 중앙 유닛(CPU)에 직접 위치한다. 데이터가 메모리로부터 판독될 때, 예를 들어 CPU의 누산기(예를 들면 모토롤라 68HC11의 경우 LDAA #1200h)에 변수를 로딩할 때, 그 위치에서 판독된 데이터는 누 산기에 전달되기 전에 내부 암호층을 제거하기 위해 해독 엔진으로 자동으로 전달된다. 동일한 방법으로, 메모리(예를 들어, STAA #1200h)에 누산기의 내용을 저장하는 인스트럭션은 직접 실행되지 않고 누산기 내의 데이터는 위치(1200h)에 저장되기 전에 (내부 암호층에 추가하도록) 미리 암호 엔진을 통해 전달된다.
특정 실시예에서, 암호/해독 엔진은 입력 및 출력 엔진에 공유된다. 따라서 입력 암호 모듈은 가상 모듈이고 입력 채널에서의 암호화 동작은 데이터 멀티플렉서를 통해 암호 엔진에 의해 달성된다. 특히 입력 채널을 통해 시스템 온 칩(SOC)으로 입력되는 데이터는 데이터를 입력 버퍼에 저장하는 것과 같은 추가적인 조작 전에 암호 엔진을 통해 전달된다. 따라서 입력 암호 모듈은 암호 모드에서 암호/해독 엔진의 자원을 이용하는 가상 모듈이다. 이것은 해독 모드에서 암호/해독 엔진을 사용하는 출력 해독 모듈에 대해서도 마찬가지다.
입력 암호 모듈(RCV-E)은 하나 이상의 암호 유닛을 포함할 수 있다. 도 2의 (A)에 도시된 특정 실시예에 따르면, 두 개(또는 그 이상의)의 암호 유닛이 직렬로 접속되며, 이들 각각은 상이한 키를 갖는다. 제 1 암호 유닛은 시스템 온 칩에 속하는 키(K1)로 로딩되는데, 즉 특정 장치에 고유하며 일정하다. 이 키는 설치 단계 동안에 로딩되거나 내부적으로 생성된다. 제 2 유닛(ENC2)은 그 장치의 파워업 시에 동적으로 생성되는 키(K2)로 로딩된다. 시스템 온 칩이 재초기화될 때, 이 키는 손실되고 새로운 키가 생성된다. 영구적으로 저장되어야 하는 데이터는, 프로세서(CPU)에 의해 처리되면, 영구 키(K1)를 갖는 제 1 유닛으로만 재암호화된다.
출력 해독 모듈 및 암호/해독 엔진은 동일한 방식으로 둘 이상의 유닛을 포 함한다.
또는, 프로세서(CPU)가, 입력 버퍼에 저장된 수신된 데이터가 처리될 필요가 없고 영구 메모리(NV-MEM)에 저장되기만 하면 된다는 것을 인식하면, 그 프로세서는 하나의 해독 유닛, 즉, 휘발성 키를 갖는 유닛에 의해서만 암호/해독 엔진으로부터 해독을 요구할 수 있다. 저장된 데이터는 여전히 나중에 사용하기 위해 영구 키에 의해 암호화된 체로 유지된다.
시스템 온 칩(SOC)은 시스템 온 칩(SOC)을 제어할 수 있는 자율 감시 모듈(SM)을 더 포함할 수 있다. 이 모듈(SM)은 시스템 온 칩(SOC)의 정상 작업 상태 규정들(normal working condition definitions)을 포함하며, 정상 상태가 더 이상 달성되지 않을 때 디스에이블 수단을 포함한다. 이것은 여러 수단에 의해 달성된다. 제 1 수단은 출력된 데이터 세트의 수를 카운팅하는 것과 같이 출력된 데이터의 양을 측정하는 것을 포함한다. 이 동작은 이하에서 카운팅 데이터로 기재될 것이다. 제 2 수단은 입력 또는 출력 동작이 허용되는 동안 타임 윈도우(time window)를 규정하는 것을 포함한다. 따라서 데이터의 길이가 블록에 대해 규정된 최대 시간을 초과하지 않으면, 데이터의 블록이 허용된다. 제 3 수단은 중앙 유닛(CPU)의 상태 및 이들 각각의 지속기간을 검출하고, 그에 따라 후술하는 바와 같이 동작하는 것을 포함한다. 중앙 유닛(CPU)은 통상 획득 상태, 처리 상태, 대기 상태 및 결과 출력 상태와 같은 여러 가능한 상태를 갖는다. 메시지가 시스템 온 칩에 도착하면, 시스템 온 칩은 대기 상태로부터 획득 상태로 스위칭된다. 이 획득 상태 동안, 입력 채널은 감시 모듈(SM)에 의해 인에이블된다. 또한 동일한 획 득 상태 동안에, 감시 모듈(SM)은 도착하는 데이터를 카운트하고 이 수를 사전에 정해진 최대치와 비교한다. 비정상적인 상황이 발생하면 경보 상태를 발생하여 중앙 유닛(CPU)이 어떻게 반응할 지를 결정할 수 있다. 감시 모듈(SM)은 특히 경보 상태의 경우에 입력 및 출력 채널 및/또는 암호/해독 엔진(CR-EN)을 차단하는 능력을 갖는다.
외부 메시지를 수신하면, 감독 모듈(SM)은 중앙 유닛(CPU)이 처리 상태가 되게 한다. 이 상태 동안, 입력 및 출력 채널은 디스에이블된다. 감시 모듈(SM)은 중앙 유닛(CPU)에 의한 최소 처리 시간에 대응하는 시간 패턴을 포함하고, 이 시간 동안 채널을 디스에이블한다. 중앙 유닛(CPU)은 감시 모듈(SM)에게 아무런 결과도 출력되지 않을 것임을 전달할 수 있다. 이 결과, 감시 모듈(SM)은 새로운 입력 채널이 메시지를 기다리게만 할 수 있다. 그 다음에 출력 채널은 디스에이블된 채로 유지된다.
중앙 유닛(CPU)이 데이터를 외부로 전송하고자 하는 경우, 중앙 유닛이 그에 따라 감시 모듈(SM)에게 통지하고, 이에 따라 감시 모듈은 출력 채널을 인에이블한다. 감시 모듈(SM)은 송신된 데이터를 카운팅하고 송신을 허가하는 타임 윈도우를 적용함으로써 출력 채널 상의 동작들을 계속해서 감시한다.
본 발명의 이 실시예에서, 감시 모듈(SM)은 중앙 유닛(CPU)으로부터 수신한 정보 및 프로그램된 작업 패턴을 가지고 작업할 수 있다.
이 모듈은 암호화되거나 또는 해독된 데이터를 카운팅함으로써 암호/해독 엔진(CR-EN)을 감시할 수 있다. 동일한 방법으로, 암호/해독 엔진(CR-EN)의 작업 패 턴은 처리된 데이터 양 및 시간에 대해 감시된다. 비정상 상태가 검출되면, 감시 모듈은 암호/해독 엔진(CR-EN)을 디스에이블할 수 있다.
감시 모듈(SM)은 입력/출력 채널에 암호/해독 없이 시스템 온 칩에 구현될 수 있다. 데이터는 부가적인 암호(또는 해독) 레벨을 추가하지 않고 처리되며, 입력/출력 채널은 감시 모듈(SM)에 의해 감시된다.
시스템 온 칩(SOC)은 권한 또는 키를 포함하는 관리 메시지를 수신하는 보안 액세스 제어 모듈에 사용된다. 이 모듈은 또한 암호화된 비디오 데이터 스트림을 수신하는 고속 디스크램블링 유닛을 포함할 수 있다.

Claims (13)

  1. 데이터를 처리하는 보안 시스템 온 칩(secure system-on-chip)에 있어서,
    적어도 중앙 처리 유닛, 입력 및 출력 채널, 암호/해독 엔진 및 메모리를 포함하고,
    상기 입력 채널은 모든 인입 데이터 상에 내부 암호층을 부가하는 입력 암호 모듈을 포함하고,
    상기 출력 채널은 모든 송출 데이터 상의 상기 내부 암호층을 제거하는 출력 해독 모듈을 포함하며,
    상기 중앙 처리 유닛은 상기 입력 암호 모듈로부터 상기 암호화된 데이터를 수신하여 이들을 상기 메모리에 저장하고,
    상기 저장된 데이터를 처리하는 동안 상기 중앙 처리 유닛은 상기 메모리로부터 상기 저장된 데이터를 판독하고, 상기 암호/해독 엔진 내에서 상기 내부 암호층의 제거를 요구하며, 상기 내부 암호층을 부가하기 위해 상기 암호/해독 엔진에 의한 상기 결과의 암호화를 요구하여 상기 암호화된 결과를 저장하고, 그 결과를 상기 내부 암호층을 제거하는 출력 해독 모듈로 출력하고 그 결과를 상기 출력 채널을 통해 출력하는
    보안 시스템 온 칩.
  2. 제 1 항에 있어서,
    상기 입력 암호 모듈은 상기 내부 암호층을 부가하는 동안 암호화될 데이터를 상기 암호/해독 엔진에게 전달하는 가상 모듈인
    보안 시스템 온 칩.
  3. 제 1 항에 있어서,
    상기 입력 암호 모듈은 상기 내부 암호층을 제거하는 동안 해독될 데이터를 상기 암호/해독 엔진에게 전달하는 가상 모듈인
    보안 시스템 온 칩.
  4. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    상기 데이터를 암호화 및 해독하는 알고리즘은 대칭 알고리즘인
    보안 시스템 온 칩.
  5. 제 4 항에 있어서,
    상기 암호/해독 알고리즘은 초기화 상수 세트를 사용하고, 상기 초기화 상수의 전부 또는 일부는 상기 시스템 온 칩 내에 랜덤하게 생성되는
    보안 시스템 온 칩.
  6. 제 1 항 내지 3 항 중 어느 한 항에 있어서,
    상기 데이터를 암호화하고 해독하는 알고리즘은 비대칭 알고리즘인
    보안 시스템 온 칩.
  7. 제 1 항 또는 6 항에 있어서,
    상기 암호/해독 엔진에 의해 사용된 키 또는 키 쌍을 랜덤하게 생성하는 수단을 포함하는
    보안 시스템 온 칩.
  8. 제 1 항 또는 6 항에 있어서,
    상기 입력 암호 모듈 및 상기 출력 해독 모듈은 여러개의 암호 또는 해독 유닛을 각각 포함하되, 이들 유닛들 중 적어도 하나는 비휘발성인 키로 로딩되며, 이들 유닛들 중 적어도 하나는 영구 키(permanent key)로 로딩되는
    보안 시스템 온 칩.
  9. 제 1 항 또는 8 항에 있어서,
    적어도 상기 입력 데이터 흐름 및/또는 출력 데이터 흐름의 정상 작업 상태 규정으로 사전 프로그램되는 자율 감시 모듈(SM)과, 현재의 상태가 상기 정상 작업 상태 규정을 벗어나는 경우 상기 입력 채널 및/또는 출력 채널을 디스에이블하는 수단을 포함하는
    보안 시스템 온 칩.
  10. 제 9 항에 있어서,
    상기 정상 작업 상태 규정은 상기 감시 모듈(SM)이 상기 입력 채널 또는 출력 채널이 데이터의 수신 또는 송신을 허용하는 기간인 타임 윈도우(time window)를 규정하는 수단을 포함하는 기간을 포함하는
    보안 시스템 온 칩.
  11. 제 9 항 또는 10 항에 있어서,
    상기 정상 작업 상태 규정은 상기 감시 모듈이 데이터 블록의 수신 후에 상기 입력 채널 및/또는 출력 채널을 디스에이블하는 기간을 포함하는
    보안 시스템 온 칩.
  12. 제 9 항 내지 11 항 중 어느 한 항에 있어서,
    상기 감시 모듈(SM)은 상기 중앙 처리 유닛(CPU)의 상태를 수신하는 수단과, 상기 중앙 처리 유닛(CPU) 상태에 따라서 상기 출력 채널을 인에이블 또는 디스에이블하는 수단을 포함하는
    보안 시스템 온 칩.
  13. 제 1 항 내지 12 항 중 어느 한 항에 있어서,
    상기 암호/해독 동작은 한번에 하나의 데이터 또는 데이터 세트에 대해 실행될 수 있는
    보안 시스템 온 칩.
KR1020087015225A 2005-12-23 2006-12-21 보안 시스템 온 칩 KR101329898B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05112980.7 2005-12-23
EP05112980A EP1802030A1 (en) 2005-12-23 2005-12-23 Secure system-on-chip
PCT/EP2006/070064 WO2007071754A1 (en) 2005-12-23 2006-12-21 Secure system-on-chip

Publications (2)

Publication Number Publication Date
KR20080078013A true KR20080078013A (ko) 2008-08-26
KR101329898B1 KR101329898B1 (ko) 2013-11-20

Family

ID=36563236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015225A KR101329898B1 (ko) 2005-12-23 2006-12-21 보안 시스템 온 칩

Country Status (16)

Country Link
US (2) US20070150752A1 (ko)
EP (2) EP1802030A1 (ko)
JP (1) JP2009521154A (ko)
KR (1) KR101329898B1 (ko)
CN (1) CN101346930B (ko)
BR (1) BRPI0621136B1 (ko)
CA (1) CA2633371C (ko)
ES (1) ES2569209T3 (ko)
HK (1) HK1117307A1 (ko)
IL (1) IL192187A0 (ko)
PE (1) PE20070934A1 (ko)
PL (1) PL1964316T3 (ko)
RU (1) RU2008123254A (ko)
TW (1) TWI406150B (ko)
WO (1) WO2007071754A1 (ko)
ZA (1) ZA200805510B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139081A (ko) * 2018-06-07 2019-12-17 삼성전자주식회사 스토리지 장치와 재구성 가능 로직 칩을 포함하는 스토리지 장치 세트 및 이를 포함하는 스토리지 시스템
CN112600799A (zh) * 2020-12-01 2021-04-02 云杉(天津)技术有限公司 一种数据传输的加密系统及运行方式

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177429B2 (en) 2000-12-07 2007-02-13 Blue Spike, Inc. System and methods for permitting open access to data objects and for securing data within the data objects
US7664264B2 (en) 1999-03-24 2010-02-16 Blue Spike, Inc. Utilizing data reduction in steganographic and cryptographic systems
US7475246B1 (en) 1999-08-04 2009-01-06 Blue Spike, Inc. Secure personal content server
US20030105799A1 (en) * 2001-12-03 2003-06-05 Avaz Networks, Inc. Distributed processing architecture with scalable processing layers
US7287275B2 (en) 2002-04-17 2007-10-23 Moskowitz Scott A Methods, systems and devices for packet watermarking and efficient provisioning of bandwidth
EP1802030A1 (en) * 2005-12-23 2007-06-27 Nagracard S.A. Secure system-on-chip
EP1811415A1 (en) * 2005-12-23 2007-07-25 Nagracard S.A. Secure system-on-chip
US8656191B2 (en) 2005-12-23 2014-02-18 Nagravision S.A. Secure system-on-chip
IL180020A (en) 2006-12-12 2013-03-24 Waterfall Security Solutions Ltd Encryption -and decryption-enabled interfaces
IL180748A (en) 2007-01-16 2013-03-24 Waterfall Security Solutions Ltd Secure archive
US8209550B2 (en) * 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8423789B1 (en) * 2007-05-22 2013-04-16 Marvell International Ltd. Key generation techniques
US9143507B2 (en) * 2008-02-28 2015-09-22 Lattice Semiconductor Corporation Method, apparatus, and system for pre-authentication and processing of data streams
EP2129115B1 (fr) * 2008-05-29 2019-05-01 Nagravision S.A. Méthode de mise à jour de données de sécurité dans un module de sécurité et module de sécurité pour la mise en oeuvre de cette méthode
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
CN102160035A (zh) 2008-09-18 2011-08-17 马维尔国际贸易有限公司 至少部分地在引导期间向存储器预加载应用
CN102271124B (zh) * 2010-06-01 2015-05-13 富士通株式会社 数据处理设备和数据处理方法
KR101201622B1 (ko) * 2010-08-19 2012-11-14 삼성에스디에스 주식회사 보안 기능을 가진 시스템 온 칩 및 이를 이용한 디바이스 및 스캔 방법
US8645716B1 (en) 2010-10-08 2014-02-04 Marvell International Ltd. Method and apparatus for overwriting an encryption key of a media drive
KR20120132013A (ko) * 2011-05-27 2012-12-05 주식회사 팬택 휴대용 단말, 휴대용 단말의 하드웨어 모듈간에 전송되는 데이터의 보안 방법
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US10061718B2 (en) * 2012-06-28 2018-08-28 Microsoft Technology Licensing, Llc Protecting secret state from memory attacks
US10728231B2 (en) * 2012-07-09 2020-07-28 Massachusetts Institute Of Technology Data security using inter-zone gate circuits
US20140068277A1 (en) * 2012-09-04 2014-03-06 Markus T. Metzger Secure Deletion of Data Stored in a Memory
US9471793B2 (en) 2013-01-07 2016-10-18 Infineon Technologies Ag System on chip with embedded security module
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9521635B1 (en) 2013-05-21 2016-12-13 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
EP3028145A1 (en) 2013-07-31 2016-06-08 Marvell World Trade Ltd. Parallelizing boot operations
KR102218715B1 (ko) 2014-06-19 2021-02-23 삼성전자주식회사 채널별로 데이터를 보호할 수 있는 반도체 장치
IL235175A (en) 2014-10-19 2017-08-31 Frenkel Lior Secure desktop remote control
US10726162B2 (en) * 2014-12-19 2020-07-28 Intel Corporation Security plugin for a system-on-a-chip platform
IL250010B (en) 2016-02-14 2020-04-30 Waterfall Security Solutions Ltd Secure connection with protected facilities
WO2017168228A1 (en) 2016-03-08 2017-10-05 Marvell World Trade Ltd. Methods and apparatus for secure device authentication
CN108073818B (zh) * 2016-11-14 2021-07-09 华为技术有限公司 芯片的数据保护电路、芯片和电子设备
US10896267B2 (en) * 2017-01-31 2021-01-19 Hewlett Packard Enterprise Development Lp Input/output data encryption
US10298553B2 (en) 2017-03-31 2019-05-21 Sprint Communications Company L.P. Hardware trusted data communications over system-on-chip (SOC) architectures
US11863304B2 (en) * 2017-10-31 2024-01-02 Unm Rainforest Innovations System and methods directed to side-channel power resistance for encryption algorithms using dynamic partial reconfiguration
US11055409B2 (en) * 2019-01-06 2021-07-06 Nuvoton Technology Corporation Protected system
US11429751B2 (en) 2019-07-01 2022-08-30 Rajant Corporation Method and apparatus for encrypting and decrypting data on an integrated circuit
CN110443078B (zh) * 2019-07-19 2021-05-28 南京芯驰半导体科技有限公司 一种基于特权分级的安全存储系统
US20230100160A1 (en) * 2020-02-21 2023-03-30 Hewlett-Packard Development Company, L.P. Computing devices for encryption and decryption of data
US11882645B2 (en) 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5883956A (en) 1996-03-28 1999-03-16 National Semiconductor Corporation Dynamic configuration of a secure processing unit for operations in various environments
JP4763866B2 (ja) * 1998-10-15 2011-08-31 インターシア ソフトウェア エルエルシー ２重再暗号化によりデジタルデータを保護する方法及び装置
US7565546B2 (en) * 1999-03-30 2009-07-21 Sony Corporation System, method and apparatus for secure digital content transmission
US7185367B2 (en) 1999-05-11 2007-02-27 Cylant, Inc. Method and system for establishing normal software system behavior and departures from normal behavior
US6681331B1 (en) 1999-05-11 2004-01-20 Cylant, Inc. Dynamic software system intrusion detection
US6324288B1 (en) * 1999-05-17 2001-11-27 Intel Corporation Cipher core in a content protection system
US7441262B2 (en) * 2002-07-11 2008-10-21 Seaway Networks Inc. Integrated VPN/firewall system
AU2002321718A1 (en) * 2002-08-13 2004-02-25 Nokia Corporation Computer architecture for executing a program in a secure of insecure mode
WO2004032039A1 (ja) * 2002-10-04 2004-04-15 Sony Corporation データ管理システム及びデータ管理方法、仮想メモリ装置及び仮想メモリの制御方法、リーダ／ライタ装置、並びにｉｃモジュール・アクセス装置及びｉｃモジュールのアクセス制御方法
US7420952B2 (en) 2002-10-28 2008-09-02 Mesh Dynamics, Inc. High performance wireless networks using distributed control
US7289537B1 (en) 2002-11-01 2007-10-30 Greenfield Networks, Inc. Single-chip multi-port Ethernet switch
US7681247B2 (en) * 2003-02-27 2010-03-16 Sun Microsystems, Inc. Anti-theft system and method for semiconductor devices and other electronic components
US7058918B2 (en) 2003-04-28 2006-06-06 Dafca, Inc. Reconfigurable fabric for SoCs using functional I/O leads
TW200511860A (en) 2003-05-14 2005-03-16 Nagracard Sa Duration computing method in a security module
CA2857208C (en) * 2003-05-30 2018-09-04 Privaris, Inc. An in-circuit security system and methods for controlling access to and use of sensitive data
EP1496435A1 (en) 2003-07-11 2005-01-12 Yogitech Spa Dependable microcontroller, method for designing a dependable microcontroller and computer program product therefor
CA2435655A1 (en) 2003-07-21 2005-01-21 Symbium Corporation Embedded system administration
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7921300B2 (en) * 2003-10-10 2011-04-05 Via Technologies, Inc. Apparatus and method for secure hash algorithm
JP2005122402A (ja) * 2003-10-15 2005-05-12 Systemneeds Inc Ｉｃカードシステム
JP2005122470A (ja) 2003-10-16 2005-05-12 Matsushita Electric Ind Co Ltd 自律型デバイスドライバ
DE602005015422D1 (de) 2004-02-17 2009-08-27 Inst Nat Polytech Grenoble Integrierter schaltungschip mit kommunikationsmitteln, wodurch eine fernbedienung von testmitteln von ip-kernen der integrierten schaltung möglich wird
US7406598B2 (en) 2004-02-17 2008-07-29 Vixs Systems Inc. Method and system for secure content distribution
US7543158B2 (en) * 2004-03-23 2009-06-02 Texas Instruments Incorporated Hybrid cryptographic accelerator and method of operation thereof
TWI264911B (en) * 2004-04-16 2006-10-21 Via Tech Inc Microprocessor apparatus and method for enabling configurable data block size in a cryptographic engine
CN100370757C (zh) 2004-07-09 2008-02-20 国际商业机器公司 识别网络内分布式拒绝服务攻击和防御攻击的方法和系统
US7620984B2 (en) * 2004-10-06 2009-11-17 Hewlett-Packard Development Company, L.P. Method of managing computer system
EP1662788A1 (fr) 2004-11-24 2006-05-31 Nagravision SA Unité de traitement de données audio/vidéo numériques et méthode de contrôle d'accès audites données
US7596144B2 (en) 2005-06-07 2009-09-29 Broadcom Corp. System-on-a-chip (SoC) device with integrated support for ethernet, TCP, iSCSI, RDMA, and network application acceleration
US7596812B2 (en) * 2005-06-14 2009-09-29 Motorola, Inc. System and method for protected data transfer
US20070067644A1 (en) 2005-08-26 2007-03-22 International Business Machines Corporation Memory control unit implementing a rotating-key encryption algorithm
US20070050642A1 (en) 2005-08-26 2007-03-01 International Business Machines Corporation Memory control unit with configurable memory encryption
US8145958B2 (en) 2005-11-10 2012-03-27 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
EP1802030A1 (en) 2005-12-23 2007-06-27 Nagracard S.A. Secure system-on-chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139081A (ko) * 2018-06-07 2019-12-17 삼성전자주식회사 스토리지 장치와 재구성 가능 로직 칩을 포함하는 스토리지 장치 세트 및 이를 포함하는 스토리지 시스템
CN112600799A (zh) * 2020-12-01 2021-04-02 云杉(天津)技术有限公司 一种数据传输的加密系统及运行方式

Also Published As

Publication number Publication date
KR101329898B1 (ko) 2013-11-20
BRPI0621136B1 (pt) 2019-11-26
HK1117307A1 (zh) 2009-01-09
EP1802030A1 (en) 2007-06-27
EP1964316A1 (en) 2008-09-03
US20070150752A1 (en) 2007-06-28
ES2569209T3 (es) 2016-05-09
CA2633371C (en) 2017-03-14
PL1964316T3 (pl) 2016-09-30
RU2008123254A (ru) 2010-01-27
CA2633371A1 (en) 2007-06-28
ZA200805510B (en) 2009-11-25
US20070150756A1 (en) 2007-06-28
CN101346930B (zh) 2012-06-20
IL192187A0 (en) 2008-12-29
TWI406150B (zh) 2013-08-21
WO2007071754A1 (en) 2007-06-28
JP2009521154A (ja) 2009-05-28
PE20070934A1 (es) 2007-10-05
EP1964316B1 (en) 2016-03-09
BRPI0621136A2 (pt) 2017-03-14
CN101346930A (zh) 2009-01-14
TW200809572A (en) 2008-02-16
US8356188B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
KR101329898B1 (ko) 보안 시스템 온 칩
KR101329823B1 (ko) 보안 시스템 온 칩
US8484486B2 (en) Integrated cryptographic security module for a network node
US9954826B2 (en) Scalable and secure key management for cryptographic data processing
US8656191B2 (en) Secure system-on-chip
US8000467B2 (en) Data parallelized encryption and integrity checking method and device
US8347357B2 (en) Method and apparatus for constructing an access control matrix for a set-top box security processor
US9183414B2 (en) Memory controller and memory device including the memory controller
KR20110139128A (ko) 전송 데이터를 보호하기 위한 방법 및 이 방법을 구현하기 위한 보안 시스템
US9571273B2 (en) Method and system for the accelerated decryption of cryptographically protected user data units
US20160179703A1 (en) Method and device for secure processing of encrypted data

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 7