BR112013023595B1 - Sistema para detectar um curto-circuito associado com um barramento em corrente contínua - Google Patents
Sistema para detectar um curto-circuito associado com um barramento em corrente contínua Download PDFInfo
- Publication number
- BR112013023595B1 BR112013023595B1 BR112013023595-0A BR112013023595A BR112013023595B1 BR 112013023595 B1 BR112013023595 B1 BR 112013023595B1 BR 112013023595 A BR112013023595 A BR 112013023595A BR 112013023595 B1 BR112013023595 B1 BR 112013023595B1
- Authority
- BR
- Brazil
- Prior art keywords
- switching transistor
- source
- circuit
- bus
- short circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
- G01R31/42—AC power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Locating Faults (AREA)
Abstract
sistema para detectar um curto-circuito associado com um barramento em corrente continua é descrito um sistema (211) que compreende um barramento em corrente contínua (33) com um terminal positivo (36) e um terminal negativo (38). um primeiro transistor de comutação (104) e um segundo transistor de comutação (106) têm seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo (38) e o terminal negativo (38). um suprimento primário (16) é arranjado para gerar uma voltagem de teste que é inferior a uma voltagem operacional do barramento em corrente contínua (33). a voltagem de teste é aplicada entre o terminal positivo (36) e o terminal negativo (38) do barramento em corrente contínua (33). um circuito térmico primário (222) é associado com o suprimento (16) para detecção se o suprimento excede um limite de temperatura operacional. o circuito térmico (222) provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua (33) se o suprimento primário (16) exceder o limite de temperatura operacional.
Description
[001] Esta invenção diz respeito a um sistema para detecção de um curto-circuito associado com um barramento em corrente contínua.
[002] Na técnica anterior, um inversor é usado para converter uma tensão em corrente contínua em um barramento de dados em corrente contínua para um ou mais sinais em corrente alternada que controlam um motor elétrico. Em certas configurações da técnica anterior, o inversor compreende um ou mais semicondutores de comutação de energia que podem falhar em um estado aberto ou em um estado fechado. Se um ou mais semicondutores de comutação de energia falhar em um estado fechado, um curto-circuito pode ser estabelecido entre os terminais de polaridade oposta do barramento de dados em corrente contínua ou entre um terminal de corrente contínua e uma saída normalmente em corrente alternada do inversor, o que pode danificar um enrolamento do motor elétrico ou outro sistema de circuitos no inversor. Assim, há necessidade de detectar um curto-circuito no barramento em corrente contínua em uma tensão de teste inferior à tensão operacional do inversor para minimizar dano no motor elétrico ou no inversor.
[003] De acordo com uma modalidade, um sistema é capaz de detectar um curto-circuito associado com um barramento em corrente contínua. O sistema compreende um barramento em corrente contínua com um terminal positivo e um terminal negativo. Um primeiro transistor de comutação e um segundo transistor de comutação têm seus respectivos terminais comutados conectados (ou acoplados) em série um em relação ao outro entre o terminal positivo e o terminal negativo. Uma fonte primária é arranjada para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua. A tensão de teste é aplicada entre o terminal positivo e o terminal negativo do barramento em corrente contínua. Um circuito térmico primário é associado com a fonte para detecção se a fonte excede um limite de temperatura operacional. O circuito térmico provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua se a fonte primária exceder o limite de temperatura operacional.
[004] A figura 1 é um diagrama de blocos de uma modalidade de um sistema para detecção de um curto-circuito associado com um barramento em corrente contínua.
[005] A figura 2 é um diagrama de blocos de uma outra modalidade de um sistema para detecção de um curto-circuito associado com um barramento em corrente contínua.
[006] De acordo com uma modalidade, a figura 1 mostra um sistema 211 que é capaz de detectar um curto-circuito associado com um barramento em corrente contínua 33. O sistema compreende um barramento em corrente contínua 33 com um terminal positivo 36 e um terminal negativo 38. O inversor 199 pode ter uma ou mais fases ou subconjuntos, em que cada fase ou subconjunto provê um sinal de saída separado a um correspondente terminal de saída do inversor 199. Cada fase do inversor 199 tem um par de transistores de comutação (104, 106), uma fonte de tensão correspondente (16, 18, 20) e um circuito térmico correspondente (222, 224, 226). Os transistores de comutação (104, 106) são configurados para receber energia em corrente contínua a partir do barramento em corrente contínua 33. Um ou mais terminais de saída do inversor 199 são acoplados na carga 144 (por exemplo, motor). O inversor 199 pode controlar os transistores de comutação (104, 106) para modular o sinal de saída aplicado na carga 144 ou no motor, que suporta o controle da velocidade rotativa, do torque, da aceleração, da desaceleração ou da direção rotativa do motor.
[007] Os nós de saída (76, 78, 80) das fases do inversor podem ser acoplados nos correspondentes terminais de fase de motor do motor. Da forma ilustrada na figura 1, o inversor 199 tem N igual a três fases e a carga 144 tem três fases. Cada fase da carga 144 é representada como uma indutância ou enrolamento do motor (146, 148, 150), por exemplo. Embora a carga 144 seja mostrada como configuração WYE, a carga 144 pode ser configurada diferentemente para fase do sinal, fase dual ou outras configurações de motor.
[008] Um capacitor 126 é conectado em paralelo através dos terminais (36, 38) do barramento em corrente contínua 33. O capacitor 126 pode compreender um capacitor eletrolítico ou um banco de capacitores para filtragem da corrente contínua e manutenção da tensão ou corrente no barramento em corrente contínua 33 em um nível substancialmente uniforme ou em uma faixa desejada de flutuação (por exemplo, na tolerância para ondulação de corrente aceitável). Por exemplo, o capacitor 126 pode reduzir ou melhorar a flutuação na corrente do barramento em corrente contínua 33 que pode ocorrer em outras circunstâncias quando um ou mais comutadores do semicondutor (104, 106) associados com um ou mais estágios do inversor 119 estiverem ativos ou ligados simultaneamente ou em rápida sucessão.
[009] As saídas de um ou mais circuitos térmicos (222, 224, 226) são acopladas em um dispositivo lógico 228. Por sua vez, o dispositivo lógico 228 provê uma saída à memória do armazenamento temporário 229 (por exemplo, um serializador de dados). A memória do armazenamento temporário 229 é acoplada em um sistema eletrônico de processamento de dados 116 (por exemplo, computador).
[0010] Embora o inversor 199 tenha três fases na figura 1, entende-se que o inversor 199 ou o sistema 211 podem ter qualquer número de fases de 1 até N, em que N é um número inteiro positivo. Da forma mostrada, o inversor 199 tem um estágio de saída da fase 1 40, um estágio de saída da fase 2 42 e um estágio de saída da fase N 44. Todos os estágios de saída intermediários entre o estágio de saída da fase 2 42 e o estágio de saída da fase N 44 são indicados pelos três pontos da figura 1. O estágio de saída da fase 1 40 tem uma primeira seção de comutação 10; o estágio de saída da fase 2 42 tem uma segunda seção de comutação 12; o estágio de saída da fase N 44 tem uma N-ésima seção de comutação 14. Cada fase do inversor 199 compreende um primeiro transistor de comutação 104 e um segundo transistor de comutação 106 com seus respectivos terminais comutados (por exemplo, coletor e emissor, ou origem e dreno) conectados em série um em relação ao outro entre o terminal positivo 36 e o terminal negativo 38. Embora o primeiro transistor de comutação 104 e o segundo transistor de comutação 106 sejam ilustrados como transistores NPN, em uma modalidade alternativa, o primeiro transistor de comutação 104 e o segundo transistor de comutação 106 podem compreender transistores PNP, transistores de efeito de campo ou outros dispositivos semicondutores adequados.
[0011] A primeira seção de comutação 10 tem entradas associadas com as bases (ou portas) do primeiro transistor de comutação 104 e do segundo transistor de comutação 106. A primeira seção de comutação 10 tem um primeiro nó de saída 76 acoplado na carga 144 ou um primeiro enrolamento 148 do motor. A segunda seção de comutação 12 tem entradas associadas com as bases (ou portas) do primeiro transistor de comutação 104 e do segundo transistor de comutação 106. A segunda seção de comutação 12 tem um segundo nó de saída 78 acoplado na carga 144 ou um segundo enrolamento 150 do motor. A N-ésima seção de comutação 14 (por exemplo, terceira seção de comutação) tem uma entrada associada com a base do primeiro transistor de comutação 104 e do segundo transistor de comutação 106. A N-ésima seção de comutação 14 (por exemplo, terceira seção de comutação) tem um N-ésimo nó de saída 80 (por exemplo, terceiro nó de saída) acoplado na carga 144 ou um terceiro enrolamento 146 do motor.
[0012] A base (ou porta) de cada primeiro transistor de comutação 104 é acoplada em uma rede de polarização 117, um estágio acionador ou um circuito lógico para prover um sinal (por exemplo, sinal de modulação) para ativar (por exemplo, ligar) e desativar (por exemplo, desligar) o primeiro transistor de comutação 104. Similarmente, a base (ou porta) do segundo transistor de comutação 106 é acoplada na rede de polarização 117, no estágio acionador ou no circuito lógico para prover um sinal para ativar (por exemplo, ligar) e desativar (por exemplo, desligar) o segundo transistor de comutação 106.
[0013] Da forma ilustrada na figura 1, o coletor de cada primeiro transistor de comutação 104 é acoplado em um trilho de tensão ou no terminal positivo 36 do barramento em corrente contínua 33, enquanto que o emissor do primeiro transistor de comutação 104 é acoplado em um nó de saída (76, 78, 80) da respectiva fase. O coletor de cada segundo transistor de comutação 106 é acoplado no nó de saída (76, 78, 80) da respectiva fase, enquanto que o emissor do segundo transistor de comutação 106 é acoplado em um outro trilho de tensão (do barramento em corrente contínua 33) ou no terminal negativo 38 do barramento em corrente contínua 33.
[0014] Para a primeira fase, um primeiro nó de saída 76 é acoplado na carga 44 ou em um primeiro enrolamento 148 ou conexão da primeira fase do motor. Para a segunda fase, um segundo nó de saída 78 é acoplado na carga 144 ou em uma conexão de segunda fase ou segundo enrolamento 150 do motor. Para a terceira fase, um terceiro nó de saída é acoplado na carga 144 ou em uma conexão de terceira fase ou terceiro enrolamento 146 do motor.
[0015] Um primeiro diodo protetor 108 é conectado em paralelo entre o coletor e o emissor de cada primeiro transistor de comutação 104. Um segundo diodo protetor 110 é conectado em paralelo entre o coletor e o emissor de cada segundo transistor de comutação 106. O primeiro diodo protetor 108 e o segundo diodo protetor 110 impedem que correntes temporárias danifiquem o primeiro transistor de comutação 104 e o segundo transistor de comutação 106, respectivamente, pela provisão de um caminho para que a corrente seja dissipada quando o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 forem comutados entre estados (por exemplo, ou desativados).
[0016] Um primeiro módulo de detecção 240 compreende uma primeira fonte de tensão 16 associada com um primeiro circuito térmico 222; um segundo módulo de detecção 242 compreende uma segunda fonte de tensão 18 associado com um segundo circuito térmico 224; um N-ésimo módulo de detecção 244 (ou terceiro módulo de detecção) compreende uma N-ésima fonte de tensão 20 associado com um N-ésimo circuito térmico 226. Qualquer um dos circuitos térmicos expostos pode ser integrado na correspondente fonte de tensão.
[0017] Uma fonte primária, ou primeira fonte de tensão 16, é acoplada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Por exemplo, a fonte primária (ou primeira fonte de tensão 16) tem uma saída acoplada no terminal de tensão positiva 36 ou no trilho positivo do nó do barramento de CC positivo da primeira seção de comutação 10. A fonte primária é instalada em série com um resistor R1 e um primeiro dispositivo de bloqueio 30. Em uma modalidade, o resistor R1 compreende um resistor de limitação de corrente. O resistor R1 é instalado em série com a fonte para limitar a corrente transmitida pela primeira fonte de tensão 16. Em uma modalidade, o primeiro dispositivo de bloqueio 30 compreende um ou mais diodos 102 que bloqueiam individualmente, ou coletivamente em cascata, o fluxo de corrente proveniente de um trilho de tensão ou do terminal de tensão positiva 36 do barramento em corrente contínua 33. O primeiro dispositivo de bloqueio 30 impede que a corrente proveniente do barramento em corrente contínua 33 flua para o interior da fonte primária (ou primeira fonte de tensão 16) e a danifique, por exemplo.
[0018] A fonte primária, ou primeira fonte de tensão 16, é adaptada para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua 33. A tensão de teste é aplicada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Por exemplo, a tensão de teste pode ser menor ou igual a aproximadamente 25 Volts de CC, enquanto que a tensão operacional do barramento de dados em corrente contínua 120 pode ser maior ou igual a 75 Volts de CC. Por exemplo, a tensão operacional do barramento em corrente contínua 33 é, tipicamente, igual ou maior que 220 VCC; para um veículo eletricamente propulsionado, voltagens de CC de 300 VCC ou 600 VCC não são incomuns.
[0019] Um circuito térmico primário, ou primeiro circuito térmico 222, é associado com a primeira fonte de tensão 16 para detecção se a fonte excede um limite de temperatura operacional. O primeiro circuito térmico 222 provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua 33 se a primeira fonte de tensão 16 exceder o limite de temperatura operacional. O primeiro circuito térmico 222 pode compreender um termistor ou um outro dispositivo que provê um sinal de comutação ou saída digital se a temperatura (por exemplo, temperatura do pacote externo ou temperatura interna) da fonte primária 16 exceder o limite de temperatura operacional. Em uma modalidade, o limite de temperatura operacional pode ser definido ou programado com base em testes empíricos, testes de campo ou experimentação para identificar de forma confiável um curto-circuito associado com o barramento em corrente contínua 33 pelo menos na maior parte do tempo.
[0020] Uma fonte secundária, ou segunda fonte de tensão 18, é acoplada entre os terminais positivo e negativo 38 do barramento em corrente contínua 33. Por exemplo, a fonte secundária (ou segunda fonte de tensão 18) tem uma saída acoplada no terminal de tensão positiva ou trilho positivo do nó do barramento de CC positivo da segunda seção de comutação 12. A segunda fonte de tensão 18 é instalada em série com um resistor R2 e um segundo dispositivo de bloqueio 32. Em uma modalidade, o resistor R2 compreende um resistor de limitação de corrente. O resistor R2 é instalado em série com a segunda fonte de tensão 18 para limitar a corrente transmitida pela segunda fonte de tensão 18. Em uma modalidade, o segundo dispositivo de bloqueio 32 compreende um ou mais diodos 102 que bloqueiam individualmente, ou coletivamente em cascata, o fluxo de corrente proveniente de um trilho de tensão ou do terminal de tensão positiva 36 do barramento em corrente contínua 33. O segundo dispositivo de bloqueio 32 impede que corrente proveniente do barramento de dados em corrente contínua 120 flua para o interior da segunda fonte de tensão 18 e a danifique, por exemplo.
[0021] A fonte secundária, ou segunda fonte de tensão 18, é adaptada para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua 33. A tensão de teste é aplicada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Por exemplo, a tensão de teste pode ser menor ou igual a aproximadamente 25 Volts de CC, enquanto que a tensão operacional do barramento em corrente contínua 33 pode ser maior ou igual a 75 Volts de CC. Por exemplo, a tensão operacional do barramento de dados em corrente contínua 120 é, tipicamente, igual ou maior que 220 VCC; para um veículo eletricamente propulsionado, voltagens de CC de 300 VCC ou 600 VCC não são incomuns.
[0022] Um circuito térmico secundário, ou segundo circuito térmico 224, é associado com a fonte para detecção se a fonte exceder um limite de temperatura operacional. O segundo circuito térmico 224 provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua 33 se a segunda fonte de tensão 18 exceder o limite de temperatura operacional. O circuito térmico pode compreender um termistor ou um outro dispositivo que provê um sinal de comutação ou saída digital se a temperatura (por exemplo, temperatura do pacote externo ou temperatura interna) da fonte secundária exceder o limite de temperatura operacional. Em uma modalidade, o limite de temperatura operacional pode ser definido ou programado com base em testes empíricos, testes de campo ou experimentação para identificar de forma confiável um curto-circuito associado com o barramento em corrente contínua 33 pelo menos na maior parte do tempo.
[0023] Uma N-ésima fonte, ou N-ésima fonte de tensão 20, é acoplada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Por exemplo, a N-ésima fonte de tensão 20 tem uma saída acoplada no terminal de tensão positiva 36 ou no trilho positivo do nó do barramento de CC positivo da N-ésima seção de comutação 14. A N-ésima fonte de tensão 20 é instalado em série com um resistor R3 e um N-ésimo dispositivo de bloqueio 34 (por exemplo, terceiro dispositivo de bloqueio). Em uma modalidade, o resistor R3 compreende um resistor de limitação de corrente. O resistor R3 é instalado em série com o N-ésimo fonte de tensão 20 para limitar a corrente transmitida pela N-ésima fonte de tensão 20. Em uma modalidade, o N-ésimo dispositivo de bloqueio 34 compreende um ou mais diodos 102 que bloqueiam individualmente, ou coletivamente em cascata, o fluxo de corrente proveniente de um trilho de tensão ou do terminal de tensão positiva 36 do barramento em corrente contínua 33. O terceiro dispositivo de bloqueio 34 impede que a corrente proveniente do barramento em corrente contínua 33 flua para o interior da N-ésima fonte 20 e o danifique, por exemplo.
[0024] A N-ésima fonte, ou N-ésima fonte de tensão 20, é adaptada para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua 33. A tensão de teste é aplicada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Por exemplo, a tensão de teste pode ser menor ou igual a aproximadamente 25 Volts de CC, enquanto que a tensão operacional do barramento de dados em corrente contínua 120 pode ser maior ou igual a 75 Volts de CC. Por exemplo, a tensão operacional do barramento em corrente contínua 33 é, tipicamente, igual ou maior que 220 VCC; para um veículo eletricamente propulsionado, voltagens de CC de 300 VCC ou 600 VCC não são incomuns.
[0025] Um N-ésimo circuito térmico 226 é associado com a N-ésima fonte de tensão 20 para detecção se a fonte excede um limite de temperatura operacional. O N-ésimo circuito térmico 226 provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua 33 se a fonte exceder o limite de temperatura operacional. O N-ésimo circuito térmico 326 pode compreender um termistor ou um outro dispositivo que provê um sinal de comutação ou saída digital se a temperatura (por exemplo, temperatura do pacote externo ou temperatura interna) da N-ésima fonte de tensão 20 exceder o limite de temperatura operacional. Em uma modalidade, o limite de temperatura operacional pode ser definido ou programado com base em testes empíricos, testes de campo ou experimentação para identificar de forma confiável um curto-circuito associado com o barramento em corrente contínua 33 pelo menos na maior parte do tempo.
[0026] As saídas dos circuitos térmicos (por exemplo, o primeiro circuito térmico 222, o segundo circuito térmico 224 e o N-ésimo circuito térmico 226) são acopladas no dispositivo lógico 228. Em um exemplo, em um arranjo, o dispositivo lógico 228 pode compreender uma porta OR de múltiplas entradas para detectar um curto-circuito em uma única fase do inversor 199. Em um outro exemplo, o dispositivo lógico 228 pode compreender uma porta OR não exclusiva, de maneira tal que uma falha de todas as fases do inversor não resulte em uma indicação negativa de falha. Em um outro exemplo, o dispositivo lógico 228 pode ter configurações de múltiplas entradas e saídas que correspondem à falha de dispositivos semicondutores, transistores ou diodos específicos no inversor.
[0027] O dispositivo lógico 228 é acoplado na memória do armazenamento temporário 229. A memória do armazenamento temporário 229 pode armazenar, ou armazenar e realizar registro de tempo, a saída do dispositivo lógico 228. A memória do armazenamento temporário 229 pode armazenar a saída do dispositivo lógico 228 em uma pilha tipo primeiro a entrar, primeiro a sair (FIFO), uma pilha tipo primeiro a entrar, último a sair (LIFO), em um arranjo de registros de deslocamento ou de outra forma. Em uma modalidade alternativa, a memória do armazenamento temporário 229 pode compreender um serializador de dados ou um grupo de multivibradores biestáveis (por exemplo, multivibradores biestáveis D ou multivibradores biestáveis redefiníveis) para armazenar ou manter a saída do dispositivo lógico 228 até que ela seja lida pelo sistema de processamento de dados 116.
[0028] Em uma modalidade, a memória do armazenamento temporário 229 é acoplada no sistema eletrônico de processamento de dados 116 (por exemplo, computador). O sistema eletrônico de processamento de dados 116 compreende um processador de dados 122, um dispositivo de armazenamento de dados 124 e uma ou mais portas de dados 118 acopladas em um barramento de dados 120. O processador de dados 122, o dispositivo de armazenamento de dados 124 e a porta de dados 118 são capazes de comunicar uns com os outros por meio do barramento de dados 120.
[0029] O processador de dados 122 pode compreender um microprocessador, um microcontrolador, um dispositivo lógico, uma unidade lógica aritmética, um circuito integrado específico de aplicação, um arranjo lógico programável ou um outro dispositivo eletrônico programável.
[0030] O dispositivo de armazenamento de dados 124 pode compreender memória eletrônica, memória de acesso aleatório, memória não volátil, um dispositivo de armazenamento magnético, um dispositivo de armazenamento ótico ou quaisquer outros dispositivo ou mídia adequados para armazenar dados. Cada porta de dados 118 pode compreender uma porta de entrada / saída, um transceptor ou um outro dispositivo para transmitir a, receber a partir de ou comunicar com dispositivos eletrônicos por meio de uma linha de transmissão ou de outra forma.
[0031] As portas de dados 118 podem ser acopladas na memória do armazenamento temporário 229 ou em um serializador de dados para facilitar a recepção, pelo sistema de processamento de dados, de uma mensagem de dados, ou mensagem ou sinal de dados termicamente disparados. O circuito de polarização 117 pode ser acoplado na porta de dados 118 de maneira tal que o sistema de processamento de dados 116 possa gerar um comando ou sinal de saída para desabilitar ou habilitar o circuito de polarização 117 ou estágio acionador; portanto, controla a desabilitação ou a habilitação do inversor para impedir dano ao sistema de circuitos do inversor não falho ou à carga 144 (por exemplo, motor).
[0032] Em uma configuração, o sistema de processamento eletrônico 116 é capaz de desabilitar a operação do inversor 199 em um modo operacional no nível de tensão operacional se o circuito térmico prover o sinal ou o nível lógico durante um modo de teste no nível da tensão de teste. Em uma outra configuração, o sistema eletrônico de processamento de dados 116 tem uma interface de usuário (não mostrada) acoplada no barramento de dados 120 para prover informação de diagnóstico indicativa do local ou da identidade de um dispositivo semicondutor falho ou um curto-circuito no inversor 199. Em uma outra configuração, em um modo de teste, o sistema de processamento de dados 116 gera sinais de teste para instruir o circuito de polarização 117 ou o acionador a ativar seletivamente o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 da primeira seção de comutação 10, da segunda seção de comutação 12 ou da N-ésima seção de comutação 14 (por exemplo, terceira seção de comutação), de maneira tal que um curto-circuito possa ser identificado na seção de comutação ou no inversor. Por exemplo, se o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 de qualquer seção de comutação falhar em um estado fechado, um curto-circuito através do barramento em corrente contínua 33 pode ser estabelecido pela ativação do transistor de comutação gêmeo (por exemplo, oposto) na mesma seção de comutação. Portanto, o dispositivo de armazenamento de dados 124 pode armazenar uma sequência de teste (dos comandos de ativação do transistor para o circuito de polarização 117) na qual cada transistor de comutação é ativado por um período de tempo suficiente para disparar a detecção de um curto-circuito por um circuito térmico correspondente.
[0033] Em uma modalidade alternativa, a interface de usuário (não mostrada) pode ser acoplada no barramento de dados 120. A interface de usuário pode compreender uma tela, um teclado numérico, um teclado, um dispositivo de apontamento ou um outro dispositivo de entrada de dados e de saída de dados para inserir ou monitorar dados (por exemplo, dados de diagnóstico) associados com o inversor por meio do sistema de processamento de dados 116.
[0034] O sistema da figura 1 é capaz de detectar um curto-circuito associado com o barramento em corrente contínua 33 em uma ampla variedade de exemplos ilustrativos.
[0035] Em um primeiro exemplo, se tanto o primeiro transistor de comutação 104 quanto o segundo transistor de comutação 106 para qualquer fase falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33. Em um segundo exemplo, se tanto o primeiro diodo protetor 108 quanto o segundo diodo protetor 110 para qualquer fase falharem no estado fechado, um curto-circuito será formado através do barramento em corrente contínua 33. Em um terceiro exemplo, se o primeiro diodo protetor 108 e o segundo transistor de comutação 106 falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33. Em um quarto exemplo, se tanto o segundo diodo protetor 110 quanto o primeiro transistor de comutação 104 falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33.
[0036] Em um quinto exemplo, se o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 falharem em um estado fechado ou estado ativo, a corrente contínua de uma polaridade (por exemplo, polaridade positiva) pode ser aplicada em um enrolamento (128, 146, 150) do motor ou da carga 144. A corrente contínua aplicada no enrolamento tende a buscar um caminho para a corrente contínua de potencial oposto ou potencial de aterramento que pode levar, potencialmente, a dano na carga 144, no motor ou no inversor. Em um sexto exemplo, se o primeiro diodo protetor 108 ou o segundo diodo protetor 110 falharem em um estado fechado ou estado ativo, corrente contínua de uma polaridade (por exemplo, polaridade positiva) pode ser aplicada em um enrolamento do motor ou da carga 144. A corrente contínua aplicada no enrolamento tende a buscar um caminho para a corrente contínua de potencial oposto ou potencial de aterramento que pode levar, potencialmente, a dano na carga 144, no motor ou no inversor 199. Se algum dos exemplos expostos ocorrerem , o circuito térmico deve disparar ou ativar uma temperatura limite uma vez que a fonte tiver provido uma corrente de saída mais alta que o normal durante um período de tempo que ocasiona um aumento na temperatura externa da fonte (16, 18, 20). Em uma modalidade, a fonte (16, 18, 20) para uma fase em particular pode ser ativado individualmente ou coletivamente com a outra fonte. Em virtude de todos as fontes (16, 18, 20) serem conectados em paralelo, corrente mais alta fica disponível quando todas as fontes estiverem operando simultaneamente e o circuito térmico pode ser ativado ou disparado mais rapidamente com o nível de corrente disponível mais alto que uma única fonte.
[0037] Em uma modalidade, os terminais comutados do semicondutor compreendem um coletor e um emissor, um primeiro diodo protetor 108 é conectado em paralelo entre o coletor e o emissor do primeiro transistor de comutação 104 e um segundo diodo protetor 110 é conectado em paralelo entre o coletor e o emissor do primeiro transistor de comutação 104.
[0038] Em uma configuração, o circuito de polarização 117 é configurado para ativar pelo menos um do primeiro transistor de comutação 104 e do segundo transistor de comutação 106, de maneira tal que o curto-circuito do primeiro transistor de comutação 104 que falha em um estado fechado seja detectado quando o segundo transistor de comutação 106 estiver ativado no estado fechado. O sistema de processamento de dados 116 pode controlar o circuito de polarização 117 por meio de uma porta de dados adicional 118 do sistema de processamento de dados 116 para ativar ou desativar qualquer transistor para qualquer fase em um modo de teste do inversor 119. Em uma outra configuração, o circuito de polarização 117 é configurado para ativar pelo menos um do primeiro transistor de comutação 104 e do segundo transistor de comutação 106, de maneira tal que o curto-circuito do segundo transistor de comutação 106 que falha em um estado fechado seja detectado quando o primeiro transistor de comutação 104 estiver ativado no estado fechado.
[0039] Em uma modalidade, a primeira fase pode ser associada com um primeiro transistor de comutação 104 e um segundo transistor de comutação 106, enquanto que a segunda fase pode ser associada com um terceiro transistor de comutação e um quarto transistor de comutação. O terceiro transistor de comutação e um quarto transistor de comutação têm seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33.
[0040] Embora o primeiro transistor de comutação 104 possa ser substancialmente similar ao terceiro transistor de comutação e o segundo transistor de comutação 106 possa ser substancialmente similar ao quarto transistor de comutação, é possível usar diferentes configurações ou especificações para os transistores de comutação em diferentes fases, tal como o uso de transistores NPN em uma fase e de transistores PNP em uma outra fase. Adicionalmente, os semicondutores podem diferir uns dos outros para corresponder a impedância de certos enrolamentos da carga 144 ou do motor, ou para prover certa redundância no caso de falha de certos componentes.
[0041] Em uma configuração, uma fonte secundária é adaptada para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua 33. A tensão de teste é aplicada entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Um circuito térmico secundário é associado com a fonte para detecção se a fonte excede um limite de temperatura operacional. O circuito térmico secundário provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua 33 se a fonte exceder o limite de temperatura operacional. Um dispositivo lógico 228 é arranjado para aceitar o sinal ou o nível lógico provenientes do circuito térmico primário e do circuito térmico secundário. Um sistema de processamento de dados 116 é acoplado no dispositivo lógico 228 para processamento do sinal lógico ou do nível lógico para prover diagnóstico de um curto-circuito de um semicondutor em um inversor com base nos estados dos dispositivos semicondutores no inversor e no estado térmico dos circuitos térmicos.
[0042] O sistema da figura 2 é similar ao sistema da figura 1, exceto em que o sistema da figura 2 substitui o circuito térmico (222, 224, 226) por um detector de corrente (22, 24, 26). Adicionalmente, o dispositivo lógico 228 e a memória do armazenamento temporário 229 da figura 1 são deletados e um multiplexador 112 e um conversor analógico para digital 114 são adicionados na figura 2. Números de referência iguais na figura 1 e na figura 2 indicam elementos iguais.
[0043] O estágio de saída da fase 1 40 compreende um primeiro detector de corrente 22 associado com a fonte primária, ou a primeira fonte de tensão 16. O estágio de saída da fase 2 42 compreende um segundo detector de corrente 24 associado com a fonte secundária, ou a segunda fonte de tensão 18. O N-ésimo estágio de saída compreende um N-ésimo detector de corrente 26 associado com uma N-ésimo fonte de tensão 20.
[0044] Cada detector de corrente (22, 24, 26) pode compreender um comparador, um comparador de corrente, um comparador de tensão ou um outro dispositivo para medir a corrente que flui para o interior da correspondente fonte (16, 18, 20), ou a partir dele. Em uma modalidade, cada detector de corrente (22, 24, 26) é acoplado em série com um terminal da fonte (16, 18, 20) ou o detector de corrente (22, 24, 26) é eletromagneticamente acoplado em um terminal da fonte por meio de uma sonda ou bobina indutivas. Em uma configuração, o detector de corrente (22, 24, 26) pode compreender um comparador de corrente onde uma entrada de corrente de referência é comparada com uma corrente medida suprida por uma sonda indutiva ou uma conexão em série na fonte por meio de um divisor de tensão resistivo. A saída de cada detector de corrente pode mudar o estado lógico se a corrente detectada pelo detector de corrente (22, 24, 26) exceder uma corrente limite máxima indicativa de um curto-circuito.
[0045] O estado lógico ou o sinal transmitidos de cada detector de corrente (22, 24, 26) podem ser acoplados em um multiplexador 112. O multiplexador 112 permite que o processador de dados 122 selecione uma saída a partir de qualquer um dos detectores de corrente associados com o estágio de saída da fase 1 40 (isto é, primeira fase), o estágio de saída da fase 2 42 (isto é, segunda fase) ou o estágio de saída da fase N (isto é, N-ésima fase). Por exemplo, o multiplexador 112 pode selecionar serialmente as saídas provenientes de cada fase em uma base de rodízio, serial ou de busca. O uso do multiplexador 112 pode permitir o uso do conversor analógico para digital de entrada única, em oposição ao uso de um conversor analógico para digital dedicado para cada detector de corrente correspondente.
[0046] A entrada do conversor analógico para digital 114 é acoplada no multiplexador 112, enquanto que a saída do conversor analógico para digital 114 é acoplada no sistema de processamento de dados 16. Em uma modalidade, o sistema de processamento de dados 116 é configurado para desabilitar a operação do inversor em um modo operacional se o circuito de detecção de corrente (22, 24, 26) prover o sinal ou o nível lógico durante um modo de teste. Por exemplo, o sistema de processamento de dados 116 pode ser programado com instruções de software para desabilitar a operação do inversor no modo operacional do circuito de detecção de corrente que provê o sinal ou o nível lógico durante um modo de teste que é indicativo de um curto-circuito associado com o barramento de dados 120 para impedir dano aos componentes eletrônicos do sistema 115.
[0047] As portas de dados 118 podem ser acopladas no conversor analógico para digital 114 para facilitar a recepção, pelo sistema de processamento de dados, de uma mensagem de dados, ou mensagem ou sinal de dados de corrente em excesso. O circuito de polarização 117 pode ser acoplado na porta de dados 118 de maneira tal que o sistema de processamento de dados 116 possa gerar um comando ou sinal de saída para desabilitar ou habilitar o circuito de polarização 117 ou o estágio acionador; portanto, controla a desabilitação ou a habilitação do inversor 99 em resposta ao excesso da corrente limite.
[0048] Em uma configuração, o sistema de processamento eletrônico 116 é capaz de desabilitar a operação do inversor 99 em um modo operacional no nível de tensão operacional se o detector de corrente prover o sinal ou o nível lógico durante um modo de teste no nível da tensão de teste. Em uma outra configuração, o sistema eletrônico de processamento de dados 116 tem uma interface de usuário acoplada no barramento de dados 120 para prover informação de diagnóstico indicativa do local ou da identidade de um dispositivo semicondutor falho ou curto-circuito. Em uma outra configuração, em um modo de teste, o sistema de processamento de dados 116 gera sinais de teste para instruir o circuito de polarização 117 ou o acionador a ativar seletivamente o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 da primeira seção de comutação 10, da segunda seção de comutação 12 ou da N-ésima seção de comutação 14 (por exemplo, terceira seção de comutação), de maneira tal que um curto-circuito possa ser identificado na seção de comutação ou no inversor 99. Por exemplo, se o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 de qualquer seção de comutação falhar em um estado fechado, um curto-circuito através do barramento em corrente contínua 33 pode ser estabelecido pela ativação do transistor de comutação gêmeo (por exemplo, oposto) na mesma seção de comutação. Portanto, o dispositivo de armazenamento de dados 124 pode armazenar uma sequência de teste (de comandos de ativação do transistor para o circuito de polarização 117) na qual cada transistor de comutação é ativado por um período de tempo suficiente para disparar a detecção de um curto-circuito por um detector de corrente correspondente.
[0049] Em uma modalidade alternativa, a interface de usuário (não mostrada) pode ser acoplada no barramento de dados 120. A interface de usuário pode compreender uma tela, um teclado numérico, um teclado, um dispositivo de apontamento ou um outro dispositivo de entrada de dados e de saída de dados para inserir ou monitorar dados (por exemplo, dados de diagnóstico) associados com o inversor por meio do sistema de processamento de dados 116.
[0050] O sistema da figura 2 é capaz de detectar um curto-circuito associado com o barramento em corrente contínua 33 em uma ampla variedade de exemplos ilustrativos.
[0051] Em um primeiro exemplo, se tanto o primeiro transistor de comutação 104 quanto o segundo transistor de comutação 106 para qualquer fase falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33. Em um segundo exemplo, se o primeiro diodo protetor 108 ou o segundo diodo protetor 110 para qualquer fase falharem no estado fechado, um curto-circuito será formado através do barramento em corrente contínua 33. Em um terceiro exemplo, se tanto o primeiro diodo protetor 108 quanto o segundo transistor de comutação 106 falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33. Em um quarto exemplo, se tanto o segundo diodo quanto o primeiro transistor de comutação 104 falharem no estado fechado ou no estado ativo, um curto-circuito será formado através do barramento em corrente contínua 33.
[0052] Em um quinto exemplo, se o primeiro transistor de comutação 104 ou o segundo transistor de comutação 106 falharem em um estado fechado ou no estado ativo, corrente contínua de uma polaridade (por exemplo, polaridade positiva) pode ser aplicada em um enrolamento (146, 148, 150) do motor ou da carga 144. A corrente contínua aplicada no enrolamento tende a buscar um caminho para a corrente contínua de potencial oposto ou potencial de aterramento que pode levar, potencialmente, a dano na carga 144, no motor ou no inversor. Em um sexto exemplo, se o primeiro diodo protetor 118 ou o segundo diodo protetor 110 falharem em um estado fechado ou no estado ativo, corrente contínua de uma polaridade (por exemplo, polaridade positiva) pode ser aplicada em um enrolamento (146, 148, 150) do motor ou da carga 144. A corrente contínua aplicada no enrolamento tende a buscar um caminho para a corrente contínua de potencial oposto ou potencial de aterramento que pode levar, potencialmente, a dano na carga 144, no motor ou no inversor. Se algum dos exemplos expostos ocorrer, o detector de corrente (22, 24, 26) deve disparar ou ativar uma corrente limite uma vez que a respectiva fonte (16, 18, 20) tiver provido uma corrente de saída mais alta que o normal. Em uma modalidade, a fonte para uma fase em particular pode ser ativado individualmente ou coletivamente com a outra fonte. Em virtude de todos as fontes serem conectadas em paralelo, corrente mais alta fica disponível quando todas as fontes estiverem operando simultaneamente e o detector de corrente pode ser ativado ou disparado mais rapidamente com o nível de corrente disponível mais alto que um único fonte.
[0053] Na figura 2, uma fonte secundária, ou segunda fonte de tensão 18, pode ser configurado para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua 33. A fonte secundária (18) aplica a tensão de teste entre o terminal positivo 36 e o terminal negativo 38 do barramento em corrente contínua 33. Um circuito de detecção de corrente secundário 24 é associado com a fonte (18) para detecção se a fonte (18) excede um limite de corrente operacional. O circuito de detecção de corrente secundário provê um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua 33 se a fonte (18) exceder o limite de corrente operacional.
[0054] O multiplexador 112 aceita o sinal ou o nível lógico provenientes do circuito de detecção de corrente primário e do circuito de detecção de corrente secundário. O sistema de processamento de dados 116 é acoplado no multiplexador 112 para processamento do sinal lógico ou do nível lógico para prover diagnóstico de um curto-circuito de um semicondutor em um inversor com base nos estados dos dispositivos semicondutores no inversor e no estado térmico dos circuitos de detecção de corrente.
[0055] Tendo descrito a modalidade preferida, ficará aparente que várias modificações podem ser feitas sem fugir do escopo da invenção definido nas reivindicações anexas.
Claims (20)
- Sistema (11, 211) para detectar um curto-circuito associado com um barramento em corrente contínua (33), caracterizado pelo fato de que o sistema (11, 211) compreende:
um barramento em corrente contínua (33) com um terminal positivo (36) e um terminal negativo (38);
um primeiro transistor de comutação (104) e um segundo transistor de comutação (106) com seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo (36) e o terminal negativo (38);
uma rede de polarização (117) para fornecer sinais ao primeiro transistor de comutação (104) e ao segundo transistor de comutação (106), em que, durante um modo de teste, o primeiro transistor de comutação (104), o segundo transistor de comutação (106) ou ambos são ativados seletivamente, de modo que um curto-circuito detectado possa ser identificado dentro de uma seção de comutação (10) que compreende o primeiro transistor de comutação (104) e o segundo transistor de comutação (106);
uma fonte primária (16) para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua (33) em um modo operacional, durante o modo de teste, a tensão de teste aplicada entre o terminal positivo (36) e o terminal negativo (38) do barramento em corrente contínua (33);
um circuito térmico primário (222) associado com a fonte primária (16) para detecção se a fonte primária (16) excede um limite de temperatura operacional, o circuito térmico primário (222) provendo um sinal ou estado de nível lógico indicativos do curto-circuito detectado no barramento de corrente contínua (33) ou na seção de comutação (10) se a fonte exceder o limite de temperatura operacional; e
um primeiro dispositivo de bloqueio (34) acoplado entre um dos terminais do barramento de corrente contínua (33) e a fonte primária, o primeiro dispositivo de bloqueio impedindo um fluxo de corrente do barramento de corrente contínua (33) para a fonte primária. - Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que os terminais comutados compreendem um coletor e um emissor, um primeiro diodo (108) que é conectado em paralelo entre o coletor e o emissor do primeiro transistor de comutação (104) e um segundo diodo (110) que é conectado em paralelo entre o coletor e o emissor do segundo transistor de comutação (106).
- Sistema de acordo com a reivindicação 2, caracterizado pelo fato de que o curto-circuito detectado compreende o primeiro diodo (108) e o segundo diodo (110) falhando em um estado fechado.
- Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que o curto-circuito detectado compreende o primeiro transistor de comutação (104) e o segundo transistor de comutação (106) falhando em seus respectivos estados fechados.
- Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente:
o circuito de polarização para ativar pelo menos um do primeiro transistor de comutação (104) e do segundo transistor de comutação (106), de maneira tal que o curto-circuito do primeiro transistor de comutação (104) que falha em um estado fechado seja detectado quando o segundo transistor de comutação (106) estiver ativado no estado fechado. - Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente:
o circuito de polarização (117) para ativar pelo menos um do primeiro transistor de comutação (104) e do segundo transistor de comutação (104), de maneira tal que o curto-circuito do segundo transistor de comutação (106) que falha em um estado fechado seja detectado quando o primeiro transistor de comutação (104) estiver ativado no estado fechado. - Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que um resistor (R1) é instalado em série com a fonte para limitar a corrente transmitida pela fonte primária (16).
- Sistema (211) de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente:
um terceiro transistor de comutação (104, 106) e um quarto transistor de comutação (104, 106) com seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo (36) e o terminal negativo (38), uma segunda seção de comutação (12) compreendendo o terceiro transistor de comutação e o quarto transistor de comutação (104, 106);
uma fonte secundária (18) para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua (33), a tensão de teste aplicada entre o terminal positivo (36) e o terminal negativo (38) do barramento em corrente contínua (33);
um circuito térmico secundário (224) associado com a fonte para detecção se a fonte excede um limite de temperatura operacional, o circuito térmico secundário (224) provendo um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua (33) ou na segunda seção de comutação de um inversor (199) se a fonte exceder o limite de temperatura operacional; e
um dispositivo lógico (228) para aceitar o sinal ou o nível lógico provenientes do circuito térmico primário (222) e do circuito térmico secundário (224);
um sistema de processamento de dados (116) acoplado no dispositivo lógico (228) para processamento do sinal lógico ou do nível lógico para prover diagnóstico de um curto-circuito de um semicondutor no inversor (199) com base nos estados dos dispositivos semicondutores no inversor (199) e no estado térmico dos circuitos térmicos. - Sistema (11) de acordo com a reivindicação 8, caracterizado pelo fato de que compreende adicionalmente:
desabilitar a operação do inversor (199) em um modo operacional no nível de tensão operacional se o circuito térmico (222, 224) prover o sinal ou o nível lógico durante um modo de teste no nível da tensão de teste. - Sistema de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro dispositivo de bloqueio (30) compreende dois diodos que estão em cascata ou em série um com o outro.
- Sistema para detectar um curto-circuito associado com um barramento em corrente contínua (33), caracterizado pelo fato de que o sistema compreende:
um barramento em corrente contínua (33) com um terminal positivo (36) e um terminal negativo (38);
um primeiro transistor de comutação (104) e um segundo transistor de comutação (104) com seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo (36) e o terminal negativo (38);
uma rede de polarização (117) para fornecer sinais ao primeiro transistor de comutação (104) e ao segundo transistor de comutação (106), em que, durante um modo de teste, o primeiro transistor de comutação (104), o segundo transistor de comutação (106) ou ambos são ativados seletivamente, de modo que um curto-circuito detectado possa ser identificado dentro de uma seção de comutação (10) que compreende o primeiro transistor de comutação (104) e o segundo transistor de comutação (106);
uma fonte primária (16) para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua (33) em um modo operacional, durante o modo de teste, a tensão de teste aplicada entre o terminal positivo (36) e o terminal negativo (38) do barramento em corrente contínua (33);
um circuito de detecção de corrente primário associado com a fonte primária (16) para detecção se a fonte primária (16) excede um limite de corrente operacional, o circuito de detecção de corrente primário provendo um sinal ou estado de nível lógico indicativos do curto-circuito detectado no barramento em corrente contínua (33) ou na seção de comutação (10) se a fonte exceder o limite de corrente operacional; e
um primeiro dispositivo de bloqueio (34) acoplado entre um dos terminais do barramento de corrente contínua (33) e a fonte primária, o primeiro dispositivo de bloqueio impedindo um fluxo de corrente do barramento de corrente contínua (33) para a fonte primária. - Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que os terminais comutados compreendem um coletor e um emissor; um primeiro diodo (108) que é conectado em paralelo entre o coletor e o emissor do primeiro transistor de comutação (104) e um segundo diodo (110) que é conectado em paralelo entre o coletor e o emissor do segundo transistor de comutação (104).
- Sistema de acordo com a reivindicação 12, caracterizado pelo fato de que o curto-circuito detectado compreende o primeiro diodo (108) e o segundo diodo (110) falhando em um estado fechado.
- Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que o curto-circuito detectado compreende o primeiro transistor de comutação (104) e o segundo transistor de comutação (104) falhando em seus respectivos estados fechados.
- Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que compreende adicionalmente:
o circuito de polarização para ativar pelo menos um do primeiro transistor de comutação (104) e do segundo transistor de comutação (104), de maneira tal que o curto-circuito do primeiro transistor de comutação (104) que falha em um estado fechado seja detectado quando o segundo transistor de comutação (104) estiver ativado no estado fechado. - Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que compreende adicionalmente:
o circuito de polarização para ativar pelo menos um do primeiro transistor de comutação (104) e do segundo transistor de comutação (104), de maneira tal que o curto-circuito do segundo transistor de comutação (104) que falha em um estado fechado seja detectado quando o primeiro transistor de comutação (104) estiver ativado no estado fechado. - Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que um resistor (R1, R2) é instalado em série com a fonte para limitar a corrente transmitida pela fonte primária (16).
- Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que compreende adicionalmente:
um terceiro transistor de comutação (104) e um quarto transistor de comutação (104) com seus respectivos terminais comutados conectados em série um em relação ao outro entre o terminal positivo (36) e o terminal negativo (38);
uma fonte secundária para gerar uma tensão de teste que é inferior a uma tensão operacional do barramento em corrente contínua (33), a tensão de teste aplicada entre o terminal positivo (36) e o terminal negativo (38) do barramento em corrente contínua (33);
um circuito de detecção de corrente secundário associado com a fonte para detecção se a fonte excede um limite de corrente operacional, o circuito de detecção de corrente secundário provendo um sinal ou estado de nível lógico indicativos de um curto-circuito detectado no barramento em corrente contínua (33) se a fonte exceder o limite de corrente operacional; e
um multiplexador para aceitar o sinal ou o nível lógico provenientes do circuito de detecção de corrente primário e do circuito de detecção de corrente secundário;
um sistema de processamento de dados acoplado no multiplexador para processamento do sinal lógico ou do nível lógico para prover diagnóstico de um curto-circuito de um semicondutor em um inversor (199) com base nos estados dos dispositivos semicondutores no inversor (199) e no estado térmico dos circuitos de detecção de corrente. - Sistema de acordo com a reivindicação 18, caracterizado pelo fato de que compreende adicionalmente:
desabilitar a operação do inversor (199) em um modo operacional se o circuito de detecção de corrente (22, 24, 26) prover o sinal ou o nível lógico durante um modo de teste. - Sistema de acordo com a reivindicação 11, caracterizado pelo fato de que o primeiro dispositivo de bloqueio (30) compreende dois diodos que estão em cascata ou em série um com o outro.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161453164P | 2011-03-16 | 2011-03-16 | |
| US61/453164 | 2011-03-16 | ||
| US13/194254 | 2011-07-29 | ||
| US13/194,254 US8781764B2 (en) | 2011-03-16 | 2011-07-29 | System for detecting a short circuit associated with a direct current bus |
| PCT/US2012/027943 WO2012125356A1 (en) | 2011-03-16 | 2012-03-07 | System for detecting a short circuit associated with a direct current bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR112013023595A2 BR112013023595A2 (pt) | 2017-11-21 |
| BR112013023595B1 true BR112013023595B1 (pt) | 2020-09-24 |
Family
ID=46829143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112013023595-0A BR112013023595B1 (pt) | 2011-03-16 | 2012-03-07 | Sistema para detectar um curto-circuito associado com um barramento em corrente contínua |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8781764B2 (pt) |
| EP (1) | EP2686692B1 (pt) |
| JP (1) | JP2014516402A (pt) |
| CN (1) | CN103534602B (pt) |
| AU (1) | AU2012229440A1 (pt) |
| BR (1) | BR112013023595B1 (pt) |
| WO (1) | WO2012125356A1 (pt) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014106130A1 (de) * | 2014-04-30 | 2015-11-05 | Phoenix Contact Gmbh & Co. Kg | Kurzschlusssensor |
| US9958277B1 (en) * | 2015-12-18 | 2018-05-01 | EMC IP Holding Company LLC | Waypoint-assisted navigation of an enterprise facility |
| US9753076B2 (en) | 2016-01-28 | 2017-09-05 | International Business Machines Corporation | Voltage rail monitoring to detect electromigration |
| EP3343238B1 (en) | 2016-04-28 | 2020-07-29 | Huawei Technologies Co., Ltd. | Short-circuit prevention detection device and user terminal |
| US10381838B2 (en) * | 2016-05-10 | 2019-08-13 | Tesla, Inc. | Power control system with fault detection and data retention for energy generation systems |
| US10014807B2 (en) * | 2016-06-06 | 2018-07-03 | Deere & Company | System and method for an inverter for self-excitation of an induction machine |
| US10224849B2 (en) | 2016-06-06 | 2019-03-05 | Deere & Company | System and method for an inverter for self-excitation of an induction machine |
| CN109839549B (zh) * | 2017-11-24 | 2021-07-27 | 上海汽车集团股份有限公司 | 整车启动系统工作状态的实时监测方法和装置 |
| CN113868102A (zh) | 2020-06-30 | 2021-12-31 | 伊姆西Ip控股有限责任公司 | 用于信息显示的方法、电子设备和计算机程序产品 |
| CN113865587A (zh) | 2020-06-30 | 2021-12-31 | 伊姆西Ip控股有限责任公司 | 用于监控现场设备的方法、电子设备和计算机程序产品 |
| EP4024072A1 (en) * | 2021-01-04 | 2022-07-06 | GE Energy Power Conversion Technology Ltd. | Electrical system testing processes |
| CN114583672B (zh) * | 2022-03-28 | 2024-05-24 | 武汉船用电力推进装置研究所（中国船舶重工集团公司第七一二研究所） | 一种船舶低压直流配电系统的短路保护方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53103550A (en) | 1977-02-23 | 1978-09-08 | Toshiba Corp | Protective device for earthed field windings of alternator |
| US4511835A (en) | 1982-12-23 | 1985-04-16 | Borg-Warner Corporation | Voltage-controlled, inverter-motor system |
| US4540922A (en) | 1983-03-21 | 1985-09-10 | Automeg, Inc. | Motor winding leakage monitor |
| FR2578112B1 (fr) * | 1985-02-25 | 1988-03-18 | Merlin Gerin | Disjoncteur a declencheur statique a chaine de traitement numerique shunte par une chaine de traitement analogique |
| US5357089A (en) | 1993-02-26 | 1994-10-18 | Harris Corporation | Circuit and method for extending the safe operating area of a BJT |
| US5821742A (en) * | 1994-11-30 | 1998-10-13 | Utility Test Equipment Company | Computerized solid state energy meter test system and method of testing |
| US5751132A (en) | 1996-09-20 | 1998-05-12 | Automeg, Inc. | Electric motor monitoring circuit |
| JP3695023B2 (ja) | 1996-11-27 | 2005-09-14 | 日産自動車株式会社 | 電気自動車の過負荷防止装置 |
| US5914582A (en) | 1997-01-27 | 1999-06-22 | Hitachi, Ltd. | Permanent magnet synchronous motor controller and electric vehicle controller |
| DE69723954T2 (de) * | 1997-03-04 | 2004-07-15 | Stmicroelectronics S.R.L., Agrate Brianza | Kurzschlusserkennungsgerät |
| WO2001006272A1 (en) | 1999-07-20 | 2001-01-25 | General Electric Company | Short circuit detection method, apparatus and motor drive incorporating the same |
| JP3517617B2 (ja) | 1999-09-17 | 2004-04-12 | 株式会社東芝 | 電気機器の漏電検知方法 |
| JP2003125588A (ja) * | 2001-10-12 | 2003-04-25 | Mitsubishi Electric Corp | 電力変換装置 |
| US6859087B2 (en) | 2002-10-31 | 2005-02-22 | International Rectifier Corporation | Half-bridge high voltage gate driver providing protection of a transistor |
| US7145268B2 (en) * | 2002-12-31 | 2006-12-05 | The Boeing Company | Fault-tolerant three-level inverter |
| JP3661689B2 (ja) * | 2003-03-11 | 2005-06-15 | トヨタ自動車株式会社 | モータ駆動装置、それを備えるハイブリッド車駆動装置、モータ駆動装置の制御をコンピュータに実行させるプログラムを記録したコンピュータ読取り可能な記録媒体 |
| WO2006069568A1 (en) * | 2004-12-27 | 2006-07-06 | Danfoss Drives A/S | Method for detecting earth-fault conditions in motor a controller |
| JP4350077B2 (ja) * | 2005-09-02 | 2009-10-21 | 株式会社デンソー | インバータ装置、モータ装置、伝達比可変装置、および操舵補助装置 |
| US7568117B1 (en) | 2005-10-03 | 2009-07-28 | Zilker Labs, Inc. | Adaptive thresholding technique for power supplies during margining events |
| US7312593B1 (en) * | 2006-08-21 | 2007-12-25 | Rockwell Automation Technologies, Inc. | Thermal regulation of AC drive |
| JP4429338B2 (ja) | 2006-09-11 | 2010-03-10 | 三洋電機株式会社 | モータ制御装置、電流検出ユニット |
| US7555411B2 (en) * | 2007-01-31 | 2009-06-30 | Gm Global Technology Operations, Inc. | Method and apparatus to monitor a temperature sensing device |
| JP4954278B2 (ja) | 2007-04-16 | 2012-06-13 | 三菱電機株式会社 | 電動機制御装置 |
| JP4438833B2 (ja) * | 2007-07-04 | 2010-03-24 | トヨタ自動車株式会社 | 電力変換装置の異常検出装置および異常検出方法 |
| US7834573B2 (en) | 2007-07-31 | 2010-11-16 | Caterpillar Inc | Winding fault detection system |
| WO2009028837A1 (en) | 2007-08-29 | 2009-03-05 | Powertron Engineering Co., Ltd | Aging status diagnostic apparatus for power conversion system, and method their of |
| US7782115B2 (en) | 2008-04-11 | 2010-08-24 | Asic Advantage Inc. | Voltage level shifter |
| US7965529B2 (en) | 2008-05-13 | 2011-06-21 | Eaton Corporation | Voltage source inverter and medium voltage pre-charge circuit therefor |
| JP5417740B2 (ja) | 2008-06-03 | 2014-02-19 | パナソニック株式会社 | インバータ装置 |
-
2011
- 2011-07-29 US US13/194,254 patent/US8781764B2/en active Active
-
2012
- 2012-03-07 JP JP2013558050A patent/JP2014516402A/ja active Pending
- 2012-03-07 CN CN201280023254.4A patent/CN103534602B/zh active Active
- 2012-03-07 WO PCT/US2012/027943 patent/WO2012125356A1/en unknown
- 2012-03-07 EP EP12758337.5A patent/EP2686692B1/en active Active
- 2012-03-07 AU AU2012229440A patent/AU2012229440A1/en not_active Abandoned
- 2012-03-07 BR BR112013023595-0A patent/BR112013023595B1/pt active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| AU2012229440A1 (en) | 2013-10-03 |
| EP2686692A4 (en) | 2014-08-20 |
| BR112013023595A2 (pt) | 2017-11-21 |
| CN103534602B (zh) | 2016-08-17 |
| EP2686692B1 (en) | 2016-05-18 |
| US20120239319A1 (en) | 2012-09-20 |
| CN103534602A (zh) | 2014-01-22 |
| US8781764B2 (en) | 2014-07-15 |
| JP2014516402A (ja) | 2014-07-10 |
| WO2012125356A1 (en) | 2012-09-20 |
| EP2686692A1 (en) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR112013023595B1 (pt) | Sistema para detectar um curto-circuito associado com um barramento em corrente contínua | |
| ES2732258T3 (es) | Circuito de protección para un aparato de conversión de energía | |
| BR112014022169B1 (pt) | Método e sistema para prover proteção contra falha de um controlador de um motor elétrico | |
| US20120313564A1 (en) | Reconfigurable inverter having failure tolerance for powering a synchronous poly-phase motor having permanent magnets, and assembly including said inverter and motor | |
| BR112013024086B1 (pt) | Sistema para detecção de uma falha associada com um inversor ou máquina associada | |
| US9595821B2 (en) | Failure detection for switch devices | |
| BR112016005654B1 (pt) | Sistema de by-pass para uma fonte de alimentação de múltiplas células e método para operar o sistema | |
| JP5911014B2 (ja) | インバータ装置およびインバータ装置の異常検出方法 | |
| US20120001597A1 (en) | Electric power converting apparatus | |
| BR102015019317A2 (pt) | sistema de comando, uso do sistema, processo de comando e uso do processo | |
| BR112014018139B1 (pt) | Unidade de alimentação cc e unidade de provisão de energia | |
| BR102019027265A2 (pt) | método e sistema para controlar a descarga de um capacitor de retenção. | |
| BR112014013007B1 (pt) | Método para eliminar um arco acionado por meio de pelo menos uma fonte de tensão de fase de um circuito conversor | |
| US20110241893A1 (en) | Voltage drop cancellation | |
| JPH0457201A (ja) | 磁気ディスク装置のデータ保護回路 | |
| US11031890B2 (en) | Motor drive control device | |
| US11303233B2 (en) | Motor drive control device | |
| JP2001238432A (ja) | 半導体電力変換装置 | |
| US20230251326A1 (en) | System and method for input power detection of two power sources using single monitoring circuit | |
| JP7438157B2 (ja) | 故障検出装置、故障検出方法及び半導体スイッチ装置 | |
| US11243264B2 (en) | Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage | |
| ES2883175T3 (es) | Celda de seguridad de relé estático y conjunto de celda de relé estático asociado | |
| JPS59220018A (ja) | サイリスタスイツチの故障検出回路 | |
| US11637422B2 (en) | Electronic device | |
| JP2005102443A (ja) | 電力変換装置の出力電圧検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
| B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
| B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
| B16A | Patent or certificate of addition of invention granted [chapter 16.1 patent gazette] |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 07/03/2012, OBSERVADAS AS CONDICOES LEGAIS. |