<Desc/Clms Page number 1>
VERBETERINGSOKTROOI
BELL TELEPHONE MANUFACTURING COMPANY
Naamloze Vennootschap Francis Wellesplein 1 B-2018 Antwerpen
België AANVRAAG VOOR EEN EERSTE VERBETERINGSOKTROOI AAN HET BELGISCHE OKTROOI NO 898 049 INGEDIEND OP 21 OKTOBER 1983 VOOR :
TELECOMMUNICATIELIJNKETEN EN BIJBEHORENDE
SPANNINGSOMZETTER Uitvinders : J. PIETERS-E.
MOONS
<Desc/Clms Page number 2>
De huidige uitvinding heeft betrekking op een telecommunicatielijnketen welke lijnversterkers omvat waarvan de uitgangen met respektieve lijngeleiders van een telecommunicatielijn via voeding- weerstanden gekoppeld zijn, en een weerstandssyntheseketen omvat om uit deze voedingsweerstanden een gewenste weerstand door synthese te verwezenlijken, waarbij deze syntheseketen ingangen heeft die met deze voedingsweerstanden gekoppeld zijn en ook een uitgang heeft die met voedingsingangen van deze lijnversterkers gekoppeld is, waarbij deze uitgang gevormd wordt door de uitgang van een operationele versterker die door een besturingsspanning bestuurd wordt en waarmee deze ingangen gekoppeld zijn via een lijnstroomvoelerketen en een wisselstroomfilter.
Een dergelijke keten is reeds bekend uit het Belgisch oktrooi nO 898. 049. Daarin wordt de besturingsspanning via een weerstand aan de niet-inverterende ingang van de operationele versterker gelegd, terwijl de filterketen met dezelfde ingang via minstens een bufferversterker gekoppeld is, opdat deze filterketen niet door de weerstand zou worden belast. Nadelen van deze bekende keten zijn dat een dergelijke versterker een gelijkstroom-afzet invoert en ruis voortbrengt, zodat de nauwkeurigheid van de weerstandsyntheseketen nadelig beïnvloedt wordt en dat ruis op de lijn verschijnt. Bovendien neemt een dergelijke bufferversterker een betrekkelijk grote oppervlakte in als de lijnketen op een chip geïntegreerd wordt.
<Desc/Clms Page number 3>
Een doelstelling van de huidige uitvinding bestaat erin een telecommunicatielijnketen van het hierboven beschreven type te verschaffen, maar welke deze nadelen niet vertoont.
Volgens de uitvinding wordt deze doelstelling bereikt doordat dit wisselstroomfilter rechtstreeks verbonden is met de nietinverterende ingang van deze operationele versterkerketen waarvan de inverterende ingang verbonden is met een besturingsketen waaraan deze besturingsspanning wordt gelegd en welke in staat is om deze besturingsspanning tot een besturingsstroom om te vormen en om deze stroom van deze inverterende ingang af te leiden.
Door de besturingsspanning in een stroom om te vormen en deze van de inverterende ingang van de operationele versterker af te leiden, was het mogelijk de filterketen rechtstreeks met de niet-inverterende ingang van deze versterker te verbinden, d. w. z. zonder het gebruik van een bufferversterker. Op deze wijze wordt de nauwkeurigheid van de weerstandsyntheseketen verhoogd en de ruisprestatie van de keten verbeterd omdat alle ongewenste signalen belet worden van de lijn te bereiken. Ook kan de keten op een kleinere chipoppervlakte geïntegreerd worden.
De onderhavige uitvinding heeft eveneens betrekking op een operationele versterkerketen waarvan een ingang via een voorwaarts pad, welke een eerste impedantie omvat, gekoppeld is met minstens een van de ingangen van een operationele versterker, waarvan de inverterende ingang met de uitgang van de keten gekoppeld is via een terugkoppelketen die een tweede impedantie omvat.
Deze versterkerketen is gekenmerkt doordat deze voorwaartse en terugkoppel paden respektievelijk een eerste en een tweede aantal transistorschakelaars omvatten, zodanig dat de versterkers van de versterkerketen niet door deze schakelaars wordt beïnvloed.
Op deze wijze wordt het effect van de transistorschakelaars, die in het voorwaarts pad van de versterkerketen vereist zijn, door de transistorschakelaars in het terugkoppel pad gecompenseerd.
<Desc/Clms Page number 4>
De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekeningen waarin :
Fig. l een telecommunicatieketen toont welke een lijnketen volgens de uitvinding omvat ;
Fig. 2 en 3 samen deze lijnketen in detail voorstellen.
De in Fig. 1 getoonde telecommunicatieketen omvat een lijnketen LC, die in serie met een schakelketen HVC verbonden is tussen een telecommunicatielijn met geleiders LIO en LH, verbonden met een abonneepost TSS, en een schakelnetwerk SNW. LC, HVC en SNW zijn ondergebracht in een telecommunicatiecentrale. De lijnketen LC omvat de serieverbinding van een SLIC, een numeriek-signaal processor DSP, een transcoder en filterketen TCF en een klemmenbestuurder met twee processors DPTC.
De abonneepost TSS omvat een normaal open haakschakelaar HS, die tussen de lijngeleiders LIO en LH verbonden is.
De schakelketen HVC is bijvoorbeeld van het type beschreven in het Belgisch oktrooi nO 897.772. Hij omvat 4 paren tweerichtingsschakelaars swOO, swOl tot sw30, sw31, zoals getoond, en heeft lijnklemmen LO en LI die respektievelijk met de lijngeleiders LIO en LH verbonden zijn, testklemmen TO en Tl verbonden met een testketen TC, belsignaalklemmen RGO en RG1 verbonden met een belketen RC,"tip"en "ring"klemmen TP en RG respektievelijk verbonden met de gelijknamige uitgangen van lijnversterkers LOAO en LOA1 in de SLIC en klemmen STA, STB, SRA, SRB verbonden met gelijknamige klemmen van een voelerketen SENC in de SLIC.
In HVC zijn de lijnklemmen LO/L1 verbonden met TP/RG respektievelijk via de serieverbinding van swOO/01, 50 ohms lijnvoedingsweerstanden RO/1 en swlO/11.
<Desc/Clms Page number 5>
De respectieve verbindingspunten STB en SRA van swOO en RO en van swOl en Rl zijn met TC respektievelijk via sw20 en sw21 verbonden, terwijl de respectieve verbindingspunten STA en SRB van RO en swIO en van Rl en SWll met RC respektievelijk via sw30 en sw31 verbonden zijn. Zoals getoond voor een doorgeschakelde verbinding zijn de serieschakelaars swOO, swOl, swIO en swll gesloten, terwijl de andere shuntschakelaars open zijn. Alle schakelaars worden door de SLIC bestuurd, zodat de HVC in staat is om één van de volgende verbindingen te verwezenlijken : tussen TSS en SLIC (LOAO, LOA1 en SENC) ; TC en TSS ; SLIC (LOAO, LOA1) en TC ; RC en TSS ; RC en SLIC (SENC).
De functie van TC bestaat erin de verbinding naar TSS en naar de SLIC te testen en deze van RC bestaat erin een belsignaal aan deze lijn en aan de SENC en de SLIC toe te voeren. Bijvoorbeeld, RC is in staat om grond te verbinden via sw30 en om de negatieve batterij BA die een spanning V-van-48 of-60 Volts levert in serie met een belbron RS van 90 volts effectief te verbinden via sw31.
De abonneelijntussenketen SLIC, welke op een chip geïntegreerd is, is een tweedraads tweerichtingsketen aan de kant van TSS en een vierdraadsketen naar SNW toe. Hij heeft een spraakontvangstklem Rx (met grondterugkeer) en een spraaktzendklem Tx (opnieuw met grondterugkeer), waarbij Rx en Tx met DSP verbonden zijn. De SLIC heeft verder een 12 kHz of 16 kHz tariefsignaal ingangsklem MTCF verbonden met TCF, data ingang-en uitgangsklemmen DSP1 en DSP2 verbonden met DSP en de hierboven vermelde klemmen STA, STB, SRA, SRB, TP en RG verbonden met HVC.
De voelerketen SENC, die van de SLIC deel uitmaakt, is van het type beschreven in de Europese oktrooi aanvraag nO 85200774. 9 en verschaft aan zijn uitgang een samengestelde gelijk/wisselspanning
EMI5.1
die bijvoorbeeld gelijk is aan r = RO = Rl en i de lijn- 7 stroom is, bestaande uit een gelijkstroomcomponent en eventueel een wisselstroomcomponent gevormd door een spraaksignaal en/of een tariefsignaal.
<Desc/Clms Page number 6>
De numeriek-signaal processor DSP vormt een numeriek spraaksignaal, ontvangen van TCF, om in een analoog spraaksignaal, welke dan aan de spraakontvangstklem Rx van de SLIC wordt gelegd. Omgekeerd vormt hij ook een spraaksignaal, ontvangen via de spraakzendklem Tx van de SLIC, om in een numerieke versie die aan TCF wordt gelegd. DSP omvat ook een echo-ophefketen.
De volgende drijfbits worden door de DSP aan de data ingangsklem DSP1 van de SLIC toegevoerd : - BR0 en BR1 : polariteitomkeerbits die aanduiden dat de polariteit op
RG en op TP hoog (1) of laag (0) gemaakt moet worden volgens de volgende tabel :
EMI6.1
BRO BR1 TP RG Conditie O 0/1 1 0 normale conditie 1 0 0 1 omkeerconditie1 1 0 0 grondsignaleringsconditie
Laatstgenoemde conditie wordt grondsignaleringsconditie genoemd omdat ze in TSS de signalering op elk van de lijngeleiders mogelijk maakt door daarop een grond aan te leggen.
Inderdaad, omdat TP en
RG zich op een lage spanning bevinden kan er stroom vanaf grond naar de lijnketen vloeien ; - FR : een voedingskarakteristiekbit die aangeeft dat de door synthese verkregen lijnvoedingsweerstand hoog- (0) of laagohmig (1) moet zijn.
De betekenis van door synthese verkregen voedingsweerstand zal later worden uitgelegd ; - CTO en CT1 : stroombeperkingsbits om vier mogelijke maximum lijn- stroomcondities aan te geven ; - BV : een batterijbit die aanduidt dat de batterijspanning V-van de centrale-48 Volts (0) of-60 Volts (1) is ; - SMPI : een tariefsignaalbit die aangeeft dat een tariefsignaal die aan de SLIC wordt toegevoerd door TCF, in de SLIC al (1) of niet (0) moet toegelaten worden ; - RNG : een belsignaalbit die aangeeft of er al (1) of niet (0) een belsignaal moet aangelegd worden ;
<Desc/Clms Page number 7>
- BPW : een vermogenbit die aanduidt dat de SLIC al (1) of niet (0) in de hoog-vermogenwijze gebracht moet worden ; - HB :
een hoge-polarisatiebit die aanduidt dat de SLIC al (1) of niet (0) in een hoge-polarisatiewijze gebracht moet worden ; - RYO, RY1, RY2 : drie relaisdrijfbits die aanduiden dat een overeen- komstige van de relais (niet getoond) met de hierboven vernoemde contacten swOO tot sw31 al (1) of niet (0) bekrachtigd moet worden.
Tenslotte ontvangt de DSP ook op zijn data-ingangsklem DSP2 besturingsdatabits die door de SLIC worden uitgezonden. Deze bits zijn dezelfde als deze overgedragen naar DSP1, met uitzondering dat de vier bits FR, RNG, CTO en CT1 die respektievelijk vervangen zijn door : - SHD : een haakschakelaardetectiebit die aangeeft dat de lijnlus tussen SLIC en TSS open (0) of gesloten (1) is ; - RT : een belsignaal afschakelbit die aanduidt dat het door de keten
RC aan de lijn gelegde belsignaal al (1) of niet (0) afgeschakeld moet worden ; - OC : een overstroom-of overtemperatuurbit, die aangeeft dat de temperatuur van LOAO en/of LOA1 boven (1) of onder (0) een vooraf- bepaalde waarde ligt ; - VPB :
een bit die aanduidt dat er op de lijngeleiders al (1) of niet (0) gronddetectie moet worden uitgevoerd. In het onderhavige geval is VPB altijd 0.
De TCF voert een transcodeerbewerking uit op numerieke signalen ontvangen van de DSP en de DPTC en is ook ingericht om een tariefsignaal MTCF aan de SLIC toe te voeren. Deze bewerkingen zijn beschreven in de Belgische oktrooien 897.771 en 897.773.
Tenslotte, de DPTC voert de algemene besturing van de SLIC uit.
Details van deze keten zijn in de Belgische oktrooien 898 959 en 898. 960 beschreven.
<Desc/Clms Page number 8>
Er dient opgemerkt dat terwijl HVC, SLIC en DSP individueel aan de telefoonlijn zijn toegevoegd, de ketens TCF en DSP gemeenschappelijk aanwezig zijn voor een aantal dergelijke lijnen, bv. 8 lijnen, zoals door de multipelpijlen is aangeduid.
Er wordt nu verwezen naar Fig. 2 en 3, die de SLIC van Fig. 1 in meer detail voorstellen. Deze keten heeft enige gelijkenissen met deze die in het Belgisch oktrooi n 898 049 is beschreven. Deze keten werkt op de volgende spanningen : V+ die op 0 Volts of grondpotentiaal is ; v-die gelijk is aan-48 of-60 Volts, bv.-48 Volts ; VAUX die een hulpspanning is 15 Volts boven V-, bv.-33 Volts ; VAG die een spanning is halfweg tussen V-en VAUX, d. w. z. nagenoeg gelijk aan 7,5 Volts boven V-, bv.-40, 5 Volts ; VEET die een regelspanning is ; BI die een continu aangelegde constante spanning is gelijk aan nagenoeg 3 Volts onder VAUX ; B2 die een zogenaamde bandspleet (bandgap) referentiespanning is, bv. gelijk aan 2,41 Volts boven VAG.
Zoals getoond in Fig. 2 is de uitgang C01 van de voelerketen SENC verbonden met de ingangen VEET van LOAO en LOA1, die respektieve terugkoppelweerstanden R2 en R3 hebben, via een gelijkspanningsterugkoppelketen DCFC welke samen met de versterkers LOAO en LOA1, de voedingsweerstanden RO en Rl en de voelerketen SENC een weerstandsyntheseketen vormen d. w. z. een keten om de waarde van elk van de voedingsweerstanden RO en Rl in een gewenste weerstandswaarde om te vormen. De uitgang C01 van de voelerketen SENC is ook via een gelijkstroomblokkeercondensator Cl en serie met een versterkertrap OA3, die een operationele versterker omvat, verbonden enerzijds met de converterende ingang INO van LOAO via de weerstand R4 en, anderzijds, met de niet-inverterende ingang NI1 van LOA1 via de weerstand R5 gelijk aan R4.
<Desc/Clms Page number 9>
De versterkers LOAO en LOAI, de weerstanden RO en Rl, de voelerketen SENC, de versterkertrap OA3 en de weerstanden R4 en R5 vormen een wisselstroomimpedantie-syntheseketen die in staat is om de weerstandwaarde van RO en Rl in een gewenste wisselstroomimpedantie om te vormen.
De niet-inverterende ingangen NIO van LOAO en NI1 van LOA1 zijn via de gelijke weerstanden R6 en R7 verbonden met de respektieve uitgangen VTI en VRI van een polariteitomkeerketen PRC van het type beschreven in de Belgische oktrooiaanvraag, die vandaag samen met de huidige aanvraag is ingediend met als titel"Telecommunicatie- lijnketen en bijbehorende polariteitsomkeerketen".
Zoals in deze aanvraag is beschreven heeft de PRC ingangen, die door de hoger vermelde drijfbits SMPI, HB, BPW, BRO en BR1 bestuurd worden en is hij in staat om een voedingsgelijkspanning V+ min x aan VTI en een voedingsgelijkspanning VEET plus x aan VRI (normale conditie) te leggen of vice-versa (omkeerconditie) of zelfs VEET plus x zowel aan VTI als aan VRI (grondsignaleringsconditie) te leggen. De spanning x is gekozen in functie van de grootte van het spraaksignaal en het tarief-
EMI9.1
signaal en/of van één of meer van de drijfbits SMPI, HB, BPW. De PRC verschaft aan zijn uitgang VX een spanning gelijk aan V+ min 2 x, die aan de gelijkspanningsterugkoppelketen DCFC wordt gelegd.
De niet-inverterende ingang NIO van LOAO en de inverterende ingang IN1 van LOA1 zijn met VAG verbonden via de respektieve gelijke voorspanningsweerstanden R8 en R9. De hogervermelde uitgangen MTCF van TCF en Rx van DSP zijn met de inverterende ingang INO van LOAO en met de niet-inverterende ingang NI1 van LOA1 gekoppeld via niet getoonde middelen (aangeduid met streeplijnen) en respektieve weerstanden R10, Ril en R12, R13. R10 en R12 zijn respektievelijk gelijk aan Ril en R13. Tenslotte is de uitgang van de versterkertrap OA3 ook via niet getoonde middelen (ook aangeduid met een streeplijn) verbonden met de zenduitgang Tx. De niet getoonde middelen zijn zonder belang voor het begrip van de uitvinding en zijn bijvoorbeeld van het type beschreven in de hierboven vermelde Europese oktrooiaanvraag.
<Desc/Clms Page number 10>
De hierboven vermelde gelijkspanningsterugkoppelketen DCFC, die hierna in detail beschreven zal worden heeft de volgende klemmen : - een ingang verbonden met de uitgang C01 van de voelerketen PRC ; - een ingang verbonden met de uitgang VX van de polariteitsomkeerketen
PRC ; - ingangen die door de hierboven vermelde drijfbits FR, BV, BRO en
BR1, CTO en CT1 en door de complementen daarvan bestuurd worden. De functie van de andere drijfbits en van de besturingsbits wordt in de huidige beschrijving niet uitgelegd ; - een uitgang VEET verbonden met de polariteitsomkeerketen PRC en met de gelijknamige ingangen van de beide lijnversterkers LOAO en LOA1.
Op de laatstgenoemde uitgang brengt de keten DCFC een regelspanning VEET voort, welke functie is van de genoemde stroom i en drijfbits. De stroombeperkingsbits CTO en CT1 besturen meer in het bijzonder een stroombeperkingsketen CLC, die deel uitmaakt van de DCFC en later met verwijzing naar Fig. 3 beschouwd zal worden.
De uitgang C01 van de voelerketen SENC is verbonden met een keten bestuurd door de voedingskarakteristiekbit FR en het complement FR daarvan. Meer in het bijzonder is deze uitgang C01 met de niet-inverterende ingang van een operationele versterker OA4 verbonden via de serieverbinding, enerzijds van een laagdoorlaatfilter R14, R15, C2 en een transfertpoort PG1 en, anderzijds, van een laagdoorlaatfilter R16, C3 en een transfertpoort PG2. Het laagdoorlaatfilter R14, R15, C2 bestaat uit de serieweerstand R14 en een shunttak gevormd door de weerstand R15 en een capacitantie C2 in parallel, terwijl het laagdoorlaatfilter R16, C3 bestaat uit de serieweerstand R16 en de shuntcapacitantie C3.
Elk van deze filters wordt gebruikt om het 12 kHz of 16 kHz tariefsignaal weg te filteren uit het hierboven vermelde samengestelde wissel spanning/gelijkspanningsignaal dat op de uitgang C01 van de voelerketen SENC wordt voortgebracht. Door de aanwezigheid van de twee weerstanden R14, R15 verschaft het filter R14, R15, C2 een grotere verzwakking dan het filter R16, C3, zoals in het laagohmig geval is vereist. Dit zal later duidelijk worden.
<Desc/Clms Page number 11>
Bovendien zijn deze weerstanden R14 en R15 buiten de chip, die de SLIC vormt, gelegen en ze kunnen daarom gemakkelijk door andere worden vervangen. De transfertpoorten PG1 en PG2 worden door de bits FR en FR op tegengestelde wijze bestuurd. De drijfbit FR bestuurt ook een PMOS transistor PM1, die in serie met een voorspanningsweerstand R17 verbonden is tussen VAG en de inverterende ingang van de versterker OA4, welke een negatieve terugkoppelweerstand R18 heeft. Een weerstand
EMI11.1
R19 is parallel verbonden met de serieverbinding van R17 en PM1.
De zojuist beschreven keten werkt als volgt als een laagohmige (FR = 1) of een hoogohmige (FR = 0) lijnconditie verwezenlijkt dient te worden.
Laagohmige lijnconditie (FR = 1) In dit geval is de transfertpoort PG1 geleidend, terwijl de transfertpoort PG2 en de transistor PM1 beide geblokkeerd zijn. Als gevolg daarvan wordt de spanning, beschouwd t. o. v. VAG, en gelijk aan- die aan de uitgang van de voelerketen SEN aanwezig is, gefilterd in de
EMI11.2
filterketen R14, R15, C2 en dan versterkt met een factor gelijk aan 1 + R18. In een voorkeursuitvoering is R18 = R19 zodat deze factor dan R19 gelijk is aan 2.
Hoogohmige lijnconditie (FR = 0) In dit geval is de transfertpoort PG1 geblokkeerd, terwijl de transfertpoort PG2 en de transistor PM1 beide geleidend zijn. Als gevolg daarvan wordt de laatstgenoemde spanning ri in filterketen R16,
EMI11.3
. RIB (R17 + R19) C3 gefilterd en dan versterkt met een factor l + R R17. R19 die groter is dan in de laagohmige conditie. In een voorkeursuitvoering is R18 = R19 zodat de versterkingsfactor groter is 74 dan 5. Zoals later duidelijk zal worden zal dit aanleiding geven tot een spanning VEET van hogere waarde en bijgevolg tot een kleinere lijnstroom.
Er dient opgemerkt dat gezien in de hoogohmige lijnconditie de versterking nerkelijk vergroot moet worden, het filter R16, C2 geen weerstand bevat die vergelijkbaar is met R15 en welke deze versterking zou verminderen.
<Desc/Clms Page number 12>
De uitgang van de versterker OA4 is verbonden met een eenheidsversterkingsketen, die door de polariteitsomkeringsbit BRO en het complement BRO daarvan bestuurd wordt. Meer in het bijzonder is deze uitgang via een gemeenschappelijke weerstand R20 en individuele PMOS transistors PM2 en PM3 respektievelijk met de niet-inverterende en inverterende ingangen van een operationele versterker OA5 verbonden.
PM2 en PM3 werden door de respektieve bits BRO en BRO bestuurd. De laatstgenoemde bit BRO bestuurt ook de PMOS transistor PM4, die tussen VAG en de niet-inverterende ingang van DAS verbonden is. Laatstgenoemde versterker OA5 heeft een negatieve terugkoppel tak bestaande uit de PMOS transistor PM5 en de weerstand R21 in serie, waarbij het verbindingspunt van PM5 en R31 verbonden is met de uitgang CL van de later te beschouwen stroombeperkingsketen CLC. De poort van PMS, die identiek is aan PM3, is met de voedingsspanning V-verbonden en is daarom continu geleidend.
De zojuist beschreven keten werkt als volgt in de hierboven vermelde normale (BRO = 0) en andere (BRO = 1) polariteitcondities : Normale conditie (BRO = 0) In dit geval zijn de transistors PM3, PM4 en PMS geleidend, terwijl transistor PM2 geblokkeerd is. Als gevolg daarvan wordt de uitgangs-
EMI12.1
spanning, beschouwd t. o. v. VAG, die door de versterker OA5 verschaft R21 wordt versterkt met een factor gelijk aan- .. een voorkeur uitvoering is R20 = R21, zodat de laatstgenoemde versterkingsfactor gelijk is aan-l.
Andere condities (BRO = 1) In deze gevallen zijn de transistors PM2 en PM5 geleidend, terwijl de transistors PM3 en PM4 geblokkeerd zijn. Als gevolg daarvan wordt de spanning, beschouwd t. o. v. VAG, die aan de uitgang van de versterker OA5 verschaft wordt, versterkt met een factor gelijk aan 1.
<Desc/Clms Page number 13>
Er dient opgemerkt dat de continu geleidende transistor PM5 in het negatief terugkoppel pad van OA5 aanwezig is opdat zijn impedantie Z dezelfde impedantie van PM3 in het voorwaarts pad zou compenseren, d. w. z. in het pad via hetwelk de weerstand R20 met OA5 verbonden is. Inderdaad, bijvoorbeeld in het geval BRO = 0 is de versterkingsfactor
EMI13.1
R21 + Z. in feite gelijk van n-=-l.
R20
Uit hetgeen voorafgaat volgt dat de spanning afgenomen van de lijn in de normale conditie (BRO = 0) tweemaal en in de andere condities (BRO = 1) eenmaal gefnventeerd wordt. Op deze wijze is het signaal aan de uitgang van de versterker OA5 onafhankelijk van de zin van de lijnstroom.
De uitgang van de versterker OA5 is met de niet-inverterende ingang van een operationele versterker OA6 verbonden via een filterketen, welke bestaat uit de serieweerstanden R22 en R23 en de shuncapacitantie C4. De weerstand R22 is in parallel verbonden met de emitter-basis junctiedioden van de als diode verbonden NPN transistor N1 en PNP transistor PI. Het doel van deze filterketen bestaat erin residuele wisselspanningssignalen, zoals spraak, uit te filteren en grote gelijkspanningssignalen, zoals deze voortgebracht als een abonnee afhaakt, naar zijn uitgang te laten doorgaan nagenoeg zonder distorsie en op zeer snelle wijze.
Dit wordt als volgt bereikt : voor een grote positief of negatief gerichte gelijkspanningsverandering wordt transistor N1 of P1 geleidend en sluit hij de weerstand R22 kort, tengevolge waarvan de tijdconstante van het filter R23, C4 verminderd wordt, zodat deze spanningsverandering op snelle wijze aan OA6 wordt toegevoerd. Integendeel, voor een kleinere spanningsverandering wordt de weerstand R22 niet kortgesloten, zodat deze verandering meer gefilterd wordt vooraleer aan OA6 te worden toegevoerd. De spanning die aan de ingang van OA6 wordt gelegd wordt VI + VAG genoemd.
<Desc/Clms Page number 14>
De inverterende ingang van de versterker OA6 wordt bestuurd zowel vanaf de uitgang VX van de polariteitsomkeerketen PRC als vanaf een keten bestuurd door de batterijbit BV en het complement BV daarvan.
De inverterende ingang van OA6 is met zijn uitgang verbonden via de weerstand R24 en de emitter-basisjunctie van PNP transistor P2 waarvan de collector met V-verbonden is. De emitter van P2, die de uitgang VEET vormt, is met de PRC en met de ingangen VEET van de basis lijnversterkers LOAO en LOA1 verbonden. De door BV en bestuurde keten omvat een operationele versterker OA7 en een bijbehorende spanningdelerketen welke tussen VAUX en VAG verbonden is en bestaat uit het emitter-naar-collectorpad van PMOS transistor PM6 en de weerstanden R25, R26 en R27 in serie. De basis van transistor PM6 heeft een continu voorspanning verschaft door de constante spanning BI, zodat PM6 voortdurend een constante stroom aan de laatstgenoemde spanningsdeler toevoert.
De niet-inverterende ingang van een versterker OA7 is met de bandspleetreferentiespanning B2 verbonden en de aftakpunten TP2 en TP3 van de hierboven genoemde spanningsdeler, zijn met zijn inverterende ingang verbonden via de respectieve PMOS transistors PM21 en PM22 die respektievelijk door de batterijbits BV en BV bestuurd worden. Het aftakpunt TP1 van deze spanningsdeler is via de weerstand R28 met de inverterende ingang van de versterker OA6 verbonden.
De zojuist beschreven keten werkt als volgt : - in geval BV = 0 (batterij van-48 Volts) zijn de transistors PM21 en
PM22 respektievelijk geleidend en geblokkeerd, zodat de referentie- spanning, zegge V2 + VAG, die via de weerstand R28 aan de inverterende ingang van de versterker OA6 gelegd wordt, gelijk is aan de referentiespanning B2, ook beschouwd t. o. v. VAG, vermenigvuldigd met een versterkingsfactor gelijk aan : R25 1 + R26 + R27
<Desc/Clms Page number 15>
EMI15.1
- geval BV = (batterij van-60 Volts) is deze versterkingsfactor ingelijk aan : 1 + R25 + R26
R27 omdat de transistors PM21 en PM22 dan respectievelijk geblokkeerd en geleidend zijn. Deze factor is groter dan in het geval BV = 0 en geeft aanleiding tot een kleinere VEET, zoals later duidelijk zal worden.
Aldus wordt de toevoer van een grotere lijnstroom verzekerd, gezien deze functie is van V+-VEET-2x. In een voorkeurs-
EMI15.2
R25 65 uitvoering is -= en R27 = zodat de versterkingsfactor 9's- 2-6 = 2-0 respektievelijk gelijk is aan 1,65 voor BV = 0 en groter is dan 2 voor BV = 1.
De uitgang VX van de polariteitsomkeerketen PRC is met het verbindingspunt van drie in serie verbonden als diode geschakelde NPN transistors N2 tot N4 en een weerstand R29 verbonden via de serieverbinding van een weerstand R30, de basis-emitterjuncties van de NPN transistors N5 en N6 die een Darlingtonpaar vormen, een weerstand R31 en de basis-emitterjunctie van een PNP transistor P3 die met NPN transistor N7 een gemeenschappelijke emitter-gemeenschappelijke collectorpaar vormt. De collectors van N5 en N6 zijn beide met de voedingsspanning V+ verbonden, en de emitter en collector van de transistor P3 zijn respectievelijk verbonden met de collector en basis van de transistor N7. De emitter van de laatstgenoemde transistor N7 is verbonden met een stroombron bestaande uit de NPN transistors N8, N9 en N10 en de weerstanden R32 en R33.
Meer in het bijzonder is deze emitter met de voedingsspanning V-verbonden via het collectornaar-emitterpad van N8 en de weerstand R32 in serie. De emitter van N7 is ook verbonden met de basis van transistor N9 waarvan het collectoremitterpad tussen VAUX en de basis van transistor N8 verbonden is.
Tenslotte is de basis van de stroombrontransistor N8 verbonden met de basis van transistor N10 waarvan de emitter met V-verbonden is via de weerstand R33 en waarvan de collector met de inverterende ingang van de versterkte OA6 verbonden is.
<Desc/Clms Page number 16>
Omdat de spanning aan de uitgang VX van de PRC gelijk is aan V+-2 x en als V (N/P) de VBE van een transistor N/P genoemd wordt, is de spanning aan het bovenste uiteinde van de weerstand R31 gelijk aan V+-2x-V (R30)-V (N5)-V (N6), waarin V (R30) de spanningsval in de beschermingsweerstand R30 is. Anderzijds is de spanning aan het onderste uiteinde van de weerstand R31 gelijk aan VAG-V (N2)-V (N3)-V (N4) + V (P3).
De keten wordt nu door middel van de weerstand R29 en mogelijk ook van de weerstand R30 zodanig geregeld dat de VBEs van de transistors opgeheven worden, zodat de stroom die doorheen de weerstand R31 vloeit
EMI16.1
gegeven wordt door ' (1) R31 Deze stroom vloeit naar V-hoofdzakelijk via de collector-emitterpaden van de NPN transistors N7 en N8 en de weerstand R32 in serie. Wegens de stroomspiegel transistor N18 vloeit deze stroom ook in de collector van de laatstgenoemde transistor, zodat hij van de inverterende ingang van de versterker OA6 afgeleid wordt.
Als men, zoals reeds vermeld : VI + VAG de spanning noemt die aan de niet-inverterende ingang van OA6 gelegd wordt ; V2 + VAG de referentiespanning noemt die aan de inverterende ingang van OA6 gelegd wordt via de weerstand R28, kan men berekenen dat de uitgangsspanning VEET van OA6 gegeven wordt door de volgende betrekking :
EMI16.2
VEET = VAG (l--) + R24 (V+-2 + (1 + ru28) VI (2) R31 R31 x R28 R28 In een voorkeursuitvoering is R24 = zodat in dit geval VEET R24 onafhankelijk is van VAG, en po 12, zodat VEET dan gegeven wordt R28 x)door : VEET = V+-2 x + 13 VI-12 V2 (3)
De in Fig. 3 getoonde stroombeperkingsketen CLC wordt nu beschouwd.
<Desc/Clms Page number 17>
De uitgang van de filterketen R16, C3 is eveneens verbonden, enerzijds met de niet-inverterende ingang van een operationele versterker OA8 via PMOS transistor PM7 en, anderzijds, met de inverterende ingang van OA8 via de weerstand R34 en PMOS transistor PMS in serie. De niet-inverterende ingang van OA8 is verbonden met VAG via de voorspanningsweerstand R35 en zijn inverterende ingang is met zijn uitgang verbonden via de PMOS transistor PM9 en de weerstand R36 in serie. De poorten van de transistors PM7 en PMS worden respec-
EMI17.1
tievelijk bestuurd door de Boolese functies BRIO + FR en BR + FR, terwijl de basis van transistor PM9 verbonden is met V-en daarom continu geleidend is.
De zojuist beschreven keten werkt als volgt : - als FR = 0 (hoogohmige lijnconditie) zijn de beide transistors PM7 en PMS geblokkeerd en wordt er geen stroombeperking uitgevoerd ; - als FR = 1 (laagohmige conditie) werkt de keten ofwel als een inverter (BRO = 0) of als een volger (BRO = 1) opdat in alle conditions een signaal onafhankelijk van de zin van lijnstroom zou toegevoerd worden aan de eigenlijke stroombeperkingsketen, die met de uitgang van de versterker OA8 verbonden is.
Inderdaad : - als BRO = 0 is, zijn de transistors PM7 en PMS respektievelijk geblokkeerd en geleidend, zodat het signaal dat aan de keten gelegd
EMI17.2
wordt vermenigvuldigd wordt met een versterkingsfactor gelijk aan R36 --6 R34 = R36 ; R34 of-1 als- als BRO = 1 is, zijn de transistors PM7 en PMS respektievelijk geleidend en geblokkeerd, zodat de versterkingsfactor dan gelijk is aan 1.
Weer is de transistor PM9 aanwezig om de impedantie van PMS te compenseren.
<Desc/Clms Page number 18>
De uitgang van de versterker OA8 is via een weerstand R37 verbonden met een eerste ingang van een differentiaalversterker waarvan de andere ingang met de aftakpunten TP4 tot TP7 van een spanningsdeler
EMI18.1
verbonden is via de paren in serie verbonden PMOS transistors PM10, PM11 ; PM12, PM13 ; PM14, PMI5 en PM16, PM17 die respektievelijk door de stroombeperkingsbits ; CTO, ; CTO, CT1 en CTO, CT1 bestuurd worden. De spanningsdeler bestaat uit de weerstanden R38 tot R42, die in serie tussen de bandspleetreferentiespanning B2 en VAG verbonden zijn. De ingangen van de differentiaalversterker worden gevormd door de basissen van de NPN transistors N11 en N12 waarvan de emitters verbonden zijn met een gemeenschappelijke voorspanningsstroombron bestaande uit de PMOS transistors PM18, NPN transistors N13 en N14 en weerstanden R43 en R44.
De voedingsbron VAUX is met V-verbonden via het bron-naar-afvoerpad van PM18, die door de voorspanningsbron BI bestuurd wordt, het collector-naar-emitterpad van de als diode verbonden transistor N14 en de weerstand R44 in serie. De verenigde emitters van N11 en N12 zijn met V-verbonden via het collectornaar-emitterpad van de stroomspiegeltransistor N13 en weerstand R43 in serie. De basis van N13 is met de collector en basis van N14 verbonden. De collector van N12 is verbonden met VAUX die met de collector van transistor N11 verbonden is via die als diode geschakelde PMOS transistor PM19, welke van een stroombron/stroomspiegelinrichting deel uitmaakt.
Deze inrichting omvat verder PMOS transistor PM20, NPN transistors N15 en N16 en weerstanden R45 en R46. Meer in het bijzonder is de poort van PM19 verbonden met deze van PM20 waarvan de bron verbonden is met VAUX en waarvan de afvoer verbonden is met V-via het collector-naar-emitterpad van de als diode verbonden transistor N15 en de weerstand R45 in serie. De basis van transistor N15 is verbonden met deze van transistor N16 waarvan de emitter verbonden is met V-via de weerstand R46 en waarvan de collector de uitgang CL van de
<Desc/Clms Page number 19>
stroombeperkingsketen CLC vormt en met het verbindingspunt van de transistor PM5 en de weerstand R21 verbonden is.
De zojuist beschreven keten werkt als volgt. Zolang het ingangssignaal dat aan de basis van de transistor N11 gelegd wordt kleiner is dan datgene welke aan de basis van de transistor N12 gelegd wordt en welke afhangt van de stroombeperkingsbits CTO en CTI. vloeit de constante stroom die door de stroombron/stroomspiegelketen N13, N14, PM18 verschaft wordt, hoofdzakelijk door transistor N12 zodat er geen stroom vloeit in het collector-naar-emitterpad van transistor N16 en dat de werking van de keten die de versterker OA5 bevat niet beïnvloed wordt.
Integendeel, als tengevolge van een stijging van de lijnstroom, bv. door een kortsluiting, het ingangssignaal, welke aan de basis van transistor N11 gelegd wordt, groter wordt dan datgene welke aan de basis van de transistor N12 aanwezig is, vloeit de constante stroom verschaft door de keten N13, N14, PM18 hoofdzakelijk door de transistor N11. Hij wordt in de collector van de transistor N16 gespiegeld via de transistors PM19, PM20 en N15. Gezien deze stroom van de inverterende ingang van de versterker OA5 afgeleid wordt, vloeit er minder stroom doorheen de terugkoppelweerstand R21 daarvan, zodat de uitgangsspanning van OA5 verhoogd wordt.
Dit betekent dat de hierboven vernoemde spanning VI, die aan de niet-inverterende ingang van OA6 gelegd wordt, ook vergroot wordt en dat als gevolg hiervan, zoals blijkt uit de betrekking (3), ook de regelspanning VEET vergroot wordt. Het effekt van een dergelijke stijging is dat de lijnstroom beperkt wordt, zoals vereist. Het is duidelijk uit hetgeen voorafgaat dat het begin van deze lijnstroombeperking functie is van de bits CTO en CT1 die samen de voorspanning van transistor N12 bepalen.
Om de hierboven beschreven keten te waarderen dient het volgende opgemerkt. Hierbij wordt verwezen naar het hierboven vermelde Belgisch oktrooi ne 898.049.
In het laatsgenoemde oktrooi wordt de functie van de keten R14, R15, C2 vervuld door afzonderlijke filter en spanningsdelerketens,
<Desc/Clms Page number 20>
welke door een bufferversterker gekoppeld zijn opdat de spanningsdeler voor de filter geen belasting zou vormen. Een nadeel van het gebruik van een dergelijke bufferversterker is dat hij een gelijkstroom-afzet in de gelijkstroom-syntheselus invoert, dat hij ruis voortbrengt en dat hij een betrekkelijk grote oppervlakte op de chip inneemt. In de hierboven beschreven keten heeft de keten R14, R15, C2 de functie zowel van een filter als van een spanningsdeler, zodat hij met de hoogimpedantie niet-inverterende ingang van de operationele versterker OA4 zonder het gebruik van een bufferversterker gekoppeld kan worden.
Aldus wordt de nauwkeurigheid van de geregelde spanning VEET en daarom ook van de door synthese verkregen gelijkstroomimpedantie verhoogd, de ruisfactor van de keten wordt verbeterd en de vereiste chipoppervlakte wordt verminderd.
In het laatstgenoemde Belgisch oktrooi wordt gebruik gemaakt van een zogenaamde absolute-waarde keten, welke twee operationele versterkers (niet getoond in dit oktrooi) omvat om de synthese van de gelijkstroomimpedantie onafhankelijk van de zin van de lijnstroom te maken. In de onderhavige keten wordt hetzelfde resultaat verkregen door het gebruik van één enkele versterker OA5, die door de bit BRO bestuurd wordt. Weer heeft onderhavige keten dus een betere prestatie dan de bekende keten.
Er dient ook opgemerkt dat de onderhavige keten het gelijkstroomniveau van de daaraan gelegde signalen niet beïnvloed, gezien deze signalen doorgelaten of geinverteerd worden. Dit is niet het geval in de laatstgenoemde absolute-waardeketen.
Tenslotte, in de keten volgens het hierboven vermeld Belgisch oktrooi wordt de stroombeperkingsketen bestuurd vanaf de uitgang van de zogenaamde absolute waardeketen die twee in serie verbonden versterkers bevat, welke een gelijkstroom-afzet veroorzaken en waarmee de uitgang van de voelerketen via een filterketen verbonden is. Integendeel, in de onderhavige keten wordt de stroombeperkingsketen rechtstreeks vanaf de filterketenuitgang bestuurd.
<Desc/Clms Page number 21>
Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van bepaalde uitvoeringsvormen en wijzigingen daarvan, is het duidelijk dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.
<Desc / Clms Page number 1>
IMPROVEMENT PATTERN
BELL TELEPHONE MANUFACTURING COMPANY
Public Company Francis Wellesplein 1 B-2018 Antwerp
Belgium APPLICATION FOR A FIRST IMPROVEMENT PATENT TO BELGIAN OCTROY NO 898 049 SUBMITTED OCTOBER 21ST 1983 FOR:
TELECOMMUNICATION LINE CHAIN AND RELATED
VOLTAGE CONVERTER Inventors: J. PIETERS-E.
MOONS
<Desc / Clms Page number 2>
The present invention relates to a telecommunication line circuit comprising line amplifiers whose outputs are coupled to respective line conductors of a telecommunication line via power resistors, and comprises a resistance synthesis circuit to achieve a desired synthesis resistance from these power resistors, said synthesis circuit having inputs which have these power resistors are coupled and also have an output coupled to power inputs of these line amplifiers, this output being the output of an operational amplifier controlled by a control voltage and to which these inputs are coupled through a line current sensor circuit and an AC filter.
Such a circuit is already known from the Belgian patent nO 898, 049. In it, the control voltage is applied via a resistor to the non-inverting input of the operational amplifier, while the filter chain is coupled to the same input via at least one buffer amplifier, so that this filter chain would not be burdened by the resistor. Disadvantages of this known circuit are that such an amplifier introduces a direct current output and produces noise, so that the accuracy of the resistance synthesis chain is impaired and noise appears on the line. Moreover, such a buffer amplifier takes up a relatively large area when the line chain is integrated on a chip.
<Desc / Clms Page number 3>
An object of the present invention is to provide a telecommunication line chain of the type described above, but which does not have these disadvantages.
According to the invention, this object is achieved in that this AC filter is directly connected to the non-inverting input of this operational amplifier circuit, the inverting input of which is connected to a control circuit to which this control voltage is applied and which is able to convert this control voltage into a control current and to derive this current from this inverting input.
By converting the control voltage into a current and deriving it from the inverting input of the operational amplifier, it was possible to connect the filter chain directly to the non-inverting input of this amplifier, d. w. z. without the use of a buffer amplifier. In this way, the accuracy of the resistance synthesis circuit is increased and the noise performance of the circuit is improved because all unwanted signals are prevented from reaching the line. The chain can also be integrated on a smaller chip surface.
The present invention also relates to an operational amplifier circuit whose input via a forward path comprising a first impedance is coupled to at least one of the inputs of an operational amplifier whose inverting input is coupled to the output of the circuit a feedback circuit that includes a second impedance.
This amplifier circuit is characterized in that these forward and feedback paths comprise a first and a second number of transistor switches, respectively, such that the amplifiers of the amplifier chain are not affected by these switches.
In this way, the effect of the transistor switches required in the forward path of the amplifier circuit is compensated for by the transistor switches in the feedback path.
<Desc / Clms Page number 4>
The above-mentioned and other objects and features of the invention will become more apparent and the invention itself will be best understood by reference to the following description of an exemplary embodiment and the accompanying drawings, in which:
Fig. 1 shows a telecommunication circuit comprising a line circuit according to the invention;
Fig. 2 and 3 together present this line chain in detail.
The one shown in FIG. 1, the telecommunication circuit shown comprises a line circuit LC connected in series with a switching circuit HVC between a telecommunication line having conductors LIO and LH, connected to a subscriber station TSS, and a switching network SNW. LC, HVC and SNW are housed in a telecommunication exchange. The line circuit LC comprises the series connection of a SLIC, a numerical signal processor DSP, a transcoder and filter chain TCF and a terminal controller with two processors DPTC.
The subscriber station TSS includes a normally open hook switch HS, which is connected between the line conductors LIO and LH.
The HVC switching chain is, for example, of the type described in Belgian patent nO 897,772. It includes 4 pairs of bidirectional switches swOO, swOL to sw30, sw31, as shown, and has line terminals LO and LI connected to line conductors LIO and LH, test terminals TO and Tl connected to a test circuit TC, ring signal terminals RGO and RG1 connected to a ring circuit RC, "tip" and "ring" terminals TP and RG respectively connected to the eponymous outputs of line amplifiers LOAO and LOA1 in the SLIC and terminals STA, STB, SRA, SRB connected to similar terminals of a sensor chain SENC in the SLIC.
In HVC, the line terminals LO / L1 are connected to TP / RG, respectively via the series connection of swOO / 01, 50 ohms line power resistors RO / 1 and swlO / 11.
<Desc / Clms Page number 5>
The respective connection points STB and SRA of swOO and RO and of swOl and Rl are connected to TC via sw20 and sw21, respectively, while the respective connection points STA and SRB of RO and swIO and of Rl and SWll are connected to RC via sw30 and sw31, respectively. . As shown for a forwarded connection, the series switches swOO, swOl, swIO and swll are closed, while the other shunt switches are open. All switches are controlled by the SLIC, so that the HVC is able to realize one of the following connections: between TSS and SLIC (LOAO, LOA1 and SENC); TC and TSS; SLIC (LOAO, LOA1) and TC; RC and TSS; RC and SLIC (SENC).
The function of TC is to test the connection to TSS and to the SLIC and RC's is to supply a ring signal to this line and to the SENC and SLIC. For example, RC is able to connect ground via sw30 and effectively connect the negative battery BA supplying a voltage V-of-48 or -60 Volts in series with a ring source RS of 90 volts via sw31.
The subscriber line intermediate circuit SLIC, which is integrated on a chip, is a two-wire bi-directional chain on the TSS side and a four-wire circuit to SNW. It has a voice reception terminal Rx (with ground return) and a voice transmit terminal Tx (again with ground return), where Rx and Tx are connected to DSP. The SLIC further has a 12 kHz or 16 kHz rate signal input terminal MTCF connected to TCF, data input and output terminals DSP1 and DSP2 connected to DSP and the above mentioned terminals STA, STB, SRA, SRB, TP and RG connected to HVC.
The sensor chain SENC, which is part of the SLIC, is of the type described in European patent application nO 85200774.9 and provides a composite DC / AC voltage at its output
EMI5.1
which is, for example, equal to r = RO = R1 and i is the line current, consisting of a direct current component and optionally an alternating current component formed by a speech signal and / or a tariff signal.
<Desc / Clms Page number 6>
The numeric signal processor DSP converts a numeric speech signal received from TCF into an analog speech signal which is then applied to the voice reception terminal Rx of the SLIC. Conversely, it also converts a speech signal received via the SLIC's voice transmission terminal Tx into a numerical version which is applied to TCF. DSP also includes an echo cancellation chain.
The following drive bits are applied by the DSP to the data input terminal DSP1 of the SLIC: - BR0 and BR1: polarity reversal bits indicating that the polarity is
RG and TP should be made high (1) or low (0) according to the following table:
EMI6.1
BRO BR1 TP RG Condition O 0/1 1 0 normal condition 1 0 0 1 reversal condition 1 1 0 0 ground signaling condition
The latter condition is called ground signaling condition because in TSS it enables signaling on each of the line conductors by laying a ground thereon.
Indeed, because TP and
RG are at a low voltage, current can flow from ground to the line chain; - FR: a power supply characteristic bit that indicates that the line power resistance obtained by synthesis must be high (0) or low-ohmic (1).
The meaning of feed resistance obtained by synthesis will be explained later; - CTO and CT1: current limiting bits to indicate four possible maximum line current conditions; - BV: a battery bit that indicates that the battery voltage V-of the control panel is -48 Volts (0) or -60 Volts (1); - SMPI: a tariff signal bit that indicates that a tariff signal supplied to the SLIC by TCF must be allowed (1) or not (0) in the SLIC; - RNG: a ring signal bit that indicates whether a ring signal should already be applied (1) or not (0);
<Desc / Clms Page number 7>
- BPW: a power bit indicating that the SLIC should be brought (1) or not (0) in the high power mode; - HB:
a high polarization bit indicating that the SLIC should be (1) or not (0) in a high polarization mode; - RYO, RY1, RY2: three relay drive bits indicating that a corresponding one of the relays (not shown) with the above mentioned contacts swOO to sw31 should already be (1) or not (0).
Finally, the DSP also receives control data bits transmitted by the SLIC on its data input terminal DSP2. These bits are the same as those transferred to DSP1 except that the four bits FR, RNG, CTO and CT1 which have been replaced respectively by: - SHD: a hook switch detection bit indicating that the loop between SLIC and TSS is open (0) or closed ( 1) is; - RT: a ringer cut-off bit that indicates it is passing through the chain
RC ringing signal placed on line if (1) or not (0) must be switched off; - OC: an overcurrent or overtemperature bit, indicating that the temperature of LOAO and / or LOA1 is above (1) or below (0) a predetermined value; - VPB:
a bit indicating that ground conductors must already (1) or not (0) perform ground detection. In the present case, VPB is always 0.
The TCF performs a transcoding operation on numerical signals received from the DSP and the DPTC and is also arranged to apply a rate signal MTCF to the SLIC. These operations are described in Belgian patents 897,771 and 897,773.
Finally, the DPTC performs the general control of the SLIC.
Details of this chain are described in Belgian patents 898 959 and 898,960.
<Desc / Clms Page number 8>
It should be noted that while HVC, SLIC and DSP have been individually added to the telephone line, the TCF and DSP chains are common to a number of such lines, e.g. 8 lines, as indicated by the multiples.
Reference is now made to FIG. 2 and 3, showing the SLIC of FIG. 1 in more detail. This chain has some similarities with those described in Belgian patent n 898 049. This chain operates on the following voltages: V + which is at 0 Volts or ground potential; v-which is equal to -48 or -60 Volts, e.g. -48 Volts; VAUX which is an auxiliary voltage 15 Volts above V-, eg-33 Volts; VAG which is a voltage half way between V and VAUX, d. w. z. substantially equal to 7.5 Volts above V-, e.g.-40.5 Volts; VEET which is a control voltage; B1 which has a continuously applied constant voltage equals nearly 3 Volts below VAUX; B2 which is a so-called bandgap (bandgap) reference voltage, eg equal to 2.41 Volts above VAG.
As shown in Fig. 2, the output C01 of the sensor circuit SENC is connected to the inputs VEET of LOAO and LOA1, which have respective feedback resistors R2 and R3, via a DC feedback circuit DCFC which together with the amplifiers LOAO and LOA1, the supply resistors RO and R1 and a sensor circuit SENC forming resistance synthesis chain d. w. z. a circuit for converting the value of each of the supply resistors RO and R1 into a desired resistance value. The output C01 of the sensor circuit SENC is also connected via a DC blocking capacitor C1 and series with an amplifier stage OA3, which includes an operational amplifier, on the one hand to the converting input INO of LOAO via the resistor R4 and, on the other hand, to the non-inverting input NI1 from LOA1 through the resistor R5 equal to R4.
<Desc / Clms Page number 9>
The amplifiers LOA0 and LOAI, the resistors RO and R1, the sensor circuit SENC, the amplifier stage OA3 and the resistors R4 and R5 form an AC impedance synthesis circuit capable of converting the resistance value of RO and R1 into a desired AC impedance.
The non-inverting inputs NIO of LOAO and NI1 of LOA1 are connected via the equal resistors R6 and R7 to the respective outputs VTI and VRI of a polarity reversal circuit PRC of the type described in the Belgian patent application filed today together with the current application. with the title "Telecommunication line chain and associated polarity reversal chain".
As described in this application, the PRC has inputs controlled by the aforementioned driver bits SMPI, HB, BPW, BRO and BR1 and is capable of supplying a DC + V x + VTI supply voltage and VEET plus x DC + VRI supply voltage ( normal condition) or vice-versa (reversal condition) or even VEET plus x to both VTI and VRI (ground signaling condition). The voltage x is chosen in function of the size of the speech signal and the rate
EMI9.1
signal and / or one or more of the driving bits SMPI, HB, BPW. The PRC provides at its output VX a voltage equal to V + minus 2 x, which is applied to the DC feedback circuit DCFC.
The non-inverting input NIO of LOAO and the inverting input IN1 of LOA1 are connected to VAG via the equal equal bias resistors R8 and R9, respectively. The above-mentioned outputs MTCF of TCF and Rx of DSP are coupled to the inverting input INO of LOAO and to the non-inverting input NI1 of LOA1 via means not shown (indicated by dashed lines) and resistors R10, Ril and R12, R13, respectively. R10 and R12 are equal to R11 and R13, respectively. Finally, the output of the amplifier stage OA3 is also connected to the transmit output Tx via means not shown (also indicated by a dashed line). The means not shown are of no importance for the understanding of the invention and are, for example, of the type described in the above-mentioned European patent application.
<Desc / Clms Page number 10>
The DC voltage feedback circuit DCFC mentioned above, which will be described in detail below, has the following terminals: - an input connected to the output C01 of the sensor circuit PRC; - an input connected to the output VX of the polarity reversal circuit
PRC; - inputs provided by the aforementioned floating bits FR, BV, BRO and
BR1, CTO and CT1 and controlled by their complements. The function of the other drive bits and of the control bits is not explained in the present description; - an output VEET connected to the polarity reversal circuit PRC and to the inputs of the same name of the two line amplifiers LOAO and LOA1.
On the latter output, the circuit DCFC produces a control voltage VEET, which is a function of the said current i and driving bits. More specifically, the current limiting bits CTO and CT1 control a current limiting circuit CLC, which is part of the DCFC and later referring to FIG. 3 will be considered.
The output C01 of the sensor circuit SENC is connected to a circuit controlled by the power supply characteristic bit FR and its complement FR. More specifically, this output C01 is connected to the non-inverting input of an operational amplifier OA4 via the series connection, on the one hand of a low-pass filter R14, R15, C2 and a transfer port PG1 and, on the other hand, of a low-pass filter R16, C3 and a transfer port PG2. The low-pass filter R14, R15, C2 consists of the series resistor R14 and a shunt branch formed by the resistor R15 and a capacitance C2 in parallel, while the low-pass filter R16, C3 consists of the series resistor R16 and the shunt capacitance C3.
Each of these filters is used to filter out the 12 kHz or 16 kHz rate signal from the above composite AC / DC signal output at the output C01 of the sensor circuit SENC. Due to the presence of the two resistors R14, R15, the filter R14, R15, C2 provides a greater attenuation than the filter R16, C3, as is required in the low-ohmic case. This will become clear later.
<Desc / Clms Page number 11>
In addition, these resistors R14 and R15 are located outside the chip, which constitutes the SLIC, and can therefore easily be replaced by others. The transfer ports PG1 and PG2 are controlled oppositely by the bits FR and FR. The drive bit FR also controls a PMOS transistor PM1, which is connected in series with a bias resistor R17 between VAG and the inverting input of amplifier OA4, which has a negative feedback resistor R18. A resistance
EMI11.1
R19 is connected in parallel with the series connection of R17 and PM1.
The circuit just described works as follows if a low-ohmic (FR = 1) or a high-ohmic (FR = 0) line condition is to be achieved.
Low-impedance line condition (FR = 1) In this case, the transfer gate PG1 is conductive, while the transfer gate PG2 and the transistor PM1 are both blocked. As a result, the voltage, t. o. v. VAG, and equal to that present at the output of the sensor chain SEN, filtered in the
EMI11.2
filter chain R14, R15, C2 and then amplified by a factor equal to 1 + R18. In a preferred embodiment, R18 = R19 so that this factor then R19 is equal to 2.
High-impedance line condition (FR = 0) In this case, the transfer port PG1 is blocked, while the transfer port PG2 and the transistor PM1 are both conductive. As a result, the latter voltage ri in filter circuit R16,
EMI11.3
. RIB (R17 + R19) C3 filtered and then amplified by a factor of L + R R17. R19 which is greater than in the low-impedance condition. In a preferred embodiment, R18 = R19 so that the gain factor is greater than 74. As will become apparent later, this will give rise to a voltage VEET of higher value and consequently to a smaller line current.
It should be noted that, in the high-ohmic line condition, the gain must be markedly increased, the filter R16, C2 does not contain a resistance comparable to R15 and which would reduce this gain.
<Desc / Clms Page number 12>
The output of amplifier OA4 is connected to a unit gain circuit which is controlled by its polarity reversal bit BRO and its complement BRO. More specifically, this output is connected to the non-inverting and inverting inputs of an operational amplifier OA5 via a common resistor R20 and individual PMOS transistors PM2 and PM3, respectively.
PM2 and PM3 were controlled by the respective bits BRO and BRO. The latter bit BRO also controls the PMOS transistor PM4, which is connected between VAG and the non-inverting input of DAS. The latter amplifier OA5 has a negative feedback branch consisting of the PMOS transistor PM5 and the resistor R21 in series, the junction of PM5 and R31 being connected to the output CL of the current limiting circuit CLC. The gate of PMS, which is identical to PM3, is V-connected to the supply voltage and is therefore continuously conductive.
The circuit just described works as follows in the above normal (BRO = 0) and other (BRO = 1) polarity conditions: Normal condition (BRO = 0) In this case, the transistors PM3, PM4 and PMS are conductive, while transistor PM2 is blocked is. As a result, the output
EMI12.1
tension, considered t. For example, VAG provided by the amplifier OA5 provides R21 is amplified by a factor equal to .. a preferred embodiment is R20 = R21, so that the latter amplification factor equals -1.
Other conditions (BRO = 1) In these cases, transistors PM2 and PM5 are conductive, while transistors PM3 and PM4 are turned off. As a result, the voltage, t. o. v. VAG, which is provided at the output of the amplifier OA5, amplified by a factor equal to 1.
<Desc / Clms Page number 13>
It should be noted that the continuously conducting transistor PM5 is present in the negative feedback path of OA5 so that its impedance Z would compensate for the same impedance of PM3 in the forward path, d. w. z. in the path through which resistor R20 is connected to OA5. Indeed, for example, in the case of BRO = 0, the gain is
EMI13.1
R21 + Z. in fact equal to n - = - l.
R20
From the foregoing it follows that the voltage is taken off the line in the normal condition (BRO = 0) twice and in the other conditions (BRO = 1) it is vented once. In this way, the signal at the output of amplifier OA5 is independent of the sense of the line current.
The output of the amplifier OA5 is connected to the non-inverting input of an operational amplifier OA6 via a filter chain, which consists of the series resistors R22 and R23 and the shunt capacitance C4. Resistor R22 is connected in parallel to the emitter base junction diodes of the diode-connected NPN transistor N1 and PNP transistor PI. The purpose of this filter chain is to filter out residual AC signals, such as speech, and to pass large DC signals, such as those generated when a subscriber drops out, to its output almost without distortion and in a very fast manner.
This is achieved as follows: for a large positive or negative directional DC voltage change, transistor N1 or P1 becomes conductive and short-circuit resistor R22, as a result of which the time constant of filter R23, C4 is reduced, so that this voltage change is rapidly made to OA6 supplied. On the contrary, for a smaller voltage change, the resistor R22 is not shorted, so that this change is more filtered before being fed to OA6. The voltage applied to the input of OA6 is called VI + VAG.
<Desc / Clms Page number 14>
The inverting input of the amplifier OA6 is controlled both from the output VX of the polarity reversal circuit PRC and from a circuit controlled by the battery bit BV and its complement BV.
The inverting input of OA6 is connected to its output through the resistor R24 and the emitter base junction of PNP transistor P2 whose collector is V-connected. The P2 emitter, which forms the VEET output, is connected to the PRC and to the VEET inputs of the base line amplifiers LOAO and LOA1. The BV and controlled circuit comprises an operational amplifier OA7 and an associated voltage divider circuit which is connected between VAUX and VAG and consists of the emitter-to-collector path of PMOS transistor PM6 and the resistors R25, R26 and R27 in series. The base of transistor PM6 has a continuous bias voltage provided by the constant voltage B1 so that PM6 continuously supplies a constant current to the latter voltage divider.
The non-inverting input of an amplifier OA7 is connected to the band-gap reference voltage B2 and the tapping points TP2 and TP3 of the above-mentioned voltage divider are connected to its inverting input via the respective PMOS transistors PM21 and PM22, which are controlled by the battery bits BV and BV, respectively. turn into. The tapping point TP1 of this voltage divider is connected via the resistor R28 to the inverting input of the amplifier OA6.
The circuit just described works as follows: - in case BV = 0 (battery of-48 Volts) the transistors are PM21 and
PM22 is conductive and blocked, respectively, so that the reference voltage, say V2 + VAG, which is applied via the resistor R28 to the inverting input of the amplifier OA6, is equal to the reference voltage B2, also considered t. o. v. VAG, multiplied by a gain factor equal to: R25 1 + R26 + R27
<Desc / Clms Page number 15>
EMI15.1
- case BV = (battery of -60 Volts) this gain is equal to: 1 + R25 + R26
R27 because the transistors PM21 and PM22 are then blocked and conductive, respectively. This factor is larger than in the case BV = 0 and gives rise to a smaller VEET, as will become clear later.
Thus, the supply of a larger line current is ensured, since this function is of V + -VEET-2x. In a preferred
EMI15.2
R25 65 version is - = and R27 = so that the gain factor 9's-2-6 = 2-0 is equal to 1.65 for BV = 0 and is greater than 2 for BV = 1, respectively.
The output VX of the polarity reversal circuit PRC is connected to the junction of three series-connected diode-connected NPN transistors N2 to N4 and a resistor R29 connected through the series connection of a resistor R30, the base-emitter junctions of the NPN transistors N5 and N6 which have a Darlington pair, a resistor R31 and the base-emitter junction of a PNP transistor P3 which forms a common emitter-common collector pair with NPN transistor N7. The collectors of N5 and N6 are both connected to the supply voltage V +, and the emitter and collector of the transistor P3 are respectively connected to the collector and base of the transistor N7. The emitter of the latter transistor N7 is connected to a current source consisting of the NPN transistors N8, N9 and N10 and the resistors R32 and R33.
More specifically, this emitter is connected to the supply voltage V through the collector down emitter path of N8 and the resistor R32 in series. The emitter of N7 is also connected to the base of transistor N9 whose collector emitter path is connected between VAUX and the base of transistor N8.
Finally, the base of the current source transistor N8 is connected to the base of transistor N10 whose emitter is V-connected through resistor R33 and whose collector is connected to the inverting input of the amplified OA6.
<Desc / Clms Page number 16>
Since the voltage at the output VX of the PRC is equal to V + -2 x and if V (N / P) is called the VBE of a transistor N / P, the voltage at the upper end of the resistor R31 is equal to V + -2x-V (R30) -V (N5) -V (N6), where V (R30) is the voltage drop in the protection resistor R30. On the other hand, the voltage at the lower end of the resistor R31 is equal to VAG-V (N2) -V (N3) -V (N4) + V (P3).
The circuit is now controlled by the resistor R29 and possibly also the resistor R30 so that the VBEs of the transistors are canceled so that the current flowing through the resistor R31
EMI16.1
is given by '(1) R31 This current flows to V-mainly through the collector-emitter paths of the NPN transistors N7 and N8 and the resistor R32 in series. Because of the current mirror transistor N18, this current also flows into the collector of the latter transistor, so that it is derived from the inverting input of the amplifier OA6.
If, as already mentioned, one calls VI + VAG the voltage applied to the non-inverting input of OA6; V2 + VAG mentions the reference voltage applied to the inverting input of OA6 through the resistor R28, it can be calculated that the output voltage VEET of OA6 is given by the following relationship:
EMI16.2
VEET = VAG (1--) + R24 (V + -2 + (1 + ru28) VI (2) R31 R31 x R28 R28 In a preferred embodiment, R24 = so that in this case VEET R24 is independent of VAG, and po 12, so that VEET is then given R28 x) by: VEET = V + -2 x + 13 VI-12 V2 (3)
The one shown in FIG. 3 flow limiting circuit CLC shown is now considered.
<Desc / Clms Page number 17>
The output of the filter circuit R16, C3 is also connected, on the one hand, to the non-inverting input of an operational amplifier OA8 via PMOS transistor PM7 and, on the other hand, to the inverting input of OA8 via the resistor R34 and PMOS transistor PMS in series. The non-inverting input of OA8 is connected to VAG via the bias resistor R35 and its inverting input is connected to its output via the PMOS transistor PM9 and the resistor R36 in series. The gates of the transistors PM7 and PMS are respectively
EMI17.1
Controlled by the Boolean functions BRIO + FR and BR + FR, while the base of transistor PM9 is connected to V-and therefore continuously conducting.
The circuit just described works as follows: - if FR = 0 (high-impedance line condition), both transistors PM7 and PMS are blocked and no current limitation is performed; - if FR = 1 (low-ohmic condition), the chain works either as an inverter (BRO = 0) or as a follower (BRO = 1) so that in all conditions a signal independent of the sense of line current would be applied to the actual current limiting circuit, connected to the output of amplifier OA8.
Indeed: - if BRO = 0, the transistors PM7 and PMS are blocked and conducting, respectively, so that the signal applied to the circuit
EMI17.2
is multiplied by a gain factor equal to R36 --6 R34 = R36; R34 or -1 if - when BRO = 1, the transistors PM7 and PMS are conductive and blocked, respectively, so that the gain is equal to 1.
Again the transistor PM9 is present to compensate the impedance of PMS.
<Desc / Clms Page number 18>
The output of the amplifier OA8 is connected via a resistor R37 to a first input of a differential amplifier, the other input of which is connected to the tapping points TP4 to TP7 of a voltage divider
EMI18.1
connected through the pairs of series connected PMOS transistors PM10, PM11; PM12, PM13; PM14, PMI5 and PM16, PM17 which are respectively through the current limiting bits; CTO,; CTO, CT1 and CTO, CT1 can be controlled. The voltage divider consists of resistors R38 to R42, which are connected in series between the band gap reference voltage B2 and VAG. The inputs of the differential amplifier are formed by the bases of the NPN transistors N11 and N12 whose emitters are connected to a common bias current source consisting of the PMOS transistors PM18, NPN transistors N13 and N14 and resistors R43 and R44.
The power source VAUX is V-connected through the source-to-drain path of PM18, which is controlled by the bias source B1, the collector-to-emitter path of the diode-connected transistor N14 and the resistor R44 in series. The combined emitters of N11 and N12 are V-connected through the collector-emitter path of the current mirror transistor N13 and resistor R43 in series. The base of N13 is connected to the collector and base of N14. The collector of N12 is connected to VAUX which is connected to the collector of transistor N11 via that diode-switched PMOS transistor PM19, which is part of a current source / current mirror device.
This device further includes PMOS transistor PM20, NPN transistors N15 and N16 and resistors R45 and R46. More specifically, the gate of PM19 is connected to that of PM20 whose source is connected to VAUX and whose drain is connected to V via the collector-to-emitter path of the diode-connected transistor N15 and the resistor R45 in series . The base of transistor N15 is connected to that of transistor N16, the emitter of which is connected to V-through the resistor R46 and the collector of which the output CL of the
<Desc / Clms Page number 19>
current limiting circuit CLC and is connected to the junction of the transistor PM5 and the resistor R21.
The chain just described works as follows. As long as the input signal applied to the base of the transistor N11 is smaller than that which is applied to the base of the transistor N12 and which depends on the current limiting bits CTO and CTI. the constant current supplied by the power source / current mirror circuit N13, N14, PM18 flows mainly through transistor N12 so that no current flows in the collector-to-emitter path of transistor N16 and the operation of the circuit containing amplifier OA5 does not is affected.
On the contrary, if due to an increase in the line current, e.g., by a short circuit, the input signal applied to the base of transistor N11 becomes larger than that present at the base of transistor N12, the constant current flows provides through the circuit N13, N14, PM18 mainly through the transistor N11. It is mirrored in the collector of transistor N16 via transistors PM19, PM20 and N15. Since this current is derived from the inverting input of the amplifier OA5, less current flows through its feedback resistor R21, so that the output voltage of OA5 is increased.
This means that the above-mentioned voltage VI, which is applied to the non-inverting input of OA6, is also increased and, as a result of this, as shown in the relationship (3), the control voltage VEET is also increased. The effect of such an increase is that the line current is limited as required. It is clear from the foregoing that the beginning of this line current limitation is a function of the bits CTO and CT1 which together determine the bias of transistor N12.
To appreciate the chain described above, the following should be noted. Reference is made here to the aforementioned Belgian patent ne 898,049.
In the latter patent, the function of the circuit R14, R15, C2 is performed by separate filter and voltage divider chains,
<Desc / Clms Page number 20>
which are coupled by a buffer amplifier so that the voltage divider for the filter does not form a load. A drawback of using such a buffer amplifier is that it inputs a DC current into the DC synthesis loop, produces noise, and occupies a relatively large area on the chip. In the circuit described above, the circuit R14, R15, C2 has the function of both a filter and a voltage divider, so that it can be coupled to the high impedance non-inverting input of the operational amplifier OA4 without the use of a buffer amplifier.
Thus, the accuracy of the regulated voltage VEET, and therefore also of the DC impedance obtained by synthesis, is increased, the noise factor of the circuit is improved, and the required chip area is reduced.
In the latter Belgian patent, a so-called absolute value chain is used, which comprises two operational amplifiers (not shown in this patent) to make the synthesis of the DC impedance independent of the sense of the line current. In the present circuit, the same result is obtained using a single amplifier OA5, which is controlled by the bit BRO. Again, the present chain therefore has a better performance than the known chain.
It should also be noted that the present circuit does not affect the DC level of the applied signals, since these signals are passed or inverted. This is not the case in the latter absolute value chain.
Finally, in the chain according to the above-mentioned Belgian patent, the current limiting chain is controlled from the output of the so-called absolute value chain which contains two series-connected amplifiers, which cause a direct current outlet and to which the output of the sensor chain is connected via a filter chain. On the contrary, in the present chain, the current limiting circuit is controlled directly from the filter chain output.
<Desc / Clms Page number 21>
Although the principles of the invention have been described above with reference to certain embodiments and modifications thereof, it is clear that the description is given by way of example only and the invention is not limited thereto.