<Desc/Clms Page number 1>
UITVINDINGSOKTROOI
BELL TELEPHONE MANUFACTURING COMPANY
Naamloze Vennootschap Francis Welles plein 1 B - 2018 ANTWERPEN
België TELECOMMUNICATIELIJNKETEN EN BIJBEHORENDE
SPANNINGSOMZETTER
<Desc/Clms Page number 2>
De onderhavige uitvinding heeft betrekking op een telecommunicatielijnketen welke omvat :
lijnversterkers die via voedingsweerstanden met respektieve lijngeleiders van een telecommunicatielijnlus gekoppeld zijn, een lusstroommeetketen die met deze voedingsweerstanden gekoppeld is, een weerstandssyntheseketen die deze lusstroommeetketen omvat waarvan de uitgang naar deze lijnversterkers teruggekoppeld is minstens via bestuurde middelen om de karakteristieken van daaraan gelegde signalen aan te passen, en een impedantiesyntheseketen die ook deze lusstroommeetketen omvat waarvan de uitgang minstens via een gelijkstroomblokkeer condensator met uitgangen van deze versterkers gekoppeld is.
Een dergelijke telecommunicatielijnketen is reeds bekend uit het Belgische oktrooi NI 894 422. Als deze bestuurde middelen door een weerstand/capacitantie laagdoorlaatfilter worden voorafgegaan en de versterking, die door deze bestuurde middelen wordt verwezenlijkt, plotseling wordt verminderd, bijvoorbeeld bij het afhaken van het telefoontoestel, kan er aan de uitgang van de lusstroommeetinrichting een steile signaalstijging optreden omdat de weerstandssyntheseketen niet in staat is deze versterkingsverandering onmiddellijk te volgen, dit tengevolge van de aanwezigheid van de filtercapacitantie.
Deze steile signaalverandering wordt via de gelijkstroomblokkeercondensator aan de impedantiesyntheseketen toegevoerd waardoor deze onwerkzaam kan worden, bijvoorbeeld door verzadiging van de versterkers, en aldus de transmissie van signalen tijdelijk kan verhinderen.
EMI2.1
1/1
<Desc/Clms Page number 3>
Een doelstelling van de uitvinding bestaat erin een telecommunicatielijnketen van het hierboven beschreven type te verschaffen, die dit nadeel tot een minimum terugbrengt.
Volgens de uitvinding wordt deze doelstelling bereikt doordat regelmiddelen aan deze bestuurde middelen, die door een bestuurde versterker gevormd worden, en aan een weerstand/capacitantie laagdoorlaatfilter dat deze meetketen met deze bestuurde versterker koppelt, zijn toegevoegd en tot een wijziging van de lading van deze capacitantie aanleiding geven als de versterking van deze bestuurde versterker van een voorafbepaalde waarde verandert.
Op deze wijze wordt de lading van de filtercapacitantie op snelle wijze aan de nieuwe versterkingsfactor aangepast zodat er aan de uitgang van de lusstroommeetinrichting geen signaalsprong zal optreden.
De onderhavige uitvinding heeft eveneens betrekking op een spanningsomzetter met een ingang en een uitgang en ingericht om een ingangsspanning op deze ingang in een uitgangsspanning op deze uitgang om te zetten.
Een dergelijke spanningsomzetter is algemeen in de techniek bekend.
De onderhavige spanningsomzetter is gekenmerkt doordat hij omvat : twee referentiespanningen die docr overeenkomstige impedanties verbonden zijn met een gemeenschappelijk verbindingspunt dat met deze uitgang via een buffer gekoppeld is, en filtermiddelen die toelaten dat deze uitgangsspanning enkel veranderingen van deze ingangsspanning volgt en belet dat veranderingen van deze referentiespanningen op deze uitgangsspanning een invloed hebben.
Een dergelijke spanningsomzetter is in het bijzonder, maar niet uitsluitend, bruikbaar in een telecommunicatielijnketen om vanuit een algemene grond (de ingangsspanning) in de telecommunicatie-centrale een foutvrije uitgangsspanning af te
<Desc/Clms Page number 4>
leiden die alle veranderingen van de algemene grond volgt, hetgeen vereist is omdat alle spanningen in de centrale t. o. v. deze algemene grond worden verwezenlijkt. Deze uitgangspanning heeft een waarde die bijvoorbeeld tussen de twee referentiespanningen is gelegen en kan in de lijnketen gebruikt worden als voorspanning voor bijvoorbeeld operationele versterkers, die tussen deze twee referentiespanningen gevoed worden.
<Desc/Clms Page number 5>
De hierboven vermelde en andere doeleinden en kenmerken van de uitvinding zullen duidelijker worden en de uitvinding zelf zal het best begrepen worden aan de hand van de hiernavolgende beschrijving van een uitvoeringsvoorbeeld en van de bijbehorende tekeningen waarin :
Fig. l een schematisch zicht is van een telefonieschakeling met een telecommunicatielijnketen SLIC en een bijbehorende spanningsomzetter volgens de uitvinding omvat ;
Fig. 2 een schematisch blokdiagram is van deze telecommunicatielijnketen SLIC ;
Fig. 3 tot 6 in betrekkelijk detail een filter-en drijfketen FDC (Fig. 3), een haakschakelaardetectieketen SHDC (Fig. 4), een stroombegrenzingsketen CLC (Fig. 5), allemaal getoond in Fig. 2, en een aardingsketen (Fig. 6) getoond in Fig. 1, voorstellen.
De telefonieschakeling werkt met de volgende voedingsspanningen : V+ die op grondpotentiaal is ; V-die gelijk is aan-48 of-60 Volts ; VAUX die een hulpspanning is welke 15 Volts hoger is dan V- ; VAG die 7,5 Volts hoger is dan V- ; Bi en B2 die voorspanningen zijn verschaft door constante- stroombronnen en die bij het aanleggen aan transistoren daarin constante stromen verwezenlijken ; VI tot VlO die verdere voedingsspanningen zijn.
Deze telefonieschakeling omvat een lijnketen LC die in serie met een schakelketen HVC verbonden is tussen een telefoonlijn met geleiders LIO en LIl, verbonden met een telefoontoestel TSS, en een telefonie-schakelnetwerk SNW. De lijnketen LC omvat de serieverbinding van een abonneelijntussenketen SLIC, o numeriek-signaalprocessor DSP, een transcodeer-en filterketen TCF en een eindketenbestuurder met twee processors DPTC.
<Desc/Clms Page number 6>
Het abonneetoestel TSS omvat een normaal open haakschakelaar HS die tussen de lijngeleiders LIO en LH is verbonden.
HVC is bijvoorbeeld van het type beschreven in de
EMI6.1
Belgische oktrooiaanvrage NI PV 2 60208, die op 19 september 1983 werd ingediend onder de titel"Contacts dispositifs associés". Hij omvat 4 paren schakelcontacten swOO, swOl tot sw30, sw31 en heeft lijnklemmen LO en Li, die respektievelijk met de lijngeleiders LIO en LIl verbonden zijn, testklemmen TO en Tl die met een testketen TC verbonden zijn, belklemmen RGO en RGl die met een belketen RC verbonden zijn, "tip"en"ring"klemmen TP en RG verbonden met de gelijknamige uitgangen van respektieve lijnversterkers LOAO en LOA1 in de SLIC, en de klemmen STA, STB, SRA, SRB die met gelijknamige klemmen van de SLIC verbonden zijn (niet getoond in Fig. 1).
In de HVC zijn de lijnklemmen LO en Li met TP en RG verbonden via de serieverbinding respektievelijk van swOO, een 50 ohms lijnvoedingsweerstand RO en swlO en van swOl, een 50 ohms lijnvoedingsweerstand Rl en swll. De respektieve verbindingspunten STB en SRA van swOO en RO en van swOl en Rl zijn met TC respektievelijk via sw20 en sw21 verbonden, terwijl de respektieve verbindingspunten STA en SRB van RO en swlO en van Rl en swll met RC verbonden zijn respektievelijk via sw30 en sw31.
De schakelcontacten swOO, swOl, swlO en swll zijn normaliter gesloten, terwijl de andere schakelcontacten normaliter open zijn. Deze schakelcontacten worden door de SLIC bestuurd, zodat HVC in staat is om een verbinding te verwezenlijken tussen TSS, enerzijds, en de SLIC, TC of RC anderzijds, zowel als tussen TC en SLIC. De functie van TC bestaat erin de lijn naar TSS en naar SLIC te testen en deze van RC bestaat erin een belsignaal aan deze lijn te leggen.
De abonneelijntussenketen SLIC is een keten met twee klemmen aan de zijde van het abonneetoestel TSS en met vier
<Desc/Clms Page number 7>
draden naar de SNW. Hij heeft een spraakontvangsklem Rx (met VAG als grondterugkeer) en een spraakzenduitgang Tx (weer met VAG als grondterugkeer), waarbij Rx en Tx met DSP verbonden is. De SLIC heeft verder een 12 kHz of 16 kHz taxatiesignaalingangsklem MTCF die met TFC verbonden is, gegevens- ingang-en uitgangsklemmen DSPl en DSP2die met DSP verbonden zijn en de bovengenoemde klemmen STA, STB, SRA, SRB, TP en RG die met HVC verbonden zijn.
De numeriek-signaalprocessor DSP zet een numeriek spraaksignaal, dat van TCF wordt ontvangen, om in een analoge versie op de spraakingangsklem Rx van de SLIC. Omgekeerd zet hij een analoog spraaksignaal op de spraakuitgangsklem Tx om in numerieke versie die aan TCF wordt gelegd. DSP omvat ook een twee-naar-vierdraadsomzetter om terugkoppeling te vermijden.
De volgende drijfbits worden door de DSP naar de gegevensingangsklem DSPl van de SLIC overgedragen : BR1 : een polariteitsomkeerbit om aan te duiden dat de polari- teit op RG hoog (1) of laag (0) gemaakt moet worden ; BRO : een polariteitsomkeerbit om aan te duiden dat de polari- teit op TP hoog (1) of laag (0) gemaakt moet worden ; FR : een voedingskarakteristiekbit om aan te duiden dat de door synthese verkregen lijnvoedingsweerstand hoog-ohmig (1) of laag-ohmig (0) moet zijn. De betekenis van door synthese verkregen voedingsweerstand zal later uiteen- gezet worden ; TB : een trunkbit om aan te duiden dat de SLIC al (1) of niet (0) met een trunk gekoppeld is.
Het gebruik van deze bit wordt in de onderhavige aanvrage niet beschreven ; CT1 en CTO : stroombegrenzingsbits om vier mogelijke maximum lijnstroomtoestanden aan te duiden ; BV : een batterijbit om aan te duiden dat de batterij van de centrale V-gelijk is aan-48 Volts (0) of-60 Volts (l) ; SPMI : een taxatiesignaalbit om aan te duiden dat een taxatie- signaal dat door de TCF aan de SLIC gelegd wordt in de
<Desc/Clms Page number 8>
SLIC al (1) of niet (0) moet toegelaten worden.
Tenslotte ontvangt de DSP op de gegevensuitgangsklem DSP2, besturingsbits die door de SLIC worden overgedragen.
Zoals later zal worden uiteengezet zijn deze bits delfde als deze die op DSPl worden uitgezonden, uitgezonderd dat de vier bits FR, TB, CTl en CTO respektievelijk vervangen zijn door : SHD : een haakschakelaardetectiebit SHD om aan te duiden dat de lijnlus tussen de SLIC en de TSS open (0) of gesloten (1) is ; RT : een belophefsignaal om aan te duiden dat volgend op de uitzending van een belsignaal van TC naar TSS de haak- schakelaar HS daarin al (1) of niet (0) werd gesloten ; OC : een overtemperatuurbit om aan te duiden dat de temperatuur van LOAO en/of LOA1 hoger (1) of lager (0) is dan een voorafbepaalde waarde ;
VPA : een aftastbit van een individuele lijngeleider om aan te duiden dat in TSS een grond aan minstens één van de lijn- geleiders LIO en LIl al (1) of niet (0) werd verbonden.
Er weze opgemerkt dat terwijl HVC, SLIC en DSP individueel aan de telefoonlijn zijn toegevoegd, de ketens TCF en DPTC voor een aantal dergelijke lijnen, bijvoorbeeld 8 lijnen, gemeenschappelijk aanwezig zijn, zoals door de multipelpijlen is aangeduid.
De hierboven vermelde klemmen TP, RG, STA, STB, SRA, SRB, Rx, MTCF, DSP1, Tx en DSP2 zijn als volgt verbonden in de SLIC, die in detail in Fig. 2 is voorgesteld.
De"tip"en"ring"uitgangsklemmen TP en RG vormen de uitgangen van de lijn-operationele versterkers respektievelijk, LOAO en LOA1, waarbij elke versterker bijvoorbeeld van het type kan zijn dat beschreven is in de op 23 augustus 1983 ingediende Europese oktrooiaanvrage onder de titel :"Electronic power overload protection circuit". (Nr 83201226.4).
Deze versterkers worden gevoed tussen V+ en de geregelde
<Desc/Clms Page number 9>
spanning VEET, die wordt verschaft aan de gelijknamige uitgang VEET van een filter-en drijfketen FDC (Fig. 3) die later in detail beschreven zal worden. De uitgang TP van LOAO is met de inverterende ingang TAC daarvan via de teruqkoppelweerstand R2 verbonden en een gelijkaardige verbinding via de weerstand R3 bestaat tussen de uitgang RG van LOA1 en de inverterende ingang RAC daarvan.
Deze inverterende ingangen TAC en RAC zijn verbonden met de gelijknamige uitgangsklemmen van een wisselstroom-besturingsketen LAAC voor de lijnversterkers en de niet-inverterende ingangen TDC en RDC van LOAO en LOA1 zijn via de weerstanden R4 en R5 verbonden met de uitgangsklemmen VTI en VRI van een gelijkstroombesturingsketen LADC voor de lijnversterkers waarbij LADC ook aan een polariteitsomkeerketen BRC toegevoegd is. LAAC en LADC, BRC zijn beschreven in de Belgische oktrooiaanvragen die terzelfdertijd met de onderhavige Belgische oktrooiaanvrage werden ingediend onder de titels :"Spanning-naar-stroomomzetter en impedantiesyntheseketen waarin deze wordt gebruikt"en"Telecommunicatielijnketen en bijbehorende polariteitsomkeerketen".
LADC heeft uitgangsklemmen VTI en VRI, zoals reeds vermeld, zowel als VX die met FDC (Fig. 3) verbonden is, X die verbonden is met LAAC, en BRll tot BR33 die verbonden zijn met BRC welke door de hoger vermelde besturingsbits BRO en BR1 bestuurd wordt. Bovendien heeft LADC ingangsklem VRG die met de uitgang verbonden is van een keten VSC, die een temperatuur- onafhankelijke referentiespanning VRG aan zijn gelijknamige uitgang voortbrengt, ingangsklem VEET die met de gelijknamige uitgangsklem VEET van FDC verbonden is, en een taxatiesignaalingangsklem MS die met de uitgang van een operationele versterker OA1 met eenheidsversterking verbonden is.
De nietinverterende ingang van OA1 is verbonden met de gemeenschappelijke afvoerelektroden van PMOS transistor PMO en NMOS transistor NMO die verder poortelektroden hebben, welke beide verbonden zijn met een besturingsklem SPMI die door de hoger
<Desc/Clms Page number 10>
vermelde gelijknamige besturingsbit SPMI bestuurd wordt. De bronelektrode van NMO is verbonden met VAG en deze van PMO is verbonden met de uitgang van een hoogdoorlaatfilter HPF1 met ingangsklem VAG en ingangsklem MTCF waarop een 12 kHz of 16 kHz taxatiesignaal door TCF gelegd kan worden. Dit signaal wordt aan de ingangsklem MS toegevoerd via de poort PMO, NMO die geactiveerd wordt als SPMI = 0, gezien PMO dan geleidend en NMO dan geblokkeerd zijn, en die belet wordt als SPMI = 1 is gezien NMO dan geleidend en PMO geblokkeerd zijn.
Zoals beschreven in de tweede van de hierboven vermelde Belgische oktrooiaanvragen verschaft LADC in antwoord op MS, VEET en VRG respektievelijk aan zijn uitgangen VTI en VRI de voorspanningen VH'= (V+)-2 v en VL'= VEET, waarin V gelijk is aan de som van een vaste spanning VRG-VAG en een veranderlijke spanning gelijk aan VE-VAG, waarbij VE de omhullende is van MS. Hij verschaft ook een voorspanning VH' op zijn uitgangsklem VX en bovendjeneen van het taxatiesignaal afhankelijke gelijkstroom I aan zijn uitgangsklem X die met LAAC verbonden is.
LAAC heeft uitgangsklemmen TAC, RAC en ingangsklem X, zoals hierboven vermeld, en heeft verder een ingangsklem VFB waaraan een afgetast spraak/taxatiesignaal VFB wordt gelegd, zowel als een ingangsklem SMI waaraan een irgangs spraak/ taxatiesignaal SMI wordt toegevoerd. Een ingangs-spraaksignaal ontvangen van DSP wordt tussen de spraak-ingangsklem Rx en VAG gelegd van een hoogdoorlaatfilter HPF2 waarvan de uitgang verbonden is met de ingangsklem SMI van LAAC via de serieverbinding van de versterker OA2 met eenheidsversterking die een isolerende functie heeft, en een weerstand R6.
Het hierboven vermelde taxatiesignaal MS wordt aan dezelfde ingangsklem SMI gelegd via de weerstand R7. Aan de ingangsklem VFB wordt een spraak/taxatiesignaal VFB gelegd dat verkregen wordt door aftasting van de lijn LIO, LIl.
<Desc/Clms Page number 11>
Zoals beschreven in de eerste van de hierboven vermelde Belgische oktrooiaanvragen legt de LAAC in antwoord op de ingang-en afgetaste spraak/taxatiesignalen die aan SMI en VFB wordt gelegd en op de hierboven vermelde gelijkstroom I, de balansstromen I-i en I+i aan de inverterende ingangen TAC en RAC respektievelijk van LOAO en LOA1, waarbij i een wisselstroom is die functie is van de ingang-en afgetaste spraak/taxatie- signalen. Als gevolg daarvan en afhankelijk van de bits BRO, BR1 kunnen de gelijkspanningen VH = (V+)-V en VL = VEET +6v respektievelijk aan de uitgangen TP en RG van LOAO en LOA1 verschijnen.
Tenslotte hebben de versterkers LOAO en LOA1 ook klemmen TP1, TP2 en TP3, TP4 die verbonden zijn met een gemeenschappelijke beschermingsketen ATPC, welke een overtemperatuuruitgangsklem OC heeft waarop een besturingsbit OC verschijnt en die van het type is dat in een hoger vermelde Europese oktrooiaanvrage is beschreven.
De ingangsklemmen STA, STB, SRA en SRB van de SLIC vormen de ingangsklemmen van een stroommeetinrichting SENC die uitgangsklemmen C01 en JO tot J3 heeft en die beschreven is inde Belgische oktrooiaanvrage die terzelfdertijd met de onderhavige aanvrage werd ingediend onder de titel"Koppelketen en bijbehorende stroom meetinrichtingen". De uitgangsklem C01 is met de hoger vermelde filter-en drijfketen FDC verbonden via de serieverbinding van laagdoorlaatfilter LPF1 en een volle-golfgelijkrichterketen AV, waarbij de uitgangsklem VEET van FDC verbonden is met de gelijknamige voedingsklemmen van LOAO en LOA1, zoals reeds vermeld, en met LADC. De uitgang van AV is ook verbonden met een haakschakelaar-detectieketen SHDC, een belophefdetectieketen RTDC en een stroombegrenzingsketen CLC.
SHDC, RTDC en CLC hebben respektievelijk uitgangsklemmen SHD, RT en CL waarop respektievelijk de gelijknamige besturingsbits SHD, RT en CL verschijnen.
<Desc/Clms Page number 12>
De uitgangsklemmen JO tot J3 van SENC zijn verbonden met de gelijknamige klemmen van een aftastketen ILCSC van een individuele lijngeleider, waarbij ILCSC een uitgangsklem VPA heeft waarop de besturingsbit VPA verschijnt. ILCSC is ook beschreven in de laatst vermelde Belgische oktrooiaanvrage.
Een afgetast spraak/taxatiesignaal datcp de uitgang Col van SENC verschijnt wordt via de gelijkstroomblokkeercondensator Cl en de versterkertrap AS gelegd, enerzijds aan de ingangsklem VFB van LAAC en anderzijds aan de spraakuitgangsklemmen Tx en VAG via laagdoorlaatfilter LPF2, s per filter NF, bufferketen BUF en hoogdoorlaatfilter HPF3. LPF2 is een anti-spiegelingsfilter en NF bewerkstelligt de volledige rejectie van het taxatiesignaal zonder het spraaksignaal te verzwakken. De bufferketen wordt gebruikt om NF te isoleren van HPF3, dat dient om alle gelijkspanning uit het daaraan gelegde signaal te verwijderen.
De hierboven vermelde gegeven ingang-en uitgangsklemmen DSPl en DSP2 zijn verbonden met de ingang en uitgang van een schuifregister SR, dat gebruikt wordt om de hierboven vermelde bits op te slaan die in de SLIC op de volgende wijze gebruikt worden : BR1 en BRO worden gebruikt om SENC en BRC te besturen ; FR en FR worden gebruikt om FDC te besturen ; CT1 en CTO worden gebruikt om CLC te besturen ; BV en BV worden gebruikt om FDC te besturen ; SPMI wordt gebruikt om de poort NMO, PMO te besturen.
Het inverse van de besturingsbits wordt verschaft door een klaarblijkelijke inverterketen (niet getoond).
Er weze opgemerkt dat de bit CL, die aan de uitgang CL van CLC wordt verschaft, gebruikt wordt voor de besturing van FDC die verder bestuurd wordt via uitgangsklem VX van LADC waarop een spanning VH'= (V+)-2 V wordt opgewekt.
De besturing van de grootte van de voedingsgelijkstroom,
<Desc/Clms Page number 13>
die aan de telefoonlijn LIO, LIl, wordt toegevoerd, wordt verkregen door synthese van een voorafbepaalde voedingsweerstand, bijvoorbeeld 200 ohms tot 20 kilo-ohms, uitgaande van de 50 ohms voedingsweerstanden RO en Rl. Dit wordt gedaan door VEET te regelen met behulp van de servobesturingslus die omvat : de voedingsweerstanden RO, Rl, de aftastketen SENC, laagdoorlaatfilter LPF1, gelijkrechter AV, voeding-en drijfketen FDC en voedingsingangen VEET van de lijn-operationele versterkers LOAO en LOA1 waarvan de uitgangen TP en RG met RO en Rl gekoppeld zijn.
SENC verschaft aan zijn uitgang Col een spanningssignaal dat functie is van de lijnstroom, d. w. z. van de voedingsgelijkstroom zowel als van de spraak/taxatiestroom die doorheen de voedingsweerstanden RO en Rl vloeit. LPF1 verwijdert het taxatiesignaal uit het uitgangssignaal van SENC ; AV verwezenlijkt een volle-golfgelijkrichting van het daaraan gelegde wisselstroomsignaal, en FDC heeft door zijn filter een lusstabilisatie functie en verwezenlijkt een gewenste versterking. Zoals getoond in Fig. 3 heeft hij een ingangsklem AV die met de uitgangsklem van de gelijkrichterketen AV verbonden is, besturingsingangsklemmen FR, FR, BV, BV en CL die door de gelijknamige besturingsbits bestuurd worden, en ingangsklem VX die verbonden is met de gelijknamige uitgangsklem van LADC waarop een spanning VH'= (V+) -2 Av verschijnt, zoals reeds vermeld.
De ingangsklem AV is verbonden met de niet-inverterende ingang van een isolerende versterker OA3, met eenheidsversterking, via een filterketen bestaande uit een serieweerstand R8 en een shuntcondensator Cl, waarbij het verbindingspunt van Rl en Cl op Vgeklampt wordt door een diode Dl. Het doel van dit filter is de stabilisatie te verzekeren van de gelijkstroomregellus waarvan het deel uitmaakt en dat van OA3 bestaat erin de condensator Cl van de rest van de keten te isoleren. De uitgang VS van OA3 is via een spanningsdeler, die bestaat uit de
<Desc/Clms Page number 14>
weerstanden R9, R10 verbonden met de niet-inverterende ingang van een operationele versterker OA4, die dient om een welbepaalde versterking G te verwezenlijken.
Aldus is de uitgang VA van
EMI14.1
OA4
EMI14.2
De spanning VAG is verbonden met de inverterende ingang van OA4 via voorspanningsweerstand Ril en de uitgang van OA4 is met deze inverterende ingang gekoppeld via de terugkoppelweerstand R12 in serie met het bron-naar-afvoerpad van PMOS transistor- schakelaar PM1 die door de besturingsbit FR bestuurd wordt.
VAG is ook verbonden met de inverterende ingang van OA4 via de voorspanningsweerstand R13 in serie met het bron-naar-afvoerpad van PMOS transistorschakelaar PM2, die door de besturingsbit FR bestuurd wordt, en de uitgang van OA4 is ook met deze inverterende ingang verbonden via de terugkoppelweerstanden R14 en R15 en PM2 in serie, waarbij de weerstand R15 in parallel verbonden is met het bron-naar-afvoerpad van PMOS transistorschakelaar PM3 die door de besturingsbit BV wordt bestuurd.
Tenslotte is het bron-naar-afvoerpad van de PMOS transistorenschakelaar PM4, die door de besturingsbit CL wordt bestuurd, verbonden tussen de uiteinden, van de weerstanden Ril en R13, die niet met VAG verbonden zijn.
De uitgang VA van OA4 is via weerstand R16 verbonden met de niet-inverterende ingang van een uitgangs-operationele versterker OA5 aan de inverterende ingang waaraan de uitgang VB van een versterker OA6 met eenheidsversterking via weerstand R17 verbonden is. De waarden van R16 en R17 zijn gelijk, bijvoorbeeld aan 30 kilo-ohms. De niet inverterende ingang van OA6 is verbonden met de referentiespanningen VI en V2, waarbij VI groter is dan V2, respektievelijk via de PMOS transistorschakelaars PMS en PM6, waarbij de poortelektroden van PM5 en PM6 respektievelijk door de besturingsbits BV en
<Desc/Clms Page number 15>
BV worden bestuurd.
De inverterende ingang van OA5 is via de weerstand R18 verbonden met de uitgangsklem VEET die door de emitter van PNP transistor T2 gevormd wordt. Transistor T2 is in een Darlingtonschakeling verbonden met PNP transistor Tl waarvan de basis met de uitgang van OA5 verbonden is. De niet-invertere ingang van OAS is met de uitgangsklem VX van LADC verbonden via weerstand R19, die een waarde heeft gelijk aan deze van ru. bijvoorbeeld 450 kilo-ohms. Zoals hierboven vermeld is op de klem VX een spanning VX = (V+)-2AV aanwezig. Als gevolg hiervan is de uitgangsspanning VEET nagenoeg gelijk aan VEET = (VA-VB). G1+ (V+) -2 V met
EMI15.1
VBVA R17 Door de factor-2V houdt VEET dus rekening met de voorgelijkspanning van elk van de lijnversterkers.
De laatste betrekking kan als volgt geschreven worden, als rekening wordt gehouden met de vroeger gegeven waarde van VA :
EMI15.2
Gezien VEET de spanning is die naar de lijnversterkers teruggekoppeld wordt kan een gewenste voedingsweerstand door synthese uit de voedingsweerstanden verkregen worden door VEET te wijzigen door middel van n of meer van de parameters G, Gl en VB.
Meer in het bijzonder kan de versterking G van OA4 gewijzigd worden onder de besturing van de bits FR, BV en CL teneinde de volgende weerstandswaarden van de voedingsweerstanden te verwezenlijken : - een lage weerstandswaarde, als FR = O. G is dan gelijk
EMI15.3
R12 aan l + de weerstanden Ril en R12 dan werkelijk Rl-L met OA4 verbonden zijn ; - een hogere weerstandswaarde, als FR = 0 en BV = O. Gezien
<Desc/Clms Page number 16>
de weerstanden R13 en R14 dan werkelijk verbonden zijn met
EMI16.1
R14 OA4 is de versterking G gelijk aan 1 +--met--7-- Rij
R14 - een nog hogere weerstandswaarde, als FR = 0 en BV = l, gezien de weerstanden R13, R14 en R15 dan werkelijk met
OA4 verbonden zijn.
Verder wordt een stroombegrenzingsconditie verwezenlijkt als CL = 0, gezien de weerstanden Rll en R13 dan in parallel verbonden zijn.
De voedingsweerstand kan ook gewijzigd worden door VB te wijzigen in functie van de batterij van de centrale die - 48 Volts of-60 Volts kan zijn. Dit gebeurt onder de besturing van de bit BV. Inderdaad, afhankelijk van het feit of BV gelijk 0 (-48 Volts) of 1 (-60 Volts) is verschijnt VI of V2 aan de uitgang VB van OA6 en wordt aan de inverterende ingang van OA5 gelegd. Dit betekent bijvoorbeeld dat voor een batterij in de centrale gelijk aan-48 Volts (BV = 0) VEET kleiner is zodat door synthese een kleinere voedingsweerstand wordt verkregen, zoals vereist.
FDC omvat ook middelen, die tussenkomen als de door synthese verkregen voedingsweerstand plotseling van een hoge waarde (FR = 1) naar een lage waarde (FR = 0) of omgekeerd wordt veranderd. Een dergelijke verandering gebeurt bijvoorbeeld als de telefoon respektievelijk wordt afgehaakt en ingehaakt. Typische voorbeelden van dergelijke weerstandswaarden zijn 200 ohms en 20 kilo-ohms. Als de voedingsweerstand hoog is, zijn de versterking van OA4 en de waarde van VEET beide betrekkelijk hoog en is de gelijkstroom die in de lijn vloeit betrekkelijk klein, zodat de condensator Cl slechts weinig opgeladen is, waardoor de uitgangsspanning VS van OA3 betrekkelijk klein is. Integendeel, als de voedingsweerstand laag is dan zijn de versterking van OA4 en de waarde van VEET beide betrekkelijk laag en is de gelijkstroom die in de lijn vloeit betrekkelijk hoog.
De condensator Cl is dan volledig
<Desc/Clms Page number 17>
opgeladen, zodat de uitgangsspanning VS van OA3 dan betrekkelijk groot is.
Ingeval de voedingsweerstand van een betrekkelijk hoge waarde naar een betrekkelijk lage waarde veranderd wordt, wordt de versterking G van OA4 plotseling verminderd, maar de uitgangsspanning VS blijft laag gezien de condensator Cl deze verandering niet onmiddellijk kan volgen. Als gevolg hiervan daalt de waarde van VEET, die functie is van G. VS, plotseling naar een zeer lage waarde als gevolg waarvan een betrekkelijk zeer hoge stroom in de lijn begint te vloeien.
Hierdoor wordt op de uitgang van de aftastketen SENC een merkelijke spanningssprong voortgebracht en via de condensator C gelegd aan de impedantiesyntheseketen, die AS, LAAC en SEN omvat. Als resultaat hiervan zal deze syntheseketen verzadigen en daarom tijdelijk de overdracht van signalen door de lijnversterkers verhinderen. Een voorbeeld van dergelijke signalen zijn de kiesfrequentie-signalen.
Ingeval de voedingsweerstand van een betrekkelijk lage waarde naar een betrekkelijk hoge waarde wordt veranderd, wordt de versterking van OA4 plotseling vermeerderd maar de uitgangspanning VS blijft hoog gezien de condensator Cl een dergelijke verandering niet onmiddellijk kan volgen. Als gevolg hiervan stijgt de waarde van VEET plotseling zeer merkbaar, waardoor een betrekkelijk kleine gelijkstroom in de lijn begint te vloeien. Omdat de telefoon afgehaakt is heeft dit geen effekt.
Maar als de telefoon gedurende deze overgangstijd opnieuw afgehaakt wordt is het duidelijk dat de spanningssprong, die dan aan de uitgang van de SENC voortgebracht zal worden nog veel groter zijn dan in normale omstandigheden het geval is.
Om al deze redenen en om dergelijke storingen te vermijden, is FDC voorzien van een correctieketen die de transistors T3 tot T6 omvat. De emitter en basis van NPN transistor T3 zijn met de klemmen A en B van de filterweerstand R8
<Desc/Clms Page number 18>
verbonden en zijn collector is verbonden met VAUX. De klem A van de weerstand R8 en die ook het verbindingspunt van R8 en Cl vormt is met VAG verbonden via het collector-naar-emitterpad van NPN transistor T4 en de uitgang VA van OA4 is verbonden met VAG via de serieverbinding van het emitter-naar-collectorpad van PNP transistor T5, het collector-naar-emitterpad van de als diode geschakelde NPN transistor T6 en weerstand R20, waarbij de transistor T6 in stroomspiegelschakeling met T4 verbonden is.
De basis van T5 is verbonden met het verbindingspunt van de weerstanden R21 en R22 van een potentiometer die in serie tussen VAUX en VAG verbonden is.
De werking van deze keten is als volgt : - als de voedingsweerstand plotseling van een hoge naar een lage waarde veranderd wordt door een overeenkomstige verminde- ring van de versterking G van OA4, stijgt het ingangssignaal
AV ook plotseling zonder dat de condensator Cl deze stijging kan volgen. Wanneer de stijging van het signaal AV echter een voldoende niveau bereikt wordt transistor T3'geleidend, zodat de weerstand R8 dan wordt nevengesloten door de geleidende basis-naar-emitter junctie van T3.
Als gevolg hiervan wordt de condensator Cl dan ug vanuit AV opge- laden zodat VEET tot de gewenste waarde wordt teruggebracht ; - als de voedingsweerstand plotseling wordt veranderd van een lage naar een hoge waarde door een overeenkomstige stijging van de versterking van OA4, dan kan de condensator Cl normaliter de resulterende daling van het ingangssignaal
AV niet volgen. Door de hoge versterking G en de hoge waarde van VS stijgt de uitgangsspanning VA van OA4. Wanneer deze stijging een voldoend niveau bereikt wordt transistor T5 geleidend en vloeit er een stroom naar VAG via T5, T6 en R20 in serie. Deze stroom wordt gespiegeld in T4 die geleidend wordt en condensator Cl ontlaadt.
De haakschakela ardetectieketen SHDC, die in Fig. 4
<Desc/Clms Page number 19>
is getoond, heeft een ingangsklem AV en besturingsklemmen BV en FR die respectievelijk door de besturingsbits BV en FR' bestuurd worden. De ingangsklem AV is verbonden met de niet-inverterende ingang van een operationele versterker OA7 aan de inverterende ingang waarvan de referentiespanningen V3, V4 en V5 respektievelijk via de PMOS transistors PM7, PM8 en PM9 zijn verbonden. Het verbindingspunt VS van het bronnaar-afvoerpadvan PMOS transistor PMll en weerstand R23 is met deze inverterende ingang verbonden via PMOS transistor PMlO.
Weerstand R23 is in serie verbonden met weerstand R24, en de bronelektrode van PMll en het vrije uiteinde van R24 zijn respektievelijk met VAUX en VAG verbonden. R24 is in parallel verbonden met het afvoer-naar-bronpad van NMOS transistor NMll waarvan de poortelektrode met de uitgang SHD van OA7 verbonden is.
De poortelektrode van PMll is verbonden met de voorspanningsklem B2 en deze van PM7 tot PMlO zijn verbonden met de uitgangen SH1 tot SH4 van een decodeerketen DEC1, die ingericht is om een twee-bitcode gevormd door de bis BV en FR om te zetten in een vier-bitcode gevormd docr de bits SH1 tot SH4, volgens de volgende tabel :
EMI19.1
<tb>
<tb> BV <SEP> FR <SEP> SH1 <SEP> SH2 <SEP> SH3 <SEP> SH4
<tb> 0 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1
<tb> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1
<tb> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0
<tb>
Omdat de voorspanning B2 continu aan PMll gelegd wordt, als de SLIC werkzaam is, vloeit er dan continu een constante stroom van VAUX naar VAG via PMll, R23 en R24 zodanig dat er een referentiespanning VS op het gelijknamige verbindingspunt van PMll en R23 verwezenlijkt wordt. Afhankelijk van de toestanden van BV en FR, is de transistor onder PM7 tot PM10, waarvan de poortelektrode op 0 is, geleidend. Hij verbindt aldus zijn bron-of drempelspanning V3, V4, V5 of VS met de
<Desc/Clms Page number 20>
inverterende ingang van OA7.
Wanneer nadat de telefoon werd afgehaakt in TSS het op AV binnenkomende signaal deze drempelwaarde overschrijdt, komt de uitgang van OA7 op 1 en geeft aldus aan zijn uitgangsklem SHD aan dat de telefoon werd afgehaakt.
Deze bit SHD wordt in het schuifregister SR opgeslagen. Als nadat de telefoon in TSS werd ingehaakt de binnenkomende spanning beneden de overeenkomstige drempelwaarde V3, V4 of V5 daalt, wordt de bit SHD weer O. Dit betekent dat in deze gevallen de vergelijkingsketen OA7 zonder hysteresis werkt.
Dit is echter niet het geval als de drempelwaarde VS is, waarbij VS gelijk is aan de constante stroom in PMll vermenigvuldigd met R23+R24. Inderdaad, als het inkomende signaal groter wordt dan deze drempelwaarde VS en de uitgang SHD van OA7 op 1 komt, wordt NM1 geleidend en sluit aldus R24 nagenoeg kort. Als gevolg hiervan wordt de drempelwaarde VS verkleind tot een waarde gelijk aan de stroom in PMll vermenigvuldigd met R23, zodanig dat opdat de uitgang van de vergelijkingsketen OA7 op 0 zou komen, het ingangssignaal onder een lager niveau moet dalen dan het niveau waarboven het moest stijgen om de uitgang SHD van de vergelijkingsketen 1 te maken. Dit betekent dat de vergelijkingsketen OA7 dan werkt met hysteresis.
Een dergelijke hysteresis is enkel vereist als de batterij in de centrale-48 Volts (BV = 1) is en als de voedingsweerstand een hoge waarde heeft (FR = 1).
De stroombegrenzingsketen CLC, die in Fig. 5 is getoond, heeft een ingang AV die met de gelijknamige uitgang van de gelijkrichterketen AV verbonden is, besturingsingangsklemmen CTO en CT1 bestuurd door de bits CTO en CT1 en een uitgangsklem CL die gevormd wordt door de uitgang van een operationele versterker OA8 waarvan de niet-inverterende ingang met de referentiespanningen V6 tot V9 respektievelijk via de PMOS transistors PM12 tot PM15 verbonden is. De poortelektroden van PM12 tot PM15 worden bestuurd door de uitgangen Si tot S4
<Desc/Clms Page number 21>
van een decodeerketen DEC2 met ingangsklemmen CTO en CT1 waaraan respektievelijk de bits CTO en CT1 worden gelegd.
In de DEC2 wordt de twee-bitcode gevormd door CTO en CT1 omgezet in een vier-bitcode bestaande uit de bits SI tot S4 volgens de volgende tabel :
EMI21.1
<tb>
<tb> CTO <SEP> CT1 <SEP> S4 <SEP> S3 <SEP> S2 <SEP> S1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP>
<tb> l <SEP> 01011 <SEP>
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP>
<tb> O <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> O
<tb>
Uit deze tabel volgt dat afhankelijk van de waarden van CTO en CT1 n enkele van de uitgangen SI tot S4 op o is. De overeenkomstige transistor onder de transistors PM12 tot PM15 is dan geleidend, zodat n van de referentiespanningen V6 tot V9 dan aan de niet-inverterende ingang van OA8 gelegd wordt.
Als door een te hoge lijnstmdmde uitgangsspanning van AV boven deze referentiespanning stijgt, wordt de uitgang CL van OA8 gelijk O. Zoals reeds uiteengezet met betrekking tot de operationele versterker OA4 van FDC (Fig. 3) wordt de versterking van OA4 dan verhoogd om de lijnstroom te doen dalen.
Er wordt nu verwezen naar Fig. 6 die een zogenaamde aardingsketen GRC toont. Deze keten is in feit een spanningsomzetter, die in staat is om de ingangsspanning, welke gevormd wordt door de algemene grond in de centrale en aanwezig is op de klem GT, om te zetten in een uitgangsspanning VAG die een waarde heeft gelegen tussen twee referentiespanningen VAUX en V-, en dit op zodanige wijze dat VAG enkel variaties van de algemene grond op GT volgt en niet door variaties op VAUX en VAG be nvloed wordt. Met dit doel wordt de algemene grond, die met meerdere andere ketens in de centrale verbonden is, zoals aangegeven door de multipelpijl, via een condensator C2 verbonden met het verbindingspunt van twee gelijke weerstanden
<Desc/Clms Page number 22>
R25 en R26 die tussen VAUX en V-zijn verbonden.
VAUX is gelijk aan (V-) +15 Volts en V-is gelijk aan-48 of-60 Volts, zoals hierboven vermeld. De waarden van R25 en R26 zijn bijvoorbeeld 150 kilo-ohms en deze van C2 is 220 nano-Farads, zodat het verbindingspunt 7,5 Volts boven V-is. Dit verbindingspunt is met de uitgangsklem VAG gekoppeld via de versterker OA9 met eenheidsversterking, die als een isolatiebuffer gebruikt wordt tussen VAG, enerzijds, en R25, R26, C2, anderzijds. De laatstgenoemde keten vormt een hoogdoorlaatfilter als hij beschouwd wordt van GT naar VAG en een laagdoorlaatfilter als hij beschouwd wordt van VAUX of V-naar GT. Inderdaad, de condensator C2 blokkeert de gelijkspanningssignalen die eventueel via GT aangelegd worden, zodat VAG op gelijkstroomgebied van GT ontkoppeld is.
Vanuit wisselstroomstandpunt volgt hij de variaties van GT, hetgeen vereist is omdat in de centrale alle signalen naar deze grond refereren. Anderzijds hebben wisselstroomstoorsignalen op VAUX of V-geen invloed op het potentiaal van het verbindingspunt van R25 en R26 gezien ze in GT via C2 geaard worden.
Hoewel de principes van de uitvinding hierboven zijn beschreven aan de hand van een bepaalde uitvoeringsvorm, is het duidelijk, dat de beschrijving slechts bij wijze van voorbeeld is gegeven en de uitvinding niet daartoe is beperkt.
<Desc / Clms Page number 1>
INVENTION PATENT
BELL TELEPHONE MANUFACTURING COMPANY
Public Company Francis Welles square 1 B - 2018 ANTWERP
Belgium TELECOMMUNICATION LINE CHAIN AND ASSOCIATED
VOLTAGE CONVERTER
<Desc / Clms Page number 2>
The present invention relates to a telecommunication line chain which includes:
line amplifiers coupled via power resistors to respective line conductors of a telecommunication line loop, a loop current measuring circuit coupled to these power resistors, a resistance synthesis circuit comprising this loop current measuring circuit whose output is fed back to these line amplifiers at least through controlled means to adjust the characteristics of applied signals , and an impedance synthesis circuit which also includes this loop current measuring circuit whose output is coupled to outputs of these amplifiers at least through a DC blocking capacitor.
Such a telecommunication line chain is already known from the Belgian patent NI 894 422. If these controlled means are preceded by a resistance / capacitance low-pass filter and the gain, which is realized by these controlled means, is suddenly reduced, for instance when the telephone is disconnected, a steep signal rise may occur at the output of the loop current measuring device because the resistance synthesis chain is unable to immediately follow this gain change due to the presence of the filter capacitance.
This steep signal change is supplied to the impedance synthesis circuit through the DC blocking capacitor, which can render it inoperative, for example, by saturating the amplifiers, thus temporarily preventing the transmission of signals.
EMI2.1
1/1
<Desc / Clms Page number 3>
An object of the invention is to provide a telecommunication line chain of the type described above which minimizes this drawback.
According to the invention, this object is achieved in that control means are added to these controlled means, which are formed by a controlled amplifier, and to a resistance / capacitance low-pass filter coupling this measuring circuit to this controlled amplifier, and to change the charge of this capacitance give rise when the gain of this controlled amplifier changes from a predetermined value.
In this way, the charge of the filter capacitance is quickly adapted to the new gain so that no signal jump will occur at the output of the loop current measuring device.
The present invention also relates to a voltage converter with an input and an output and arranged to convert an input voltage on this input into an output voltage on this output.
Such a voltage converter is generally known in the art.
The present voltage converter is characterized in that it comprises: two reference voltages which have corresponding impedances connected to a common connection point coupled to this output via a buffer, and filter means which allow this output voltage to follow only changes of this input voltage and prevent changes of this input voltage. reference voltages have an influence on this output voltage.
Such a voltage converter is particularly, but not exclusively, useful in a telecommunication line chain for supplying an error-free output voltage from a general ground (the input voltage) in the telecommunication exchange.
<Desc / Clms Page number 4>
lead that follows all the changes of the general ground, which is required because all the stresses in the power station t. o. v. these general grounds are realized. This output voltage has a value which is, for example, between the two reference voltages and can be used in the line circuit as a bias voltage for, for example, operational amplifiers, which are fed between these two reference voltages.
<Desc / Clms Page number 5>
The above-mentioned and other objects and features of the invention will become more apparent and the invention itself will be best understood by reference to the following description of an exemplary embodiment and the accompanying drawings, in which:
Fig. 1 is a schematic view of a telephony circuit with a telecommunication line chain SLIC and an associated voltage converter according to the invention;
Fig. 2 is a schematic block diagram of this telecommunication line chain SLIC;
Fig. 3 to 6 in relative detail a filter and float circuit FDC (Fig. 3), a hook switch detection circuit SHDC (Fig. 4), a current limiting circuit CLC (Fig. 5), all shown in Fig. 2, and a ground circuit (Fig. 6) shown in Fig. 1, imagine.
The telephony circuit operates with the following supply voltages: V + which is at ground potential; V-which equals -48 or -60 Volts; VAUX which is an auxiliary voltage which is 15 Volts higher than V-; VAG which is 7.5 Volts higher than V-; Bi and B2 which are biased by constant current sources and which realize constant currents when applied to transistors therein; VI to VlO which are further supply voltages.
This telephony circuit comprises a line circuit LC connected in series with a switching circuit HVC between a telephone line with conductors LIO and LII, connected to a telephone set TSS, and a telephony switching network SNW. The line circuit LC comprises the series connection of a subscriber line intermediate circuit SLIC, a numeric signal processor DSP, a transcoding and filtering circuit TCF and a two-processor end chain controller DPTC.
<Desc / Clms Page number 6>
The subscriber extension TSS includes a normally open hook switch HS which is connected between the line conductors LIO and LH.
HVC is, for example, of the type described in the
EMI6.1
Belgian patent application NI PV 2 60208, which was filed on September 19, 1983 under the title "Contacts dispositifs associés". It comprises 4 pairs of switching contacts swOO, swOl to sw30, sw31 and has line terminals LO and Li, which are connected to the line conductors LIO and LIl, test terminals TO and Tl, respectively, which are connected to a test circuit TC, bell terminals RGO and RGl, which are connected to a ring circuit RC are connected, "tip" and "ring" terminals TP and RG are connected to the eponymous outputs of respective line amplifiers LOAO and LOA1 in the SLIC, and the terminals STA, STB, SRA, SRB connected to eponymous terminals of the SLIC ( not shown in Fig. 1).
In the HVC, the line terminals LO and Li are connected to TP and RG via the series connection of swOO, a 50 ohms line supply resistor RO and swlO and of swOl, a 50 ohms line supply resistor R1 and swll, respectively. The respective connection points STB and SRA of swOO and RO and of swOl and Rl are connected to TC via sw20 and sw21, respectively, while the respective connection points STA and SRB of RO and swlO and of Rl and swll are connected to RC via sw30 and sw31, respectively. .
The switch contacts swOO, swOl, swlO and swll are normally closed, while the other switch contacts are normally open. These switching contacts are controlled by the SLIC, so that HVC is able to establish a connection between TSS on the one hand, and the SLIC, TC or RC on the other, as well as between TC and SLIC. The function of TC is to test the line to TSS and to SLIC and RC's to make a ring signal to this line.
The subscriber line intermediate SLIC is a chain with two terminals on the side of the subscriber terminal TSS and with four
<Desc / Clms Page number 7>
wires to the SNW. It has a voice receive terminal Rx (with VAG as ground return) and a voice transmit output Tx (again with VAG as ground return), where Rx and Tx are connected to DSP. The SLIC further has a 12 kHz or 16 kHz appraisal signal input terminal MTCF connected to TFC, data input and output terminals DSP1 and DSP2 connected to DSP and the above terminals STA, STB, SRA, SRB, TP and RG connected to HVC to be.
The numeric signal processor DSP converts a numeric speech signal received from TCF into an analog version at the voice input terminal Rx of the SLIC. Conversely, it converts an analog speech signal at the speech output terminal Tx to a numerical version which is applied to TCF. DSP also includes a two-to-four wire converter to avoid feedback.
The following driver bits are transferred by the DSP to the data input terminal DSP1 of the SLIC: BR1: a polarity reversal bit to indicate that the polarity at RG is to be made high (1) or low (0); BRO: a polarity reversal bit to indicate that the polarity at TP should be made high (1) or low (0); FR: a power supply characteristic bit to indicate that the line power resistance obtained by synthesis must be high ohmic (1) or low ohmic (0). The meaning of feed resistance obtained by synthesis will be explained later; TB: a trunk bit to indicate that the SLIC is already (1) or not (0) coupled to a trunk.
The use of this bit is not described in the present application; CT1 and CTO: current limiting bits to indicate four possible maximum line current states; BV: a battery bit to indicate that the battery of the central V equals -48 Volts (0) or -60 Volts (l); SPMI: a valuation signal bit to indicate that a valuation signal that is applied by the TCF to the SLIC in the
<Desc / Clms Page number 8>
SLIC al (1) or not (0) must be allowed.
Finally, on the data output terminal DSP2, the DSP receives control bits transmitted by the SLIC.
As will be explained later, these bits are the same as those transmitted on DSP1 except that the four bits FR, TB, CT1 and CTO have been replaced respectively by: SHD: a hook switch detection bit SHD to indicate that the loop between the SLIC and the TSS is open (0) or closed (1); RT: a ringing cancel signal to indicate that following the transmission of a ringing signal from TC to TSS, the hook switch HS therein was already (1) or not (0) closed; OC: an overtemperature bit to indicate that the temperature of LOAO and / or LOA1 is higher (1) or lower (0) than a predetermined value;
VPA: a scan bit of an individual line conductor to indicate that in TSS a ground is connected to at least one of the line conductors LIO and LI1 (1) or not (0).
It should be noted that while HVC, SLIC and DSP have been individually added to the telephone line, the circuits TCF and DPTC for a number of such lines, for example 8 lines, are common, as indicated by the multiple arrows.
The terminals TP, RG, STA, STB, SRA, SRB, Rx, MTCF, DSP1, Tx and DSP2 mentioned above are connected in the SLIC as shown in detail in FIG. 2 has been proposed.
The "tip" and "ring" output terminals TP and RG form the outputs of the line operational amplifiers, LOAO and LOA1, respectively, each amplifier being, for example, of the type described in European Patent Application filed August 23, 1983 under title: "Electronic power overload protection circuit". (No. 83201226.4).
These amplifiers are powered between V + and the regulated
<Desc / Clms Page number 9>
voltage VEET, which is provided to the eponymous output VEET of a filter and float circuit FDC (Fig. 3) which will be described in detail later. The output TP of LOAO is connected to its inverting input TAC through the feedback resistor R2 and a similar connection through resistor R3 exists between the output RG of LOA1 and its inverting input RAC.
These inverting inputs TAC and RAC are connected to the eponymous output terminals of an AC control circuit LAAC for the line amplifiers and the non-inverting inputs TDC and RDC of LOAO and LOA1 are connected via the resistors R4 and R5 to the output terminals VTI and VRI of a DC control circuit LADC for the line amplifiers where LADC is also added to a polarity reversal circuit BRC. LAAC and LADC, BRC are described in the Belgian patent applications filed simultaneously with the present Belgian patent application under the titles: "Voltage-to-current converter and impedance synthesis chain in which it is used" and "Telecommunication line chain and associated polarity reversal chain".
LADC has output terminals VTI and VRI, as already mentioned, as well as VX connected to FDC (Fig. 3), X connected to LAAC, and BR11 to BR33 connected to BRC which are controlled by the above-mentioned control bits BRO and BR1 controlled. In addition, LADC has input terminal VRG connected to the output of a circuit VSC, which produces a temperature-independent reference voltage VRG at its eponymous output, input terminal VEET connected to the eponymous output terminal VEET of FDC, and a valuation signal input terminal MS connected to the output of an operational amplifier OA1 is connected to unit gain.
The noninverting input of OA1 is connected to the common drain electrodes of PMOS transistor PMO and NMOS transistor NMO which further have gate electrodes, both of which are connected to a control terminal SPMI passing through the higher
<Desc / Clms Page number 10>
mentioned control bit SPMI of the same name is controlled. The source electrode of NMO is connected to VAG and that of PMO is connected to the output of a high-pass filter HPF1 with input terminal VAG and input terminal MTCF on which a 12 kHz or 16 kHz appraisal signal can be applied by TCF. This signal is applied to the input terminal MS through the gate PMO, NMO which is activated if SPMI = 0, since PMO is then conductive and NMO is then blocked, and which is prevented if SPMI = 1, since NMO is then conductive and PMO are blocked.
As described in the second of the Belgian patent applications mentioned above, in response to MS, VEET and VRG, LADC supplies the bias voltages VH '= (V +) - 2 v and VL' = VEET, respectively, at its outputs VTI and VRI. the sum of a fixed voltage VRG-VAG and a variable voltage equal to VE-VAG, where VE is the envelope of MS. It also provides a bias voltage VH 'to its output terminal VX and on top of a DC dependent signal I to its output terminal X which is connected to LAAC.
LAAC has output terminals TAC, RAC and input terminal X, as mentioned above, and further has an input terminal VFB to which a sensed speech / appraisal signal VFB is applied, as well as an input terminal SMI to which an input speech / appraisal signal SMI is applied. An input speech signal received from DSP is placed between the speech input terminal Rx and VAG of a high-pass filter HPF2 whose output is connected to the input terminal SMI of LAAC via the series connection of the amplifier OA2 with unit gain having an insulating function, and a resistor R6.
The aforementioned appraisal signal MS is applied to the same input terminal SMI through the resistor R7. A speech / appraisal signal VFB is obtained at the input terminal VFB, which is obtained by scanning the line LIO, LII.
<Desc / Clms Page number 11>
As described in the first of the Belgian patent applications mentioned above, in response to the input and sensed speech / appraisal signals applied to SMI and VFB and to the above-mentioned direct current I, the LAAC applies the balance currents Ii and I + i to the inverting inputs TAC and RAC, respectively, from LOAO and LOA1, i being an alternating current which is a function of the input and sensed speech / appraisal signals. As a result and depending on the bits BRO, BR1, the DC voltages VH = (V +) - V and VL = VEET + 6v may appear at the outputs TP and RG of LOAO and LOA1, respectively.
Finally, the amplifiers LOAO and LOA1 also have terminals TP1, TP2 and TP3, TP4 connected to a common protection circuit ATPC, which has an overtemperature output terminal OC on which a control bit OC appears and which is of the type described in the above-mentioned European patent application. .
The input terminals STA, STB, SRA and SRB of the SLIC form the input terminals of a current measuring device SENC which has output terminals C01 and JO to J3 and which is described in the Belgian patent application filed simultaneously with the present application under the title "Coupling circuit and associated current measuring devices ". The output terminal C01 is connected to the above-mentioned filter and float circuit FDC via the series connection of low-pass filter LPF1 and a full-wave rectifier circuit AV, the output terminal VEET of FDC being connected to the power supply terminals of LOAO and LOA1 of the same name, as already mentioned, and with LADC. The output of AV is also connected to a hook switch detecting circuit SHDC, a bell lifting detecting circuit RTDC and a current limiting circuit CLC.
SHDC, RTDC and CLC have output terminals SHD, RT and CL, respectively, on which the control bits SHD, RT and CL of the same name appear.
<Desc / Clms Page number 12>
The output terminals JO to J3 of SENC are connected to the eponymous terminals of a scanning circuit ILCSC of an individual line conductor, ILCSC having an output terminal VPA on which the control bit VPA appears. ILCSC is also described in the last-mentioned Belgian patent application.
A scanned speech / appraisal signal which appears at the output Col of SENC is applied via the DC blocking capacitor C1 and the amplifier stage AS, on the one hand to the input terminal VFB of LAAC and on the other hand to the speech output terminals Tx and VAG via low-pass filter LPF2, s per filter NF, buffer chain BUF and high-pass filter HPF3. LPF2 is an anti-reflection filter and NF achieves complete rejection of the valuation signal without attenuating the speech signal. The buffer circuit is used to isolate NF from HPF3, which serves to remove all DC voltage from the applied signal.
The above-mentioned given input and output terminals DSP1 and DSP2 are connected to the input and output of a shift register SR, which is used to store the above-mentioned bits used in the SLIC in the following manner: BR1 and BRO are used to drive SENC and BRC; FR and FR are used to control FDC; CT1 and CTO are used to control CLC; BV and BV are used to control FDC; SPMI is used to control the gate NMO, PMO.
The inverse of the control bits is provided by an apparent inverter chain (not shown).
It should be noted that the bit CL, which is provided at the output CL of CLC, is used for the control of FDC which is further controlled via output terminal VX of LADC on which a voltage VH '= (V +) - 2 V is generated.
The control of the size of the power supply DC,
<Desc / Clms Page number 13>
supplied to the telephone line LIO, LII, is obtained by synthesis of a predetermined supply resistance, for example 200 ohms to 20 kilo ohms, starting from the 50 ohms supply resistors RO and R1. This is done by controlling VEET using the servo control loop which includes: the power resistors RO, Rl, the sensing chain SENC, the low pass filter LPF1, the referee AV, the power and driving circuit FDC, and the power inputs VEET of the line operational amplifiers LOAO and LOA1 whose outputs TP and RG are coupled to RO and R1.
SENC provides a voltage signal at its output Col which is a function of the line current, d. w. z. of the supply DC current as well as of the speech / appraisal current flowing through the supply resistors RO and R1. LPF1 removes the valuation signal from the output signal of SENC; AV performs a full-wave rectification of the applied AC signal, and FDC has a loop stabilization function through its filter and achieves a desired gain. As shown in Fig. 3, it has an input terminal AV connected to the output terminal of the rectifier circuit AV, control input terminals FR, FR, BV, BV and CL which are controlled by the control bits of the same name, and input terminal VX which is connected to the LADC output terminal of the same name on which a voltage VH '= (V +) -2 Av appears, as already mentioned.
The input terminal AV is connected to the non-inverting input of an insulating amplifier OA3, with unit gain, via a filter chain consisting of a series resistor R8 and a shunt capacitor C1, where the connection point of R1 and Cl is connected to V by a diode D1. The purpose of this filter is to ensure the stabilization of the DC control loop of which it is a part and that of OA3 is to isolate capacitor C1 from the rest of the chain. The output VS of OA3 is via a voltage divider, which consists of the
<Desc / Clms Page number 14>
resistors R9, R10 connected to the non-inverting input of an operational amplifier OA4, which serves to realize a specific gain G.
Thus, the output VA is from
EMI14.1
OA4
EMI14.2
The voltage VAG is connected to the inverting input of OA4 via bias resistor Ril and the output of OA4 is coupled to this inverting input via the feedback resistor R12 in series with the source-to-drain path of PMOS transistor switch PM1 controlled by the control bit FR is becoming.
VAG is also connected to the inverting input of OA4 through the bias resistor R13 in series with the source-to-drain path of PMOS transistor switch PM2, which is controlled by the control bit FR, and the output of OA4 is also connected to this inverting input. feedback resistors R14 and R15 and PM2 in series, the resistor R15 being connected in parallel to the source-to-drain path of PMOS transistor switch PM3 controlled by control bit BV.
Finally, the source-to-drain path of the PMOS transistor switch PM4, which is controlled by the control bit CL, is connected between the ends of the resistors R11 and R13, which are not connected to VAG.
The output VA of OA4 is connected via resistor R16 to the non-inverting input of an output operational amplifier OA5 at the inverting input to which the output VB of an amplifier OA6 with unity gain is connected via resistor R17. The values of R16 and R17 are equal, for example, to 30 kilo ohms. The non-inverting input of OA6 is connected to the reference voltages VI and V2, where VI is greater than V2, respectively, via the PMOS transistor switches PMS and PM6, the gate electrodes of PM5 and PM6, respectively, by the control bits BV and
<Desc / Clms Page number 15>
BV are controlled.
The inverting input of OA5 is connected via the resistor R18 to the output terminal VEET formed by the emitter of PNP transistor T2. Transistor T2 is connected in a Darlington circuit to PNP transistor T1 whose base is connected to the output of OA5. The non-inverted input of OAS is connected to the output terminal VX of LADC via resistor R19, which has a value equal to that of ru. for example, 450 kilo-ohms. As mentioned above, a voltage VX = (V +) - 2AV is present on the terminal VX. As a result, the output voltage VEET is virtually equal to VEET = (VA-VB). G1 + (V +) -2 V with
EMI15.1
VBVA R17 VEET therefore takes into account the DC voltage of each of the line amplifiers through the factor-2V.
The last relation can be written as follows, if the previously given value of VA is taken into account:
EMI15.2
Since VEET is the voltage which is fed back to the line amplifiers, a desired supply resistance by synthesis from the supply resistors can be obtained by modifying VEET by one or more of the parameters G, G1 and VB.
More specifically, the gain G of OA4 can be changed under the control of the bits FR, BV and CL in order to realize the following resistance values of the supply resistors: - a low resistance value, if FR = O. G is then equal
EMI15.3
R12 to 1 + the resistors R11 and R12 are then actually R1-L connected to OA4; - a higher resistance value, if FR = 0 and BV = O. Seen
<Desc / Clms Page number 16>
the resistors R13 and R14 are then actually connected to
EMI16.1
R14 OA4, the gain G is equal to 1 + - with - 7-- Row
R14 - an even higher resistance value, if FR = 0 and BV = 1, given the resistances R13, R14 and R15 than actually with
OA4 are connected.
Furthermore, a current limiting condition is realized if CL = 0, since the resistors R1ll and R13 are then connected in parallel.
The power supply resistance can also be changed by changing VB according to the battery of the control panel which can be - 48 Volts or -60 Volts. This is done under the control of the bit BV. Indeed, depending on whether BV is equal to 0 (-48 Volts) or 1 (-60 Volts), VI or V2 appears at the output VB of OA6 and is applied to the inverting input of OA5. This means, for example, that for a battery in the power plant equal to -48 Volts (BV = 0) VEET is smaller so that by synthesis a smaller supply resistance is obtained as required.
FDC also includes means which intervene if the synthesis power resistance is suddenly changed from a high value (FR = 1) to a low value (FR = 0) or vice versa. Such a change occurs, for example, when the telephone is unhooked and unhooked. Typical examples of such resistance values are 200 ohms and 20 kilohms. When the supply resistance is high, the gain of OA4 and the value of VEET are both relatively high and the direct current flowing in the line is relatively small, so that the capacitor C1 is only slightly charged, so that the output voltage VS of OA3 is relatively small. On the contrary, if the supply resistance is low, the gain of OA4 and the value of VEET are both relatively low and the direct current flowing in the line is relatively high.
The capacitor C1 is then complete
<Desc / Clms Page number 17>
charged, so that the output voltage VS of OA3 is then relatively large.
In case the power supply resistance is changed from a relatively high value to a relatively low value, the gain G of OA4 is suddenly reduced, but the output voltage VS remains low since the capacitor C1 cannot immediately follow this change. As a result, the value of VEET, which is a function of G. VS, suddenly drops to a very low value, as a result of which a relatively very high current begins to flow in the line.
This produces a significant voltage jump at the output of the sensing circuit SENC and applies it via the capacitor C to the impedance synthesis circuit comprising AS, LAAC and SEN. As a result, this synthesis chain will saturate and therefore temporarily prevent the transmission of signals by the line amplifiers. An example of such signals are the dialing frequency signals.
In case the supply resistance is changed from a relatively low value to a relatively high value, the gain of OA4 is suddenly increased, but the output voltage VS remains high since the capacitor C1 cannot immediately follow such a change. As a result, the value of VEET suddenly rises very noticeably, causing a relatively small DC current to flow in the line. Because the phone has dropped out, this has no effect.
However, if the phone is disconnected again during this transition time, it is clear that the voltage jump which will then be produced at the output of the SENC is much greater than is normally the case.
For all these reasons and to avoid such disturbances, FDC is provided with a correction circuit which includes transistors T3 to T6. The emitter and base of NPN transistor T3 are with the terminals A and B of the filter resistor R8
<Desc / Clms Page number 18>
connected and its collector is connected to VAUX. The terminal A of the resistor R8, which also forms the junction of R8 and Cl, is connected to VAG via the collector-to-emitter path of NPN transistor T4 and the output VA of OA4 is connected to VAG via the series connection of the emitter-to collector path of PNP transistor T5, the collector-to-emitter path of the diode-switched NPN transistor T6 and resistor R20, the transistor T6 being connected to T4 in current mirror circuit.
The base of T5 is connected to the junction of the resistors R21 and R22 of a potentiometer connected in series between VAUX and VAG.
The operation of this circuit is as follows: - if the supply resistance is suddenly changed from a high to a low value by a corresponding reduction of the gain G of OA4, the input signal rises
AV also suddenly without the capacitor Cl being able to follow this rise. However, when the rise of the signal AV reaches a sufficient level, the transistor T3 'becomes conductive, so that the resistor R8 is then connected by the conductive base-to-emitter junction of T3.
As a result, the capacitor C1 is then charged ug from AV so that VEET is reduced to the desired value; - if the supply resistance is suddenly changed from a low to a high value by a corresponding increase in the gain of OA4, then the capacitor C1 can normally cause the resulting drop in the input signal
AV not follow. Due to the high gain G and the high value of VS, the output voltage VA of OA4 rises. When this rise reaches a sufficient level, transistor T5 becomes conductive and current flows to VAG through T5, T6 and R20 in series. This current is reflected in T4 which becomes conductive and discharges capacitor Cl.
The hook switch detection circuit SHDC shown in FIG. 4
<Desc / Clms Page number 19>
shown has an input terminal AV and control terminals BV and FR which are controlled by the control bits BV and FR 'respectively. The input terminal AV is connected to the non-inverting input of an operational amplifier OA7 to the inverting input whose reference voltages V3, V4 and V5 are connected via the PMOS transistors PM7, PM8 and PM9, respectively. The junction VS of the source-drain path of PMOS transistor PM11 and resistor R23 is connected to this inverting input via PMOS transistor PM10.
Resistor R23 is connected in series with resistor R24, and the source electrode of PM11 and the free end of R24 are connected to VAUX and VAG, respectively. R24 is connected in parallel to the drain-to-source path of NMOS transistor NM11 whose gate electrode is connected to the output SHD of OA7.
The gate electrode of PM11 is connected to the bias terminal B2 and those of PM7 to PM10 are connected to the outputs SH1 to SH4 of a decoding circuit DEC1, which is arranged to convert a two-bit code formed by the bis BV and FR into a four bit code formed by bits SH1 to SH4, according to the following table:
EMI19.1
<tb>
<tb> BV <SEP> FR <SEP> SH1 <SEP> SH2 <SEP> SH3 <SEP> SH4
<tb> 0 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1
<tb> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1
<tb> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0
<tb>
Since the bias voltage B2 is continuously applied to PMll, when the SLIC is operating, a constant current flows from VAUX to VAG via PMll, R23 and R24 such that a reference voltage VS at the junction point of PMll and R23 is realized. Depending on the states of BV and FR, the transistor below PM7 to PM10, whose gate electrode is at 0, is conductive. He thus connects his source or threshold voltage V3, V4, V5 or VS to the
<Desc / Clms Page number 20>
inverting input of OA7.
When, after the telephone has been unhooked in TSS, the signal incoming to AV exceeds this threshold, the output of OA7 becomes 1 and thus indicates to its output terminal SHD that the telephone has been unhooked.
This bit SHD is stored in the shift register SR. After the telephone has been hooked into TSS, if the incoming voltage drops below the corresponding threshold value V3, V4 or V5, the bit SHD becomes O again. This means that in these cases the comparator OA7 operates without hysteresis.
However, this is not the case if the threshold value is VS, where VS is equal to the constant current in PM11 multiplied by R23 + R24. Indeed, if the incoming signal exceeds this threshold VS and the output SHD of OA7 comes to 1, NM1 becomes conductive and thus r24 short-circuits. As a result, the threshold VS is reduced to a value equal to the current in PM11 multiplied by R23, such that in order for the output of the comparator OA7 to come to 0, the input signal must fall below a level higher than it should rise. to make the output SHD of the comparator 1. This means that the comparison chain OA7 then works with hysteresis.
Such a hysteresis is only required if the battery in the control panel is -48 Volts (BV = 1) and if the supply resistance has a high value (FR = 1).
The current limiting circuit CLC shown in FIG. 5, an input AV connected to the eponymous output of the rectifier circuit AV has control input terminals CTO and CT1 controlled by bits CTO and CT1 and an output terminal CL which is formed by the output of an operational amplifier OA8 whose non- inverting input is connected to the reference voltages V6 to V9 via the PMOS transistors PM12 to PM15, respectively. The gate electrodes from PM12 to PM15 are controlled by the outputs Si to S4
<Desc / Clms Page number 21>
of a decoding circuit DEC2 with input terminals CTO and CT1 to which the bits CTO and CT1 are applied, respectively.
In the DEC2, the two-bit code formed by CTO and CT1 is converted into a four-bit code consisting of the bits S1 to S4 according to the following table:
EMI21.1
<tb>
<tb> CTO <SEP> CT1 <SEP> S4 <SEP> S3 <SEP> S2 <SEP> S1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP>
<tb> l <SEP> 01011 <SEP>
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP>
<tb> O <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> O
<tb>
From this table it follows that depending on the values of CTO and CT1 n some of the outputs S1 to S4 are at o. The corresponding transistor under the transistors PM12 to PM15 is then conductive, so that one of the reference voltages V6 to V9 is then applied to the non-inverting input of OA8.
If the output voltage of AV rises above this reference voltage due to a line voltage too high, the output CL of OA8 becomes equal to O. As already explained with regard to the operational amplifier OA4 of FDC (Fig. 3), the gain of OA4 is then increased to increase the line current. to drop.
Reference is now made to FIG. 6 showing a so-called grounding circuit GRC. This circuit is in fact a voltage converter capable of converting the input voltage, which is the general ground in the exchange and present on the terminal GT, into an output voltage VAG which is between two reference voltages VAUX and V-, in such a way that VAG only follows variations of the general ground on GT and is not affected by variations on VAUX and VAG. For this purpose, the general ground, which is connected to several other chains in the plant, as indicated by the multiples arrow, is connected via a capacitor C2 to the junction of two equal resistors
<Desc / Clms Page number 22>
R25 and R26 connected between VAUX and V-.
VAUX equals (V-) +15 Volts and V-equals -48 or -60 Volts, as mentioned above. For example, the values of R25 and R26 are 150 kiloohms, and those of C2 are 220 nano-Farads, so the connection point is 7.5 Volts above V-. This junction is coupled to the output terminal VAG through the unit gain amplifier OA9, which is used as an isolation buffer between VAG, on the one hand, and R25, R26, C2, on the other. The latter chain forms a high-pass filter when it is considered from GT to VAG and a low-pass filter when it is considered from VAUX or V-to GT. Indeed, capacitor C2 blocks the DC voltage signals which may be applied via GT, so that DC DC voltage is decoupled from GT.
From an AC point of view, it follows the variations of GT, which is required because in the exchange all signals refer to this ground. On the other hand, AC interference signals on VAUX or V-do not affect the potential of the connection point of R25 and R26 since they are grounded in GT via C2.
Although the principles of the invention have been described above with reference to a particular embodiment, it is clear that the description is given by way of example only and the invention is not limited thereto.