<Desc/Clms Page number 1>
"Un appareil assurant la communication entre ordinateurs" La présente invention concerne un procédé assurant la communication entre ordinateurs et plus particulièrement des procédés permettant d'améliorer la transparence et l'efficacité des communications entre les systèmes informatiques.
Le terme"communications entre ordinateurs"désigne la communication entre plusieurs entités de traitement de données réparties au travers de plusieurs ordinateurs.
Dans la plupart des systèmes de décentralisation des moyens de traitement, il est fréquent de transférer les données à partir de plusieurs sources disparates et géographiquement éloignées vers un système informatique central ou système d'exécution. Ces sources utilisent fréquemment différentes plate-formes matérielles et logicielles pour le transfert vers d'autres sources de données et vers l'ordinateur central d'exécution. Les données peuvent être transférées à des fins de stockage, être utilisées en vue de maintenir à jour un noyau d'informations ou en vue du traitement centralisé afin de générer un résultat qui est ensuite retransféré vers la source.
Lorsque les plate-formes matérielles et logicielles sont identiques, ce transfert de données est relativement simple et n'entraîne pas de problèmes. Toutefois, si le nombre des différentes plate-formes matérielles et logicielles augmente, les problèmes se développent également et il devient pratiquement impossible de transférer les données de manière transparente en raison des conversions requises. Les données peuvent être converties à l'aide d'un filtre de sortie disposé à chaque source en un format approprié pour qu'il puisse être utilisé par l'ordinateur central d'exécution.
Toutefois, ce procédé ne convient pas lorsque les sources peuvent être connectées à plusieurs ordinateurs d'exécution centralisés et qu'elles ne peuvent pas prendre le temps de traduire les données en un format approprié pour être utilisé par chaque type d'ordinateur d'exécution.
<Desc/Clms Page number 2>
Selon une forme de réalisation alternative, les plate-formes matérielles et logicielles utilisées par les sources peuvent être changées pour s'adapter à l'ordinateur central et développer ainsi un cadre d'utilisation homogène pour le transfert des données. Cette forme de réalisation n'est généralement pas pratique dans la mesure où les sources de données peuvent être nombreuses et être développées sur une longue période, si bien que les frais de remplacement du matériel et des logiciels deviennent prohibitifs.
En outre, toutes les sources ne peuvent pas être en possession du propriétaire de l'ordinateur central d'exécution, plaçant les exigences de traduction et de remplacement au-delà de leur contrôle, ce qui rend ces deux procédés impossibles.
Une autre solution concerne la réception par l'ordinateur central des données provenant de sources disparates et leur mémorisation afin qu'elles puissent être par la suite traduites à l'aide d'un filtre de récupération. Cette solution, qui souvent est celle qui est la plus facilement obtenue, requiert l'intervention de l'utilisateur sur l'ordinateur central afin d'identifier la source de l'information, de reconnaître le format utilisé par la source et de sélectionner un filtre de récupération en conséquence. Ce procédé nuit à la fonctionnalité de l'ordinateur central d'exécution et plus particulièrement, il rend impossible l'opération effective en temps réel requise si souvent dans de tels systèmes.
H est par conséquent nécessaire de développer un appareil de communication qui permettra les communications entre les sources de données disparates, cet appareil permettant de surmonter les problèmes mentionnés ci-dessus.
En conséquence, il est prévu un appareil assurant la communication entre ordinateurs, cet appareil comprenant : - un dispositif destiné à identifier la signature de format de l'ordinateur central ;
<Desc/Clms Page number 3>
EMI3.1
- un dispositif de stockage renfermant plusieurs signatures différentes de ZD 0 format de données à traiter ; - un filtre de récupération associé destiné à chaque signature de format de donnée ; - un identificateur de données destiné à reconnaître la signature de format des données à traiter ; - un dispositif de croisement de formats destiné à coupler le format de la signature des données à traiter avec le filtre de récupération associé afin de
EMI3.2
générer un signal de croisement de format ;
- un convertisseur de format destiné à convertir le format des données à traiter en un format de données de l'ordinateur central lors de la réception du signal de croisement de format ; et - un dispositif de transfert des données à traiter converties en un format de l'ordinateur central vers l'ordinateur central.
Un appareil assurant la communication entre ordinateurs et formé conformément à la présente invention présente de nombreux avantages. Les données à traiter peuvent être acceptées dans n'importe quel format connu par l'ordinateur central, parant ainsi à la nécessité de disposer d'un cadre d'utilisation homogène pour le transfert des données et de recourir à l'intervention manuelle lorsque les données sont importées vers l'ordinateur central. De cette manière, l'ordinateur central peut communiquer par un procédé automatique grâce à une vaste gamme de systèmes disparates.
De préférence, l'appareil comprend un dispositif supplémentaire destiné à la réception des données introduites antérieurement, au post-traitement à partir de l'ordinateur
<Desc/Clms Page number 4>
central et au reformatage des données pour le transfert. Les données transférées à partir d'un ordinateur source vers l'ordinateur d'exécution ou ordinateur central pour être traitées peuvent entraîner le renvoi du traitement vers l'ordinateur source dans un format approprié afin de pouvoir être utilisées par l'ordinateur source sans devoir recourir à un traitement ultérieur.
De préférence, il est prévu : - un dispositif de classification destiné à introduire les données à traiter dans un format approprié à l'ordinateur central ; et - un dispositif destiné à diriger les données introduites vers une section de la mémoire de l'ordinateur central appropriée aux données introduites.
De cette manière, les exigences de traitement sur le système d'ordinateur central sont réduites, dans la mesure où les données reçues à partir des sources disparates sont acheminées vers la zone la plus appropriée de la mémoire du système. Par conséquent, la recherche des disques durs et/ou de la mémoire non rémanente du système est réduite.
De manière idéale, le dispositif de stockage est pourvu d'une mémoire intermédiaire de stockage temporaire destinée à mémoriser les données à traiter provenant d'un autre ordinateur. De cette manière, l'identification de la source des données à traiter peut débuter dès la réception du premier mot.
De préférence, la mémoire intermédiaire de stockage temporaire est de taille variable afin de permettre une mémorisation efficace des données à traiter. Les ressources du système peuvent donc être attribuées de la manière requise et en temps voulu.
De préférence, la mémoire intermédiaire de stockage temporaire mémorise
<Desc/Clms Page number 5>
temporairement les données de format à traiter en mots de données de trente deux bits, les données étant immédiatement prêtes pour l'utilisation.
De manière idéale, le dispositif de transfert des données à traiter vers l'ordinateur central comprend une mémoire intermédiaire de stockage temporaire. De cette manière, les données converties sont immédiatement communiquées à l'ordinateur central, assurant ainsi que le système est utilisable au maximum pour une nouvelle conversion des données.
De préférence, la mémoire intermédiaire de stockage temporaire est de taille variable afin de permettre la mémorisation efficace des données dans un format de l'ordinateur central en mots de données de trente deux bits.
De préférence, l'identificateur de données présente un loquet destiné à maintenir constante une partie des données à traiter contenant la signature de données jusqu'à ce qu'un croisement soit découvert.
De manière idéale, le loquet est déclenché par front d'impulsion et la signature de données est maintenue jusqu'à ce qu'un signal de croisement de données soit reçu.
De préférence, le loquet comprend plusieurs registres de type D présentant une entrée d'horloge commune connectée à l'horloge du système, ce qui permet de verrouiller le loquet au travers des données à traiter dès la réception du train d'impulsions de l'horloge du système.
Selon une autre forme de réalisation de l'invention, l'identificateur de données comprend un décodeur de page connecté au dispositif de stockage. On peut ainsi accéder au dispositif de stockage de manière efficace.
Selon une forme de réalisation préférée de l'invention, le dispositif de croisement de
<Desc/Clms Page number 6>
EMI6.1
format comprend : - un comparateur présentant une paire de ports d'entrée, un port d'entrée alimenté par la signature de données à traiter ; et - un compteur destiné à adresser progressivement le dispositif de stockage afin d'alimenter les signatures de données d'entrée vers l'autre port d'entrée.
De cette manière, le croisement pour le format de données à traiter est découvert par un procédé relativement simple et hautement efficace.
De préférence, le comparateur présente un port de sortie de croisement destiné à générer le signal de croisement de format connecté à une entrée du compteur et un port d'entrée du convertisseur connecté au convertisseur de format.
De manière idéale, le port d'entrée du croisement est également connecté à l'horloge du système et à l'identificateur de données, ce qui permet au signal sur le port de sortie de croisement d'annuler l'effet de l'horloge du système et d'empêcher l'enlèvement des données à traiter vers le convertisseur jusqu'à ce que le signal de croisement de format soit généré.
Conformément à la présente invention, il est prévu un procédé assurant la communication entre ordinateurs, ce procédé comprenant les étapes suivantes : - réception des données à traiter ; - stockage temporaire des données à traiter ; - identification de la signature de format des données à traiter ;
<Desc/Clms Page number 7>
EMI7.1
- croisement de la signature de format des données à traiter avec une des nombreuses signatures de format des données encodées antérieurement ; ZD - génération d'un signal de croisement de format ; - enlèvement des données à traiter ; - conversion du format des données à traiter en un format de données de l'ordinateur central ; et - transfert des données à traiter converties en une format de l'ordinateur central vers l'ordinateur central.
Selon une forme de réalisation de l'invention, après le traitement dans l'ordinateur central, les données sont à nouveau reformatées dans le format original des données puis sont renvoyées.
Selon une configuration préférée, la section de. données à traiter mémorisées temporairement fournissant la signature de format de données à traiter est maintenue séparément dans l'attente du signal de croisement de format initiant la diffusion des données à traiter.
Selon une configuration particulièrement préférée, les étapes suivantes sont réalisées : - restauration progressive des signatures de format de données mémorisées antérieurement ; - comparaison de chaque signature de format de données restaurées avec la signature de format de données à traiter ; et
<Desc/Clms Page number 8>
- génération du signal de croisement de format lorsque les signatures de format sont identiques.
Selon une forme de réalisation préférée de l'invention, le transfert des données à traiter converties dans le format de l'ordinateur central vers l'ordinateur central comprend les étapes suivantes : - introduction des données à traiter par croisement des données avec un type de données mémorisées antérieurement ; et - mémorisation des données dans la mémoire de l'ordinateur central.
La seule utilisation des loquets et des comparateurs, jusqu'à présent pour des tâches telles que celles décrites par le brevet britannique n 2 193 017B, décrit l'utilisation des loquets et des comparateurs en combinaison avec un système informatique. Le procédé et l'appareil décrits adressent de manière efficace les blocs de mémoire et améliore efficacement les vitesses d'accès. Toutefois, ils n'adressent pas les problèmes de transfert entre plusieurs systèmes informatiques.
On comprend plus clairement la présente invention grâce à la description qui est donnée ci-après uniquement à titre d'exemple et faisant référence aux dessins annexés. Ceux-ci représentent :
Fig. 1 : un schéma fonctionnel général d'un appareil de communication conforme à la présente invention ;
Fig. 2 : un schéma fonctionnel plus détaillé illustrant les étapes de pré- traitement de la figure 1 ; et
Fig. 3 : un schéma fonctionnel plus détaillé illustrant les étapes de
<Desc/Clms Page number 9>
traitement et de post-traitement de la figures 1.
En vue de cette description, des architectures spécifiques, des processeurs, des dispositifs de mémoire, des détails de durée et de performance ont été omis de manière à ne pas obscurcir inutilement la présente invention. Les composants de l'invention ont été décrits en termes de fonctionnalité dans la mesure où la plupart des moyens permettant d'atteindre ladite fonctionnalité apparaîtront clairement aux personnes qualifiées dans ce domaine et ne représentent aucune importance pour le fonctionnement de l'invention. C'est particulièrement le cas vu que souvent les exigences du système dicteront le choix des composants.
Si l'on se réfère maintenant à la figure 1, il est prévu un appareil assurant la communication entre ordinateurs conforme à l'invention et désigné généralement par le numéro de référence 1. Les étapes de pré-traitement désignées par le nombre de référence 2 montrent une source de données 3 connectée par un procédé électrique à une zone de stockage temporaire 4 connectée à son tour à une unité d'identification de type données 5 et à un traducteur de données 6.
Les étapes de traitement et de post-traitement désignées par le numéro de référence 7 comprennent une unité d'identification de demande de traitement de données 8 connectée à un processeur de données 9. Le processeur de données 9 présente une mémoire intermédiaire de sortie 10 connectée par un procédé électronique au traducteur de données 6, lequel est à son tour connecté à la source de données 3.
Si l'on se réfère à la figure 2, celle-ci représente les étapes de pré-traitement 2 de manière plus détaillée. Les étapes de pré-traitement 2 comprennent un dispositif de stockage pour différentes signatures de format de données à traiter pourvu d'une mémoire intermédiaire de trente deux bits 30, d'un filtre de récupération associé pour chaque signature de format de données mémorisée dans une mémoire rémanente spécialisée 38 et d'un identificateur de données comprenant un loquet déclenché par
<Desc/Clms Page number 10>
front d'impulsion de trente deux bits 25 ainsi que d'un décodeur de pages 29. Les étapes de traitement 2 comprennent également un dispositif de croisement de format comprenant un comparateur de trente deux bits 27 et un compteur 34, chacun communiquant avec la mémoire intermédiaire de trente deux bits 30.
Quatre sources de données disparates 20 sont représentées, chacune présentant différentes caractéristiques logicielles et matérielles communiquant avec un multiplexeur de données 21. Le multiplexeur de données 21 est connecté à un contrôleur de validité 22 formé à partir de plusieurs dispositifs de mémoire morte programmable présentant une mémoire cache associée 23 et un signal valide 23A. Le contrôleur de validité 22 est également connecté à une mémoire intermédiaire de stockage temporaire de trente deux bits extensible 24 qui à sont tour est connectée par un procédé électrique à un loquet déclenché par front d'impulsion de trente deux bits 25. Ce loquet 25 est un loquet non-transparent formé à partir d'une pile de registres de type D présentant une entrée d'horloge commune 26.
Le loquet déclenché . par front d'impulsion de trente deux bits 25 est connecté à un comparateur de trente deux bits 27 par un bus de données de trente deux bits 28. Les deux lignes de données les plus importantes D et D30 du bus de données de trente deux bits 28 sont connectées au décodeur de page 29. Le décodeur de page 29 est à son tour connecté à la mémoire intermédiaire de trente deux bits 30. La mémoire intermédiaire de trente deux bits 30 est elle-même connectée au comparateur de trente deux bits 27 par un second bus de données de trente deux bits 31 semblable au bus de données de trente deux bits 28. Le bus de données de trente deux bits 28 et le bus de données de trente deux bits 31 sont connectés aux entrées du comparateur de trente deux bits 27.
La sortie du comparateur de trente deux bits 27 est connectée à un convertisseur de format 32. Le comparateur de trente deux bits 27 présente également une sortie de - croisement de format 33 qui est connectée par un procédé électrique au compteur 34, à l'horloge du système 35 et à l'entrée de l'horloge du loquet 26. Le compteur 34 est
<Desc/Clms Page number 11>
connecté à la mémoire intermédiaire de trente deux bits et à un décodeur d'adresses 36. Le décodeur d'adresses 36 est à son tour connecté à un sélecteur de filtre de récupération 37 communiquant avec la mémoire rémanente spécialisée 38.
Si l'on se réfère maintenant à la figure 3, les étapes de traitement et de posttraitement 7 sont représentées plus en détail. Le décodeur d'adresses 36 représenté à la figure 2 est connecté à un sélecteur de filtres de sortie 39.
Le convertisseur de format 32 (voir fig. 2) est connecté à un second loquet de trente deux bits 41. Ce loquet de trente deux bits 41 est un loquet transparent dont la sortie suit directement l'entrée appliquée. Le loquet de trente deux bits 41 présente un bus d'entrée 42 connecté à une mémoire non rémanente 43 et à une unité de décodage d'adresse de mémoire 44. L'unité de décodage d'adresse de mémoire 44 comprend un bus d'adresse de trente deux bits de sorte 45 et une entrée invalide de décodage de mémoire 46. L'entrée invalide 46 est connectée à un processeur de système 52 luimême connecté à un bus de système 47.
. Le bus d'adresses de trente deux bits de sortie 45 est connecté à une mémoire du système 46 à son tour connectée à la mémoire non-rémanente du système 43 par le bus du système 47. La mémoire du système 46 enregistre de manière conventionnelle les programmes et les données. Le processeur du système 52 est également connecté à une mémoire intermédiaire de sortie 48. La mémoire intermédiaire de sortie 48 est également connectée à un convertisseur de sortie 49. Le convertisseur de sortie 49 présente un port d'entrée du filtre du convertisseur de sortie 50 connecté à un sélecteur de filtre de sortie 39 et une connexion de sortie du convertisseur 51 connecté au multiplexeur de données 21.
Dans la pratique, les données sont transmises à partir des sources de données 20 au moyen d'une connexion directe, de connexions par modem ou par réseau vers le multiplexeur de données 21. Le multiplexeur de données 21 reçoit les données
<Desc/Clms Page number 12>
provenant de la source de données 20 et les achemine vers le contrôleur de validité 22. Le contrôleur de validité 22 reçoit les données et les place en mémorisation temporaire dans la mémoire cache 23. Les données sont ensuite traitées en fonction des instructions mémorisées dans les dispositifs programmables de mémoire morte afin de déterminer une position valide de données.
Lorsque la position valide de données est reconnue, le signal de validation 23A est commuté en un signal logique ou de phase élevée par le contrôleur de validité 22 afin d'identifier une position valide de données. La présence de ce signal valide la mémoire intermédiaire de stockage temporaire 24.
Lors de la réception du signal valide de données provenant du contrôleur de validité 22, la mémoire intermédiaire de stockage temporaire 24 commence à mémoriser des données. Les données sont mémorisées dans une matrice de mots de données de trente deux bits. La mémoire intermédiaire de stockage temporaire 24 utilise un système de stockage de données du type premier entré, premier sorti. Le premier mot du flux des données en entrée est immédiatement guidé vers le loquet de trente deux bits déclenché par front d'impulsion 25 et verrouillé à l'intérieur. Le premier mot de trente deux bits contenant des données est verrouillé de cette manière en raison d'une position indéterminée présente sur la sortie de croisement de format 33 permettant . à l'horloge du système 35 de prendre en charge l'entrée de l'horloge commune 26.
Le mot contenant des données est ensuite maintenu sur le bus de données de trente deux bits 28.
Le premier mot de trente deux bits contenant des données et provenant du loquet déclenché par front d'impulsion 25 commute la sortie de croisement de format 33 en une position logique fixe ou en une position élevée. Cette commutation annule l'effet de l'action de l'horloge du système 35 sur le loquet déclenché par front d'impulsion 25 en verrouillant l'entrée de l'horloge 26. De cette manière, aucun mot contenant des données n'est perdu vu qu'aucune autre information supplémentaire ne peut être verrouillée.
<Desc/Clms Page number 13>
Les deux bits d'information les plus importants du mot contenant des données numériques et maintenus sur les lignes de données D et D30 du bus de données de trente deux bits 28 sont ensuite guidés vers le décodeur de page 29.
Les valeurs présentes sur les lignes de données D31 et D30 étant 00, 01, 10 ou 11 sont utilisées afin de déterminer la sortie à partir du décodeur de page 29 sélectionnant une des quatre pages à partir de la mémoire intermédiaire de trente deux bits 30. Le contenu des données de positionnement étant adressées à l'intérieur de la mémoire intermédiaire de 32 bits 30 est ensuite sorti vers le bus de données de trente deux bits 31. La sortie à partir du compteur 34 est initialement fixée à 0 et la première entrée de la page sélectionnée par le décodeur de page 29 est ainsi adressée.
La sortie est comparée par le comparateur de trente deux bits avec le mot contenant des données sur le bus de données de trente deux bits 28. Si les mots contenant des données ne sont pas croisés, le processus est répété. La sortie à partir du compteur 34 est utilisée pour indexer par séquences les entrées de données à l'intérieur de la page sélectionnée antérieurement. Cette opération est réalisée par la progression du compteur 34 afin d'adresser l'adresse de position suivante sur la page donnée. La comparaison est répétée avec le nouveau mot contenant des données sur le second bus de données de 32 bits 31.
Afin d'éviter que le compteur ne soit surchargé, le compteur 34 progresse après un délai supérieur au temps nécessaire pour adresser la position suivante à l'intérieur de la mémoire intermédiaire de trente deux bits 30 - permettant à la sortie de croisement de format 33 de rester élevée.
Ce processus de cycle de comparaison progressive est répété jusqu'à ce que les mots contenant des données numériques sur le bus de données de trente deux bits 31 et sur le bus de données de trente deux bits 28 soient identiques. Lorsque les mots contenant des données sont identiques, la sortie de croisement de format 33 est commutée vers une position de collecte ouverte, l'horloge du système 35 peut verrouiller les données provenant de la mémoire intermédiaire de stockage temporaire
24. Les données sont verrouillées directement par le comparateur de trente deux bits
<Desc/Clms Page number 14>
27 sur le convertisseur de format 32 sur chaque arête montante et descendante de l'horloge du système 35.
La sortie du compteur 34 est envoyée vers le décodeur d'adresses 36. La sortie du décodeur d'adresses 36 alimente le sélecteur du filtre d'entrée 37 et le filtre de récupération approprié est restauré à partir de la mémoire rémanente spécialisée 38 avant d'être alimenté vers le convertisseur de format 32. Lorsque les données traversent le convertisseur de format 32, elles sont converties en un format approprié pour pouvoir être utilisées par le processeur du système 52. Une fois converties par le convertisseur de format 32, les données sont ensuite envoyées vers le second loquet de trente deux bits 41.
Le premier mot contenant des données est verrouillé par le second loquet de trente deux bits 41 sur le bus de sortie 42 et à partir de là sur l'unité de décodage d'adresse de mémoire 44. Cette unité 44 reçoit le premier mot contenant des données et le mémorise jusqu'à ce que l'entrée invalide 46 soit activée. Le premier mot contenant des données mémorisé dans l'unité de décodage d'adresse de mémoire 44 est ensuite guidé sur le bit d'adresse de sortie de trente deux bits 45 et est utilisé pour sélectionner une position de mémoire appropriée sur la mémoire du système 46. La position de mémoire dans le système de mémoire 46 est relayée vers le processeur du système 52 sur le bus du système 47.
Dès la réception de cette adresse de position, le processeur du système 52 génère une position logique ou élevée sur une sortie afin d'activer l'entrée invalide 46 de l'unité de décodage d'adresse de mémoire . 44 empêchant ainsi qu'un autre mot contenant des données ne change de position de mémoire à l'intérieur de la mémoire du système 46 et ne soit adressé.
Les mots restants du flux de données converties sont guidés directement à partir du second loquet de trente deux bits 41 vers la mémoire non-rémanente du système 43 par le bus de sortie 42.
<Desc/Clms Page number 15>
Le traitement est ensuite dirigé par le processeur du système 52 utilisant des fonctions mémorisées dans la mémoire du système 46 et des données mémorisées dans la mémoire non-rémanente du système 43. La mémoire du système 46 comprend des banques de fonctions associées ou des programmes mémorisés dans des blocs de mémoire adjacents de telle sorte que les données entrantes sont adressées de manière la plus efficace possible.
De cette manière, les fonctions requises sont les seules adressées dans la mesure où elles ont été sélectionnées au moyen du mot contenant des données mémorisé dans l'unité de décodage d'adresse de mémoire 44.
Le résultat final de la demande de traitement à partir d'une source est ensuite guidé au travers du processeur du système 52 vers la mémoire intermédiaire de sortie 48. La mémoire intermédiaire de sortie 48 achemine le résultat vers le convertisseur de sortie 49 qui est ensuite converti à l'aide du filtre de sortie fourni par le sélecteur de filtre de sortie 39 et vers l'unité de mémoire rémanente 40 qui est sélectionnée au moyen du contenu du compteur 34. Ce résultat converti est ensuite guidé vers la connexion du convertisseur de sortie 51 jusqu'au temps de transmission valide suivant.
Lorsque les données peuvent être transmises, le multiplexeur de données 21 sélectionne la source de données appropriée 20 vers laquelle l'information doit être acheminée et la transmission se produit comme ci-dessus.
Il sera apprécié par les spécialistes du domaine que l'invention décrite ci-dessus fournit un procédé fortement perfectionné de transfert de données entre des sources disparates de manière transparente. De cette manière, les données peuvent être transférées à partir de n'importe quelle source de données dont les caractéristiques sont mémorisées dans la mémoire intermédiaire de trente deux bits. Il convient également d'apprécier que un format de transfert présentant de nouvelles caractéristiques peur facilement être ajouté par le simple ajout d'une entrée dans la
<Desc/Clms Page number 16>
mémoire intermédiaire.
Il convient d'apprécier que l'unité de décodage d'adresse de mémoire peut être configurée de manière isolée ou en combinaison avec un autre dispositif afin de mémoriser les données à traiter converties dans le format de l'ordinateur central en répondant à une ou plusieurs règles. Ces règles peuvent à leur tour être configurées sous forme de matériel ou de logiciel et peuvent être facilement modifiées ou remplacées de manière à permettre aux données à traiter d'être regroupées efficacement en vue d'un traitement ultérieur.
Ce regroupement de données est particulièrement utile et efficace lorsqu'elles sont utilisées pour le rapprochement des données. Par exemple, les données à traiter contenant des informations de facture peuvent être regroupées et croisées avec les données correspondantes relatives aux ordres d'achats conservées dans la mémoire du système.
H apparaîtra donc clairement que les larges volumes de données peuvent être rapprochés par un procédé automatique et interne et ainsi être réduits. Cette réduction donne lieu à quelques exceptions pour lesquelles aucun croisement de données n'existe et qui doivent alors être contrôlées manuellement. Ce contrôle manuel est uniquement possible en raison du nombre réduit de. cas.
Il convient également d'apprécier que la vitesse du système peut être largement augmentée par la limitation du nombre d'entrées dans la mémoire intermédiaire et par l'augmentation significative du nombre de pages qui peuvent être adressées. Ce procédé permet de ne plus devoir recourir aux nombreux cycles de comparaison . progressive. Il convient également d'apprécier le fait que l'identification du type de données avant l'étape de traitement permet le stockage des données converties dans le format adéquat ainsi que l'accès efficace de la mémoire du système à ces données pour certaines fonctions ou certaines opérations.
<Desc/Clms Page number 17>
La présente invention ne se limite pas aux formes de réalisation décrites ci-dessus qui peuvent varier dans leur construction et dans leurs détails. Par exemple, il est bon d'envisager le cas où le contrôleur de validité convient à la fois au matériel et au logiciel. En outre, il convient d'envisager le fait que l'appareil décrit peut facilement être modifié et pourrait être utilisé pour des opérations autres que les transferts de données de trente deux bits. Le nombre de bits dans chaque mot contenant des données peut être de seize bits et les composants peuvent être changés de manière correspondante.
De manière similaire, le loquet de trente deux bits peut être de n'importe quel type approprié utilisant les loquets existants ou les circuits intégrés spécifiques à l'application. H convient également d'apprécier que la performance de l'appareil peut être améliorée par l'intégration des fonctions de plusieurs des composants décrits ci-dessus sur un seul circuit intégré utilisant les techniques d'intégration à très grande échelle.
<Desc / Clms Page number 1>
"An apparatus ensuring communication between computers" The present invention relates to a method ensuring communication between computers and more particularly to methods making it possible to improve the transparency and the efficiency of communications between computer systems.
The term "communications between computers" denotes communication between several data processing entities distributed across several computers.
In most systems of decentralization of processing means, it is frequent to transfer data from several disparate and geographically distant sources to a central computer system or execution system. These sources frequently use different hardware and software platforms for transfer to other data sources and to the central execution computer. Data can be transferred for storage, used to maintain a core of information, or for centralized processing to generate a result which is then transferred back to the source.
When the hardware and software platforms are identical, this data transfer is relatively simple and does not cause any problems. However, as the number of different hardware and software platforms increases, problems also develop and it becomes practically impossible to transfer the data transparently due to the required conversions. The data can be converted using an output filter arranged at each source into an appropriate format so that it can be used by the central processing computer.
However, this method is not suitable when the sources can be connected to several centralized execution computers and they cannot take the time to translate the data into an appropriate format for use by each type of execution computer. .
<Desc / Clms Page number 2>
According to an alternative embodiment, the hardware and software platforms used by the sources can be changed to adapt to the central computer and thus develop a framework of homogeneous use for the transfer of data. This embodiment is generally not practical since the data sources can be numerous and can be developed over a long period, so that the costs of replacing the hardware and software become prohibitive.
In addition, not all sources can be in the possession of the owner of the central processing computer, placing translation and replacement requirements beyond their control, making these two processes impossible.
Another solution concerns the reception by the central computer of the data coming from disparate sources and their memorization so that they can be subsequently translated using a recovery filter. This solution, which is often the most easily obtained, requires the intervention of the user on the central computer in order to identify the source of the information, to recognize the format used by the source and to select a recovery filter accordingly. This process impairs the functionality of the central execution computer and more particularly, it makes impossible the actual real-time operation required so often in such systems.
It is therefore necessary to develop a communication device which will allow communications between disparate data sources, this device making it possible to overcome the problems mentioned above.
Consequently, there is an apparatus ensuring communication between computers, this apparatus comprising: - a device intended to identify the format signature of the central computer;
<Desc / Clms Page number 3>
EMI3.1
- a storage device containing several different signatures of ZD 0 data format to be processed; - an associated recovery filter intended for each data format signature; - a data identifier intended to recognize the format signature of the data to be processed; - a format crossover device intended to couple the format of the signature of the data to be processed with the associated recovery filter in order to
EMI3.2
generating a format crossing signal;
a format converter intended to convert the format of the data to be processed into a data format of the central computer when the format crossing signal is received; and a device for transferring the data to be processed converted into a format from the central computer to the central computer.
An apparatus for communication between computers formed in accordance with the present invention has many advantages. The data to be processed can be accepted in any format known to the central computer, thus obviating the need for a homogeneous use framework for the transfer of data and to resort to manual intervention when the data is imported to the central computer. In this way, the central computer can communicate by an automatic process thanks to a wide range of disparate systems.
Preferably, the apparatus comprises an additional device intended for the reception of the data entered previously, for postprocessing from the computer.
<Desc / Clms Page number 4>
central and reformatting data for transfer. Data transferred from a source computer to the execution computer or central computer for processing may result in the processing of the processing back to the source computer in an appropriate format so that it can be used by the source computer without having to seek further treatment.
Preferably, provision is made for: - a classification device intended to introduce the data to be processed in a format suitable for the central computer; and a device intended to direct the data entered to a section of the memory of the central computer appropriate to the data entered.
In this way, the processing requirements on the central computer system are reduced, as the data received from disparate sources is routed to the most appropriate area of the system memory. Consequently, the search for hard disks and / or non-retentive system memory is reduced.
Ideally, the storage device is provided with an intermediate temporary storage memory intended to store the data to be processed coming from another computer. In this way, the identification of the source of the data to be processed can start upon receipt of the first word.
Preferably, the intermediate temporary storage memory is of variable size in order to allow efficient storage of the data to be processed. System resources can therefore be allocated as required and on time.
Preferably, the temporary storage intermediate memory stores
<Desc / Clms Page number 5>
temporarily format data to be processed in thirty two bit data words, the data being immediately ready for use.
Ideally, the device for transferring the data to be processed to the central computer comprises an intermediate memory for temporary storage. In this way, the converted data is immediately communicated to the central computer, thus ensuring that the system is fully usable for further data conversion.
Preferably, the intermediate temporary storage memory is of variable size in order to allow efficient storage of the data in a format of the central computer in data words of thirty two bits.
Preferably, the data identifier has a latch intended to keep a constant part of the data to be processed containing the data signature until a crossover is discovered.
Ideally, the latch is triggered by a pulse edge and the data signature is maintained until a data crossing signal is received.
Preferably, the latch comprises several type D registers having a common clock input connected to the system clock, which makes it possible to lock the latch through the data to be processed upon receipt of the pulse train from the system clock.
According to another embodiment of the invention, the data identifier comprises a page decoder connected to the storage device. It is thus possible to access the storage device effectively.
According to a preferred embodiment of the invention, the crossing device of
<Desc / Clms Page number 6>
EMI6.1
format includes: - a comparator presenting a pair of input ports, an input port supplied with the signature of data to be processed; and - a counter intended to progressively address the storage device in order to supply the input data signatures to the other input port.
In this way, the crossover for the data format to be processed is discovered by a relatively simple and highly efficient method.
Preferably, the comparator has a crossover output port intended to generate the format crossover signal connected to an input of the counter and a converter input port connected to the format converter.
Ideally, the crossover input port is also connected to the system clock and data identifier, allowing the signal on the crossover output port to cancel the clock effect prevent the removal of the data to be processed to the converter until the format crossover signal is generated.
In accordance with the present invention, there is provided a method ensuring communication between computers, this method comprising the following steps: - reception of the data to be processed; - temporary storage of data to be processed; - identification of the format signature of the data to be processed;
<Desc / Clms Page number 7>
EMI7.1
- crossing of the format signature of the data to be processed with one of the many format signatures of the data previously encoded; ZD - generation of a format crossing signal; - removal of data to be processed; - conversion of the format of the data to be processed into a data format of the central computer; and - transfer of the data to be processed converted into a format from the central computer to the central computer.
According to an embodiment of the invention, after the processing in the central computer, the data are again reformatted in the original format of the data then are returned.
According to a preferred configuration, the section of. data to be processed temporarily stored providing the signature of the format of the data to be processed is kept separate while awaiting the format crossing signal initiating the broadcasting of the data to be processed.
According to a particularly preferred configuration, the following steps are carried out: - progressive restoration of the previously stored data format signatures; - comparison of each restored data format signature with the data format signature to be processed; and
<Desc / Clms Page number 8>
- generation of the format crossing signal when the format signatures are identical.
According to a preferred embodiment of the invention, the transfer of the data to be processed converted in the format from the central computer to the central computer comprises the following steps: - introduction of the data to be processed by crossing the data with a type of previously stored data; and - storage of data in the memory of the central computer.
The sole use of latches and comparators, hitherto for tasks such as those described by British Patent No. 2,193,017B, describes the use of latches and comparators in combination with a computer system. The disclosed method and apparatus efficiently address memory blocks and effectively improve access speeds. However, they do not address transfer issues between multiple computer systems.
The present invention will be understood more clearly from the description which is given below only by way of example and with reference to the accompanying drawings. These represent:
Fig. 1: a general functional diagram of a communication device in accordance with the present invention;
Fig. 2: a more detailed functional diagram illustrating the pretreatment steps of FIG. 1; and
Fig. 3: a more detailed functional diagram illustrating the stages of
<Desc / Clms Page number 9>
processing and post-processing of Figures 1.
For the purpose of this description, specific architectures, processors, memory devices, time and performance details have been omitted so as not to unnecessarily obscure the present invention. The components of the invention have been described in terms of functionality insofar as most of the means making it possible to achieve said functionality will appear clearly to persons qualified in this field and are of no importance for the operation of the invention. This is particularly the case since often the system requirements will dictate the choice of components.
Referring now to Figure 1, there is provided an apparatus for communication between computers according to the invention and generally designated by the reference number 1. The pre-processing steps designated by the reference number 2 show a data source 3 connected by an electrical process to a temporary storage area 4 connected in turn to a data type identification unit 5 and to a data translator 6.
The processing and post-processing steps designated by the reference number 7 include a data processing request identification unit 8 connected to a data processor 9. The data processor 9 has an intermediate output memory 10 connected by an electronic process to the data translator 6, which in turn is connected to the data source 3.
Referring to FIG. 2, this represents the pre-treatment steps 2 in more detail. The preprocessing steps 2 comprise a storage device for different signatures of data format to be processed provided with an intermediate memory of thirty two bits 30, with an associated recovery filter for each signature of data format stored in a specialized non-volatile memory 38 and of a data identifier comprising a latch triggered by
<Desc / Clms Page number 10>
thirty two bit pulse edge 25 as well as a page decoder 29. Processing steps 2 also include a format crossover device comprising a thirty two bit comparator 27 and a counter 34, each communicating with the memory thirty two bit intermediate 30.
Four disparate data sources 20 are shown, each having different software and hardware characteristics communicating with a data multiplexer 21. The data multiplexer 21 is connected to a validity controller 22 formed from several programmable read-only memory devices having a memory associated cache 23 and a valid signal 23A. The validity controller 22 is also connected to an intermediate temporary storage memory of thirty two expandable bits 24 which in turn is connected by an electrical process to a latch triggered by pulse edge of thirty two bits 25. This latch 25 is a non-transparent latch formed from a stack of type D registers having a common clock input 26.
The latch released. by thirty two bit pulse edge 25 is connected to a thirty two bit comparator 27 by a thirty two bit data bus 28. The two most important data lines D and D30 of the thirty two bit data bus 28 are connected to the page decoder 29. The page decoder 29 is in turn connected to the intermediate memory of thirty two bits 30. The intermediate memory of thirty two bits 30 is itself connected to the comparator of thirty two bits 27 by a second thirty two bit data bus 31 similar to the thirty two bit data bus 28. The thirty two bit data bus 28 and the thirty two bit data bus 31 are connected to the inputs of the thirty two bit comparator 27.
The output of the thirty two bit comparator 27 is connected to a format converter 32. The thirty two bit comparator 27 also has a format crossover output 33 which is connected by an electrical process to the counter 34, to the clock of the system 35 and at the input of the latch clock 26. The counter 34 is
<Desc / Clms Page number 11>
connected to the thirty-two bit intermediate memory and to an address decoder 36. The address decoder 36 is in turn connected to a recovery filter selector 37 communicating with the non-volatile specialized memory 38.
Referring now to Figure 3, the processing and post-processing steps 7 are shown in more detail. The address decoder 36 shown in FIG. 2 is connected to an output filter selector 39.
The format converter 32 (see fig. 2) is connected to a second latch of thirty two bits 41. This latch of thirty two bits 41 is a transparent latch whose output directly follows the applied input. The thirty-two bit latch 41 has an input bus 42 connected to a non-retentive memory 43 and to a memory address decoding unit 44. The memory address decoding unit 44 comprises a memory bus address of thirty two bits so 45 and an invalid memory decoding input 46. The invalid input 46 is connected to a system processor 52 itself connected to a system bus 47.
. The address bus of thirty two output bits 45 is connected to a memory of the system 46 in turn connected to the non-retentive memory of the system 43 by the system bus 47. The memory of the system 46 records in a conventional manner the programs and data. The system processor 52 is also connected to an intermediate output memory 48. The intermediate output memory 48 is also connected to an output converter 49. The output converter 49 has an input port for the filter of the output converter 50 connected to an output filter selector 39 and an output connection of the converter 51 connected to the data multiplexer 21.
In practice, the data is transmitted from the data sources 20 by means of a direct connection, by modem or network connections to the data multiplexer 21. The data multiplexer 21 receives the data
<Desc / Clms Page number 12>
from the data source 20 and routes them to the validity controller 22. The validity controller 22 receives the data and places it in temporary storage in the cache memory 23. The data is then processed according to the instructions stored in the devices programmable read only memory to determine a valid data position.
When the valid data position is recognized, the validation signal 23A is switched to a logic or high phase signal by the validity controller 22 in order to identify a valid data position. The presence of this signal validates the temporary storage intermediate memory 24.
Upon receipt of the valid data signal from the validity controller 22, the temporary storage intermediate memory 24 begins to store data. The data is stored in an array of thirty two bit data words. The temporary storage intermediate memory 24 uses a first in, first out type data storage system. The first word of the input data stream is immediately guided to the thirty-two bit latch triggered by pulse edge 25 and locked inside. The first thirty-two bit word containing data is locked in this manner due to an indeterminate position present on the crossover output of format 33 allowing. the system clock 35 to take over the input of the common clock 26.
The word containing data is then maintained on the thirty two bit data bus 28.
The first thirty-two bit word containing data and originating from the pulse edge triggered latch 25 switches the format crossing output 33 to a fixed logic position or to an elevated position. This switching cancels the effect of the action of the clock of the system 35 on the latch triggered by pulse edge 25 by locking the input of the clock 26. In this way, no word containing data is lost since no other additional information can be locked.
<Desc / Clms Page number 13>
The two most important information bits of the word containing digital data and held on the data lines D and D30 of the thirty two bit data bus 28 are then guided to the page decoder 29.
The values present on the data lines D31 and D30 being 00, 01, 10 or 11 are used to determine the output from the page decoder 29 selecting one of the four pages from the intermediate memory of thirty two bits 30. The content of the positioning data being addressed inside the 32-bit intermediate memory 30 is then output to the 32-bit data bus 31. The output from the counter 34 is initially set to 0 and the first input of the page selected by the page decoder 29 is thus addressed.
The output is compared by the thirty two bit comparator with the word containing data on the thirty two bit data bus 28. If the words containing data are not crossed, the process is repeated. The output from counter 34 is used to sequence index the data entries within the previously selected page. This operation is carried out by the progression of the counter 34 in order to address the next position address on the given page. The comparison is repeated with the new word containing data on the second 32-bit data bus 31.
In order to prevent the counter from being overloaded, the counter 34 progresses after a delay greater than the time necessary to address the next position inside the intermediate memory of thirty two bits 30 - allowing the format crossing output 33 to stay high.
This progressive comparison cycle process is repeated until the words containing digital data on the thirty two bit data bus 31 and on the thirty two bit data bus 28 are identical. When the words containing data are identical, the format crossing output 33 is switched to an open collection position, the system clock 35 can lock the data coming from the temporary storage intermediate memory
24. Data is locked directly by the thirty two bit comparator
<Desc / Clms Page number 14>
27 on the format converter 32 on each rising and falling edge of the system clock 35.
The output of the counter 34 is sent to the address decoder 36. The output of the address decoder 36 feeds the selector of the input filter 37 and the appropriate recovery filter is restored from the specialized non-volatile memory 38 before d be fed to the format converter 32. When the data passes through the format converter 32, it is converted into an appropriate format for use by the system processor 52. Once converted by the format converter 32, the data are then sent to the second latch of thirty two bits 41.
The first word containing data is locked by the second thirty-two bit latch 41 on the output bus 42 and from there on the memory address decoding unit 44. This unit 44 receives the first word containing and stores it until the invalid input 46 is activated. The first word containing data stored in the memory address decoding unit 44 is then guided to the thirty two bit output address bit 45 and is used to select an appropriate memory position on the system memory 46. The memory position in the memory system 46 is relayed to the system processor 52 on the system bus 47.
Upon receipt of this position address, the system processor 52 generates a logical or elevated position on an output to activate the invalid input 46 of the memory address decoding unit. 44 thus preventing another word containing data from changing memory location inside the memory of the system 46 and from being addressed.
The remaining words of the converted data stream are guided directly from the second thirty-two bit latch 41 to the non-retentive memory of the system 43 by the output bus 42.
<Desc / Clms Page number 15>
The processing is then directed by the processor of the system 52 using functions stored in the memory of the system 46 and data stored in the non-retentive memory of the system 43. The memory of the system 46 includes banks of associated functions or stored programs in adjacent memory blocks so that incoming data is addressed as efficiently as possible.
In this way, the required functions are the only ones addressed insofar as they have been selected by means of the word containing data stored in the memory address decoding unit 44.
The final result of the processing request from a source is then guided through the system processor 52 to the intermediate output memory 48. The intermediate output memory 48 routes the result to the output converter 49 which is then converted using the output filter provided by the output filter selector 39 and to the nonvolatile memory unit 40 which is selected by means of the content of the counter 34. This converted result is then guided to the connection of the converter output 51 until the next valid transmission time.
When the data can be transmitted, the data multiplexer 21 selects the appropriate data source 20 to which the information is to be routed and the transmission occurs as above.
It will be appreciated by specialists in the field that the invention described above provides a highly improved method of transferring data between disparate sources in a transparent manner. In this way, data can be transferred from any data source whose characteristics are stored in the intermediate memory of thirty two bits. It should also be appreciated that a transfer format with new features can easily be added by simply adding an entry to the
<Desc / Clms Page number 16>
intermediate memory.
It should be appreciated that the memory address decoding unit can be configured in isolation or in combination with another device in order to store the data to be processed converted into the format of the central computer by responding to one or more several rules. These rules can in turn be configured in the form of hardware or software and can be easily modified or replaced in such a way as to allow the data to be processed to be efficiently grouped for further processing.
This grouping of data is particularly useful and effective when used for data reconciliation. For example, the data to be processed containing invoice information can be grouped and cross-referenced with the corresponding data relating to the purchase orders kept in the system memory.
It will therefore be clear that large volumes of data can be reconciled by an automatic and internal process and thus be reduced. This reduction gives rise to a few exceptions for which no data crossing exists and which must then be controlled manually. This manual control is only possible due to the reduced number of. case.
It should also be appreciated that the speed of the system can be greatly increased by limiting the number of entries in the intermediate memory and by significantly increasing the number of pages that can be addressed. This process eliminates the need for numerous comparison cycles. progressive. It should also be appreciated that the identification of the type of data before the processing step allows the storage of the converted data in the appropriate format as well as the efficient access of the system memory to this data for certain functions or certain operations.
<Desc / Clms Page number 17>
The present invention is not limited to the embodiments described above which may vary in their construction and in their details. For example, it is worth considering the case where the validity checker is suitable for both hardware and software. In addition, consideration should be given to the fact that the apparatus described can easily be modified and could be used for operations other than thirty two bit data transfers. The number of bits in each word containing data can be sixteen bits and the components can be changed accordingly.
Similarly, the thirty two bit latch can be of any suitable type using existing latches or application specific integrated circuits. It should also be appreciated that the performance of the apparatus can be improved by integrating the functions of several of the components described above on a single integrated circuit using very large scale integration techniques.