AT516641B1 - Schaltungsanordnung zur Symmetrierung von Zwischenkreiskondensatoren - Google Patents

Abstract

Schaltungsanordnung für Wechselrichter oder Umrichter mit einem Zwischenkreis, der zwei zwischen einem höheren und einem niedrigeren Gleichspannungspotential (UD+, UD-) des Zwischenkreises in Serie geschaltete Zwischenkreiskondensatoren (C1, C2) umfasst. Hierbei wird vorgeschlagen, dass den beiden Zwischenkreiskondensatoren (C1, C2) jeweils ein Schalttransistor (T1, T2) parallel geschaltet ist, der jeweils mit einem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden ist, und für den jeweils eine Steuerschaltung vorgesehen ist, wobei die Steuerschaltung jeweils einen Komparator (K1, K2) umfasst, dessen Ausgang jeweils mit dem nicht-invertierenden Eingang des betreffenden Komparators (K1, K2) rückgekoppelt ist und dessen invertierender Eingang jeweils mit dem Mittelpunktanschluss (M) eines zwischen dem höheren und dem niedrigeren Gleichspannungspotential (UD+, UD-) des Zwischenkreises geschalteten hochohmigen Spannungsteilers verbunden ist, und deren Versorgungsspannungsanschlüsse jeweils über einen hochohmigen Widerstand (Rsup) mit einem der beiden Gleichspannungspotentiale (UD+, UD-) des Zwischenkreises sowie mit dem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden sind.

Description

Beschreibung

[0001] Die Erfindung betrifft eine Schaltungsanordnung für Wechselrichter oder Umrichter mit einem Zwischenkreis, der zwei zwischen einem höheren Gleichspannungspotential und einem niedrigeren Gleichspannungspotential des Zwischenkreises in Serie geschaltete Zwischenkreiskondensatoren umfasst, gemäß dem Oberbegriff von Anspruch 1.

[0002] Schaltungsanordnungen der genannten Art finden etwa in Umrichter Einsatz, die in bekannter Weise der energetischen Kopplung mehrerer elektrischer Netze auf einer gemeinsamen Gleichspannungsebene dienen. Dabei wird eine netzseitige Wechselspannung mithilfe einer Gleichrichterschaltung in eine Gleichspannung umgewandelt, die auch als Zwischenkreisspannung bezeichnet wird. In weiterer Folge wird die Gleichspannung des Zwischenkreises mithilfe einer Wechselrichterschaltung in eine gewünschte Wechselspannung umgewandelt. Die elektrische Energie wird dabei in einem Zwischenkreiskondensator zwischengespeichert, wobei in vielen Anwendungen zwei Zwischenkreiskondensatoren in Serie geschaltet werden. In der Leistungselektronik werden hierfür in der Regel Aluminium-Elektrolytkondensatoren verwendet, da diese eine sehr hohe Leistungsdichte aufweisen. In zunehmendem Maße werden aber auch Folienkondensatoren mit Polypropylenfolien (PP) verwendet.

[0003] Die serielle Schaltung der Kondensatoren hat zur Folge, dass unterschiedliche Leckströme der einzelnen Zwischenkreiskondensatoren störend auf die angestrebte Spannungssymmetrie wirken. Diese Differenzen der Leckströme bewirken Spannungsverschiebungen am Mittelabgriff, welche sich über die Betriebszeit aufintegrieren, was dazu führt, dass aufgrund unzulässig hoher Spannung an je einem der beiden Kondensatoren eine ordnungsgemäße Funktionsweise des Wechselrichters nicht mehr gewährleistet werden kann.

[0004] Folglich wird eine Symmetrierung der Zwischenkreiskondensatoren benötigt, die den Mittelabgriff auf einer konstanten Spannung hält. Eine Möglichkeit die Spannung am Mittelabgriff konstant zu halten besteht darin, parallel zu den Zwischenkreiskondensatoren jeweils einen hochohmigen Widerstand zu schalten. Dieser hochohmige Widerstand gleicht vorliegende Spannungsungleichgewichte über die Ableitströme aus. Ein Nachteil dieser Vorgehensweise besteht im Auftreten einer permanenten Verlustleistung. Dabei wird in unerwünschter Weise allen Zwischenkreiskondensatoren Energie entnommen und in Wärme umgesetzt, wodurch der Wirkungsgrad des Umrichters reduziert wird. Zudem ist die symmetrierende Wirkung nur vergleichsweise schwach.

[0005] Symmetriervorrichtungen wurden etwa in der DE 10 2011 053 013 A1, der TW 201115896 A und der DE 40 42 378 A1 vorgeschlagen. Ein einschlägiger Gleichstromsteller und eine Wechselrichter-Schaltungsanordnung wurden in der DE 10 2006 014 780 A1 beschrieben.

[0006] Eine weitere Möglichkeit die Spannung am Mittelabgriff konstant zu halten besteht darin, parallel zu den Zwischenkreiskondensatoren eine Schaltung aus aktiven Komponenten wie FETs (Field Effect Transistor) oder IGBTs (Insulated Gate Bipolar Transistor) und dergleichen zu schalten, die ihre Stromversorgung aus der Zwischenkreisspannung bezieht. Hierfür wird aber eine Vielzahl seriell geschalteter FETs benötigt, wodurch der Platzbedarf der Schaltung erhöht wird. Des Weiteren ist in der Regel eine Strombegrenzung für die FETs erforderlich.

[0007] Ferner ist es bekannt, eine aktive Ausgleichsschaltung mit aktiven Komponenten vorzusehen, wobei die aktiven Komponenten so angesteuert werden, dass Spannungsungleichgewichte an den beiden Zwischenkreiskondensatoren reduziert werden. Bei dieser Vorgangsweise ist jedoch eine eigene Stromversorgung für die aktive Ausgleichsschaltung erforderlich. Zudem steigen die Leistungsverluste aufgrund der aktiven Komponenten auch bei symmetrisierten Zwischenkreiskondensatoren.

[0008] Es ist daher das Ziel der Erfindung bei einer Schaltungsanordnung für Wechselrichter oder Umrichter mit seriell geschalteten Zwischenkreiskondensatoren Spannungsungleichgewichte an den Zwischenkreiskondensatoren zu verringern, ohne eine eigene Stromversorgung für Ausgleichsschaltungen und dergleichen zu benötigen. Ferner sollen hohe Verlustleistungen, wie sie

etwa bei der Parallelschaltung hochohmiger Widerstände zu den Zwischenkreiskondensatoren auftreten, vermieden werden.

[0009] Diese Ziele werden durch die Merkmale von Anspruch 1 erreicht. Anspruch 1 bezieht sich auf eine Schaltungsanordnung für Wechselrichter oder Umrichter mit einem Zwischenkreis, der zwei zwischen einem höheren Gleichspannungspotential und einem niedrigeren Gleichspannungspotential des Zwischenkreises in Serie geschaltete Zwischenkreiskondensatoren umfasst, wobei jeder der beiden Zwischenkreiskondensatoren auch als Paket parallel geschalteter Zwischenkreiskondensatoren ausgeführt sein kann und den beiden Zwischenkreiskondensatoren jeweils eine Reihenschaltung eines Ausgleichswiderstandes und eines Schalttransistors parallel geschaltet ist, die jeweils mit einem zwischen den beiden Zwischenkreiskondensatoren angeordneten Mittelabgriff verbunden ist, und für den Schalttransistor jeweils eine den Schaltzustand des jeweiligen Schalttransistors steuernde Steuerschaltung vorgesehen ist. Hierfür wird vorgeschlagen, dass die Steuerschaltung jeweils einen Komparator umfasst, dessen Ausgang jeweils mit dem nicht-invertierenden Eingang des betreffenden Komparators rückgekoppelt ist und dessen invertierender Eingang jeweils mit dem Mittelpunktanschluss eines zwischen dem höheren und dem niedrigeren Gleichspannungspotential des Zwischenkreises geschalteten hochohmigen Spannungsteilers verbunden ist, und deren Versorgungsspannungsanschlüsse jeweils über einen hochohmigen Widerstand mit einem der beiden Gleichspannungspotentiale des Zwischenkreises sowie mit dem zwischen den beiden Zwischenkreiskondensatoren angeordneten Mittelabgriff verbunden sind.

[0010] Die Steuerschaltungen für die Schalttransistoren beziehen ihre Stromversorgung somit direkt aus der Zwischenkreisspannung, wobei der für den Betrieb des Komparators im uA-Bereich erforderliche Versorgungsstrom über einen geeignet dimensionierten hochohmigen Widerstand bzw. einer entsprechenden Widerstandskette sicher gestellt wird. Die Versorgungsspannungsanschlüsse des Komparators können über eine dem jeweiligen Komparator zugeordnete Zenerdiode miteinander verbunden sein, die die Versorgungsspannung stabilisiert. Der hochohmige Spannungsteiler liefert an seinem Mittelpunktanschluss die Eingangsspannung für den invertierenden Eingang des Komparators. Am nicht-invertierenden Eingang des Komparators liegt das Ausgangssignal des Komparators an. Diese Rückkopplung wird auch als Mitkopplung bezeichnet und bewirkt eine Schalthysterese des Komparators, dessen Ein- und Ausschaltschwellen durch die Versorgungsspannung festgelegt werden. Das binäre Ausgangssignal des Komparators wird zur Ansteuerung des ihm jeweils zugeordneten Schalttransistors verwendet, wie noch näher ausgeführt werden wird. Das Ausgangssignal des Komparators ist jedenfalls von der Spannung am Mittelabgriff zwischen den beiden Zwischenkreiskondensatoren abhängig. Verändert sich diese Spannung etwa aufgrund von erhöhten Leckströmen an einem der beiden Zwischenkreiskondensatoren, so kann diese Veränderung mithilfe der Komparatoren detektiert und ein entsprechendes Ausgangssignal generiert werden, das jenen Schalttransistor, der dem jeweils anderen Zwischenkreiskondensator zugeordnet ist, schließt. Somit wird dieser andere Zwischenkreiskondensators so lange entladen, bis die Spannungsaufteilung der beiden Zwischenkreiskondensatoren wieder gleich ist. Da die erfindungsgemäße Schaltungsanordnung inaktiv bleibt, solange die Zwischenkreiskondensatoren keine elektrischen Asymmetrien zeigen und auch keine externe Stromversorgung benötigt wird, ist der Energieverbrauch der erfindungsgemäßen Schaltungsanordnung vernachlässigbar. Auch in dem Fall, dass die Schaltung aktiv ist, werden hohe Verlustleistungen vermieden, lediglich in einem der beiden seriell zu den Schalttransistoren geschalteten Ausgleichswiderständen tritt Dissipation von Energie und somit Wärmefreisetzung auf, wie noch näher beschrieben werden wird, die jedoch vergleichsweise gering und durch den Wert der Ausgleichswiderstände genau definierbar ist.

[0011] Das Ausgangssignal des Komparators stellt ein binäres Signal dar, das bei einem ersten Wert dem logischen Signal „0“ entspricht und bei einem zweiten Wert dem logischen Signal „1“. Dieses Ausgangssignal könnte grundsätzlich bereits für eine Ansteuerung der Schalttransistoren verwendet werden, indem es etwa als Eingangssignal eines eigenen Reglers für den Schalttransistor den Schaltzustand des Schalttransistors festlegt, aber den Schalttransistor nicht direkt ansteuert. Bei Verwendung eines FETs, insbesondere eines MOSFETs, als Schalttransistor eignet

sich die Ausgangsspannung des Komparators jedoch auch zur direkten Gate-Ansteuerung. Hierfür wird im Rahmen einer ersten Steuerschaltung für einen ersten Schalttransistor vorgeschlagen, dass die Steuerschaltung ein geeignetes invertierendes Bauteil mit oder ohne Schalthysterese, im Folgenden als Inverter bezeichnet, umfasst, dessen Eingang mit dem Ausgang des Komparators verbunden ist und dessen Ausgang mit dem ersten Schalttransistor verbunden ist, und dessen Versorgungsspannungsanschlüsse über den hochohmigen Widerstand mit dem höherem Gleichspannungspotential UD+ des Zwischenkreises verbunden sind sowie mit dem zwischen den beiden Zwischenkreiskondensatoren angeordneten Mittelabgriff verbunden sind, wobei es sich bei dem ersten Schalttransistor um einen N-Kanal-FET handelt. Dieser Inverter bezieht seine Stromversorgung somit ebenfalls direkt aus der Zwischenkreisspannung, wobei der für den Betrieb des Inverters im HA-Bereich erforderliche Versorgungsstrom über den oben genannten hochohmigen Widerstand des Komparators sichergestellt wird. Die Versorgungsspannungsanschlüsse des Inverters können auch über die dem jeweiligen Komparator zugeordnete Zenerdiode miteinander verbunden sein, um die Versorgungsspannung zu stabilisieren. Das Ausgangssignal des Komparators wird durch den nachfolgenden Inverter somit invertiert, also auf das logische Signal „1“ gesetzt, falls das Ausgangssignal des Komparators dem logischen Wert „0“ entsprach, und auf das logische Signal „0“ gesetzt, wenn das Ausgangssignal des Komparators dem logischen Wert „1“ entsprach. Bei einem logischen Signal „1“ wird der erste Schalttransistor eingeschaltet (leitend) und bei einem logischen Signal „0“ bleibt er ausgeschaltet (nichtleitend), da der verwendete N-Kanal-FET selbstsperrend ist.

[0012] Eine analoge Steuerschaltung kann auch für den zweiten Schalttransistor verwendet werden. Auch bei einer zweiten Steuerschaltung für den zweiten Schalttransistor kann die Steuerschaltung einen Inverter umfassen, dessen Eingang mit dem Ausgang des Komparators verbunden ist und dessen Ausgang mit dem zweiten Schalttransistor verbunden ist, dessen Versorgungsspannungsanschlüsse über einen hochohmigen Widerstand aber nun mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises verbunden sind sowie mit dem zwischen den beiden Zwischenkreiskondensatoren angeordneten Mittelabgriff verbunden sind, wobei es sich bei dem zweiten Schalttransistor um einen P-Kanal-FET handelt. Ansonsten gelten die Ausführungen zur ersten Steuerschaltung auch für die zweite Steuerschaltung, insbesondere wird das Ausgangssignal des Komparators durch den nachfolgenden Inverter invertiert.

[0013] Die beiden oben beschriebenen Steuerschaltungen sind in ihrem Aufbau einfach und benötigen keine externe Stromversorgung. Ein praktischer Nachteil ergibt sich allerdings durch die schalttechnisch erforderliche Verwendung eines P-Kanal-FET in der zweiten Steuerschaltung. Es wäre stattdessen wünschenswert, in der zweiten Steuerschaltung die Verwendung eines P-Kanal-FET vermeiden zu können und einen in der Praxis vorteilhafteren N-Kanal-FET einsetzen zu können. Daher wird vorgeschlagen, dass bei einer zweiten Steuerschaltung für einen zweiten Schalttransistor ein N-Kanal- FET als zweiter Schalttransistor vorgesehen ist, dessen Drain-Anschluss über den Ausgleichswiderstand und einen seriell geschalteten Kondensator mit dem Mittelabgriff zwischen den beiden Zwischenkreiskondensatoren verbunden ist, und die zweite Steuerschaltung einen Optokoppler umfasst, dessen optischer Sender einerseits mit dem Ausgang des Komparators verbunden ist und andererseits über den Ausgleichswiderstand mit dem DrainAnschluss des N-Kanal-FET, und dessen optischer Empfänger einerseits mit dem Source-Anschluss des N-Kanal-FET verbunden ist und andererseits mit dem niedrigeren Gleichspannungspotential des Zwischenkreises verbunden ist. Die Spannung am Gate des N-Kanal-FET wird durch eine dem zweiten Schalttransistor zugeordnete Zenerdiode Zz;, die mit ihrer Anode gegen das niedrigere Gleichspannungspotential des Zwischenkreises UD- verbunden ist, definiert. Ein Optokoppler dient in bekannter Weise zur Übertragung eines Signals zwischen zwei galvanisch getrennten Stromkreisen. Er besteht aus einem optischen Sender, typischerweise in Form einer Leuchtdiode (LED) ausgeführt, und einem optischen Empfänger wie einem Fototransistor, welche beide in einem lichtundurchlässigen Gehäuse untergebracht sind. Da der Komparator der zweiten Steuerschaltung auf dem Potential UDO des Mittelabgriffes liegt und der N-Kanal-FET auf dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises, ist eine Trennung zwischen diesen beiden Potentialen erforderlich. Diese Trennung wird durch den Optokoppler sichergestellt. Allerdings benötigt der optische Sender des Optokopplers vergleichsweise hohe Ströme im

Bereich von einigen mA, die durch den Kondensator bereitgestellt werden, bis der zweite Schalttransistor durchschaltet. Ab diesem Zeitpunkt erfolgt die Versorgung über den Strom durch den Ausgleichswiderstand.

[0014] Um das Einschalten des optischen Senders sicher zu gewährleisten wird ferner vorgeschlagen, dass der optische Sender über eine Unterspannungssperre mit dem Drain-Anschluss des N-Kanal-FET verbunden ist, wobei die Unterspannungssperre parallel zum Kondensator geschaltet ist. Die Unterspannungssperre wird auch als „Under Voltage Lock Out“ (UVLO) bezeichnet und schaltet die zweite Steuerschaltung erst dann durch, wenn die Spannung am Kondensator über einem bestimmten Wert liegt. Der Kondensator hält nach Durchschalten der Unterspannungssperre das Potential auf diesem vorgegebenen und für den Betrieb des optischen Senders ausreichenden Wert. Der optische Sender kann somit zuverlässig eingeschaltet werden, wodurch in weiterer Folge auch der N-Kanal-FET leitend wird.

[0015] Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen mithilfe der beiliegenden Figuren näher erläutert. Es zeigen hierbei die

[0016] Fig. 1 einen Umrichter mit zwei Zwischenkreiskondensatoren gemäß dem Stand der Technik,

[0017] Fig. 2 eine bekannte Schaltungsanordnung zur Symmetrierung der beiden Zwischenkreiskondensatoren mithilfe hochohmiger Widerstände,

[0018] Fig. 3 eine erste Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, [0019] Fig. 4a die Schalthysterese des ersten Komparators K1 gemäß der Fig. 3 und 5,

[0020] Fig. 459 die Schalthysterese des zweiten Komparators K2 gemäß der Fig. 3 und 5, und die [0021] Fig. 5 eine zweite Ausführungsform einer erfindungsgemäßen Schaltungsanordnung.

[0022] Zunächst wird auf die Fig. 1 Bezug genommen. Die Fig. 1 zeigt das Schaltbild eines Umrichters mit einer Netzseite 1 und einer Lastseite 2. Die netzseitige Wechselspannung wird mithilfe einer Gleichrichterschaltung 3, im gezeigten Fall ein halbgesteuerte Thyristorbrücke, in eine Gleichspannung umgewandelt, die auch als Zwischenkreisspannung bezeichnet wird. In weiterer Folge wird die Gleichspannung des Zwischenkreises 4 mithilfe einer Wechselrichterschaltung 5 in eine gewünschte Wechselspannung umgewandelt. Die elektrische Energie wird dabei in zwei seriell geschaltete Zwischenkreiskondensatoren C1, C2 zwischengespeichert.

[0023] Wie bereits ausgeführt wurde, treten aufgrund von Parameterdifferenzen der Zwischenkreiskondensatoren C1, C2 Spannungsverschiebungen am Mittelabgriff A (siehe Fig. 2) der beiden Zwischenkreiskondensatoren C1, C2 auf, die sich über die Betriebszeit summieren und dazu führen können, dass eine ordnungsgemäße Funktionsweise des Umrichters nicht mehr gewährleistet werden kann. Folglich wird eine Symmetrierung der Zwischenkreiskondensatoren C1, C2 benötigt, die den Mittelabgriff A auf einer konstanten Spannung hält.

[0024] Eine Möglichkeit die Spannung am Mittelabgriff A konstant zu halten besteht darin, parallel zu den Zwischenkreiskondensatoren C1, C2 jeweils einen hochohmigen Widerstand R zu schalten, wie in der Fig. 2 gezeigt ist. Dieser hochohmige Widerstand R gleicht vorliegende Spannungsungleichgewichte über die Ableitströme aus. Ein Nachteil dieser Vorgehensweise besteht im Auftreten einer permanenten Verlustleistung. Dabei wird in unerwünschter Weise allen Zwischenkreiskondensatoren C1, C2 Energie entnommen und in Wärme umgesetzt, wodurch der Wirkungsgrad des Umrichters reduziert wird. Zudem ist die symmetrierende Wirkung nur vergleichsweise schwach.

[0025] Zur Vermeidung dieser Verlustleistung wird eine erste Ausführungsform einer erfindungsgemäßen Schaltungsanordnung gemäß der Fig. 3 vorgeschlagen. Die Fig. 3 zeigt ebenso wie die Fig. 5 im Vergleich zur Fig. 2 lediglich die beiden Zwischenkreiskondensatoren C1, C2 sowie die erfindungsgemäße Schaltungsanordnung zur Symmetrierung der Zwischenkreiskondensatoren C1, C2. Die Gleichrichterschaltung 3 und die Wechselrichterschaltung 5 wurden aus Gründen der

Übersichtlichkeit in den Fig. 3 und 5 nicht dargestellt.

[0026] Die beiden Zwischenkreiskondensatoren C1, C2 sind zwischen einem höheren Gileichspannungspotential UD+ und einem niedrigeren Gleichspannungspotential UD- des Zwischenkreises in Serie geschaltet. Der Mittelabgriff A der beiden Zwischenkreiskondensatoren C1, C2 befindet sich auf dem Potential UDO.

[0027] Parallel zum ersten Zwischenkreiskondensator C1 ist ein erster Schalttransistor T1, im gezeigten Ausführungsbeispiel ein selbstsperrender N-Kanal-FET, geschaltet, der mit seinem Source-Anschluss mit dem Mittelabgriff A verbunden ist, und mit seinem Drain-Anschluss über einen Ausgleichswiderstand Rıyaı mit dem höheren Gleichspannungspotential UD+. Parallel zum zweiten Zwischenkreiskondensator C2 ist ein zweiter Schalttransistor T2, im gezeigten Ausführungsbeispiel ein selbstsperrender P-Kanal-FET, geschaltet, der mit seinem Source-Anschluss mit dem Mittelabgriff A verbunden ist, und mit seinem Drain-Anschluss über einen Ausgleichswiderstand Rıeaı mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises.

[0028] Der Schaltzustand des ersten Schalttransistors T1 wird über eine erste Steuerschaltung festgelegt, die einen ersten Komparator K1 und einen ersten Inverter S1 umfasst, deren Versorgungsspannungsanschlüsse jeweils über den hochohmigen Widerstand Rsup Mit dem höheren Gleichspannungspotential UD+ des Zwischenkreises verbunden sind, sowie mit dem Mittelabgriff A der beiden Zwischenkreiskondensatoren C1, C2. Die Versorgungsspannungsanschlüsse des ersten Komparators K1 und des ersten Inverters S+ sind ferner über eine dem ersten Komparator Kı zugeordnete erste Zenerdiode Z; miteinander verbunden, die in Richtung des Mittelabgriffes A in Sperrrichtung geschaltet ist.

[0029] Die erste Steuerschaltung für den ersten Schalttransistor T1 bezieht ihre Stromversorgung somit direkt aus der Zwischenkreisspannung. Der hochohmige Widerstand Rsup, welcher auch als Kette mehrerer Widerstände ausgeführt sein kann, verfügt über Widerstandswerte im MQ-Bereich und wird dabei so gewählt, dass der für den Betrieb des ersten Komparators K; im HWA-Bereich erforderliche Versorgungsstrom sichergestellt wird. Der hochohmig mit dem höheren Gleichspannungspotential UD+ des Zwischenkreises verbundene Versorgungsspannungsanschluss des ersten Komparators K1 und des ersten Inverters S1 liegt dadurch auf einem positiven Potential von Uv., etwa 3V.

[0030] Ferner ist ein hochohmiger Spannungsteiler bestehend aus den beiden hochohmigen Spannungsteiler-Widerständen bzw. -Widerstandsketten Raw vorgesehen, die ebenfalls Widerstandswerte im MQ-Bereich aufweisen. Der Spannungsteiler liefert an seinem Mittelpunktanschluss M die Eingangsspannung für den invertierenden Eingang des ersten Komparators K1. Am nicht-invertierenden Eingang des ersten Komparators K1 liegt das Ausgangssignal des ersten Komparators K; an. Diese Rückkopplung wird auch als Mitkopplung bezeichnet und bewirkt eine Schalthysterese des ersten Komparators K1, dessen Ein- und Ausschaltschwellen durch die Versorgungsspannung Uv festgelegt werden. Diese Schalthysterese ist in der Fig. 4a dargestellt. Bei negativen Werten der Eingangsspannung Ui liefert der erste Komparator K-; ein Ausgangssignal Ua, das dem logischen Signal „1“ entspricht. Bei Überschreiten einer Ausschaltschwelle Uv-. liefert der erste Komparator K, ein Ausgangssignal Us, das dem logischen Signal „0“ entspricht. Erst bei Unterschreiten einer Einschaltschwelle Uvo liefert der erste Komparator K-; ein Ausgangssignal Us, das wieder dem logischen Signal „1“ entspricht. Das binäre Ausgangssignal UA des ersten Komparators K; wird in weiterer Folge mithilfe des ersten Inverters S+ invertiert und liegt direkt am Gate des ihm zugeordneten ersten Schalttransistors T1 an. Falls die Spannung am GateAnschluss des gezeigten N-Kanal- FET größer ist als dessen Schweillspannung, schaltet dieser durch und wird leitend.

[0031] Der Schaltzustand des zweiten Schalttransistors T2 wird über eine zweite Steuerschaltung festgelegt, die einen zweiten Komparator K> und einen zweiten Inverter S» umfasst, deren Versorgungsspannungsanschlüsse jeweils über den hochohmigen Widerstand Rsup Mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises verbunden sind, sowie mit dem Mittelabgriff A der beiden Zwischenkreiskondensatoren C1, C2. Die Versorgungsspannungsanschlüsse des zweiten Komparators K2 und des zweiten Inverters S» sind über eine dem zweiten

Komparator K» zugeordnete zweite Zenerdiode Z,» miteinander verbunden, die in Richtung des Mittelabgriffes A in Sperrrichtung geschaltet ist.

[0032] Auch die zweite Steuerschaltung für den zweiten Schalttransistor T2 bezieht ihre Stromversorgung somit direkt aus der Zwischenkreisspannung. Der hochohmige Widerstand Rsup verfügt wie bereits erwähnt über Widerstandswerte im MQ-Bereich und wird so gewählt, dass der für den Betrieb des zweiten Komparators K, im uABereich erforderliche Versorgungsstrom sichergestellt wird. Der hochohmig mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises verbundene Versorgungsspannungsanschluss des zweiten Komparators K2 und des zweiten Inverters S,; liegt dadurch auf einem negativen Potential von Uv-., etwa -3V.

[0033] Der hochohmige Spannungsteiler bestehend aus den beiden hochohmigen Spannungsteiler-Widerständen Raw mit Widerstandswerten im MQ-Bereich liefert an seinem Mittelpunktanschluss M auch die Eingangsspannung für den invertierenden Eingang des zweiten Komparators K2. Am nicht-invertierenden Eingang des zweiten Komparators K; liegt das Ausgangssignal Ua des zweiten Komparators K2 an. Diese Rückkopplung bewirkt wiederum eine Schalthysterese des zweiten Komparators K,, dessen Ein- und Ausschaltschwellen durch die Versorgungsspannung Uv festgelegt werden. Diese Schalthysterese ist in der Fig. 4b dargestellt. Bei positiven Werten der Eingangsspannung Ui liefert der zweite Komparator K» ein Ausgangssignal Ua, das dem logischen Signal „1“ entspricht. Bei Unterschreiten einer Ausschaltschwelle Uv. liefert der zweite Komparator K> ein Ausgangssignal Us, das dem logischen Signal „0“ entspricht. Erst bei Überschreiten einer Einschaltschwelle Uvo liefert der zweite Komparator K> ein Ausgangssignal Ua, das wieder dem logischen Signal „1“ entspricht. Das binäre Ausgangssignal Us des zweiten Komparators K, wird in weiterer Folge mithilfe des zweiten Inverters S> invertiert und liegt direkt am Gate des ihm zugeordneten zweiten Schalttransistors T2 an. Falls die Spannung am GateAnschluss des gezeigten P-Kanal-FET negativer ist als dessen Schwellspannung, schaltet der zweite Schalttransistor T2 durch und wird leitend.

[0034] Die Spannung UDO am Mittelabgriff A zwischen den beiden Zwischenkreiskondensatoren C1 und C2 ist im Idealfall konstant, in der Praxis ändert sie sich aufgrund von elektrischen Asymmetrien der beiden Zwischenkreiskondensatoren C1 und C2. Tritt etwa bei dem in Fig. 3 gezeigten zweiten Zwischenkreiskondensator C2 ein erhöhter Leckstrom auf, fällt UDO ab (AUDO < 0). Daher sinkt auch das Potential an den Versorgungsspannungsanschlüssen des dem ersten Schalttransistor T1 zugeordneten ersten Komparators K+; ab. Die Eingangsspannung Un des dem ersten Schalttransistor T1 zugeordneten ersten Komparators K+1 wird dadurch relativ zur angelegten Versorgungsspannung positiver. Aufgrund der Schalthysterese ändert sich das Ausgangssignal des ersten Komparators K-; aber nicht sofort, sondern erst bei Überschreiten der Ausschaltschwelle U,, also wenn AUDO betragsmäßig größer als U, ist (siehe Fig. 4a). Das Ausgangssignal Ua des ersten Komparators K1 nimmt in diesem Fall einen Wert an, der dem logischen Signal „0“ entspricht. Dieses Ausgangssignal Ua wird durch den nachfolgenden Inverter S; auf das logische Signal „1“ gesetzt, und der erste Schalttransistor T1 wird leitend. In physischer Sicht liegt am Gate des ersten Schalttransistors T1 nämlich eine größere Spannung an als seinem Source-Anschluss, an dem die abgefallene Spannung UDO-AUDO des Mittelabgriffes A anliegt. Der zweite Komparator K; verbleibt hingegen bei einer Abnahme von UDO (AUDO0[0035] Da der erste Schalttransistor T1 nun leitend ist, wird der erste Zwischenkreiskondensator C1 in weiterer Folge entladen, bis der Spannungsabfall an den beiden Zwischenkreiskondensatoren C1 und C2 wieder gleich ist. Bei konstant gehaltener Zwischenkreisspannung wird bei diesem Vorgang UDO wieder größer und die Eingangsspannung Un des dem ersten Schalttransistor T1 zugeordneten ersten Komparators K+ wird relativ zur angelegten Versorgungsspannung wieder kleiner. Bei Unterschreiten einer Einschaltschwelle Uvo liefert der erste Komparator K+ ein Ausgangssignal Us, das wieder dem logischen Signal „1“ entspricht, das durch den nachfolgen

den Inverter S+ auf das logische Signal „0“ gesetzt wird und den ersten Schalttransistor T1 wieder ausschaltet.

[0036] Tritt hingegen bei dem in Fig. 3 gezeigten ersten Zwischenkreiskondensator C1 ein erhöhter Leckstrom auf, nimmt UDO zu (AUDO > 0). Daher nimmt auch das Potential an den Versorgungsspannungsanschlüssen des dem ersten Schalttransistor T1 zugeordneten ersten Komparators K; zu. Die Eingangsspannung Ui des dem ersten Schalttransistor T1 zugeordneten ersten Komparators K+1 wird dadurch relativ zur angelegten Versorgungsspannung negativer. Aufgrund der Schalthysterese ändert sich das Ausgangssignal UA des ersten Komparators K+, aber nicht (siehe Fig. 4a) und verbleibt bei einem Wert, der dem logischen Signal „1“ entspricht. Dieses Ausgangssignal Us wird durch den nachfolgenden Inverter S; auf das logische Signal „0“ gesetzt, und der erste Schalttransistor T1 bleibt nicht-leitend. In physischer Sicht liegt am Gate des ersten Schalttransistors T1 dieselbe Spannung an als an seinem Source-Anschluss, an dem die höhere Spannung UD0+AUDO des Mittelabgriffes A anliegt. Der zweite Komparator K» ändert hingegen bei einer Zunahme von UDO (AUDO>0) und der relativ zur Versorgungsspannung somit negativer werdenden Eingangsspannung Un das Ausgangssignal Us bei Unterschreiten der Ausschaltschwelle von U,., also wenn AUDO betragsmäßig größer als Uv. ist (siehe Fig. 45). Das Ausgangssignal Ua des zweiten Komparators K2 nimmt in diesem Fall einen Wert an, der dem logischen Signal „O0“ entspricht. Dieses Ausgangssignal Ua wird durch den nachfolgenden Inverter S> auf das logische Signal „1“ gesetzt, und der zweite Schalttransistor T2 wird leitend. In physischer Sicht liegt am Gate-Anschluss des zweiten Schalttransistors T2 nun eine kleinere Spannung an als seinem Source-Anschluss, an dem die höhere Spannung UD0O+AUDO des Mittelabgriffes A anliegt, wodurch der verwendete P-Kanal-FET leitend wird.

[0037] Da der zweite Schalttransistor T2 nun leitend ist, wird der zweite Zwischenkreiskondensator C2 in weiterer Folge entladen, bis der Spannungsabfall an den beiden Zwischenkreiskondensatoren C1 und C2 wieder gleich ist. Bei diesem Vorgang wird UDO wieder kleiner und die Eingangsspannung Ui des dem zweiten Schalttransistor T2 zugeordneten zweiten Komparators K2 wird relativ zur angelegten Versorgungsspannung wieder größer. Bei Überschreiten einer Einschaltschwelle Uvo liefert der zweite Komparator K2 ein Ausgangssignal Us, das wieder dem logischen Signal „1“ entspricht, das durch den nachfolgenden Inverter S» auf das logische Signal „O0“ gesetzt wird und den zweiten Schalttransistor T2 wieder ausschaltet.

[0038] Die beiden oben beschriebenen Steuerschaltungen sind in ihrem Aufbau einfach und benötigen keine externe Stromversorgung. Ein praktischer Nachteil ergibt sich wie bereits erwähnt aber durch die schalttechnisch erforderliche Verwendung eines P-Kanal-FET in der zweiten Steuerschaltung. Es wäre stattdessen wünschenswert, in der zweiten Steuerschaltung die Verwendung eines P-Kanal-FET vermeiden zu können und einen in der Praxis vorteilhafteren N-KanalFET einsetzen zu können.

[0039] Daher wird gemäß einer bevorzugten Ausführungsform der Erfindung eine Schaltungsanordnung gemäß der Fig. 5 vorgeschlagen. Hierbei ist ein N-Kanal-FET als zweiter Schalttransistor T2 vorgesehen, dessen Drain-Anschluss über einen Ausgleichswiderstand Rıeaı und einen seriell geschalteten Kondensator C mit dem Mittelabgriff A zwischen den beiden Zwischenkreiskondensatoren C1, C2 verbunden ist. Die zweite Steuerschaltung umfasst ferner einen Optokoppler OK, dessen optischer Sender 6 einerseits mit dem Ausgang des zweiten Komparators K>» verbunden ist und andererseits über den Ausgleichswiderstand Rıyaı mit dem Drain-Anschluss des N-KanalFET. Der optische Empfänger 7 des Optokopplers OK ist einerseits mit dem Source-Anschluss des N-Kanal-FET verbunden und andererseits mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises. Der Gate-Anschluss des N-Kanal- FET ist außerdem über eine dem zweiten Schalttransistor T2 zugeordnete dritte Zenerdiode Z3 mit dem niedrigeren Gleichspannungspotential UD- des Zwischenkreises verbunden, wobei die dem zweiten Schalttransistor T2 zugeordnete Zenerdiode Z; mit ihrer Anode mit dem niedrigeren Gleichspannungspotential UDverbunden ist.

[0040] Tritt nun bei dem in Fig. 5 gezeigten ersten Zwischenkreiskondensator C1 ein erhöhter Leckstrom auf, nimmt UDO zunächst zu (AUDO > 0). Das Schaltverhalten der ersten (oberen)

Steuerschaltung ist identisch zur Ausführungsform gemäß der Fig. 3, sodass die entsprechenden Ausführungen zur ersten Steuerschaltung auch für die Fig. 5 gelten. Hinsichtlich der zweiten (unteren) Steuerschaltung wird aufgrund der Zunahme von UDO die Eingangsspannung Uin des dem zweiten Schalttransistor T2 zugeordneten zweiten Komparators K-; relativ zur angelegten Versorgungsspannung negativer. Der zweite Komparator K2 ist nun so geschaltet, dass er eine Schalthysterese gemäß der Fig. 4a aufweist. Der zweite Komparator K2 ändert somit bei einer Zunahme von UDO (AUDO0>0) und der relativ zur Versorgungsspannung somit negativer werdenden Eingangsspannung Un das Ausgangssignal Ua bei Unterschreiten der Einschaltschwelle von Uw (siehe Fig. 4a). Das Ausgangssignal Ua des zweiten Komparators K2 nimmt in diesem Fall einen Wert an, der dem logischen Signal „1“ entspricht. Dieses Ausgangssignal Ua liegt direkt am optischen Sender 6 des Optokopplers OK an, der über den Ausgleichswiderstand Rıya mit dem Drain-Anschluss des zweiten Transistors T2 verbunden ist. Bei Lichtemission des optischen Senders 6 wird der optische Empfänger 7 leitend und der Source-Anschluss des N-Kanal-FET wird auf das niedrigere Potential UD- des Zwischenkreises gesetzt. Der N-Kanal-FET wird in weiterer Folge leitend, da die Spannung am Gate-Anschluss höher ist al jene am Source-Anschluss. Mit anderen Worten wird der zweite Schalttransistor T2 immer dann leitend, wenn der optische Sender 6 leuchtet.

[0041] Da der zweite Schalttransistor T2 nun leitend ist, wird der zweite Zwischenkreiskondensator C2 in weiterer Folge entladen, bis der Spannungsabfall an den beiden Zwischenkreiskondensatoren C1 und C2 wieder gleich ist. Bei diesem Vorgang wird UDO wieder kleiner und die Eingangsspannung Un des dem zweiten Schalttransistor T2 zugeordneten zweiten Komparators K2 wird relativ zur angelegten Versorgungsspannung wieder positiver. Bei Überschreiten einer Ausschaltschwelle Uv. liefert der zweite Komparator K2 ein Ausgangssignal Us, das wieder dem logischen Signal „0“ entspricht, das den optischen Sender 6 und somit den zweiten Schalttransistor T2 wieder ausschaltet.

[0042] Wie bereits erwähnt wurde benötigt der optische Sender 6 des Optokopplers OK vergleichsweise hohe Ströme im Bereich von einigen mA, die vorerst durch den Kondensator C bereitgestellt werden, bis der zweite Schalttransistor T2 durchschaltet, womit die Versorgung in weiterer Folge über den Ausgleichswiderstand Rıa erfolgt. Um das Einschalten des optischen Senders 6 sicher zu gewährleisten wird ferner vorgeschlagen, dass der optische Sender 6 über eine Unterspannungssperre UVLO mit dem Drain-Anschluss des N-Kanal-FET verbunden ist, wobei die Unterspannungssperre UVLO parallel zum Kondensator C geschaltet ist. Die Unterspannungssperre UVLO schaltet die zweite Steuerschaltung erst dann durch, wenn die Spannung am Kondensator C über einem bestimmten Wert liegt. Der Kondensator C hält nach Durchschalten der Unterspannungssperre UVLO das Potential auf diesem vorgegebenen und für den Betrieb des optischen Senders 6 ausreichenden Wert. Der optische Sender 6 kann somit zuverlässig eingeschaltet werden, wodurch auch der N-Kanal-FET leitend wird und dadurch die Versorgung über den Widerstand Rıa sichergestellt ist.

[0043] Mithilfe der Erfindung werden somit bei einer Schaltungsanordnung für Wechselrichter oder Umrichter mit seriell geschalteten Zwischenkreiskondensatoren C1, C2 Spannungsungleichgewichte an den Zwischenkreiskondensatoren C1, C2 verringert, ohne eine externe Stromversorgung für Ausgleichsschaltungen und dergleichen zu benötigen. Ferner werden hohe Verlustleistungen, wie sie etwa bei der herkömmlichen Parallelschaltung hochohmiger Widerstände zu den Zwischenkreiskondensatoren C1, C2 auftreten, vermieden.

Claims (7)

Patentansprüche

1. Schaltungsanordnung für Wechselrichter oder Umrichter mit einem Zwischenkreis, der zwei zwischen einem höheren Gleichspannungspotential (UD+) und einem niedrigeren Gleichspannungspotential (UD-) des Zwischenkreises in Serie geschaltete Zwischenkreiskondensatoren (C1, C2) umfasst, wobei den beiden Zwischenkreiskondensatoren (C1, C2) jeweils eine Reihenschaltung eines Ausgleichswiderstandes (Rıeaı) und eines Schalttransistors (T1, T2) parallel geschaltet ist, die jeweils mit einem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden ist, und für den Schalttransistor (T1, T2) jeweils eine den Schaltzustand des jeweiligen Schalttransistors (T1, T2) steuernde Steuerschaltung vorgesehen ist, dadurch gekennzeichnet, dass die Steuerschaltung jeweils einen Komparator (K-, K2) umfasst, dessen Ausgang jeweils mit dem nicht-invertierenden Eingang des betreffenden Komparators (K+, K2) rückgekoppelt ist und dessen invertierender Eingang jeweils mit dem Mittelpunktanschluss (M) eines zwischen dem höheren und dem niedrigeren Gleichspannungspotential (UD+, UD-) des Zwischenkreises geschalteten hochohmigen Spannungsteilers verbunden ist, und deren Versorgungsspannungsanschlüsse jeweils über einen hochohmigen Widerstand (Rsup) mit einem der beiden Gleichspannungspotentiale (UD+, UD-) des Zwischenkreises sowie mit dem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden sind.

2, Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass bei einer ersten Steuerschaltung für einen ersten Schalttransistor (T1) die Steuerschaltung einen Inverter (S) umfasst, dessen Eingang mit dem Ausgang des Komparators (K) verbunden ist und dessen Ausgang mit dem ersten Schalttransistor (T1) verbunden ist, und dessen Versorgungsspannungsanschlüsse über den hochohmigen Widerstand (Rsup) mit dem höherem Gleichspannungspotential (UD+) des Zwischenkreises verbunden sind sowie mit dem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden sind, wobei es sich bei dem ersten Schalttransistor (T1) um einen N-Kanal-FET handelt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass bei einer zweiten Steuerschaltung für einen zweiten Schalttransistor (T2) die Steuerschaltung einen Inverter (S) umfasst, dessen Eingang mit dem Ausgang des Komparators (K) verbunden ist und dessen Ausgang mit dem zweiten Schalttransistor (T2) verbunden ist, und dessen Versorgungsspannungsanschlüsse über den hochohmigen Widerstand (Rsup) mit dem niedrigeren Gleichspannungspotential (UD-) des Zwischenkreises verbunden sind sowie mit dem zwischen den beiden Zwischenkreiskondensatoren (C1, C2) angeordneten Mittelabgriff (A) verbunden sind, wobei es sich bei dem zweiten Schalttransistor (T2) um einen P-Kanal-FET handelt.

4. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei einer zweiten Steuerschaltung für einen zweiten Schalttransistor (T2) ein N-Kanal-FET als zweiter Schalttransistor (T2) vorgesehen ist, dessen Drain- Anschluss über den Ausgleichswiderstand (Rs) und einen seriell geschalteten Kondensator (C) mit dem Mittelabgriff (A) zwischen den beiden Zwischenkreiskondensatoren (C1, C2) verbunden ist, und die zweite Steuerschaltung einen Optokoppler (OK) umfasst, dessen optischer Sender (6) einerseits mit dem Ausgang des Komparators (K) verbunden ist und andererseits über den Ausgleichswiderstand (Reaı) mit dem Drain-Anschluss des N-Kanal-FET, und dessen optischer Empfänger (7) einerseits mit dem Source-Anschluss des N- Kanal-FET verbunden ist und andererseits mit dem niedrigeren Gleichspannungspotential (UD-) des Zwischenkreises verbunden ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Gate-Anschluss des N-Kanal-FET über eine dem zweiten Schalttransistor (T2) zugeordnete Zenerdiode (Zs) mit dem niedrigeren Gleichspannungspotential (UD-) des Zwischenkreises verbunden ist, wobei die Zenerdiode (Z:) mit ihrer Anode mit dem niedrigeren Gleichspannungspotential (UD-) verbunden ist.

6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der optische Sender (6) über eine Unterspannungssperre (UVLO) mit dem Drain- Anschluss des NKanal-FET verbunden ist, wobei die Unterspannungssperre (UVLO) parallel zum Kondensator (C) geschaltet ist.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Versorgungsspannungsanschlüsse des Komparators (K) über eine dem jeweiligen Komparator (K;, K2) zugeordnete Zenerdiode (Z:, Z2) miteinander verbunden sind.

Hierzu 4 Blatt Zeichnungen