<Desc/Clms Page number 1>
Die Erfindung betrifft ein rekonfigurierbares Verbindungsnetzwerk, bestehend aus mehreren Bussen zur bitseriellen Übertragung von Daten zwischen mehreren digitalen Funktionseinheiten, wie z. B. Verarbeitungsprozessoren, Speichermoduln usw., die jeweils an einem Bus angeschlossen sind. Das Verbindungsnetzwerk soll somit zur Verbindung einer Vielzahl von Funktionseinheiten mit digitaler Arbeitsweise, die zur Behandlung und/oder Verarbeitung und/oder Bereitstellung in digitaler Form dargestellter Information dienen.
Es sollen zunächst einige Bemerkungen zur Präzisierung der im folgenden verwendeten Terminologie gemacht, und es soll ausserdem umrissen werden, von welcher Art die hier behandelten Verbindungsnetzwerke sind : a) Im folgenden werden die eingangs erwähnten Funktionseinheiten mit digitaler Arbeitsweise zur Behandlung und/oder Verarbeitung und/oder Bereitstellung bzw.
Speicherung von in digitaler Form dargestellter Information kurz als digitale Funktionseinheiten bezeichnet. b) In digitalen Systemen, insbesondere in komplexen digitalen Systemen, bei denen solche digitale Funktionseinheiten zusammenwirken, werden die dabei zum Informationsaustausch erforderlichen Verbindungswege als Informationspfade bezeichnet. c) Die physikalische Realisierung eines solchen Informationspfades ist im allgemeinen
Fall ein Bündel von (funktionsmässig zusammengehörenden) Verbindungsleitungen einschliess- lich allenfalls erforderlicher Treiber bzw. sonstiger zur einwandfreien elektrischen
Verbindung zweier räumlich entfernter Punkte erforderlichen Elemente, das als Bus bezeichnet wird.
Ein solcher Bus kann im einfachsten Fall aus einer einzigen Verbindungs- leitung bestehen, wobei dann die Information bitseriell übertragen wird ; er wird dann als bitserieller Bus bezeichnet. d) Unter Verbindungsnetzwerken sind Anordnungen von Bussen und Knoten mit jeweils einem bzw. mehr als einem Schalter zu verstehen. e) Bei den hier in Betracht gezogenen Verbindungsnetzwerken erfolgt die Verbindung der
Busse durch in den Knoten befindliche Schalter (wie Treiber mit Three-State-Ausgängen u. ähnl.), wobei die Informationspfade durch die jeweiligen Einstellungen dieser Schalter eingerichtet werden ; die zu übertragende Information wird in den Knoten des Verbindungs- netzwerkes also keiner datentransformierenden Operation unterworfen.
Die Struktur der in jedem Augenblick des Betriebes des Verbindungsnetzwerkes bestehenden
Informationspfade wird durch die jeweiligen Schalterstellungen bestimmt ; durch eine entsprechende Steuerung dieser Schalter kann man die Konfiguration der bestehenden
Informationspfade festlegen. Unter der in einem bestimmten Augenblick bestehenden
Konfiguration ist dabei die sich durch die räumliche Erstreckung der Informationspfade zwischen den digitalen Funktionseinheiten ergebende augenblickliche Gestalt des Verbin- dungsaufbaues zu verstehen. In vielen Fällen ist es erforderlich, von der durch die
Schalter gegebenen Möglichkeit zu einer raschen Änderung der Konfiguration (Gestalt des Verbindungsaufbaues) eines solchen Verbindungsnetzwerkes Gebrauch zu machen.
Ein solches Verbindungsnetzwerk, bei dem also die Konfiguration zeitlich veränderbar ist, wird im folgenden als rekonfigurierbares Verbindungsnetzwerk bezeichnet.
EMI1.1
einheiten (digitale Funktionseinheit-l-in Fig. 1) Initiator für die Herstellung einer Verbindung über das Verbindungsnetzwerk --3-- und nach hergestellter Verbindung Quelle der die Einleitung des Zusammenwirkens bewirkenden Information und die am andern Ende des Informationspfades befindliche digitale Funktionseinheit (digitale Funktionseinheit --2-- in Fig. 1) Senke dieser Information ist. Die anfängliche Richtung dieses Informationsflusses (von digitaler Funktionseinheit-l-zu digitaler Funktionsein-
EMI1.2
--2-- in Fig. 1)Speichermoduln) während dieser Zeit auch umkehren.
Ist keine solche Umkehr des Informationsflusses vorgesehen, brauchen in den Knoten zur Verbindung der Busse lediglich unidirektionale Schalter --4-- vorgesehen zu werden, die jeweils nur mit einem einzigen
<Desc/Clms Page number 2>
Steuersignal gesteuert werden. Bei veränderlicher Richtung des Informationsflusses sind hingegen für die Verbindung der Busse in den Knoten bidirektionale Datentransfers zulassende digitale Schalter --4-- erforderlich, die mit zwei Signalen gesteuert werden müssen, da dann nicht nur das Durchführen oder Nichtdurchführen einer Verbindung allein, sondern im Falle des Durchführens einer Verbindung auch noch die Richtung des Informationsflusses festgelegt werden muss.
Es gibt daher folgende Schalterstellungen (Fig. l) :
1. Verbindung durchgeführt, Datenfluss Richtung I (von digitaler Funktionseinheit--1-- zu digitaler Funktionseinheit-2--)
2. Verbindung nicht durchgeführt und, im Falle bidirektionaler Datentransfers,
3. Verbindung durchgeführt, Datenfluss Richtung II (von digitaler Funktionseinheit --2-- zu digitaler Funktionseinheit --1--).
Soferne nicht ein besonderer Hinweis erfolgt, werden im folgenden unter Schaltern zum
Durchschalten von Bussen primär unidirektionalen Datentransfer gestattende Schalter verstanden. g) Im folgenden wird der vom Initiator des Zusammenwirkens zweier digitaler Funktionsein- heiten ausgehende, zu einem oder mehreren Knoten führende Bus bzw. ein bezüglich der betrachteten Knoten dem diesem Initiator nähere Bus als ankommender Bus --5-- bezeichnet, die Fortsetzungen der Informationspfade nach einem solchen ankommenden
Bus werden als abgehende Busse --6-- bezeichnet.
Solche rekonfigurierbare Verbindungsnetzwerke mit Durchschaltevermittlung sind beispielsweise für Multiprozessorsysteme zur Verbindung der Prozessoren mit den Speichermoduln von grosser
Bedeutung. Ein sehr bekanntes Verbindungsnetz dieser Art ist der Kreuzschienenverteiler. Es sind aber auch andere Ausführungsformen von Verbindungsnetzen von Bedeutung (z. B. mehrstufige Verbindungsnetzwerke). Der Kreuzschienenverteiler ist aber das für Multiprozessorsysteme optimal geeignete rekonfigurierbare Verbindungsnetzwerk. Es wurden bereits Kreuzschienenverteiler für Multiprozessorsysteme gebaut (z. B. C. mmp-System der Carnegie-Mellon-University, U. S. A.). Dieses System ist allerdings nur für eine relativ kleine Zahl von Prozessoren bestimmt. Es ist lediglich ein Ausbau bis zu maximal 16 Prozessoren vorgesehen.
Die Realisierung eines Kreuzschienenverteilers nach dem Bauprinzip des C. mmp-Systems ist mit grossem Aufwand verbunden, der im Falle von wesentlich mehr als 16 Prozessoren wahrscheinlich untragbar würde. Eine der Ursachen für diesen grossen Aufwand stellt die wegen der grossen Breite der verwendeten bitparallelen Busse sich ergebenden sehr hohen Kosten der für die Busse erforderlichen Verbindungsleitungen und die hohen Kosten der sehr grossen Zahl von Schaltern in den Knoten (Kreuzungspunkten) dar. Auf eine Verringerung dieser Kosten zielt ein Vorschlag ab, der für die Realisierung der Informationspfade bitserielle Busse vorsieht (Multi-Interpreter-System von Burroughs). Im Falle von Kreuzschienenverteilern für sehr grosse Multiprozessorsysteme (mit z.
B. 256 Verarbeitungsprozessoren) ist aber noch mit einer andern Ursache für einen hohen Aufwand zu rechnen, die bei Multiprozessorsystemen mit geringer Prozessorzahl nur eine untergeordnete Rolle spielt. Diese Ursache ist die Komplexität der Verdrahtung zur Zuführung der Konfigurationsinformation bzw. zur Steuerung der Schalter in den Knoten (Kreuzungspunkten). Diese Konfigurationsinformation wird beim C. mmp-System von den einzelnen Prozessoren geliefert und wird in bitparallel kodierter Form mit relativ langen und dementsprechend teuren Verbindungsleitungen zu den räumlich entfernten, in der Nachbarschaft der Schalter befindlichen Dekodierern zugeleitet.
Fig. 2 zeigt diese Verdrahtungen ; man ersieht daraus, dass zwischen n Prozessoren --1-- und Dekodierern --7-n Bündel --8-- mit je log n relativ langen und damit sehr teuren Verbindungsleitungen vorgesehen werden müssen. Dazu kommen noch n x n Verbindungsleitungen --9-- zwischen Dekodierern und Schaltern, die jedoch kürzer als im zuvor genannten Fall gehalten werden können und folglich kostenmässig weniger ins Gewicht fallen. Insgesamt ist somit bei der Anwendung des beim C. mmp-System verwendeten Bauprinzips des Kreuzschienenverteilers im Falle von grossen Multiprozessorsystemen insgesamt mit einer sehr grossen Komplexität der erforderlichen Verdrahtung zu rechnen.
<Desc/Clms Page number 3>
Kostenmässig wesentlich ungünstiger ist die Verbindungsleitungs-Struktur zur Zuführung der Konfigurationsinformation beim vorgeschlagenen Multi-Interpreter-System von Burroughs (Fig. 3), wo ein einziges Steuerwerk --10-- die gesamte Konfigurationsinformation bzw. die gesamten
Steuersignale für die Steuerung der Schalter in den Knoten (Kreuzungspunkten) liefert. Hier weist nämlich die Verdrahtung zwischen diesem Steuerwerk und den Knoten des Kreuzschienenvertei- lers, für die relativ lange und dementsprechend teuren Verbindungsleitungen --12-- erforderlich sind, quadratische Komplexität auf, und es ist demnach bei hohen Prozessorzahlen mit einem noch wesentlich grösseren Verdrahtungsaufwand für die Zuführung der Konfigurationsinformation als beim Bauprinzip des C. mmp-Systems zu rechnen.
Dieser für das Beispiel des Kreuzschienenver- teilers für Grosssysteme soeben erläuterte hohe Aufwand ist auch für alle andern entsprechend leistungsfähigen rekonfigurierbaren Verbindungsnetzwerke typisch.
Es wird heute angestrebt, Multiprozessorsysteme mit einer grossen Anzahl von Verarbeitungspro- zessoren zu bauen. Dabei werden sogar Zahlen von 500 und mehr Verarbeitungsprozessoren als nützlich erachtet. Die Kosten der Verarbeitungsprozessoren und der erforderlichen Speicher erschei- nen derzeit auch bei solchen Grosssystemen vertretbar zu sein, doch scheint es heute aus folgenden
Gründen nicht möglich, ein entsprechend leistungsfähiges Verbindungsnetzwerk zu bauen :
a) Ein einziger "time shared bus", wie er heute vorzugsweise bei kleineren Multiprozessorsy- stemen, insbesondere bei kleineren Multi-Mikroprozessorsystemen verwendet wird, ist die bei den oben angeführten Grosssystemen bei dem überwiegenden Teil der mit solchen
Systemen zu lösenden Aufgaben zu wenig leistungsfähig. b) Ein Verbindungssystem, das den Anforderungen bei solchen grossen Multiprozessorsystemen gerecht würde, nämlich ein entsprechend leistungsfähiges rekonfigurierbares Verbindungs- netzwerk (bei dem in jeder Betriebsphase eine grössere Anzahl von Informationspfaden so eingerichtet werden kann, dass Information simultan übertragen werden kann), lässt sich, wie oben gezeigt wurde, nach herkömmlichen Bauprinzipien nicht mit vertretbarem
Aufwand herstellen.
Es ist bisher noch nicht gezeigt worden, wie man bei grossen rekonfigurierbaren Verbindungsnetzwerken (wie z. B. bei grossen Kreuzschienenverteilern aber auch bei andern grossen rekonfigurierbaren Verbindungsnetzwerken) den erforderlichen hohen Verdrahtungsaufwand zur Zuführung der Konfigurationsinformation bzw. zur Steuerung der Schalter in den Knoten (Kreuzungspunkten) senken könnte. Der Erfindung liegt die mit herkömmlichen Mitteln nicht zu lösende Aufgabe zugrunde, ein solches grosses rekonfigurierbares Verbindungsnetzwerk mit einem relativ geringen Verdrahtungsaufwand zu schaffen.
Es ist dabei das Ziel dieser Erfindung, das Bauprinzip und die Baugruppen zum Bau eines solchen grossen rekonfigurierbaren Verbindungsnetzwerkes anzugeben.
Entsprechend der aufgezeigten Zielsetzung besteht die Erfindung daher bei dem eingangs genannten Verbindungsnetzwerk darin, dass zur von einer anfordernden digitalen Funktionseinheit gewünschten Verbindung mit wenigstens einer weiteren digitalen Funktionseinheit bzw. deren angeschlossenem Bus prozessorgestützte Verzweigungseinheiten vorgesehen sind, die jeweils aus einem Konfigurationsprozessor mit einem Konfigurationsregister sowie einer bestimmten Anzahl von Schaltern bestehen, welche die gewünschte Verbindung herstellen, wobei die Stellungen der Schalter durch den Inhalt des Konfigurationsregisters bestimmt sind und wobei in der Konfigurationsphase der Konfigurationsprozessor auf Grund der von der anfordernden digitalen Funktionseinheit ausgesendeten Konfigurationsinformation den Inhalt des Konfigurationsregisters festlegt.
Der besondere Vorteil bei einem solchen erfindungsgemässen Verbindungsnetzwerk gegenüber den oben erwähnten herkömmlichen Bauweisen liegt im gänzlichen Wegfall eigener relativ langer und teurer Verbindungsleitungen für die Übertragung der Konfigurationsinformation, da ja dazu die zum Datentransfer dienenden bitseriellen Busse mit verwendet werden.
Die Erfindung wird nun an Hand der Zeichnungen näher erläutert. Hiebei zeigen Fig. 4 das Blockschaltbild eines erfindungsgemässen Verbindungsnetzwerkes und Fig. 5 den Aufbau einer prozessorgestützten Verzweigungseinheit.
Fig. 4 stellt in stark schematisierender Weise die Anordnung der einzelnen Bestandteile (Busse --5, 6-- und prozessorgestützte Verzweigungseinheiten --12--) bei einem erfindungsgemässen
<Desc/Clms Page number 4>
Verbindungsnetzwerk mit bitserieller Übertragung der Konfigurationsinformation und über seine räumliche Ausdehnung verteilten Konfigurationsprozessoren dar. Die Unterteilung des Verbindungsnetzwerkes wird dabei stets so vorgenommen, dass bei den ankommenden Bussen --5-- jeweils möglichst viele mit ihnen verbundene Schalter --4-- zu einem Teilbereich zusammengefasst werden. Diese so zu einem Teilbereich zusammengefassten Schalter --4-- sind mit einem eigenen Konfigurationsprozessor --13-- versehen.
Diese Schalter --4-- und der Konfigurationsprozessor --13-- bilden
EMI4.1
sind, wobei der Inhalt des Konfigurationsregisters --16-- die Stellungen der Schalter bestimmt.
Erfindungsgemäss wird zu jedem solchen Konfigurationsprozessor --13 -- die Konfigurationsinforma- tion über den jeweiligen ankommenden Bus --5-- auf bitseriellem Wege in einer eigenen Konfigura- tionsphase übertragen, wobei die Bitfolge vom Steuerwerk des Konfigurationsregisters --16-- abgetastet und interpretiert wird. Im Zuge dieser Interpretation wird unter zusätzlicher Berücksich- tigung des vorhandenen Inhalts des Konfigurationsregisters --16-- der für die Konfiguration bzw.
Rekonfiguration bestimmende neue Inhalt des Konfigurationsregisters --16-- im Konfigura- tionsprozessor --13-- ermittelt. Dieser Inhalt wird dann in das Konfigurationsregister --16-geladen und damit die Konfiguration bzw. Rekonfiguration erreicht.
Fig. 5 zeigt ebenfalls in schematischer Weise den Aufbau einer solchen prozessorgestützten Verzweigungseinheit --12-- für die (willkürlich gewählte) Anzahl von 4 Knoten (in Fig. 5 sind dabei nur unidirektionalen Datentransfer zulassende Schalter --4-- eingezeichnet). Als Konfigura- tionsprozessor --13-- (Fig. 5) dient ein mikroprogrammierter (mikroprogrammierbarer) Prozessor, mit einem Mikroprogrammwerk --14-- als Steuerwerk und einem Operationswerk --15--, welches das Konfigurationsregister --16-- und ein später näher erläutertes Schaltnetz enthält. Die Ausgänge des Konfigurationsregisters --16-- stehen mit den Eingängen der Schalter --4-- in Verbindung.
Die Konfigurationsinformation wird über den jeweiligen ankommenden Bus --5-- in der Konfigurationsphase bitseriell und in asynchroner Weise dem bitseriellen Eingang --17-- des Mikroprogrammwerkes zugeführt. Eine Einheit der zum Mikroprogrammwerk --14-- des Konfigurationsprozessors --13-- übertragenen Konfigurationsinformation besteht aus a) einem Kopf mit der Angabe der jeweils durchzuführenden Konfigurations- bzw. Rekonfigura- tionsoperation, b) einem Rumpf mit einer numerischen Information über den (die) Knoten, auf welche (n) sich die unter a) angeführte Operation bezieht und c) gegebenenfalls auch noch über einen Endteil mit für die Fehlererkennung bzw. Fehler- korrektur notwendigen Angaben und/oder mit sonstigen zusätzlichen Angaben.
Im Konfigurationsregister --16-- (Fig. 5) ist im Falle nur unidirektionaler Datentransfers für jeden Schalter eine eigene Speicherstelle vorgesehen ; im Falle bidirektionaler Datentransfers müssen natürlich für jeden Schalter zwei Speicherstellen (Flipflops) vorgesehen werden.
Das Konfigurationsregister --16-- kann grundsätzlich jedes beliebige Bitmuster zum Inhalt haben ; dieser Inhalt ist ja für die Stellungen der Schalter --4-- massgebend, so dass es möglich ist, den ankommenden Bus --5-- entweder nur zu einem abgehenden Bus --6-- allein oder aber zu mehreren oder auch allen abgehenden Bussen --6-- durchzuschalten (partielles oder uneingeschränktes Broadcast).
Für die Konfiguration bzw. Rekonfiguration sind folgende Konfigurationsoperationen vorgesehen : a) Konfigurationsoperation I -
Setzen aller Flipflops des Konfigurationsregisters, b) Konfigurationsoperation II -
Rücksetzen aller Flipflops des Konfigurationsregisters, c) Konfigurationsoperation III-
Setzen eines oder gegebenenfalls auch mehrerer Flipflops des Konfigurationsregisters entsprechend der im Rumpf der Konfigurationsinformation enthaltenen numerischen Angabe,
<Desc/Clms Page number 5>
d) Konfigurationsoperation IV -
Rücksetzen eines oder gegebenenfalls auch mehrerer Flipflops des Konfigurationsregisters entsprechend der im Rumpf der Konfigurationsinformation enthaltenen numerischen Angabe.
Bei den Konfigurationsoperationen I und II ist keine numerische Angabe erforderlich, da sich diese Operationen grundsätzlich auf alle Schalter beziehen und dieser Bezug auf alle Schalter schon aus dem Kopf der Konfigurationsoperation hervorgeht.
Es ist möglich, die Konfigurationsoperationen III und IV bei jedem Inhalt (Bitmuster)
EMI5.1
tionsinformation bezeichnete (n) Flipflop (s) a) gesetzt, wenn es (sie) nicht ohnehin schon gesetzt war (en) bzw. b) rückgesetzt, wenn es (sie) nicht ohnehin schon rückgesetzt waren.
EMI5.2
zugeführten Konfigurationsinformation ist.
Der bitserielle Eingang-17- (Fig. 5) des Mikroprogrammwerkes --14-- (Fig. 5) steht mit dem Adressbildungsnetzwerk des Mikroprogrammwerkes in Verbindung. Diesem bitseriellen Eingang --17-- wird bitseriell und in asychroner Weise über den jeweiligen ankommenden Bus --5-die Konfigurationsinformation zugeführt, so dass sich die jeweilige binäre elektrische Grösse an diesem Eingang in Abhängigkeit von der Baudrate der Konfigurationsinformation zeitlich
EMI5.3
nismus gegeben ist :
Die jeweilige binäre elektrische Grösse am bitseriellen Eingang --17-- ist a) bei der ersten nach Beginn des Startschrittes der bitseriellen Übertragung erfolgenden triggernden Taktflanke des Mikroprogrammwerkes --14-- (Fig. 5) für eine Verzweigung zu jenem Teil des Mikroprogrammwerkes massgebend, der die Interpretation der seriell eintreffenden Konfigurationsinformation vornimmt. b) zu bestimmten, vom die Interpretation durchführenden Teil des Mikroprogramms festge- legten triggernden Flanken (möglichst in der Mitte eines Bitintervalls) dafür massgebend, dass das Mikroprogramm zu dem den abgetasteten Informationsschritt entsprechenden
Teil des die Interpretation ausführenden Mikroprogramms verzweigt.
Das Mikroprogrammwerk --14-- liefert die zur Konfiguration bzw. Rekonfiguration erforderli- chen Binärsignale, u. zw. so viele, wie Speicherstellen des Konfigurationsregisters --16-- vorhanden sind. Jedes Signal bezieht sich dabei auf eine Speicherstelle. Es wird in einem eigenen Schaltnetz des Operationswerkes-15- (Fig. 5) mit dem Ausgang dieser Speicherstelle verknüpft, und das sich bei dieser Verknüpfung ergebende Signal wird dann dem Eingang dieser Speicherstelle zugeführt. Die Verknüpfung ist im Falle der oben angeführten Konfigurationsoperation III die
Disjunktion und im Falle der Konfigurationsoperation IV die Antivalenz.
Nur bei den Konfigurationsoperationen I und II ist die Verknüpfung trivial, es bleiben dann die Ausgangsgrösse der betreffenden Speicherstelle bei der Verknüpfung, die vom Mikroprogrammwerk --14-- kommende binäre elektrische Grösse wird also unverändert an den Eingang der Speicherstelle zugeleitet.
Die von dem Schaltnetz den Eingängen der Speicherstellen des Konfigurationsregisters --16-zugeleiteten Ergebnisse dieser Verknüpfungen werden dann durch von einer weiteren vom Mikropro- grammwerk --14-- ausgehenden Signalleitung an den Takteingang des Konfigurationsregisters --16-- (Fig. 5) gelieferte Taktimpulse von diesem übernommen, wodurch sich die gewünschte Konfiguration bzw. Rekonfiguration ergibt.
Eine Konfigurationsinformationsquelle kann, wie Fig. 5 zeigt, über ein-und demselben ankommenden Bus --5-- auch mit den bitseriellen Eingängen mehrerer prozessorgestützter Verzweigungseinheiten --12-- in Verbindung stehen und diese konfigurieren. Da dann die als Bitfolge übermittelte Konfigurationsinformation gleichzeitig von den Mikroprogrammen mehrerer
<Desc/Clms Page number 6>
EMI6.1
--13-- abgetastetberücksichtigen.