AT339966B - Schaltungsanordnung fur eine elektronische sperrkette - Google Patents

Schaltungsanordnung fur eine elektronische sperrkette

Info

Publication number
AT339966B
AT339966B AT402675A AT402675A AT339966B AT 339966 B AT339966 B AT 339966B AT 402675 A AT402675 A AT 402675A AT 402675 A AT402675 A AT 402675A AT 339966 B AT339966 B AT 339966B
Authority
AT
Austria
Prior art keywords
input
priority
signal
switching element
output
Prior art date
Application number
AT402675A
Other languages
English (en)
Other versions
ATA402675A (de
Inventor
Peter Ing Sommerer
Original Assignee
Itt Austria
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itt Austria filed Critical Itt Austria
Priority to AT402675A priority Critical patent/AT339966B/de
Publication of ATA402675A publication Critical patent/ATA402675A/de
Application granted granted Critical
Publication of AT339966B publication Critical patent/AT339966B/de

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)

Description


   <Desc/Clms Page number 1> 
 



   Die Erfindung betrifft eine Schaltungsanordnung für eine elektronische Sperrkette mit n Eingangsleitungen und n Ausgangsleitungen bei der zwischen jeder Eingangsleitung und jeder Ausgangsleitung eine logische
Schaltung (Gatterschaltung) angeordnet ist, insbesondere für die Verwendung in Einrichtungen der
Vermittlungstechnik. Eine solche Sperrkette ist beispielsweise aus der   österr. Patentschrift Nr. 273245   bekannt. 



   Bei Sperrketten, in denen eine echte Entscheidung der Auswahl vom Steuerwerk vorgenommen wird, entsteht die Problematik der ungleichen Belastung der einzelnen Stufen. Durch Streuungen in der Toleranz der einzelnen Bauteile wird der schnellste Kanal am meisten, der zweitschnellste am zweitmeisten usw. beansprucht. 



   Es sind Sperrketten bekannt, die diesen Nachteil dadurch vermeiden, dass eine Abtastvorrichtung vorhanden ist, die dauernd zyklisch alle Eingänge abtastet, und dass jeweils der Signalweg durchgeschaltet wird, der ein Eingangssignal aufweist, und dessen Eingang gerade abgetastet wird. Sobald diese Durchschaltung geschehen ist, werden solange intern alle andern Durchschaltemöglichkeiten zugeschlossen, bis die
Durchschaltung wieder aufgehoben ist. Diese Methode wieder hat den Nachteil, dass keine eindeutige Priorität eines Kanals vorhanden ist. Eine solche ist aber beispielsweise bei Verwendung von Koordinatenschaltern, bei denen die Auslösung der vorhergehenden Durchschaltung erst bei einer neuerlichen Durchschaltung geschieht, notwendig.

   Hier kann es vor allem bei einem Aufbau mit vielen Schaltern im Vielfach und bei schwachem
Verkehr dazu kommen, dass zusätzlich zum Durchschalteweg unerwünschte "tote" Leitungen alter Verbindungen bestehen, die eine unerlaubt hohe   übertragungsdämpfung   hervorrufen. 



   Auch beim Prüfen ist es von Vorteil, wenn man von vornherein weiss, welche Stufe beim nächsten
Prüfvorgang Priorität hat. 



   Aufgabe der Erfindung ist es, die genannten Nachteile auszuschalten und eine elektronische Sperrkette anzugeben, bei der die Priorität beliebig festlegbar und zyklisch wechselbar ist. Erfindungsgemäss wird dies dadurch erreicht, dass die in jedem Glied der Sperrkette vorhandene logische Schaltung aus einer
Eingangssperrschaltung und einem Prioritätsschaltglied besteht, wobei jede Eingangssperrschaltung einen mit der jeweils zugeordneten Eingangsleitung verbundenen Eingang und einen Sperrsignaleingang, welcher mit dem Ausgang eines Zeitgliedes verbunden ist, aufweist, und wobei der Ausgang jeder Eingangssperrschaltung mit einem Eingang des jeweils zugeordneten Prioritätsschaltgliedes verbunden ist,

   dass jedes Prioritätsschaltglied ausser seinem mit der Eingangssperrschaltung verbundenen Eingang auch einen mit einem Prioritätssignal belegbaren Eingang und einen mit einem Ersatzprioritätssignal belegbaren Eingang aufweist, dass jedes   Prioritätsschaltglied   einen mit der jeweils zugeordneten Ausgangsleitung verbundenen Ausgang und einen   Ersatzprioritätssignal-Aus-   gang aufweist, wobei der   Ersatzprioritätssignal-Ausgang   des jeweiligen Prioritätsschaltgliedes mit dem   Ersatzprioritätssignal-Eingang   des jeweils nachfolgenden Prioritätsschaltgliedes verbunden ist, und wobei der   Ersatzprioritätssignal-Ausgang   des letzten Prioritätsschaltgliedes der Sperrkette am Ersatzprioritätssignal-Eingang des ersten Prioritätsschaltgliedes der Sperrkette angeschlossen ist,

   dass der Prioritätseingang des   Prioritätsschaltgliedes,   welches in der die erste Priorität aufweisenden Stufe angeordnet ist, mit einem Prioritätssignal markiert ist, wobei im Falle, dass der mit der zugeordneten Eingangssperrschaltung verbundene Eingang dieses Prioritätsschaltgliedes unbelegt ist, ein Ersatz-Prioritätssignal zum   Ersatzprioritätssignal-Eingang   des in der jeweils nachfolgenden Stufe angeordneten Prioritätsschaltgliedes übertragbar ist, dass die Signalwege der einzelnen Glieder über eine Vielfachschaltung mit dem Eingang des Zeitgliedes verbunden sind das bei Auftreten mindestens eines Signals in irgend einem Signalweg nach einer vorbestimmbaren Zeit ein Sperrsignal abgibt, dass die Eingangssperrschaltung dann das Signal an das Prioritätsschaltglied weitergibt,

   wenn vor Eintreffen des Sperrsignals aus dem Zeitglied am Eingang ein Signal anlag und dass der Ausgang des Prioritätsschaltgliedes dann belegt ist, wenn gleichzeitig an seinem mit der Eingangssperrschaltung verbundenen Eingang Signal anliegt und entweder ein Prioritätssignal oder ein   Ersatz-Prioritäts-Signal   am jeweiligen Eingang vorhanden ist, so dass der Ausgang jenes Prioritätsschaltgliedes belegt ist, das die höchste Priorität all jener Prioritätsschaltglieder hat, die Eingangssignal empfangen. 



   Auf diese Weise wird erreicht, dass über den Prioritätseingang gezielt einer Stufe der Sperrkette die Priorität gegeben wird. Durch entsprechendes Wechseln dieser Priorität kann eine gleichmässige Belastung aller Sperrlatten-Stufen erzielt werden. Ausserdem ist jeweils bekannt, welche Stufe priorisiert ist. Eine ausführliche Beschreibung der Funktion wird an Hand der in den Zeichnungen dargestellten Beispiele der Erfindung gemacht. 



   Die logischen Eingangssperrschaltungen und die Prioritätsschaltglieder bestehen aus logischen Schaltungen. 



  Ihr interner Aufbau kann variiert werden, solange nur die logische Gesamtfunktion gleich bleibt. Die Zeichnungen zeigen Ausführungsbeispiele der Erfindung. In Fig. l ist ein Blockschaltbild dargestellt, Fig. 2 zeigt eine Ausführung mit NAND-Gattern, Fig. 3 eine solche mit NOR-Gattern. In Fig. l ist eine erfindungsgemässe 
 EMI1.1 
 Stufe, die die 1. Priorität hat, liegt ein   Prioritätssignal.   Wenn an diesem Kanal kein Signal anliegt, wird ein   Ersatz-Prioritäts-Signal   vom   Ausgang--EPAi--zum Eingang--EPEj--der   nächsten Stufe weitergegeben usf. 

 <Desc/Clms Page number 2> 

 
Die   Ersatz-Prioritätssignal-Weitergabe   ist zyklisch geschlossen.

   Ausgangssignal wird immer dort angelegt, wo gleichzeitig am   Eingang-ZEi-Signal   anliegt und entweder ein Prioritätssignal oder ein   Ersatz-Prioritäts-Signal   vorhanden ist. Somit weist nur jenes Prioritätsschaltglied Signal am Ausgang auf, das die höchste Priorität all jener Prioritätsschaltglieder hat, die Eingangssignal empfangen. Gleichzeitige Signale an mehreren Ausgängen können nur in der Schaltzeit der elektronischen Gatter auftreten. Tritt im   Signalweg-Ei,   ESPi, ZAi, ZEi, PSGi,   Ai-irgendeines Kanals-Gl.... Gn-Signal   auf, so wird von der Vielfachschaltung --V-- Signal an den Eingang--ET--des Zeitgliedes--T--gelegt. Nach einer vorbestimmten Zeit gibt das   Zeitglied --T-- ein   Sperrsignal an die   Sperrsignal-Eingänge--S1, S2,....

   Sn-der   Eingangssperrschaltungen   --ESP1, ESP2,.... ESPn-ab.   Wenn vor Eintreffen des Sperrsignals an irgendeiner Eingangssperrschaltung noch ein Signal angelegt wird, so wird dieses weitergegeben. Wenn das zugehörige Prioritätsschaltglied höhere Priorität aufweist, als der zur Zeit durchgeschaltete Kanal, so wird der höher priorisierte Kanal durchgeschaltet und der andere unterbrochen, da das Ersatz-Prioritäts-Signal dort wegfällt. Wenn die Priorität niedriger ist, so findet keine Veränderung statt, da an diesem   Prioritätsschaltglied   weder ein   Prioritäts-noch   ein Ersatz-Prioritäts-Signal anliegt. Nach Empfang des Sperrsignals S in den Eingangssperrschaltungen können später auftretende Eingangssignale keine Signale an den   Ausgängen --ZA1, ZA2,....

   ZAn-- verursachen,   und damit kann der eingestellte Schaltzustand der Prioritätsschaltglieder nicht mehr verändert werden. 



   Fig. 2 zeigt ein Ausführungsbeispiel mit NAND-Gattern. Die Eingangssperrschaltungen bestehen hier jeweils aus zwei   NAND-Gattern --1, 2--.   Das   NAND-Gatter--l-hat   an einem Eingang das Sperrsignal angelegt, der zweite Eingang ist mit dem Ausgang des   NAND-Gatters-2-verbunden.   Das   Gatter --2-- hat   an einem Eingang das Eingangssignal und am andern den Ausgang des Gatters
Wenn am Eingang-Ei-Signal L anliegt und kein Sperrsignal (daher 0) vorhanden ist, so entsteht am Ausgang-ZAi-Signal (0). Wenn vor Anlegen des Sperrsignals (L) kein Eingangssignal (L) eingetroffen ist, so weist der   Ausgang-ZAi-Zustand   L auf.

   Wenn dann Sperrsignal (L) kommt, so schaltet das NAND-Gatter - auf Zustand   ,   somit ruft ein später eintreffendes Eingangssignal (L) keine Veränderung mehr am Ausgang des   NAND-Gatters-2-hervor.   



   Bei den Prioritätsschaltgliedern liegt im Ruhezustand am Eingang-Pi-der Stufe mit der Priorität 1   Prioritätssignal   an, bei allen übrigen Prioritätsschaltgliedern liegt L am Prioritäts-Eingang. Das höchst priorisierte Prioritätsschaltglied gibt an seinem   Ersatz-Prioritäts-Ausgang-EPAi-ein Ersatz-Prioritäts-Signal    an die nächste Stufe ab. Diese gibt ihrerseits wieder   Ersatz-Prioritäts-Signal   0 an die nächste Stufe weiter. Dies 
 EMI2.1 
 Schaltung nach Fig. 2, nur sind die Signalzustände 0 und L zu vertauschen. Selbstverständlich ist auch eine Ausführung unter Verwendung von AND-, OR-Gattern oder Kombinationen von verschiedenen Gattern und Invertern möglich. 



   Die Vielfachschaltung--V--kann das Kanal-Signal von einem beliebigen Punkt des Signalwegs abnehmen. Drei verschiedene Möglichkeiten sind in den drei Figuren dargestellt. Die Vielfachschaltung--V-und das   Zeitglied--T--müssen   entsprechend den angelegten und geforderten Signalen und den verwendeten Gattern ausgebildet sein.

Claims (1)

  1. PATENTANSPRUCH : Schaltungsanordnung für eine elektronische Sperrkette mit n Eingangsleitungen und n Ausgangsleitungen, bei der zwischen jeder Eingangsleitung und jeder Ausgangsleitung eine logische Schaltung (Gatterschaltung) EMI2.2 vorhandene logische Schaltung aus einer Eingangssperrschaltung (ESP1, ESP2,.... ESPn) und einem Prioritätsschaltglied (PSG1, PSG2,.... PSGn) besteht, wobei jede Eingangssperrschaltung (z. B. ESP2) einen mit der jeweils zugeordneten Eingangsleitung verbundenen Eingang (E2) und einen Sperrsignaleingang (S2), welcher mit dem Ausgang eines Zeitgliedes (T) verbunden ist, aufweist, und wobei der Ausgang (ZA2) jeder Eingangssperrschaltung (ESP2) mit einem Eingang (ZE2) des jeweils zugeordneten Prioritätsschaltgliedes (PSG2) verbunden ist, dass jedes Prioritätsschaltglied (z.
    B. PSG2) ausser seinem mit der Eingangssperrschaltung (ESP2) verbundenen Eingang auch einen mit einem Prioritätssignal belegbaren Eingang (P2) und einen mit einem Ersatzprioritätssignal belegbaren Eingang (EPE2) aufweist, dass jedes Prioritätsschaltglied (PSG2) einen mit der jeweils zugeordneten Ausgangsleitung verbundenen Ausgang (A2) und einen Ersatzprioritätssignal-Ausgang (EPA2) aufweist, wobei der Ersatzprioritätssignal-Ausgang (EPA2) des jeweiligen Prioritätsschaltgliedes (PSG2) mit dem Ersatzprioritätssignal-Eingang des jeweils nachfolgenden Prioritätsschaltgliedes verbunden ist, und wobei der Ersatzprioritätssignal-Ausgang (EPAN) des letzten Prioritätsschaltgliedes (PSGn) der Sperrkette am <Desc/Clms Page number 3> EMI3.1 dass der Prioritätseingang (P2)
    des Prioritätsschaltgliedes (PSG2), welches in der die erste Priorität aufweisenden Stufe angeordnet ist, mit einem Prioritätssignal markiert ist, wobei im Falle, dass der mit der zugeordneten Eingangssperrschaltung (ESP2) verbundene Eingang (ZE2) dieses Prioritätsschaltgliedes (PSG2) unbelegt ist, ein Ersatz-Prioritätssignal zum Ersatzprioritätssignal-Eingang des in der jeweils nachfolgenden Stufe angeordneten Prioritätsschaltgliedes übertragbar ist, dass die Signalwege der einzelnen Glieder (Gl.... Gn) über eine Vielfachschaltung (V) mit dem Eingang (ET) des Zeitgliedes (T) verbunden sind, das bei Auftreten mindestens eines Signals in irgend einem Signalweg nach einer vorbestimmbaren Zeit ein Sperrsignal abgibt, dass die Eingangssperrschaltung (ESP2) dann das Signal an das Prioritätsschaltglied (PSG2)
    weitergibt, wenn vor Eintreffen des Sperrsignals (S) aus dem Zeitglied (T) am Eingang (E2) ein Signal anlag und dass der Ausgang (Ai) des Prioritätsschaltgliedes (PSGi) dann belegt ist, wenn gleichzeitig an seinem mit der Eingangssperrschaltung (ESP2) verbundenen Eingang (ZE2) Signal anliegt und entweder ein Prioritätssignal oder ein Ersatz-Prioritäts-Signal am jeweiligen Eingang (P2 bzw. EPE2) vorhanden ist, so dass der Ausgang (A2) jenes Prioritätsschaltgliedes (PSG2) belegt ist, das die höchste Priorität all jener Prioritätsschaltglieder hat, die Eingangssignal empfangen.
AT402675A 1975-05-27 1975-05-27 Schaltungsanordnung fur eine elektronische sperrkette AT339966B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT402675A AT339966B (de) 1975-05-27 1975-05-27 Schaltungsanordnung fur eine elektronische sperrkette

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT402675A AT339966B (de) 1975-05-27 1975-05-27 Schaltungsanordnung fur eine elektronische sperrkette

Publications (2)

Publication Number Publication Date
ATA402675A ATA402675A (de) 1977-03-15
AT339966B true AT339966B (de) 1977-11-25

Family

ID=3558653

Family Applications (1)

Application Number Title Priority Date Filing Date
AT402675A AT339966B (de) 1975-05-27 1975-05-27 Schaltungsanordnung fur eine elektronische sperrkette

Country Status (1)

Country Link
AT (1) AT339966B (de)

Also Published As

Publication number Publication date
ATA402675A (de) 1977-03-15

Similar Documents

Publication Publication Date Title
DE2059797B1 (de) Taktversorgungsanlage
DE2658753A1 (de) Dekodierschaltung zur abfrage binaerer schaltzustaende
DE10241982A1 (de) Digitale Signal-Verzögerungs-Einrichtung
EP1120914A1 (de) Impulserzeuger
AT339966B (de) Schaltungsanordnung fur eine elektronische sperrkette
DE1257843B (de) Einrichtung zur Erzeugung von Schluesselimpulsfolgen
DE971474C (de) Schaltungsanordnung fuer Fernmelde-, insbesondere Fernsprechanlagen
DE1809686A1 (de) Schaltungsanordnung zur staendigen Kontrolle des Schaltzustandes eines bistabilen Schalters
DE2842279C2 (de) Schaltungsanordnung zur Bestimmung des Vorzeichens der gegenseitigen Phasenlage zweier zueinander in Beziehung zu setzender Flanken zweier Signale oder Impulse
EP1178321A2 (de) Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins
DE2314570C3 (de) Voreinstellbarer elektronischer Impulszähler
DE1248719B (de)
EP0149097A2 (de) Verfahren und Anordnung zur störungssicheren Alarmauswertung einer Meldelinie einer Gefahrenmeldeanlage
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
AT273245B (de) Schaltungsanordnung für eine elektronische Sperrkette
DE3822419A1 (de) Phasen- und frequenzempfindlicher detektor
DE3426047C2 (de)
DE2842331C2 (de) Verzögerungsschaltung, insbesondere für Eisenbahn-Signalanlagen
DE2314570B2 (de) Voreinstellbarer elektronischer impulszaehler
DE2052814C3 (de) Redundante Frequenzteilerkette
DE3004054C2 (de) Schaltungsanordnung zur Ausfilterung hochfrequenter Störanteile
DE3028582C2 (de) Informationsübertragungseinrichtung, bei der ein Abfragesignal frequenzselektiv reflektiert wird
DE1155484B (de) Elektronisches Schrittschaltwerk in Ringzaehlerform
DE19809439C2 (de) Vorrichtung zur sofortigen Ausgabe der Antwort eines synchronen Systems auf ein asynchrones Ereignis
DE2045143C3 (de) Programmautomat zum mustergemäßen Steuern der Webschäfte und der Schützenkästen einer Webmaschine

Legal Events

Date Code Title Description
EFA Change in the company name
ELJ Ceased due to non-payment of the annual fee
EIH Change in the person of patent owner