TW550501B - Apparatus, method, and system for an access transaction - Google Patents

Apparatus, method, and system for an access transaction Download PDF

Info

Publication number
TW550501B
TW550501B TW090107596A TW90107596A TW550501B TW 550501 B TW550501 B TW 550501B TW 090107596 A TW090107596 A TW 090107596A TW 90107596 A TW90107596 A TW 90107596A TW 550501 B TW550501 B TW 550501B
Authority
TW
Taiwan
Prior art keywords
access
memory
isolated
signal
processor
Prior art date
Application number
TW090107596A
Other languages
English (en)
Inventor
Carl M Ellison
Roger A Golliver
Howard C Herbert
Derrick C Lin
Francis X Mckeen
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW550501B publication Critical patent/TW550501B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/53Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • G06F21/56Computer malware detection or handling, e.g. anti-virus arrangements
    • G06F21/567Computer malware detection or handling, e.g. anti-virus arrangements using dedicated hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82Protecting input, output or interconnection devices
    • G06F21/85Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30189Instruction operation extension or modification according to execution mode, e.g. mode flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105Dual mode as a secondary aspect
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141Access rights, e.g. capability lists, access control lists, access tables, access matrices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2145Inheriting rights or properties, e.g., propagation of permissions or restrictions within a hierarchy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Storage Device Security (AREA)

Description

550501 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1 1. 發明範疇 本發明説明微處理器;更明確地説,本發明説明處理器 安全性。 2. 相關技藝説明 微處理器和通訊技藝的進步開放、肇始了許多機會給超 越該等傳統作生意方式的應用。f子商務(Ε“⑽贿⑷和 生意對生意(Β2Β)的交易目前已廣爲普及流行,且正以一個 快速的速度擴展延伸到全球的市場上。不幸的是,當近代 微處理器系統在作生意、通訊及交易上提供使用者便利和 有效的方法時,其亦容易因不謹愼而受到侵害。茲列舉一 些侵¥的範例,包括病毒、侵入、安全破壞及非法擅改。 因此,電腦的安全性變得益發重要,以保護電腦系統的完 整性和增加使用者的信任。 因不僅愼受到侵害而導致的威脅可具有若干種形式。侵 爲遠端的,而不需實體存取。一種電腦駭客的侵略‘ 遠端啓動侵害可瓦解一個連接數千或甚至數百萬使用者系 统的正常操作。一個病毒程式可損毁一個單一使用者平I 的編碼和/或資料。 口 目岫防凌害的技藝有若干缺點。防毒程式僅可掃描和 偵測已t的病毒。大部分的防毒程式利用一種弱S策略, 其中假定一個樓案或程式爲良好的、直則登明其爲壞的爲 止1沈斗夕安全性應用而言,該弱式策略可能係不適當 的此外,大邵分的防毒程式係局部地用於其所常駐的該 —一 - 4 - 本紙張尺ϋ用中國國家標準(CNS)A4規格咖X挪公爱了
Up裝--------訂丨 (請先閱讀背面之注意事項再填寫本頁) 550501 A7 B7 發明說明( 經濟部智慧財產局員工消費合作社印製 平台中。此在一個群組 密碼編譯或其它安全技获卜下可能係不適合的。利用 於请片 、 a的文全共通處理器或智慧卡受限 於迷度性能、記憶髀交b ^ , ^ ^ I及適應性。重新設計作業系統將 產生軟體相容性的問顥, T 且導致投入很多的心力作發展。 精由下面有關本發明的 益,其中· 0砰述,將顯見本發明的特性和利 圖1A,爲例證説明一 _ ^ 作業結構的圖示。 根據本發明-具體實施例之邏輯 例證説明根據本發明一個具體 系統和孩處理器中不同元件其可存取性之圖示。 乍業 圖1c,爲例證説明一個可在t奋 例之電腦系統的圖示。 ^ A明一具體實施 馬例證説明圖1(:中所示之該根據 施例<孤立執行電路的圖示。 ,、把貝 圖2B,爲例邊説明圖2a中所 、> a丨、士 < θ很像本發明一且髀鲁 他例爻存取管理程式的圖示。 /、貫 = 3A,爲例證説明該根據本發明一具體實施例 理窥視存取之存取檢視電路的圖示。 圖把,爲例證説明該根據本發明一具體實施例 理邏輯處理器作業之存取檢視電路的圖示。、 圖4,馬例證説明一種根據本發明一具體實施例 理孤互執行其窥視存取之處理的流程圖。 圖5,爲例證説明一種根據本發明一具體實施例 用以管 用以管 用以管 用以管 (請先閲讀背面之注意事項再填寫本頁} 裝--------訂--- ϋ I ί -5- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱 550501 A7 經濟部智慧財產局員工消費合作社印製 、發明說明( 理孤立執行其邏輯處理器作業之處 Μ ‘程圖。 圖6,爲例證説明圖1C中所示之該 、、, 很據本發明一且體實施 例之兄fe體控制器中樞(MCH)中該孤立 、 一 二R域存取控制之圖 rr ° 圖7,爲例證説明圖6中所示之一個 、 很據本發明一具體實 施例之架構控制器的圖示。 圖8,爲例證説明圖6中所示之一個招 化很據本發明一具體實 施例之存取認可產生器的圖示。 ‘ /' 、 圖9,爲例證説明一種根據本發明_且 /、貫她例、用以控 制記憶體存取之處理的流程圖。 發明詳述 爲了解説,故於下面的説明中陳述很多^,以便對本 發明提供-個徹底完全的瞭解。然而,—個熟知此技藝的 人將顯見並不需要該等特殊的細節實行本發明。於且它的 事例中,財塊圖的形式説明大家所熟知的電子結構和電 路,以不致混淆本發明。 結構综觀 一種用以於一個電腦系統或平台中提供安全性之原理爲 -種孤立執行結構的觀念。該孤立執行結構包括硬體和軟 體兀件的邏輯和實體定義,其中該等硬體和軟體元件直接 或間接地與该電腦系統或平台的一個作 ·Γ禾乐統互動。一個 作業系統和該處理器可包括數種相對應至不同作業模式的 階層等級,意指爲環。一個環爲設計成執行該作業系=内 專屬工作之硬體和軟體元件的—個邏輯分配:該分配=刑 (請先閱讀背面之注意事項再填寫本頁) 裝 — — — — — # -6 -
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297_公爱T 550501 五、發明說明(4 :係以該特權的等級或層次爲根據 力。例如,—個環_0爲該最内部的環 更砀平台的能 (請先閱讀背面之注意事項再填寫本頁) 的等級。環_〇包含該等最具關鍵性的特權^階層中最高 0中的模組亦可存取特權次要的資料,但70牛。此外,環_ 該最外面的;裏,其爲該階層中最低的等級 ',然。環-3爲 :使用者等級或應用等級,且執行該 衣二3典型地包 意,眾環階層的等級係與該環的安全保謹 。任碼。注 圖1A爲例證説明一個根據本發明一;實及,關。 業結構50的圖示。邏輯作 貰她例之邏輯作 、 斗卞系'、、口耩50馬—個作業$姑1二、占 ”-广 〇、環_ 3 40及一個處理器核心載入程式 52。處心理器^載人程式52爲—個處理器執行阳)處理^ :、例邊。利用謂處理器處理和/或管理一個處理器執‘ 才^ ^於稍後討論之°邏輯作業結構5〇包括兩種作業 :吊怨執仃板式;及孤立執行模式。邏輯作業結構Μ 中的每-個環均可以兩種模式操作。處理器核心載入程式 52僅以該孤立執行模式操作。 經濟部智慧財產局員工消費合作社印製 、環J 10包括兩個部分:一個常態執行環_〇 u ;及一個孤 丄執行環_ 0 1 5。常怨執行環_ 〇 i i包括該作業系統其關鍵性 的軟體模組,通常意指爲核心。該等軟體模組包括主作業 系統(例如核心)12、軟體驅動程式13及硬體驅動器14。孤 三執行環_ 〇 1 5包括一個作業系統(〇s)核心16和一個處理器 核心18。〇s核心16和處理器核心18分別爲一個〇s執行(〇SE) 和處理器執行(PE)的例證。該〇se和該PE爲在一個安全環 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 550501 發明說明( 境下操作之執行實體的一却八 甘+ ^ ,, 也的邵分,其中該安全環境係與孤立 區域7 0和該孤立執扞禮爷妞g君 仃杈式相關。處理器核心載入程式52爲 :個:持在該系統中一晶片組内之受保護啓動載入程式 碼,^責自孩處理器或晶片組中將處理器核心18載入一 固孤互區域中,如將於稍後解説之。 同樣地’猿-1 20、環_2 3〇及環_3 4〇分別包括常態執行 壤_"1、環-231和環_341,及分別包括孤立執行環」 ”广2 35和壞_ 3 45。更明確地説,.常態執行環 固/用421〜〜且孤立執行環-3包括Κ個―呈式 4 6 广 46κ 0 該孤立執行結構的—個觀念爲於該系統記憶體中產生一 =1域:意指爲一個孤立範圍’其中由該電腦系統中 、j益和日g片組保護該孤立區域。該孤立區域的部分亦 可在高速緩衝域體巾。僅許可自該處理 流f 存取該孤立區域’其中係利用特殊的匯^= is’::和寫入)週期作存取,該特殊的匯流排週期意 寫人週期。該等特殊的匯流排週期亦可用 於規視。當存取該孤立區域時,則該在一種孤立 下執行的處理器發出該等孤立讀取和寫人週期 ^ 載^式52。處理器核心載入程式52查證一個環nr 心軟體模組(例如處理器核心18),及將該環·。核心軟體: 、'且載入忑孤丄區域中。處理器核心i 8提供硬 給該孤立執行。 剛的服務 -8- 本紙張尺度適,¾ Y關豕標準(CNS)A4規格. ^--------^— (請先閱讀背面之注意事項再填寫本頁) 聲· 550501
經濟部智慧財產局員工消費合作社印製 五、發明說明(6 ) 處理器核心載入程式52和處理器核心1 8的一項工作爲查 證環-0 0S核心16,和將環-0〇S核心16載入該孤立區域 中,及產生下面一個組合其獨一無二之一個键階層的根-“該平台,,、“處理器核心1 8,,及“作業系統核心16”。作業系 統核心16提供鏈結給主OS 12中的服務(例如該未受保護的 作業系統),提供該孤立區域内的頁次管理,及負責將環-3 應用模組45 (包括applet程式46^460載入配置在該孤立區 域中的受保護頁次中。作業系統核心ί6亦可載入環-0支援 模組。 作業系統核心16可選擇在該孤立區域和普通的記憶體之 間支援資料分頁。如選擇的話,則作業系統核心16亦負責 在將該頁次逐出至該普通記憶體中之前、先加密和混雜該 等孤立區域頁次;及於一旦恢復了該頁次時,即負責檢視 該頁次内容。該等孤立模式applet程式46广461^和其資料可抵 抗來自下面中所有軟體的非法擅改和監督侵害:其它的 applet程式;非孤立空間應用(例如42广42N);驅動器;及甚 至主作業系統12。可與該applet程式的執行相介面或可監督 ’該applet程式的執行之軟體爲“處理器核心載入程式52”、 “處理器核心1 8”或“作業系統核心16”。 ’ 圖1B爲例證説明根據本發明一個具體實施例之作業系統 1 0和該處理器中不同元件其可存取性之圖示。爲了例證説 明’僅顯示元件環-0 10和環_ 3 40。邏輯作業結構5〇中該等 不同的元件根據其環階層和該執行模式存取一個可存取的 實體記憶體60。 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .—----------------訂 (請先閱讀背面之注意事項再填寫本頁)
0 H ϋ n ϋ n n n I 經濟部智慧財產局員工消費合作社印製 550501 A7 ____ B7 五、發明說明(7 ) 可存取實體記憶體60包括一個孤立區域7〇和一個非孤立 區域80。孤立區域7〇包括applet程式頁次72和核心頁次74。 非孤立區域80包括應用頁次82和作業系統頁次84。僅該在 孤立執行模式下操作之作業系統和處理器的元件可存取孤 互區域7 0。該環-〇作業系統的所有元件和該處理器可存取 非孤jl區域8 0。 包括主OS 12、軟體驅動程式13及硬體驅動器14的常態執 行環-0 11可存取OS頁次84和應用頁次82。包括應用42i〜42N 的常態執行環-3僅可存取應用頁次82。一般而言,應用僅 可存取其自己的頁次,然而,該OS典型地提供用以共享控 制方法中記憶體之服務。然而,常態執行環-〇丨丨和環_ 3 4 i 無法存取孤立區域70。 包括Ο S核心16和處理器核心1 8的孤立執行環_ 〇 1 5可存取 孤立區域70 (包括applet程式頁次72和核心頁次74)和非孤立 區域80 (包括應用頁次82和OS頁次84)。包括applet程式 46广46ί^孤立執行環-3 45僅可存取applet程式頁次72。 applet程式46][〜46κ常駐在孤立區域70中。一般而言,applet 程式僅可存取其自己的頁次;然而,OS核心16亦可提供該 applet程式共享記憶體的服務(例如與其它的applet程式或非 孤立區域應用共享記憶體)。 圖1 c爲例證説明一個電腦系統1 〇 〇的圖示,其中可於電腦 系統中實行本發明的一個具體實施例。電腦系統1 〇〇包括一 個處理器11 〇、一個主匯流排120、一個記憶體控制器中樞 (MCH) 130、一個系統記憶體140、一個輸入/輸出控制器 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(21G x 297么爱) -------------------訂---- (請先閱讀背面之注意事項再填寫本頁) 550501 A7 B7 五、發明說明(8 ) ------------AWI ^ (請先閱讀背面之注意事項再填寫本頁) 中樞(ICH) 1 50、一個非揮發性記憶體或系統快閃記憶體 160、一個大量儲存體裝置17〇、輸入/輸出裝置175、一個 記號環匯流棑180、一個主機板(MB)記號182、一個讀取機 184及一個記號186。可將1^(:11 13〇整合至一個晶片組中, 其中該晶片纽整合了多個機能,像是該孤立執行模式、主 電腦·週邊裝置匯流排介面、記憶體控制。同樣地,亦可將 ICH 150整合至一個與MCH 13〇一起或分開之晶片組中,以 執打輸入/輸出功能。爲了明晰,未顯杀該等所有的週邊裝 置匯流排。預期系統1〇〇亦可包括週邊裝置匯流排像是週邊 凡件互連(pci)、加速圖形埠(AGP)、工業標準架構(isa) 匯流排及萬用序列匯流排(USB).·.等等。‘‘記號環匯流排”可 爲該USB匯流排的一部分,例如可在該USB匯流排上控制該 “記號環匯流排”。 處理咨110表不一個任何結構形式之中央處理單元,像是 複合扎令集電腦(CISC)、精簡指令集電腦(Rrsc)、超長指 令字元組(VLIW)或混合式結構。於一個具體實施例中,處 理器110與一個英代爾結構(IA)處理器(像是卜沾議顶 (Pentium微處理器)系列、該IA_32™及該IA-64TM)相容。處 經濟部智慧財產局員工消費合作社印製 理态11〇包括一個常態執行模式112和一個孤立執行電路 1 15。常態執行模式in爲處理器11〇在“ _個不安全環境下,, 或“一個該孤立執行模式未提供該等安全特性之常態環境 下操作的模式。孤亙執行電路115提供一個容許處理器 以一種孤立執行模式操作之裝置。孤立執行電路1丨5提供硬 體和軟體支援給該孤立執行模式。該支援包括架構孤I執 -11 - 本紙張尺^度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱) 550501 A7
經濟部中央標準局員工消費合作社印製 行、定義一個孤立區域定羞沉二把人/ 飞疋我孤1指令(例如解 產生孤立存取匯流排週期及存取檢視。 執仃)' 於-個具禮實施例中,電腦系統1〇〇可為—個單 系統(像是一個桌上型電腦),其僅包括-個主中央處^ 元(例如處理器11〇)。於其它 央處里早 100可包括多侗處理器,例如處理 恥系、、无 ^ ^ 1 ιυ 110a - ll〇b 等,如圖1C护所示。如是,雷脱玄 ...守 疋 私月旬系統100可為一包括任音侗 處理器之多處理器電腦系统 夕南 栝任心個 , y 无例如,多處理器電腦系統100 可操作如一個伺服器或工作站 邗站銥境的一邵分。將於下詳細 討論處理器110的基本描述和作f。 — 和作業那些熟知此技藝的人將 祭知可將處埋器⑽的基本描述和作業引用至其它的處理器 1 10a和1 l〇b上(如圖1C中所+、 π Μ V 口〒所不),及可引用至任意個其它用 於根據本發明一具體實施例之多處理器電腦系統 理器上。 處理器110亦可包括多個邏輯處理器。—個邏輯處理器為 -個實體處理器内的一個功能單元,其中該實體處理器根 據某-分區策略配置一個結構化狀態和實體資源。一個多 處理器系統(例如該包括處理器110、110_110b的系統)可 包括多個多邏輯處理器。 主匯机排120提供介面信號,以容許處理器11〇或處理器 110、100a和;l1〇b與其它的處理器或裝置(例如MCH 13〇)通 訊。除了常S模式之外,主匯流排12〇提供記憶體讀取和寫 2週期其相對應的介面信號給一個孤立存取匯流排模式。 當處理器11G在該孤立執行模式下執行、且正在該孤立區域 -12- 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X 2^^· ·ι裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 4 550501 A7 --- ~ _Β7_______ 五、發明說明(10 ) 内存取記憶體時,則在啓始記憶體存取時斷言該孤立存取 匯流排模式。如該位址在該孤立區域位址範圍内時,則在 指令預先擷取和快取記憶體回寫的週期時斷言該孤立存取 匯流排模式。在處理器110内架構該孤立存取匯流排模式。 當該FSB上的該孤立存取匯流排模式與該快取之位址的模式 相匹配時,則處理器η〇回應一個快取之位址的一個窥視週 期。 MCH 130提供系統記憶體140的控制和架構。MCH 13〇提 供介面電路,以辨識和服務記憶體參考匯流排週期(包括孤 立記憶體讀取和寫入週期)上的孤立存取斷言。此外,mch 1 3 0包括圮憶體範圍暫存器(例如基址暫存器和長度暫存 器),以表示系統記憶體140中的孤立區域。一旦架構時, 則MCH 130即異常中斷對未斷言該孤立存取匯流排模式^ 該孤立區域作任何存取。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 系統記憶體140儲存系統碼和資料。典型地以動態隨機存 取記憶體(DRAM)或靜態隨機存取記憶體(SRam)^施系统 記憶體14〇。系…统記憶體140包括可存取的實體記憶體 (圖1B中所示)。該可存取的實體記憶體包括一個載入之作 業系統H2、孤立區域7G (W1B中所示)及—個孤立控制和 狀態空間148。載入之作業系統142爲該作業系統載入系咬 記憶體14〇中的該部分。典型地經由一個開機儲存體(像σ 一個開機唯讀記憶體(R0M))中的某_個開機碼自—個= 儲存體裝置中載入該載入之0S 142。當孤立區域7〇 (如: 1B中所示)在該孤立執行模式下操作時,則孤立區域7〇爲: -13 - 本紙張尺度適用中國國家標準(CNS)A4規格咖x 297公楚) A7 B7
55〇5〇1 五、發明說明(11 ) 理器110所定義的該記憶體區域。由處理器11〇和/或MCH i3〇、或其它整合該等孤立區域機能的晶片组限制和強制孤 立區域70的存取。孤立控制和狀態空間148爲一個由處理器 110所定義之似輸入/輸出(1/0)、獨立的記憶體空間。孤: 控制和狀態空間148主要地包含該等孤立執行控制和狀態暫 存器。孤立控制和狀態空間i 4 8未交疊任何目前的記憶體空 間,且利用該等孤立匯流排週期存取孤立控制和狀態=二 1 48。系統記憶體140亦可包括其它未顯、示的程式或資料。 ICH 1 50代表具有該孤立執行機能之該系統中一個已知的 單一點。爲了明晰,僅顯示一個ICH B0。系統1〇〇可包括 許多類似ICH 150的ICH。當有多個ICH時,則選擇一個指 定之ICH控制該孤立區域架構和狀態。於一個具體實施例 中,由一個外部的皮帶接腳執行該選擇。如一個熟知此技 藝的所知,可利用其它的選擇方法,包括利用可程式架構 暫存器。除了該等傳統的輸入/輸出功能之外·,ich 15〇亦 包括數種設計成支援孩孤立執行模式的機能。更明確地 説,ICH 150包括一個孤立匯流排週期介面152、處理器核 心載入程式52 (圖1A中所示)、一個摘要記憶體154、一個 金碼編譯鍵儲存體155、一個孤立執行邏輯處理器管理程式 1 5 6及一個記號環匯流排介面1 5 9。 孤立匯流排週期介面152包括介面至該等孤立匯流排週期 信號的電路,以辨識和服務孤立匯流排週期 讀取和寫入匯流排週期)。如圖1A中所示,處理器;;心載= 程式52包括-個處理器核心、載入程式碼和其摘要⑼如密碼 -14 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) ------------裝 (請先閱讀背面之注意事項再填寫本頁) i n n n J,Je n n ·ϋ l ί I ϋ I 言 經濟部智慧財產局員工消費合作社印製 550501 A7 B7 12 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 4 經濟部中央標準局員工消費合作社印製 編澤雜湊)值。藉由執行一個適當的孤立指令(例如is〇—㈣ 引動處理态棱心載入程式52,及將處理器核心載入程式Μ 轉移至孤立區域70中。就該孤立區域8〇而言,處理器核心 載入程式52將該系統快閃記憶體中的處理器核心18複印(例 如非揮發性記憶體160中的處理器核心碼18)至孤立區域70 :,查證和i己錄其完整性,及管理一個用於保護該等處理 器核心機密的對稱鍵。於一個具體實施例中,在唯讀記憶 體(ROM)中實施處理器核心載入程式52。為了安全性的^ 地,處理器核心載入程式52為不變更的、防非法擅改及不 可替換的。典型地在RAM (隨機存取記憶體)中所實施的摘 要記憶體15 4儲存載入之處理器核心! 8、作業系統核心i 6及 其它任何載入該孤立執行空間中之監督程式模組(例如環_〇 模組)的摘要(例如密碼編譯雜湊)值。密碼編譯键儲存體 155保持系統100其平台之一個獨一無二的對稱加密/解碼 键。於一個具體實施中,密碼編譯键儲存體155包括在製造 時所規Wj的内部保險絲。選擇性地,亦可於製造期間藉由 一個密碼編譯隨機數產生器產生密碼編譯鍵儲存體155。孤 立執行邏輯處理器管理程式156管理邏輯處理器的操作,架 構其孤JL執行模式支援。於一個具體實施例中,孤立執行 邏輯處理器管理程式156包括一個邏輯處理器計算暫存器, 其追縱參與該孤立執行模式的邏輯處理器總數。記號環匯 流排介面159介面至記號環匯流排180上。該處理器核心載 入程式摘要、該處理器核心摘要、該作業系統核心摘要及 選擇性附加摘要的一個組合代表該全面的孤立執行摘要, 15- 本紙張尺度適用中國國家標準(CNS ) M規格(210X297公釐) 550501 A7 _;_ B7 五、發明說明(13) (請先閱讀背面之注意事項再填寫本頁) 意指爲孤立摘要。該孤立摘要爲—個識別該等所有涉及控 制該孤立執行架構和操作其監督程式碼的指紋。利用該孤 立摘要澄貫或證明該目如孤立執行環境的狀態。 非揮發性汜fe體160儲存非揮發性記憶體資訊。典型地 説,在快閃記憶體中實施非揮發性記憶體16〇。於一個具體 實施例中,非揮發性記憶體16〇包括處理器核心18。處理器 核心18提供孤立區域70 (在系統記憶體14〇中)的設定和低 1¾ ί理,包括查核、載入及記綠作業系統核心16,且利用 官理该對稱鍵保護該等作業系統核心的機密。處理器核心 載入程式52執行該設定的某一部分,及在載入處理器核心 18和OS核心16之前、管理/更新該對稱鍵。處理器核心以亦 可將介面摘要提供給其它硬體所提供的低階安全服務。該 原始製造廠商(OEM)或作業系統賣主(〇sv)亦可分配處理 器核心1 8。 經濟部智慧財產局員工消費合作社印製 大量儲存體裝置170儲存存檔資訊,像是編碼(例如處理 器核心18)、程式、檔案、資料、應用(例如應用42i〜42y、 applet程式(例如applet程式46ι〜46κ)及作業系統。大量儲存 .體裝置170可包括唯讀光碟172、磁碟片174及硬碟機176, 和儲=其它任何儲存裝置。大量儲存體裝置17〇提供一個讀 取機為可判讀媒體之裝置。當於軟體中實施時,則本發明 的該等7L件爲該等執行該等必要工作的編碼段。可將該等 程式片段或編碼片段儲存在一個處理器可讀取媒體中,或 可2 一個包含在一載波中的電腦資料信號、或一個載波所 調變的一個信號或藉由一個傳輸媒介傳輸該等程式片段或 -16- 氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)"" *~~ 550501 A7 --—丨 ______B7 ________ 五、發明說明(14 ) 片段。該“處理器可讀取媒體,,可包括任何可儲存或轉 =資訊的媒骨豊。該處理器可讀取媒體的範例包括一個電子 %路、—個半導體記憶體裝置、一個唯讀記憶體(ROM)、 一個快閃記憶體、一個電氣式可程式化僅讀記憶體 (EPROM)、一個磁碟片、一個唯讀光碟(cd_r〇m)、一個 ^兹碟、一個硬式磁碟、一個光纖媒體、一個射頻(RF)鏈結.. ,2。該電腦資料信號可包括任何可藉由一個傳輸媒介(像 :電子網路通道、光纖、大氣電磁、RF鏈結…等等)傳播的 信號。可經由電腦網路(像是網際網路、内部網路…等等) 下載該等編碼片段。 I/O裝置175可包括任何執行;[/〇功能的1/()裝置。1/〇裝置 1 7 5的範例包括輸入裝置(例如鍵盤、滑鼠、軌跡球、定位 裝置)的一個控制器、媒體卡(例如聲音、語音、圖形)、一 個網路卡及其它任何的週邊裝置控制器。 兄號環匯流排180於該系統中之ICH 150和不同的記號之 間ί疋供一個介面。一個記號爲一個執行具安全機能之專屬 幸則入/輸出功能的裝置一個記號具有與一智慧卡相類似的特 欲’包括:至少一對保留目地之公用鍵値/專屬基碼;及藉 由該專屬基碼表示資料之能力。連接至記號環匯流排1 8〇上 的記號範例包括一個主機板記號丨82、一個記號讀取機i 84 及其它可攜式記號1 86 (例如智慧卡)。ICH 1 50中的記號環 匯流排介面159經由記號環匯流排180連接至ICH 150上,且 當下令έ己號環匯流排介面1 5 9證明該孤立執行的狀態時,記 號環匯流排介面1 59將確保該相對應的記號(例如主機板記 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
550501 -、發明說明(15 ) 號1 82、a己號1 86)僅表示有效的孤二 a El u — 』欢妁孤1摘要資訊。爲了安全性 的目地’應、纟竖由記號環匯 憶體上。 排1 80將孩記唬連接到該摘要記 管理孤立執行模式下的存取 、例發說明圖1c中所示之根據本發明一具體實施例 行私路115的圖不。孤立執行電路1丨
蕊執行電路205、一個存取其捉炉斗、 存取&理私式220及一個高速緩衝記 憶體官理程式230。 , 磁蕊執行單元205包括一個指令解碼器和執行單元21〇及 一個翻譯側行缓衝器(TLB) 218。指令解碼器和執行單元 2 10自一個指令擷取單元中接收一個指令流215。指令流215 包括若干指令。指令解碼器和執行單元21〇將該等指令解 碼],執行該等解碼之指令。該等指令可爲該微等級或該 巨集等級。指令解碼器和執行單元21〇可爲一個實體電路或 一種指令解碼和執行處理的一個摘要。此外,該等指令可 包括孤互指令和非孤立指令。當有一個存取交易時,則指 令解碼器和執行單元210產生一個虛擬位址212。丁 LB 218將 虛擬位址212翻譯成一個實際位置。 經濟部智慧財產局員工消費合作社印製 磁蕊執行電路205經由控制/狀態資訊222、運算元224及 存取資訊226與存取管理程式220相介面。控制/狀態資訊 2 2 2包括控制担元,以處理孤立匯流排週期產生器2 2 〇中的 不同元件和牟取管理程式220中的狀態資料。運算元224包 括欲寫入存取管理程式220中和自存取管理程式220中讀取 的資料。存取資訊226包括位址(例如TLB 218所提供的該實 18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 550501 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(16 際位置)、讀寫及存取型式資訊。 存取;理私式220接收和提供控制/狀態資訊222、運算元 224 ;自磁蕊執行電路205中接收存取資訊226、作爲一個指 令執仃的結果;自高速緩衝記憶體管理程式23〇中接收一個 快取記憶體存取信號235 ;及自該系統中的另一個處理器接 收一個外邵孤立存取278。存取管理程式22〇產生一個孤立 存取信號272、一個存取認可信號274及一個處理器窥視存 ^信號276。可利用孤立存取信號272產生一個傳送給處理 器11〇其外部裝置(例如晶片組)的孤立匯流排週期23〇,以 指示處理器110正在執行一個孤立模式指令。其它裝置或晶 片組可利用處理器窺視存取信號276判定一個窥視存取是否 爲一個命中或未中。處理器110亦可在内部利用孤立存取信 號272、存取認可信號274及處理器窺視存取信號276,以控 制和監督其它的孤立或非孤立活動。 高速緩衝記憶體管理程式230自磁蕊執行電.路2〇5中接收 存取資訊226,及產生快取記憶體存取信號235給存取管理 程式220。快取記憶體管理程式23〇包括一個儲存快取記憶 體232,其儲存快取記憶體資訊和其它的電路,以管理如二 個熟知此技藝之人已知的快取記憶體交易。快取記憶體存 取信號235指示該快取記憶體存取的結果。於一個具體實施 例中,快取記憶體存取信號235爲—個快取記憶體^中= 號。當存取一個快取記憶體時而有—個快取記憶體未; 時’則斷言爲該快取記憶體未中信號。 圖2B爲例證説明圖2A中所示之該根據本發明一具體實施 -------------- (請先閱讀背面之注意事項再填寫本頁) 訂: # -19- 55〇5〇l
i、發明說明( 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 例《存取管理程式的圖示。存取管理程式220包括一個架構 储存體250和-個存取檢視電路27〇。存取管理程式22〇交換 運算元224和圖2A中所示之磁蕊執行電路2〇5中的存取資訊 226 ’及自圖2A中所π之磁蕊執行電路2Q5中接收存取資訊 226。存取官理程式22〇亦自快取記憶體管理程式2对接收 悔取記憶體存取信號235,及自另_個處理器中接收外部孤 -存取278,如圖2A中所示。存取資訊咖包括一個實際位 置加、一個讀寫⑽/WR#)信號284及一個存取型式286。 處理器110於一個存取交易期間產生存取資訊22“存取型 式286指示-個存取型式,包括—個記憶體參考、—個輸入 /輸出(I/O)參考及—個邏輯處理器存取。該邏輯處理器存 取包括-個孤立致能狀態的一個邏輯處理器進入,及從— 個孤儿致旎狀悲中的一個邏輯處理器撤回。 架構儲存體250包含架構處理器11〇所產生之一個存取交 易的架構參數。處理器110包括一個常態執行模式和_個孤 丁模式。該存取交易包括存取資訊。架構儲存體㈣自 ^ ν解碼益和執行單元210 (圖2八)中接收運算元224, 構儲存體250包括-個處理器控制暫存器加和—個孤 置暫存器26G。處理器控制暫存器说包含—個執行模式字 几253。當以該孤立執行模式架構處理器丨1〇時,則 行模式字元253 ϋ具體實施例中,執行模式字元^ 馬-個單一的位元,指示處理器11〇是否在該孤立執行模式 下。孤立安置暫存器包含一個孤立安置加。孤立安置 268定義該孤立記憶體區域(例如㈣中所示之系、统記㈣ 20 本紙張尺度適用f國國家標準(__CNS)A4規格⑽χ撕公爱 ------lit--------- (請先閱讀背面之注意事項再填寫本頁) 550501 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(18 140中的孤立區域70)。孤立安置暫存器26〇包括一個罩幕暫 存器262和一個基址暫存器264。罩幕暫存器包含一個孤 立罩幕値263。基址暫存器264包含一個孤立底値。孤立 罩幕値263和孤立底値265形成孤立安置268,及利用孤立罩 幕値263和孤立底値265定義該孤支記憶體區域。 存取檢視電路270利用該其中至少一個架構參數和存取資 訊226檢視該存取交易。存取檢視電路27〇利用架構儲存體 2 5 0中咸/、中至少一個孤王區域參數和‘ 一個由處理器11 〇所 產生之父易中的存取資訊226產生孤立存取信號、存取 可仏號274及處理态規視存取信號276。當以該孤立執行 模^架構處理器110時,則斷言孤立存取信號272。利用認 可信號274指示是否已認可一個孤、立存取。利用處理器窥視 存取信號2 7 6判定一個孤立存取是否導致一個命中或一個未 中 〇 圖3A爲例證説明根據本發明一具體實施例s用以管理窥 視存取< 存取檢視電路27〇的圖示。存取檢視電路”❹包括 一個位址偵測器310、一個存取認可產生器32〇及—個 檢視電路330。 位址偵測器3 10自圖2B中的架構儲存體25〇中接收孤立安 置268 (例如孤立罩幕値263、孤立底値265)。位址偵叫哭 31〇偵測實際位置282是否在孤立安置26晴定義的該孤立: 憶體區域内。位址偵測器31〇包括_個罩幕元件312、—個 比較3 14及一個結合器3 18。罩幕元件3丨2以孤立罩幕信 263遮蔽實際位置282。於一個具體實施例中,罩幕元件3二 -21 - 本紙張尺度適用中票準((5NS)A4規格(210 x 297公爱 -1II1 I — — — II · I I I I I I I «II — — — — — — _ (請先閱讀背面之注意事項再填寫本頁) 550501 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(19) 執行一個邏輯交集運算。比較器314比較罩幕元件312所完 成之該罩幕運算的結果和孤立底値2 6 5,及產生一個比較結 果。結合器3 1 8結合該比較結果和其它的條件,以產生孤立 存取信號272。當實際位置282在如孤立罩幕値263和孤立底 値265所分別定義的該孤立記憶體區域内,且當滿足其它的 條件時,則斷言孤立存取信號272。注意,亦可利用該罩幕 作爲一個長度。 存取認可產生器320結合孤立存取信3虎272和執行模式字 元253,以產生一個存取認可信號274。當斷言孤立存取信 號2 7 2和執行模式字元2 5 3、以指示一個孤立存取爲有效的 或指示如所架構的容許一個孤立存取時,則斷言存取認可 信號274。於一個具體實施例中,存取認可產生器320執行 一個邏輯交集運算。 窥視檢視電路330產生處理器窥視存取信號276。窥視檢 視電路330包括一個窥視結合器340,以結合快取記憶體存 取信號235、孤立存取信號272及另一個處理器中的一個外 部孤立存取信號278。該結合之快取記憶體存取信號235、 孤立存取信號272及外部孤立存取信號278相對應至處理器 窥視存取信號276。於一個具體實施例中,窥視結合器340 包括一個互斥運算元(X-OR)元件342和一個或(OR)運算子 元件344。X- OR元件342在孤立存取信號272和外部孤立存 取278上執行一個X-0R運算。OR元件344在X-OR元件342的 結果和快取記憶體存取信號23 5上執行一個OR運算。 圖3B爲例證説明根據本發明一具體實施例、用以管理邏 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 (請先閱讀背面之注意事項再填寫本頁) « -裝 訂· 550501 A7 五、發明說明(20 。處器作業之存取檢視電路270的圖示。存取檢視電路 270包括一個邏輯處理器管理程式360。 (請先閱讀背面之注意事項再填寫本頁) 邏輯處理為管理程式3 60管理該邏輯處理器存取所導致的 。個邏輯處理益作業。邏輯處理器管理程式360包括一個邏 輯處理為暫存器370、一個邏輯處理器狀態致能器382、一 個邏,處理器更新器38〇、—個最小偵測器π及一個最大 七、測抑376。邏輯處理器暫存器37〇儲存一個邏輯處理器計 异372/以指示目前致能若干邏輯處理器。當該邏輯處理器 存取爲有效的時,則邏輯處理器狀態致能器382致能一個邏 輯處理器狀態。邏輯處理器更新器38〇根據該邏輯處理器存 取更新邏輯處理器計算372。該致能之邏輯處理器狀態致能 邏輯處理益更新器380。最小偵測器374判定邏輯處理器計 算372是否等於一個最小邏輯處理器値(例如零)。最大偵測 器376判定邏輯處理器計算372是否超過一個最大邏輯處理 器値。該最大邏輯處理器値爲一個指示處理器11〇中該孤立 執行模式可支援之最大邏輯處理器總數的數値。 經濟部智慧財產局員工消費合作社印製 當典致能之邏輯處理器時,則邏輯處理器更新器3 8〇啓始 邏輯處理器暫存器370。當該存取交易相對應至該邏輯處理 器進入時,則邏輯處理器更新器380以一第一個方向(例如 增加)更新邏輯處理器計算372。當該存取交易相對應至該 邏輯處理器轉出或一個邏輯處理器撤回時,則邏輯處理器 更新器380以一與該第一個方向相反的第二個方向(例如潮 減)更新邏輯處理器計算372。當邏輯處理器計算372等於讀 最小邏輯處理器値時,則邏輯處理器管理程式36〇致使處理 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 550501 A7 -----~___ 五、發明說明(21 ) (請先閱讀背面之注意事項再填寫本頁) 器110啓始iu青除(例如#所有的IS〇資料回寫至主記憶體中) 高速緩衝記憶體232 (圖2A)和所有孤、立資訊中的該孤立安 置暫存器(圖2A)。當邏輯處理器計算372超過該最大邏輯處 理器値時,則邏輯處理器管理程式36〇致使處理器丨1〇產生 一個故障或錯誤條件。 圖4馬例證説明一種根據本發明一具體實施例、用以管理 孤亙執行其窥視存取之處理4〇〇的流程圖。 一旦開始,處理400即利用該孤立安‘置(例如孤立罩幕値 和孤亙底値)足義、一個孤立記憶體區域(區塊41〇)。接著, 處理400斷言該處理器控制暫存器中的該執行模式字元,以 在該孤立執行模式下架構該處理器(區塊420)。繼之,處理 400判定該在-個交易中產生的實際位g是否在如該孤立安 置中所定義之該孤立記憶體區域中(區塊43〇)。如否,則處 理400產生一個故障或錯誤條件(區塊435),並接著終止。 否則,處理400斷言該孤立存取信號(區塊44〇)·。 接著,處理400藉由結合該快取記憶體存取信號、該外部 孤立存取信號及該孤立存取信號,以產生一個處理器窥視 存取#號。繼之,終止處理4〇〇。 經濟部智慧財產局員工消費合作社印製 圖5爲例證説明一種根據本發明一具體實施例、用以管理 孤立執行其邏輯處理器作業之處理5〇〇的流程圖。 一開始,且奇鹆致能之邏輯處理器時,則處理5 0 0即啓 始該邏輯處理器暫存器(區塊5丨〇)。藉由一〜叫工⑽一 ^ 生)完成此。接著,處理5〇〇執行一個邏輯處理器存取指令 (例如 iso—create(is〇—產生)is〇—clear (is〇—清除)κ 區塊 -24 - 本紙張f度適用中關冢標準(CNS)A4規‘咖χ挪 -------- 550501 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(22 52〇);該邏輯處理器存取指令斷言該執行模式字元。繼 心處理500致能孩邏輯處理器狀態(區塊叫 理5_定該邏輯處理器存取的型式(區塊53〇)。 如該邏輯處理器存取型式爲一個邏輯處理器進入 理5〇0以一第一假方向(例如增加)更新該邏輯處理器計算 (區塊540)。接著,處理5〇〇判定該邏輯處理器計算是否楚 過孩最大邏輯處理器値(區塊55〇)。如否,則終止處理 5〇0、\否則,處理500產生_個故障或錯誤條件(區塊5的), 並接者終止。 如4邏輯處理器存取型式爲一個4輯處理器轉出或一個 ^輯處理器撤回時,則處理_以—與該第_個方向相反的 第=個方向(例如漸減)更新該邏輯處理器計算(區塊Μ。。 接著,處理500判定該邏輯處理器計算是否等於該最小値 (例如零)(區塊555)。如否,則終止處理5〇〇。否則,處理 =)0自該等所有的孤立資訊中清除該高速緩衝記憶體和該孤 乂安置暫存器(區塊565),並接著終止處理5〇〇。 利用一記憶體控制器控制孤立記憶體的存取 上述意指處理器no中的該孤立執行處理。由mch 13( (圖ic)更進一步控制孤立記憶體區域7〇 (圖1]3和ic中所示) 的存取。處理器11〇將MCH 130視爲一個映射至一位址位置 中的輸入/輸出裝置。爲了存取孤立記憶體區域7〇,處理器 110必須因此將該記憶體架構儲存體架構在MCH 130中。 MCH 130亦包括控制功能,以容許處理器u〇也存取非孤立 記憶體區域80中的記憶體14〇。MCH 130經由主匯流排12〇 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) <請先閱讀背面之注意事項再填寫本頁) 裝 n i n n it, I I 備 550501 A7 B7 23 五、發明說明( 自處理器11 0中接收彳§號’像是孤立存取信號272 (圖2)或 該匯流排週期資訊。 於圖1C中,將MCH 130顯示爲在處理器11〇的外部。然 而,可能將MCH 130包括在處理器11〇的内部。於該事例 中,使MCH 130中該等暫存器的一個寫入週期具體化,以 容許任何外部的快取記憶體參與快取記憶體一致。 本質上,MCH 130中的該存取控制器執行一個如圖3八中 所示之存取檢視電路270其類似的功能。藉由維持處理器 110和MCH 13〇中的存取一致,則可緊固地控制存取記憶 體。MCH 130中的孩存取控制器判定處理器11〇中的一個存 取交易是否有效。如是,則該存取控制器折返一個存取認 可信號,以容許完成該存取交易。否則,產生一個故障或了 錯誤條件。此外,MCH130中的該存取控制器亦防護任何 有意或意外的寫入寫至其自己的架構和控制儲存體中。因 MCH 130係直接介面至記憶體14〇上,故一旦重設時,該存 取控制器亦即提供啓始該孤立記憶體區域和其自己内部儲 存體的内容。 圖6爲例證説明圖1(:中所示之根據本發明一具體實施例之 記憶體控制ϋ中樞(MCH) 13〇中孤立區域存取控制器⑴之 圖示。存取控制器135包括一個架構儲存體61〇、一個架構 控制器640及一個存取認可產生器65〇。 木構儲存體610包含一個架摄主罢 一、& 。 1口木構文置612,以架構圖1C中所 不 < 處理器110所產生的一個在、 個常能埶m… 處理器110包括一 個“執仃杈式和一個孤立執行模式。該存取交易包括存 ------------裝 (請先閱讀背面之注意事項再填寫本頁) 1 I I I ^ -------I · ^^1 經濟部智慧財產局員工消費合作社印製 -26- 550501 A7 __ — B7 五、發明說明(24) 取資訊660。藉由主匯流排120 (圖1C)運送存取資訊66〇, 且存取資訊包括位址資訊和孤立存取狀態。由一個實際位 置662代表該位址資訊。由孤立存取信號664代表該孤立狀 態。本質上,孤立存取信號664相當於圖2中所示之孤立存 取信號272當處理器110產生孤立記憶體區域7〇 (圖π中所 示)其一個有效的參考時,則斷言孤立存取信號664。架構 士置612包括一個記憶體罩幕値622和一個記憶體底値632。 呑己憶體罩幕値622和記憶體底値632分別爲孤立罩幕値263和 孤立底値265的相對値,如就圖2所討論的。記憶體罩幕値 622和記憶體底値632定義處理器11〇其外部記憶體14〇的孤 王記憶體區域70。如稍早所討論,當處理器·丨1〇在該孤立執 "ί亍模式下時則處理务1 1 〇可存取孤立記機體區域7 〇。架構 儲存體610包括一個記憶體罩幕暫存器62〇和一個記憶體基 址,暫存器630,分別儲存記憶體罩幕値622和記憶體底値 632 〇 經濟部智慧財產局員工消費合作社印製 ------------up— 裝--- (請先閱讀背面之注意事項再填寫本頁) 架構控制器64〇控制架構儲存體61〇的存取,及將某些控 制功能提供給記憶體14〇。存取認可產生器65〇利用架構安 ^ 612和存取貧訊66〇產生一個存取認可信號^%。存取認可 =唬652扣不该存取叉易是否有效。如不認可該存取,則該 晶片組將折返一個預定的資料値。此預防—M。其亦隱 藏一個孤立區域的存在。 圖7馬例澄説明圖6中所示之根據本發明一具體實施例之 架構控制器640的圖示。架構控制器⑽包括—個控制儲存 體710、一個鎖定器720、一個優先次序化器730及一個重設 -27- 550501 A7
器 740。 控制儲存體7 1 〇介面至主羅、、卢姐 、、 叫王王匯况排120上,以接收和儲存一 個鎖足控制+元712。銷定批在丨|全-,,。1 、.#Sifrr_ 鎖疋k制子兀712指示是否致能該孤 立記憶體區域:典型地説,當引動鎖定控制字元712、以致 能或啓始孤立1己憶體區域7叫,則處理器核心㈣入鎖定 控制2712/較控制字元712可爲-個單-的位元1 TF鎖走是否爲合適的。梢中g ^ 鎖疋馬一種預防其它裝置其一個不 愼或有意的寫入作業覆寫一個儲存體之‘作業。 鎖定器72G根據敎控制字元712鎖定架構儲存體61〇的存 取田斷口鎖疋&制字凡712時(例如將該鎖定控制位元設 定在致能狀態下),則鎖定器72〇保護架構儲存體61〇免於被 寫入或修正。鎖疋器72〇不許更新該等1^(::11控制暫存器。可 以數種方式實施鎖定器72〇。其中一種方法係該鎖定^可爲 一個閘門元件(例如一個正邏輯的一彳固或閘),以藉由鎖定 控制字元712限制該讀寫信號的進出。當斷言鎖定控制字元 712爲高的時,貝U抑制該寫入功&,禁止寫人架構儲存體 610 中。 優先次序化器730根據鎖定控制字元712優先次序化該存 取交易。該優先次序化容許記憶體罩幕値622和記憶體底値 632優於其它任何記憶體解碼。換言之,由MCH 13〇處理該 等架構之孤立記憶體區域和控制暫存器中所有的定址,而 不官疋否有圯憶體支持該範圍。其它的架構暫存器(像是記 憶體開端、1己憶體空洞暫存器)不會達反該需求,因爲鎖定 器720的緣故。該優先次序化確保常駐在該非孤立記檍體區 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公复) (請先閱讀背面之注意事項再填寫本頁) .裝 tr---------0Ί. 經濟部智慧財產局員工消費合作社印製 550501 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(26 ) 域中(例如圖2B中所示之記憶體140中的區域8〇)的編碼無法 變更該記憶體開端、記憶體範圍或記憶體空動安置、而使 何'孤立έ己丨思體區域7 0的内谷消失或移動。於一個且I#實施 例中,優先次序化器730包括一個匯流排週期解碼器732和 一個優先順序編碼器734。匯流排週期解碼器732將如由處 理咨110所產生之該等匯流排週期信號中的該匯流排週期解 碼。該匯流排週期可爲一個常態匯流排週期或一個特殊匯 /充排週中的其中一個。該常怨匯泥排週期相對應至該常態 執行模式。該特殊匯流排週期相對應至該孤立執行模式。 居特殊匯流排週期的範例包括一個讀寫資料存取週期、一 個讀寫控制存取週期、一個邏輯處理器進入週期及一個邏 輯處理器撤回週期。優先順序編碼器734將如由鎖定控制字 元7 12所致之邊解碼之匯流排週期編碼。優先次序化哭 730產生一個孤立記憶體優先順序信號736給存取認可產生 器650。不是記憶體存取取得優先權。而係該鎖定器預防變 更該等架構暫存器。 、 一旦重設時,重設器740即啓始孤立記憶體區域7〇、架構 儲存體610及控制儲存體71Q。重設器74〇包括一個寫入電 路,當引起一個重設時,該寫入電路則將啓始値(例如所有 的零、所有的壹、一個常數)寫入所有的記憶體、架構儲存 體6 10及控制儲存獾710中。 圖8爲例從说明圖6中所示之根據本發明一具體實施例之 存取逐可產i器65〇的圖示。存取認可產生器㈣包括一個 位址偵測器8 1 〇和一個存取認可結合器82〇。 (請先閱讀背面之注意事項再填寫本頁) 裝 訂: 29- 550501 A7 ___· B7 五、發明說明(27) (請先閱讀背面之注意事項再填寫本頁) 位址偵測器8 10偵測實際位置652是否在孤立記憶體區域 70内。位址偵測器810產生一個位址匹配信號822。位址偵 測器810包括一個罩幕元件812、一個比較器814及一個位址 偵測結合器82〇。罩幕元件8丨2藉由記憶體罩幕値622遮蔽實 際位置652。於一個具體實施例中,罩幕元件η]實施一個 交集運算比較器814比較該遮蔽之實際位置和記憶底俊 6 3 2。比較器8 14產生一個相對應至位址匹配信號822上的匹 配結果816。位址偵測結合器820結合匹‘配結果816和至少— 個存取條件818。結合之匹配結果816和至少一個存取條件 8 1 8提供位址匹配信號822。此外,亦可由如圖7中所示之優 先次序化器73 0所產生的孤立記憶優先順序信號736限制或 致能位址偵測結合器820。 存取逐可結合器830結合位址匹配信號822 (位址偵測哭 810中)和孤立存取信號664 (存取資訊660中),以產生存取 認可信號652。存取認可結合器83〇確保該孤立記憶體區域 之如孤JL存取信號664所示的一個有效處理器參考伴隨著一 個匹配之實際位置。 .圖9爲例證説明一種根據本發明一具體實施例、用以控制 記憶體存取之處理900的流程圖。 經濟部智慧財產局員工消費合作社印製 一旦開始,處理900在該MCH中架構該存取交易(區塊 91〇)。該架構包括將架構安置寫入該架構儲存體中,例如 將屺憶體罩幕値和記憶體底値儲存至記憶體罩幕暫存器和 1己憶體基址暫存器中。接著,處理9〇〇藉由將該鎖定控制字 元儲存至該控制儲存體中,以架構該架構儲存體的存取2 -30- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --------^ 550501 經濟部智慧財產局員工消費合作社印製 五、發明說明(28 ) “區塊915)。繼之’處理9〇〇根據該鎖 ”储存體的存取(區塊920)。該鎖定控制區該 木構作任何的存取。因此,在鎖定之 邊 有存取均爲錯誤的。 十邊木構所作的所 接著,處理900自該處理器中接收一個存取 取匯流排週期解碼(區塊925),及根據該 :::子 次序化該存取交易(區塊930)。繼之,處理 足其它的存取條件(區塊935)。如否、,‘則處理9〇〇產生一個 故障或錯誤條件(區塊940),並接著終止。否則,該處理判 足該實際位置是否在如該記憶體罩幕値和該記憶體底値所 定義的,孤立記憶體區域内(區塊945)。如否,則處理9⑼ 產生常態執行模式的一個存取認可信號(區塊Μ",,並接著 終止。否則,處理9〇〇產生孤立執行模式的一個存取認^ (區塊955)。此包括:產生一個位址匹配信號,指示該實際 位置是否在該孤立記憶體區域内;及結合該位址匹配信^ 和認孤立存取信號,以產生該存取認可信號。產生該位址 匹配信號包括··藉由該記憶體罩幕値遮蔽該實際位置;及 •比較該遮蔽之實際位置和該記憶體底値,以產生一個匹配 結果。 接著’處理900判定是否引起一個重設(區塊96〇)。如 否,則終止處理900。否則,處理900啓始該孤立記憶體區 域、▲木構儲存體及I亥控制儲存體(區塊9 6 5)。接著終止處 理900 已 就例證説明的具體實施例説明了本發明,但未意欲以 -31 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 550501 A7 _;_B7_ 五、發明說明(29 ) 一種限制的意義解析該説明。將那些熟知此技藝的人所顯 見之有關本發明“該等例證性具體實施例其不同的修正,,和 “其它的具體實施例,’視爲存在於本發明的精髓和範疇内。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 32 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. A B c D
    i正充 :修補 a i 550501 第090107596號專利申請案 中文申請專利範圍替換本(92年6月) 六、申請專利範圍 1. 一種用於存取交易之裝置,包括: 一包含一架構安置、用以安裝一處理器所產生之一存 取交易之架構儲存體,其中該處理器包括一常態執行模 式和一孤立執行模式,該存取交易包括存取資訊; 一耦合至該架構儲存體上之架構控制器,控制該架構 儲存體的存取;及 一耦合至該架構儲存體上之存取認可產生器,其利用 該架構安置和該存取資訊產生一存取認可信號,其中該 存取認可信號指示該存取交易是否有效。 2. 如申請專利範圍第1項之裝置,其中該架構安置包括一 個記憶體罩幕值和一個記憶體底值,其中該記憶體罩幕 值和該記憶體底值定義該處理器其一個外部記憶體的一 個孤立記憶體區域,且當該處理器在該孤立執行模式下 時,則該處理器可存取該孤立記憶體區域。 3. 如申請專利範圍第2項之裝置,其中將該架構儲存體包 括: 一儲存該記憶體罩幕值之記憶體罩幕暫存器;及 一儲存該記憶體底值之記憶體基址暫存器。 4. 如申請專利範圍第3項之裝置,其中該存取資訊包括一 個實際位置和一個孤立存取狀態,及其中由一個孤立存 取信號提供該孤立存取狀態,且當該處理器產生該孤立 I己憶體區域的一個有效參考時,則斷言該孤立存取信 號。 5. 如申請專利範圍第4項之裝置,其中該架構控制器包 本紙張尺度適用中國國家標準(CNS)久4規格(210 X 297公釐) ·· -裝’ 訂:::: 55050 “Ι[β 修正補充 8 8 8 8 A B c D 六、申請專利範圍 括: 一儲存一鎖定控制字元之控制儲存體,該鎖定控制字 元指示是否致能該孤立記憶體區域;及 一根據該鎖定控制字元鎖定該架構儲存體的存取之鎖 定器。 6. 如申請專利範圍第5項之裝置,其中該架構控制器更進 一步包括: 一根據該鎖定控制字元優先次序化該存取交易之優先 次序化器。 7. 如申請專利範圍第6項之裝置,其中該架構控制器更進 一步包括: 一重設器,一旦重設時,即啟始該孤立記憶體區域、 該架構儲存體及該控制儲存體。 8. 如申請專利範圍第7項之裝置,其中該存取認可產生器 包括: 一偵測該實際位置是否在該孤立記憶體區域内之位址 偵測器,其中該位址偵測器產生一位址匹配信號;及 一耦合至該位址偵測器上、用以結合該位址匹配信號 和該孤立存取信號之存取認可結合器,其中該位址匹配 信號和該孤立存取信號的結合相對應至該存取認可信 號。 9. 如申請專利範圍第8項之裝置,其中該位址偵測器包 括: 一以該記憶體罩幕值遮蔽該實際位置之罩幕元件;及 -2- _______________________ 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ;ί: 8 8 8-ABCD 550501 穴、申請專利範圍 一比較該遮蔽之實際位置和該記憶體底值之比較器, 其中薇比較器產生一相對應至該位址匹配信號之匹配妗 果。 10.如申請專利範圍第9項之裝置,其中該位址偵測器 一步包括: 。 一結合該匹配結果和至少一個存取條件之位址偵測結 合器,其中該匹配結果和該至少一個存取條件的結 供該位址匹i己信號。 11· 一種用於存取交易之方法,包括: 利用一包含一架構安置之架構儲存體安裝一處理器所 產生的一存取交易,其中該處理器包括一常態執行模式 和孤立執彳亍模式,該存取交易包括存取資訊; 控制該架構儲存體的存取;及 利用該架構安置和該存取資訊產生一存取認可信號, 其中該存取認可信號指示該存取交易是否有效。 12·如申請專利範圍第丨丨項之方法,其中該架構安置包括一 個記憶體罩幕值和一個記憶體底值,其中該記憶體罩幕 值和泫圮憶體底值定義該處理器其一個外部記憶體的一 個孤立記憶體區域,且當該處理器在該孤立執行模式下 時’則該處理器可存取該孤立記憶體區域。 13·如申請專利範圍第12項之方法,其中架構該存取交易包 將該1己憶體罩幕值儲存在一記憶體罩幕暫存器中;及 將该1己憶體底值儲存在一記憶體基址暫存器中。 -3-
    550501 修正補充 8 8 8 8 A B c D 六、申請專利範圍 14. 如申請專利範圍第13項之方法,其中該存取資訊包括一 個實際位置和一個孤立存取狀怨’及其中由一個孤立存 取信號提供該孤立存取狀態,且當該處理器產生該孤立 記憶體區域的一個有效參考時,則斷言該孤立存取信 號。 15. 如申請專利範圍第14項之方法,其中控制該架構儲存體 的存取包括: 儲存一鎖定控制字元,其中該鎖定控制字元指示是否 致能該孤立記憶體區域;及 根據該鎖定控制字元鎖定該架構儲存體的存取。 16·如申請專利範圍第15項之方法,其中控制該架構儲存體 的存取更進一步包括·· 根據該鎖定控制字元優先次序化該存取交易。 17·如申請專利範圍第16項之方法,其中控制該架構儲存體 的存取更進一步包括: 一旦重設時,即啟始該孤立記憶體區域、該架構儲存 體及該控制儲存體。 18.如申請專利範圍第π項之方法,其中產生該存取認可信 號包括: 產生一位址匹配信號,以指示該實際位置是否在該孤 立記憶體區域内;及 結合該位址匹配信號和該孤立存取信號,其中該位址 匹配信號和該孤立存取信號的結合相對應至該存取認可 信號。 本紙張足度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550501
    申請專利範圍 A BCD 19·如申請專利範圍第18 號包括: 万去’其中產生該位址匹配信 以該記憶體罩幕值遮蔽該實際位置;及 比較該遮蔽之實降你w t、、 .+ r s... 貝際位置和孩記憶體底值’以產生一相 對應土孩位址匹配信號之匹配結果。 2〇·如申請專利範圍第b _ ^ ^ ^ ^ 、又万去,其中產生該位址匹配信 虓更進一步包括: ::及匹配結果和至少一個存取條件,其中該匹配結 果和Μ至少-個存取條件的結合提供該位址匹配信號。 21· —種電腦程式產品,包括: 程 ,-使電腦程式碼在其中之機器可判讀媒體,該電腦 式產品包括: 處 該 取 口用以利用包含-架構安置之架構儲存體安裝一 理為所產生的一存取交易之電腦可讀取程式碼,其中 處理器包括-常態執行模式和一孤立執行模式,該存 交易包括存取資訊; 式 用以技制忒架構儲存體的存取之電腦可讀取程 碼;及 該 用以利用該架構安置和該存取資訊產生一存取認 信號之電腦可讀取程式碼,其中該存取認可信號指. 存取交易是否有效。 22·如申請專利範圍第21項之電腦程式產品,其中該架構安 置包括一個記憶體罩幕值和一個記憶體底值,其中該記 憶體罩幕值和該記憶體底值定義該處理器其一個外部記 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550501
    正充一修補I A BCD 六、申請專利範圍 十意體的一個孤立記憶體區域,且當該處理器在該孤立執 行模式下時,則該處理器可存取該孤立記憶體區域。 23. 如申請專利範圍第22項之電腦程式產品,其中該用以架 構該存取交易之電腦可讀取程式碼包括: 用以將該記憶體罩幕值儲存在一記憶體罩幕暫存器中 電腦可1買取程式碼,及 用以將該記憶體底值儲存在一記憶體基址暫存器中之 電腦可讀取程式碼。 24. 如申請專利範圍第23項之電腦程式產品,其中該存取資 訊包括一個實際位置和一個孤立存取狀態,及其中由一 個孤立存取信號提供該孤立存取狀態,且當該處理器產 生該孤立記憶體區域的一個有效參考時,則斷言該孤立 存取信號。 25. 如申請專利範圍第24項之電腦程式產品,其中該用以控 制該架構儲存體的存取之電腦可讀取程式碼包括: 用以儲存一鎖定控制字元之電腦可讀取程式碼,其中 該鎖定控制字元指示是否致能該孤立記憶體區域;及 用以根據該鎖定控制字元鎖定該架構儲存體的存取之 電腦可讀取程式碼。 26. 如申請專利範圍第25項之電腦程式產品,其中該用以控 制該架構儲存體的存取之電腦可讀取程式碼更進一步包 括: 用以根據該鎖定控制字元優先次序化該存取交易之電 月甾可1買取程式碼。 -6 - 本紙張足度適用中國國家標準(CNS) A4規格(210 >< 297公釐)
    550501 六、申請專利範圍 27. 如申請專利範圍第26項之電腦程式產品,其中該用以控 制該架構儲存體的存取之電腦可讀取程式碼更進一步包 括: 用以於一旦重設時即啟始該孤立記憶體區域、該架構 儲存體及該控制儲存體之電腦可讀取程式碼。 28. 如申請專利範圍第27項之電腦程式產品,其中該用以產 生該存取認可信號之電腦可讀取程式碼包括: 用以產生一位址匹配信號、以指示該實際位置是否在 該孤立記憶體區域内之電腦可讀取程式碼;及 用以結合該位址匹配信號和該孤立存取信號之電腦可 讀取程式碼,其中該位址匹配信號和該孤立存取信號的 結合相對應至該存取認可信號。 29. 如申請專利範圍第28項之電腦程式產品,其中該用以產 生該位址匹配信號之電腦可讀取程式碼包括: 用以藉由該記憶體罩幕值遮蔽該實際位置之電腦可讀 取程式碼;及 用以比較該遮蔽之實際位置和該記憶體底值、以產生 一相對應至該位址匹配信號之匹配結果之電腦可讀取程 式碼。 30. 如申請專利範圍第29項之電腦程式產品,其中該用以產 生該位址匹配信號之電腦可讀取程式碼更進一步包括: 用以結合該匹配結果和至少一個存取條件之電腦可讀 取程式碼,其中該匹配結果和該至少一個存取條件的結 合提供該位址匹配信號。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550501 iLI充 修補.曰 月 / d/ 8 8 8 8 A BCD 六、申請專利範園 31. —種用於存取交易之系統,包括: 一包括一常態執行模式和一孤立執行模式之處理器; 一耦合至該處理器上之記憶體,其中該記憶體包括一 當該處理器在該孤立執行模式下時、則該處理器可存取 之孤立記憶體區域;及 一耦合至該記憶體上、且包括一存取控制器之晶片 組,其中該存取控制器包括: 一包含一架構安置之架構儲存體,用以架構該處理 器所產生之一存取交易,其中該存取交易包括存取資 ~§凡, -耦合至該架構儲存體上之架構控制器,用以控制 該架構儲存體的存取;及 一耦合至該架構儲存體上之存取認可產生器,用以 利用該架構安置和該存取資訊產生一存取認可信號,其 中該存取認可信號指示該存取交易是否有效。 32. 如申請專利範圍第3 1項之系統,其中該架構安置包括一 個記憶體罩幕值和一個記憶體底值,其中該記憶體罩幕 值和該記憶體底值定義該記憶體的該孤立記憶體區域。 33. 如申請專利範圍第32項之系統,其中該架構儲存體包 括: 一儲存該記憶體罩幕值之記憶體罩幕暫存器;及 一儲存該記憶體底值之記憶體基址暫存器。 34. 如申請專利範圍第33項之系統,其中該存取資訊包括一 個實際位置和一個孤立存取狀態,及其中由一個孤立存 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550501
    A8 B8 C8 D8 六、申請專利範圍 取信號提供該孤立存取狀態,且當該處理器產生該孤立 言己憶體區域的一個有效參考時,則斷言該孤立存取信 號。 35. 如申請專利範圍第34項之系統,其中該架構控制器包 括: 一儲存一鎖定控制字元之控制儲存體,其中該鎖定控 制字元指示是否致能該孤立記憶體區域;及 一根據該鎖定控制字元鎖定該架構儲存體的存取之鎖 定器。 36. 如申請專利範圍第35項之系統,其中該架構控制器更進 一*步包括: 一根據該鎖定控制字元優先次序化該存取交易之優先 次序化器。 37. 如申請專利範圍第36項之系統,其中該架構控制器更進 一^步包括: 一重設器一旦重設時,即啟始該孤立記憶體區域、該 架構儲存體及該控制儲存體。 38. 如申請專利範圍第37項之系統,其中該存取認可產生器 包括: 一偵測該實際位置是否在該孤立記憶體區域内之位址 偵測器,其中該位址偵測器產生一位址匹配信號;及 一耦合至該位址偵測器上、用以結合該位址匹配信號 和該孤立存取信號之存取認可結合器,其中該位址匹配 信號和該孤立存取信號的結合相對應至該存取認可信 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550501
    A B c D 號。 39.如申請專利範圍第3 8項之系統,其中該位址偵測器包 拉: ^以該記憶體罩幕值遮蔽該實際位置之罩幕元件;及 /比較該遮蔽之實際位置和該記憶體底值之比較器, 其中該比較器產生一相對應至該位址匹配信號之匹配結 果。 40·如申請專利範圍第39項之系統,其中該位址偵測器更進 一步包括: 一結合該匹配結果和至少一個存取條件之位址偵測結 合器’、其中該匹配結果和該至少一個存取條件的結舍提 供該位址匹酉己信號。 10- 本紙張尺度適用中國國家標準(CNS) A4規格 X 297公釐)
TW090107596A 2000-03-31 2001-05-15 Apparatus, method, and system for an access transaction TW550501B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54060800A 2000-03-31 2000-03-31

Publications (1)

Publication Number Publication Date
TW550501B true TW550501B (en) 2003-09-01

Family

ID=24156188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090107596A TW550501B (en) 2000-03-31 2001-05-15 Apparatus, method, and system for an access transaction

Country Status (7)

Country Link
US (1) US6795905B1 (zh)
AU (1) AU2001249218A1 (zh)
DE (1) DE10195999B3 (zh)
GB (1) GB2377793B (zh)
HK (1) HK1050253B (zh)
TW (1) TW550501B (zh)
WO (1) WO2001075595A2 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678825B1 (en) 2000-03-31 2004-01-13 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US6633963B1 (en) 2000-03-31 2003-10-14 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6986052B1 (en) 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
CN1252597C (zh) * 2000-07-18 2006-04-19 英特尔公司 在一个独立执行环境中控制对多个独立存储器的访问
US7793111B1 (en) 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
DE10105284A1 (de) * 2001-02-06 2002-08-29 Infineon Technologies Ag Mikroprozessorschaltung für Datenträger und Verfahren zum Organisieren des Zugriffs auf in einem Speicher abgelegten Daten
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
GB2396930B (en) * 2002-11-18 2005-09-07 Advanced Risc Mach Ltd Apparatus and method for managing access to a memory
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7793286B2 (en) 2002-12-19 2010-09-07 Intel Corporation Methods and systems to manage machine state in virtual machine operations
US8838950B2 (en) * 2003-06-23 2014-09-16 International Business Machines Corporation Security architecture for system on chip
US20050044408A1 (en) * 2003-08-18 2005-02-24 Bajikar Sundeep M. Low pin count docking architecture for a trusted platform
US7739521B2 (en) 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7496958B2 (en) * 2003-10-29 2009-02-24 Qualcomm Incorporated System for selectively enabling operating modes of a device
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
EP1659474A1 (en) * 2004-11-15 2006-05-24 Thomson Licensing Method and USB flash drive for protecting private content stored in the USB flash drive
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7673345B2 (en) * 2005-03-31 2010-03-02 Intel Corporation Providing extended memory protection
US20060282683A1 (en) * 2005-06-13 2006-12-14 Subramanyam Chandramouli Flash array read, erase, and program security
US7752436B2 (en) * 2005-08-09 2010-07-06 Intel Corporation Exclusive access for secure audio program
US7865740B2 (en) * 2005-09-27 2011-01-04 Intel Corporation Logging changes to blocks in a non-volatile memory
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US8959339B2 (en) 2005-12-23 2015-02-17 Texas Instruments Incorporated Method and system for preventing unauthorized processor mode switches
US8285988B2 (en) * 2006-05-09 2012-10-09 Broadcom Corporation Method and system for command authentication to achieve a secure interface
US8560829B2 (en) * 2006-05-09 2013-10-15 Broadcom Corporation Method and system for command interface protection to achieve a secure interface
US8032761B2 (en) * 2006-05-09 2011-10-04 Broadcom Corporation Method and system for memory attack protection to achieve a secure interface
US20110035601A1 (en) * 2007-12-21 2011-02-10 University Of Virginia Patent Foundation System, method and computer program product for protecting software via continuous anti-tampering and obfuscation transforms
GB2457062A (en) * 2008-02-01 2009-08-05 Iti Scotland Ltd Tag reader / writer process partitioned for execution between secure and non-secure processing environments
US8127131B2 (en) * 2008-04-10 2012-02-28 Telefonaktiebolaget Lm Ericsson (Publ) System and method for efficient security domain translation and data transfer
US8639943B2 (en) * 2008-06-16 2014-01-28 Qualcomm Incorporated Methods and systems for checking run-time integrity of secure code cross-reference to related applications
US8160365B2 (en) * 2008-06-30 2012-04-17 Sharp Laboratories Of America, Inc. Methods and systems for identifying digital image characteristics
KR101255593B1 (ko) * 2009-06-16 2013-04-16 퀄컴 인코포레이티드 보안 코드의 런-타임 완전성을 체크하기 위한 방법들 및 시스템들
DE102010004446A1 (de) * 2010-01-13 2011-07-14 Giesecke & Devrient GmbH, 81677 Verfahren zum Bereitstellen eines sicheren Zählers auf einem Endgerät
DE102011012227A1 (de) * 2011-02-24 2012-08-30 Giesecke & Devrient Gmbh Verfahren zum Datenaustausch in einer gesicherten Laufzeitumgebung
DE102011018431A1 (de) 2011-04-21 2012-10-25 Giesecke & Devrient Gmbh Verfahren zur Anzeige von Informationen auf einer Anzeigeeinrichtung eines Endgeräts
DE102011115135A1 (de) 2011-10-07 2013-04-11 Giesecke & Devrient Gmbh Mikroprozessorsystem mit gesicherter Laufzeitumgebung
CN104331671A (zh) * 2014-10-30 2015-02-04 无锡市合鑫川自动化设备有限公司 计算机从设备安全代码加载的方法与系统
WO2016159812A1 (ru) * 2015-03-30 2016-10-06 Валерий Аркадьевич КОНЯВСКИЙ Способ повышения устойчивости компьютера по отношению к хакерским атакам
US10810141B2 (en) * 2017-09-29 2020-10-20 Intel Corporation Memory control management of a processor
US11281796B2 (en) * 2018-06-13 2022-03-22 At&T Intellectual Property I, L.P. Blockchain based information management

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037214A (en) 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
US4278837A (en) 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
US4366537A (en) 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US4521852A (en) 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
JPS59111561A (ja) 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US5079737A (en) 1988-10-25 1992-01-07 United Technologies Corporation Memory management unit for the MIL-STD 1750 bus
US5781753A (en) * 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
US5022077A (en) 1989-08-25 1991-06-04 International Business Machines Corp. Apparatus and method for preventing unauthorized access to BIOS in a personal computer system
US5075842A (en) 1989-12-22 1991-12-24 Intel Corporation Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism
EP0473913A3 (en) 1990-09-04 1992-12-16 International Business Machines Corporation Method and apparatus for providing a service pool of virtual machines for a plurality of vm users
US5255379A (en) 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
JPH04348434A (ja) 1991-05-27 1992-12-03 Hitachi Ltd 仮想計算機システム
US5522075A (en) * 1991-06-28 1996-05-28 Digital Equipment Corporation Protection ring extension for computers having distinct virtual machine monitor and virtual machine address spaces
US5455909A (en) 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
JPH06236284A (ja) * 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
US5627987A (en) 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
US5421006A (en) 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5293424A (en) 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
EP0600112A1 (de) 1992-11-30 1994-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff
FR2703800B1 (fr) 1993-04-06 1995-05-24 Bull Cp8 Procédé de signature d'un fichier informatique, et dispositif pour la mise en Óoeuvre.
US5628023A (en) * 1993-04-19 1997-05-06 International Business Machines Corporation Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view
JPH06348867A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
US5442704A (en) * 1994-01-14 1995-08-15 Bull Nh Information Systems Inc. Secure memory card with programmed controlled security access control
US5459869A (en) 1994-02-17 1995-10-17 Spilo; Michael L. Method for providing protected mode services for device drivers and other resident software
US5684881A (en) 1994-05-23 1997-11-04 Matsushita Electric Industrial Co., Ltd. Sound field and sound image control apparatus and method
WO1995033239A1 (en) * 1994-05-26 1995-12-07 The Commonwealth Of Australia Secure computer architecture
US5539828A (en) 1994-05-31 1996-07-23 Intel Corporation Apparatus and method for providing secured communications
US5473692A (en) 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5978481A (en) 1994-08-16 1999-11-02 Intel Corporation Modem compatible method and apparatus for encrypting data that is transparent to software applications
US6058478A (en) 1994-09-30 2000-05-02 Intel Corporation Apparatus and method for a vetted field upgrade
US5615263A (en) 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5764969A (en) 1995-02-10 1998-06-09 International Business Machines Corporation Method and system for enhanced management operation utilizing intermixed user level and supervisory level instructions with partial concept synchronization
US5717903A (en) 1995-05-15 1998-02-10 Compaq Computer Corporation Method and appartus for emulating a peripheral device to allow device driver development before availability of the peripheral device
DE19536169A1 (de) * 1995-09-29 1997-04-03 Ibm Multifunktionale Chipkarte
US5737760A (en) 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Necエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US5657445A (en) 1996-01-26 1997-08-12 Dell Usa, L.P. Apparatus and method for limiting access to mass storage devices in a computer system
IL117085A (en) 1996-02-08 2005-07-25 Milsys Ltd Secure computer system
US5835594A (en) 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5978892A (en) 1996-05-03 1999-11-02 Digital Equipment Corporation Virtual memory allocation in a virtual address space having an inaccessible gap
US6175925B1 (en) 1996-06-13 2001-01-16 Intel Corporation Tamper resistant player for scrambled contents
US6178509B1 (en) 1996-06-13 2001-01-23 Intel Corporation Tamper resistant methods and apparatus
US6205550B1 (en) 1996-06-13 2001-03-20 Intel Corporation Tamper resistant methods and apparatus
US5729760A (en) 1996-06-21 1998-03-17 Intel Corporation System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode
US6055637A (en) 1996-09-27 2000-04-25 Electronic Data Systems Corporation System and method for accessing enterprise-wide resources by presenting to the resource a temporary credential
US5844986A (en) 1996-09-30 1998-12-01 Intel Corporation Secure BIOS
US5937063A (en) 1996-09-30 1999-08-10 Intel Corporation Secure boot
JPH10134008A (ja) 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
US5852717A (en) 1996-11-20 1998-12-22 Shiva Corporation Performance optimizations for computer networks utilizing HTTP
US6376477B2 (en) 1996-11-25 2002-04-23 Merck & Co., Inc. Combination of an agent that binds to the androgen receptor and a bisphosphonic acid in the prevention and/or treatment of diseases involving calcium or phosphate metabolism
US5757919A (en) 1996-12-12 1998-05-26 Intel Corporation Cryptographically protected paging subsystem
US6148401A (en) 1997-02-05 2000-11-14 At&T Corp. System and method for providing assurance to a host that a piece of software possesses a particular property
US5953502A (en) 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
EP0970411B1 (en) 1997-03-27 2002-05-15 BRITISH TELECOMMUNICATIONS public limited company Copy protection of data
US5987557A (en) 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6014745A (en) 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
US6188995B1 (en) 1997-07-28 2001-02-13 Apple Computer, Inc. Method and apparatus for enforcing software licenses
DE19735948C1 (de) 1997-08-19 1998-10-01 Siemens Nixdorf Inf Syst Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung
US6282657B1 (en) 1997-09-16 2001-08-28 Safenet, Inc. Kernel mode protection
US6148379A (en) 1997-09-19 2000-11-14 Silicon Graphics, Inc. System, method and computer program product for page sharing between fault-isolated cells in a distributed shared memory system
US6085296A (en) 1997-11-12 2000-07-04 Digital Equipment Corporation Sharing memory pages and page tables among computer processes
US6219787B1 (en) 1997-12-22 2001-04-17 Texas Instruments Incorporated Method and apparatus for extending security model to native code
US6192455B1 (en) * 1998-03-30 2001-02-20 Intel Corporation Apparatus and method for preventing access to SMRAM space through AGP addressing
US6339826B2 (en) 1998-05-05 2002-01-15 International Business Machines Corp. Client-server system for maintaining a user desktop consistent with server application user access permissions
US6339815B1 (en) * 1998-08-14 2002-01-15 Silicon Storage Technology, Inc. Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space
US6505279B1 (en) * 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
JP2000076139A (ja) 1998-08-28 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 携帯型情報記憶媒体
US6230248B1 (en) 1998-10-12 2001-05-08 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for pre-validating regions in a virtual addressing scheme
EP1030237A1 (en) 1999-02-15 2000-08-23 Hewlett-Packard Company Trusted hardware device in a computer
US6272533B1 (en) 1999-02-16 2001-08-07 Hendrik A. Browne Secure computer system and method of providing secure access to a computer system including a stand alone switch operable to inhibit data corruption on a storage device
EP1272948A1 (en) 1999-04-12 2003-01-08 Digital Media on Demand, Inc. ( DMOD, Inc.) Secure electronic commerce system
US6321314B1 (en) 1999-06-09 2001-11-20 Ati International S.R.L. Method and apparatus for restricting memory access
US6158546A (en) 1999-06-25 2000-12-12 Tenneco Automotive Inc. Straight through muffler with conically-ended output passage
US6301646B1 (en) 1999-07-30 2001-10-09 Curl Corporation Pointer verification system and method
GB9923802D0 (en) 1999-10-08 1999-12-08 Hewlett Packard Co User authentication
GB9923804D0 (en) 1999-10-08 1999-12-08 Hewlett Packard Co Electronic commerce system
US6292874B1 (en) 1999-10-19 2001-09-18 Advanced Technology Materials, Inc. Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges
WO2001063567A2 (en) 2000-02-25 2001-08-30 Identix Incorporated Secure transaction system
CA2341931C (en) 2000-03-24 2006-05-30 Contentguard Holdings, Inc. System and method for protection of digital works
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6507904B1 (en) 2000-03-31 2003-01-14 Intel Corporation Executing isolated mode instructions in a secure system running in privilege rings
US20020062452A1 (en) 2000-08-18 2002-05-23 Warwick Ford Countering credentials copying
EP1384126A2 (en) 2001-04-24 2004-01-28 Hewlett-Packard Company An information security system

Also Published As

Publication number Publication date
AU2001249218A1 (en) 2001-10-15
GB2377793B (en) 2004-12-22
WO2001075595A2 (en) 2001-10-11
US6795905B1 (en) 2004-09-21
DE10195999T1 (de) 2003-04-03
HK1050253A1 (en) 2003-06-13
WO2001075595A3 (en) 2002-07-25
HK1050253B (zh) 2005-05-06
GB2377793A (en) 2003-01-22
GB0225049D0 (en) 2002-12-04
DE10195999B3 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
TW550501B (en) Apparatus, method, and system for an access transaction
JP3713141B2 (ja) プログラムの不正実行防止方法
TW583584B (en) Isolated instructions for isolated execution
US6678825B1 (en) Controlling access to multiple isolated memories in an isolated execution environment
US6934817B2 (en) Controlling access to multiple memory zones in an isolated execution environment
US7020772B2 (en) Secure execution of program code
US6957332B1 (en) Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US7010684B2 (en) Method and apparatus for authenticating an open system application to a portable IC device
US7254707B2 (en) Platform and method for remote attestation of a platform
US7139915B2 (en) Method and apparatus for authenticating an open system application to a portable IC device
KR101457355B1 (ko) 보안 애플리케이션 실행을 제공하는 방법 및 장치
US7149854B2 (en) External locking mechanism for personal computer memory locations
TW201224838A (en) Method for enforcing resource access control in computer systems
TW393599B (en) Method and apparatus for controlling access to a register mapped an I/O address space of a computer system
US8307215B2 (en) System and method for an autonomous software protection device
US20070074050A1 (en) System and method for software and data copy protection
JP3982687B2 (ja) 分離実行環境での複数の分離メモリへのアクセスの制御
US7194634B2 (en) Attestation key memory device and bus
US7013484B1 (en) Managing a secure environment using a chipset in isolated execution mode
WO2001075563A2 (en) Generating a key hierarchy for use in an isolated execution environment
JPWO2004006075A1 (ja) 開放型汎用耐攻撃cpu及びその応用システム
US7013481B1 (en) Attestation key memory device and bus
Kyle et al. Uclinux: a linux security module for trusted-computing-based usage controls enforcement
US7089418B1 (en) Managing accesses in a processor for isolated execution
US7111176B1 (en) Generating isolated bus cycles for isolated execution

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees