JPH06348867A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH06348867A
JPH06348867A JP5134291A JP13429193A JPH06348867A JP H06348867 A JPH06348867 A JP H06348867A JP 5134291 A JP5134291 A JP 5134291A JP 13429193 A JP13429193 A JP 13429193A JP H06348867 A JPH06348867 A JP H06348867A
Authority
JP
Japan
Prior art keywords
prom
mode
microcomputer
interface
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5134291A
Other languages
English (en)
Inventor
Masahiro Ueno
雅弘 上野
Kenichi Ono
健一 小野
Toshitaka Yamamoto
敏孝 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5134291A priority Critical patent/JPH06348867A/ja
Priority to US08/252,358 priority patent/US5628022A/en
Priority to KR1019940012504A priority patent/KR100327624B1/ko
Publication of JPH06348867A publication Critical patent/JPH06348867A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】ＰＲＯＭを内蔵するマイクロコンピュータをプ
リント基板上に他の部品とともに実装した状態で、内蔵
ＰＲＯＭへの演算補正係数等の書き込みを可能にする。 【構成】ＣＰＵ２，ＰＲＯＭ３，ＲＡＭ４および周辺機
能ブロック５等を具備するシングルチップマイクロコン
ピュータ１のＭＣＵモード，ＰＲＯＭモード，インライ
ンモードの切り換えをプリント基板に実装状態でＩ／Ｏ
ピンＩＬＭにより可能にした。 【効果】ＰＲＯＭ内蔵シングルチップマイクロコンピュ
ータにおいて、プリント基板に他の部品とともに実装し
た状態でインラインテスタ等によりアプリケーションシ
ステムの性能等をテストした後、性能向上等のため演算
補正係数等をＰＲＯＭに書き込むことが可能になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、家庭用品，産業用品等
に広く使用されるマイクロコンピュータ、特にフィール
ドプログラム可能なＰＲＯＭ(Programmable Read Only
Memory）内蔵のシングルチップマイクロコンピュータに
関する。
【０００２】
【従来の技術】シングルチップマイクロコンピュータは
ＣＰＵ(Central Processing Unit）の他に、プログラム
格納用ＲＯＭ（Read Only Memory），演算用ＲＡＭ（Ra
ndomAccess Memory)及びタイマー，Ａ／Ｄ変換器，Ｄ／
Ａ変換器等の周辺機能を１個のチップ上に収容した比較
的小規模のコントローラに使われるマイクロコンピュー
タである。ＲＯＭは多くの場合マスクＲＯＭであるがフ
ィールドプログラム可能なＰＲＯＭも使われる。このた
めアドレスバス，データバス等のバスは信号ピンとして
外部に引き出されておらず、外部ピンは電源，一部のコ
ントロール信号等以外は周辺機能とマイクロコンピュー
タ外のシステムとのシステムインタフェース信号ピンに
割り当てられる。ＣＰＵが、このシステムインタフェー
ス信号ピンとＲＯＭに内蔵されたアプリケーションプロ
グラムによりアプリケーションシステムを制御するモー
ドをＭＣＵモードと呼ぶ。シングルチップマイクロコン
ピュータには通常このＭＣＵモードのほかに、システム
インタフェース信号ピンをアドレスバス，データバス，
一部の内部信号用の信号ピンに切り換えてテスティング
を行うテストモード，ＰＲＯＭにプログラム等を書き込
むＰＲＯＭモードを持っている。ＰＲＯＭタイプのシン
グルチップマイクロコンピュータの場合、ＭＣＵモード
からＰＲＯＭモードへのモード切り換えは、モード切り
換え信号ピンに付与されるモード切り換え信号によりシ
ステムインタフェースをインアクティブ，ＰＲＯＭイン
タフェースをアクティブにすることによって行ってい
る。即ち、ＭＣＵモード時に使用する信号ピンとＰＲＯ
Ｍモード時に使用する信号ピンとを共用しているため、
モード切り換え信号によっていずれか一方のモードの信
号ピンとして機能するように選択するのである。
【０００３】図２は従来のシングルチップマイクロコン
ピュータの１例を示す図で、１はシングルチップマイク
ロコンピュータ、２はＣＰＵ、３はＥＰＲＯＭ（Erasab
leand Programmable Read Only Memory)等のＰＲＯＭ、
４はＲＡＭ、５はタイマー，Ａ／Ｄ変換器，Ｄ／Ａ変換
器，ＬＣＤ（Liquid Crystal Display）ドライバ／コン
トローラ等の周辺機能ブロック、６はシングルチップマ
イクロコンピュータ１がＭＣＵモードで動作するときの
内部各ブロックと外部信号とのインタフェース機能を有
するＭＣＵインタフェース、７はシングルチップマイク
ロコンピュータ１がＰＲＯＭモードで動作するときの内
部各ブロックと外部信号とのインタフェース機能を有す
るＰＲＯＭインタフェースである。１１はＰＲＯＭデー
タバス、１２はＰＲＯＭアドレスバスＡｘｘ、１３はＰ
ＲＯＭアドレスバスＡｙｙ、１４はＰＲＯＭアドレスバ
スＡｚｚ、１５，１６はＣＰＵ２がＲＡＭ４，周辺機能
ブロック５等をアクセスするときに用いるデータバスお
よびアドレスバス、１７は周辺機能ブロック５がＭＣＵ
インタフェース６をアクセスするときに用いる入出力バ
スである。１８〜２２はＭＣＵモード時にＭＣＵインタ
フェースとそれぞれのＩ／Ｏポート１ｃのピン４０ｃ，
Ｉ／Ｏポート１ｂのピン４０ｂ，Ｉ／Ｏポート１ａのピ
ン４０ａ，Ｉ／Ｏポート２のピン４１ａ，Ｉ／Ｏポート
３のピン４２に接続される入出力信号バスである。２３
はＰＲＯＭアドレスバスＡｘｘ１２につながるＰＲＯＭ
アドレスバスＡｘ、２４はＰＲＯＭアドレスバスＡｙｙ
１３につながるＰＲＯＭアドレスバスＡｙ、２５はＰＲ
ＯＭアドレスバスＡｚｚ１４につながるＰＲＯＭアドレ
スバスＡｚ、２６はＰＲＯＭデータバス１１につながる
ＰＲＯＭデータバスＤｎでそれぞれＰＲＯＭモード時に
使用される。40ａはＭＣＵモード時のＩ／Ｏポート１ａ
及びＰＲＯＭモード時のアドレスポートＡｘｐを兼用す
るピン、４０ｂはＭＣＵモード時のＩ／Ｏポート１ｂ及
びPROMモード時のアドレスポートＡｙｐを兼用するピ
ン、４０ｃはＭＣＵモード時のＩ／Ｏポート１ｃ及びＰ
ＲＯＭモード時のアドレスポートＡｚｐを兼用するピ
ン、４１ａはＭＣＵモード時のＩ／Ｏポート２及びＰＲ
ＯＭモード時のデータポートＤｎｐを兼用するピン、４
２はＭＣＵモード時に用いるＩ／Ｏポート３のピンであ
る。４３はＭＣＵモードからＰＲＯＭモードに切り換え
るためのＰＲＯＭモード信号ＰＲＭを入力するためのＰ
ＲＭ信号ピンである。
【０００４】次に以上の構成における動作を説明する。
まず、アプリケーションシステムを制御するＭＣＵモー
ドについて説明する。ＭＣＵモードは、ＰＲＯＭモード
に設定するＰＲＭ信号をインアクティブにすることによ
り設定する。ＭＣＵモードにおいては、ＣＰＵ２はＰＲ
ＯＭ３からＰＲＯＭデータバス１１，ＰＲＯＭアドレス
バスＡｘｘ１２，ＰＲＯＭアドレスバスＡｙｙ１３，Ｐ
ＲＯＭアドレスバスＡｚｚ１４を用いて内蔵されたプロ
グラム等を読み出し、データバス１５，アドレスバス１
６を用いてＲＡＭ４内のデータ，ＭＣＵインタフェー
ス，ピン４０ａ，４０ｂ，４０ｃ，４１ａ，４２を通し
て読み込む外部信号，周辺機能ブロック５からのデータ
等を用いてプログラムを実行し、その結果をＲＡＭ４へ
格納し、周辺機能ブロック５，ＭＣＵインタフェース
６，ピン４０ａ，４０ｂ，４０ｃ，４１ａ，４２を通し
て外部に出力し、アプリケーションシステムを制御す
る。この時、ＰＲＯＭインタフェース７はインアクティ
ブになっており、ピン４０ａ，４０ｂ，４０ｃ，４１
ａ，４２の全てはＭＣＵインタフェースとの間でアクセ
スされる。次に、ＰＲＯＭモード時の動作について説明
する。ＭＣＵモード時にＣＰＵ２が使用するＰＲＯＭ３
内のプログラムはＰＲＯＭモードで書き込む。
【０００５】ＭＣＵモードからＰＲＯＭモードへの切り
換えは、ＰＲＭ信号ピン４３のPROMモード信号ＰＲＭを
アクティブにすることにより行う。ＰＲＯＭモードでは
PROMインタフェース７がアクティブになりＭＣＵインタ
フェース６はインアクティブになる。ピン４０ａ，４０
ｂ，４０ｃ，４１ａはＰＲＯＭインタフェース７と図示
しないＰＲＯＭライタとの間のアクセスのための入出力
ポートとなり、ピン40a,４０ｂ，４０ｃはＰＲＯＭライ
タからＰＲＯＭ３へ書き込むためのＰＲＯＭアドレスポ
ートＡｘｐ，Ａｙｐ，Ａｚｐ、ピン４１ａはＰＲＯＭラ
イタとＰＲＯＭ３との間でアクセスされるＰＲＯＭデー
タ（プログラム，固定データ等）用のデータポートＤｎ
ｐになる。この状態でＰＲＯＭライタはピン４０ａ，４
０ｂ，40c,４１ａ，ＰＲＯＭインタフェース７を通して
ＰＲＯＭ３へのデータ書き込み、データベリファイ等の
アクセスを行う。図３は、ＰＲＯＭ３のアドレス空間を
示しており、実線はＰＲＯＭ３の全アドレス空間（図の
場合は６４Ｋワード）を示し、斜線を付した部分はＰＲ
ＯＭライタのアクセス可能空間を示す。即ち、PROMライ
タはＰＲＯＭ３の全アドレス空間をアクセスする。従っ
て、この場ピン４０ａ，４０ｂ，４０ｃは合計１６本の
ＰＲＯＭアドレス信号ピンを持ち、ＰＲＯＭモードにお
いてはＰＲＯＭライタはこの全てを使用する。
【０００６】
【発明が解決しようとする課題】以上説明したように従
来技術においては、ＰＲＯＭライタインタフェース信号
はＰＲＯＭの全アドレス領域にプログラム等を書き込む
必要があるためＰＲＯＭライタインタフェース信号本数
が多くなり、ＭＣＵモード時のシステムインタフェース
信号ピンのかなりの本数をＰＲＯＭライタインタフェー
ス信号に切り換えなければならない。一方、該マイクロ
コンピュータをアプリケーションシステムに実装し、更
にマイクロコンピュータ周辺部品を実装してアプリケー
ションシステムの大部分の機能を前記マイクロコンピュ
ータとそのプログラムにより動作する状態に組み上げた
場合、この状態でＰＲＯＭモードに切り換えＰＲＯＭに
書き込むことはできない。ＰＲＯＭライタインタフェー
スとして使用すべき信号ピンの大部分、又は全ての信号
ピンにアプリケーションシステムとしての部品が実装さ
れ接続されているからである。上記のごとくアプリケー
ションシステムとして組み上げ、システムとして動作さ
せインラインテスタ等によりシステム性能をテストした
後、補正係数その他の演算用係数を求めＰＲＯＭに書き
込みこれを用いてシステムを制御すれば、アプリケーシ
ョンシステムとしての制御精度等を向上させうるケース
は少なからずあるが、従来のシングルチップマイクロコ
ンピュータでは対応が不可能であった。
【０００７】本発明の目的は、ＰＲＯＭを内蔵するシン
グルチップマイクロコンピュータにおいて、特にプリン
ト基板上に他の部品と共に実装した状態においても容易
にＰＲＯＭにデータを書き込むことが可能なシングルチ
ップマイクロコンピュータを提供することである。
【０００８】本発明の他の目的は、マイクロコンピュー
タを他の部品とともにプリント基板上に実装し、インラ
インテスタ等でシステム性能をテストした後、システム
性能を向上させるため制御定数あるいは演算係数等を新
たに設定しなおすことを可能にすることである。
【０００９】
【課題を解決するための手段】かかる目的を達成する本
発明マイクロコンピュータの特徴とするところは、シン
グルチップマイクロコンピュータは通常のシステム制御
動作モードであるMCUモード，該マイクロコンピュータ
単体で内蔵ＰＲＯＭにプログラム等を書き込むＰＲＯＭ
モードの他に、プリント基板上に他の部品と共に実装し
た状態においても容易にＰＲＯＭにデータを書き込むこ
とが可能なインラインモードを有し、該インラインモー
ドに動作モードを切り換えるためのモード切り換え入力
信号ピンを備える点にある。
【００１０】また、本発明は上述の他に、インラインモ
ード時にＰＲＯＭへのデータ書き込みを可能にするイン
ラインインタフェースを有すること、インラインインタ
フェースがＰＲＯＭアドレスバスの一部をハイレベルに
またＰＲＯＭアドレスバスの一部をローレベルに固定す
るマルチプレクサを有すること、ＰＲＯＭライタとマイ
クロコンピュータとの間で該ＰＲＯＭに書き込むための
ＰＲＯＭアドレスおよびデータをアクセスするためのシ
リアルインタフェースを備えていること、インラインイ
ンタフェースとＰＲＯＭライタとのインタフェース用信
号ピンの一部または全てをＬＣＤドライバ／コントロー
ラ用信号ピンに割り付けることを特徴としている。
【００１１】更に本発明は上述の他に、ＰＲＯＭを内蔵
するマイクロコンピュータを用いたシステムにおいて、
ＰＲＯＭ内にシステムを制御するための仮の定数，演算
係数等を格納する第１のエリア、該仮の定数等を用いて
システム性能をテストした後得られる真の定数，演算係
数等を格納する第２のエリアおよび第２のエリアに真の
定数等を格納したことを示すフラグ等を格納する第３の
エリアを有する点、第２のエリアおよび第３のエリアを
ＰＲＯＭのインラインモードアクセスエリアに設定する
点を特徴としている。
【００１２】
【作用】本発明においては、複数のモード切り換え信号
ピンを有し、マイクロコンピュータの通常のシステム制
御動作モードであるＭＣＵモード、及びマイクロコンピ
ュータ単体で内蔵ＰＲＯＭにプログラム等を書き込むＰ
ＲＯＭモードの他に、マイクロコンピュータをプリント
基板上に他の部品とともに実装した状態でPROMライタか
らインラインプローブ等を介して内蔵ＰＲＯＭにデータ
を書き込むインラインモードを有し、複数または単独の
モード切り換え信号ピンにより該マイクロコンピュータ
の動作モードをインラインモードに設定する。
【００１３】また本発明においては、マイクロコンピュ
ータに内蔵するインラインインタフェースにより、マイ
クロコンピュータをプリント基板上に他の部品とともに
実装した状態でＰＲＯＭライタと内蔵ＰＲＯＭとの間の
インタフェースをとる。
【００１４】更にまた本発明においては、インラインイ
ンタフェース内のマルチプレクサがＰＲＯＭアドレスバ
スの一部をハイレベルに、またＰＲＯＭアドレスバスの
一部をローレベルに固定する。
【００１５】更に本発明においては、インラインインタ
フェースはシリアルインタフェースを備えており、ＰＲ
ＯＭライタとマイクロコンピュータとの間で該ＰＲＯＭ
に書き込むためのＰＲＯＭアドレスおよびデータをシリ
アルにアクセスする。
【００１６】また本発明においては、インラインインタ
フェースとＰＲＯＭライタとのインタフェース用信号ピ
ンの一部または全てをＬＣＤドライバ／コントローラ用
信号ピンに割り付けインラインモード時のピン使用の自
由度を向上させる。
【００１７】更にまた本発明においては、ＰＲＯＭを内
蔵するマイクロコンピュータを用いたシステムにおい
て、ＰＲＯＭ内にシステムを制御するための仮の定数，
演算係数等を格納する第１のエリア、該仮の定数等を用
いてシステム性能をテストした後得られる真の定数，演
算係数等を格納する第２のエリアおよび第２のエリアに
真の定数等を格納したことを示すフラグ等を格納する第
３のエリアを有するから、システムを仮の定数等を用い
てテストした後インラインモードにおいて真の定数，演
算係数等をＰＲＯＭ内の所定のエリアに書き込み、その
真の定数，演算係数等を用いてシステムを制御すること
ができる。
【００１８】
【実施例】次に本発明マイクロコンピュータを実施例と
して示した図面を用いて詳細に説明する。
【００１９】図１は本発明の１実施例を示す概略回路図
で、図２と同一符号は同一機能ブロックを示す。図１に
おいて、８は第１のマルチプレクサ３０及び第２のマル
チプレクサ３１から構成されたマルチプレクサ部で、図
には機能的に判り易くスイッチの形式で示しているがこ
れに限定するものではない。第１のマルチプレクサ３０
はＰＲＯＭアドレスバスＡｙｙ１３の途中に配置され、
ＰＲＯＭ側に接続されているＰＲＯＭアドレスバスＡｙ
ｙ１３を接地電位に切り換える働きをする。第２のマル
チプレクサ３１はＰＲＯＭアドレスバスＡｚｚ１４の途
中に配置され、ＰＲＯＭ側に接続されているＰＲＯＭア
ドレスバスＡｚｚ１４を電源電位に切り換える働きをす
る。４０ａはＭＣＵモード時のＩ／Ｏポート１ａ及びＰ
ＲＯＭモード時のアドレスポートＡｘｐを兼用するピ
ン、４０ｂはＭＣＵモード時のＩ／Ｏポート１ｂ及びＰ
ＲＯＭモード時のアドレスポートＡｙｐを兼用するピ
ン、４０ｃはＭＣＵモード時のＩ／Ｏポート１ｃ及びＰ
ＲＯＭモード時のアドレスポートＡｚｐを兼用するピ
ン、４４はインラインモードに切り換えるためのインラ
インモード信号ＩＬＭを入力するためのＩＬＭ信号ピン
で、マルチプレクサ部８とＰＲＯＭインタフェース７と
で構成されるインラインインタフェースを制御する。
【００２０】次に、以上の構成における動作を説明す
る。まず、ＭＣＵモード時の動作は、シングルチップマ
イクロコンピュータとしてアプリケーションシステムを
制御するための動作であり、ＰＲＯＭモード切り換え信
号ＰＲＭ及びインラインモード切り換え信号ＩＬＭをイ
ンアクティブにすることによってＭＣＵモードに設定さ
れる。ＭＣＵモードとしての動作は上述の従来例の動作
と同じである。ＰＲＯＭモード時の動作も、マイクロコ
ンピュータ単体でＰＲＯＭ３へアプリケーションプログ
ラム等を書き込む動作であり、全てのＰＲＯＭアドレス
バスＡｘ２３，Ａｙ２４，Ａｚ２５を使用し、図４に示
すＰＲＯＭのアドレス空間のうち、従来例と同様実線で
示す全アドレス空間をアクセスし、図の場合６４Ｋワー
ドの全ての領域にプログラム等をＰＲＯＭライタにより
書き込むことができる。従って、ＰＲＯＭアドレスバス
Ａｘ２３，Ａｙ２４，Ａｚ２５の合計本数は１６本にな
る。ＰＲＯＭモードの設定はＰＲＯＭモード切り換え信
号ＰＲＭをアクティブにすることにより行う。
【００２１】次に、インラインモード時の動作について
説明する。インラインモードはPROMモード切り換え信号
ＰＲＭ及びインラインモード切り換え信号ＩＬＭをアク
ティブにすることまたは、インラインモード切り換え信
号ＩＬＭをアクティブにすることにより設定される。イ
ンラインモードでは、ＭＣＵインタフェース６は外部ピ
ン即ちＩ／Ｏポート１ａのピン４０ａ、Ｉ／Ｏポート１
ｂのピン４０ｂ、Ｉ／Ｏポート１ｃのピン４０ｃに対し
てはハイインピーダンスになる。一方、インラインイン
タフェースの一部を構成するＰＲＯＭインタフェース７
は、ピン４０ａ付与される信号に対しては内部側（ＰＲ
ＯＭ側）に信号をまた、ピン４１ａに付与される信号に
対しては双方向に信号を通し、ピン４０ｂ，ピン４０ｃ
に付与される信号に対してはハイインピーダンスにな
る。また、この例ではＰＲＯＭ３のＰＲＯＭアドレスバ
スＡｙｙ１３は第１のマルチプレクサ３０により信号レ
ベルがロー側に、ＰＲＯＭアドレスバスＡｚｚ１４は第
２のマルチプレクサ３１により信号レベルがハイ側にそ
れぞれ切り換えられ固定される。この状態でＰＲＯＭラ
イタをピン４０ａ，ピン４１ａに接続する（ライトイネ
ーブル，リードイネーブル等の信号線は省略してい
る）。ＰＲＯＭアドレスバスＡｘｘ１２はＰＲＯＭイン
タフェース７を介してピン４０ａに接続されておりこれ
を６本、ＰＲＯＭアドレスバスＡｙｙ１３は第１のマル
チプレクサ３０により論理レベルをロー側に固定されて
おりこれを９本、ＰＲＯＭアドレスバスＡｚｚは第２の
マルチプレクサ３１により論理レベルをハイ側に固定さ
れておりこれを１本とすれば、この状態でＰＲＯＭライ
タがアクセスできるＰＲＯＭ３のアドレス空間は図４の
斜線で示す６４ワードの部分になる。即ち、図示しない
ＰＲＯＭライタがピン４０ａを介してアドレス＄０００
０を指定したとき、ＰＲＯＭ３のアドレス空間上では図
４に示すようにアドレス＄８０００がアクセスされ、逐
次アドレスを増加させ、６４ワードをＰＲＯＭライタか
らシングルチップマイクロコンピュータ１内のＰＲＯＭ
３にデータを書き込むことができる。多くの場合、ＰＲ
ＯＭ３のアドレス空間のうちアドレス＄００００近辺は
ベクターアドレス，ショートジャンプ命令エリア等に使
われており、このエリアにデータ等を書き込むことは不
可能か、または得策でない。従って、インラインモード
でのデータ書き込みエリアをこの場合アドレス＄８００
０から設定している。本実施例においてピン４０ａおよ
び４１ａの一部または全てをＬＣＤコントローラ／ドラ
イバ用信号ピンに割り付ければ、後述するようにより効
果的である。
【００２２】尚、以上の説明では、図示しないＰＲＯＭ
ライタからＰＲＯＭ３にプログラム及びデータ等を書き
込む場合のＰＲＯＭライタによるベリファイ動作につい
ての説明を省略した。ベリファイ動作は通常ＰＲＯＭラ
イタがＰＲＯＭ３に書き込んだプログラム及びデータ等
が正しく書き込まれているか否かをチェックする動作
で、ＰＲＯＭライタがＰＲＯＭ３にプログラム及びデー
タ等を書き込んだ後該プログラム及びデータ等をＰＲＯ
Ｍライタが読み出しプログラム及びデータ等の誤りの有
無をチェックする。このベリファイ動作については、Ｐ
ＲＯＭモードにおいてはＰＲＯＭインタフェース７、イ
ンラインモードにおいてはインラインインタフェースを
介してそれぞれ行う。
【００２３】次に他の実施例を図５を用いて説明する。
図５において図１，図２と同一符号は同一機能ブロック
を示す。９は制御部、１０ａはシフトレジスタで構成し
たＰＲＯＭデータ部、１０ｂはシフトレジスタで構成し
たＰＲＯＭアドレス部である。これら制御部９，ＰＲＯ
Ｍデータ部１０ａおよびＰＲＯＭアドレス部１０ｂは図
示しないＰＲＯＭライタがＰＲＯＭ３をアクセスするた
めのシリアルインタフェースを構成する。４５はＭＣＵ
モード時のＩ／Ｏポート４及びインラインモード時のシ
リアルポートを兼用するピン、４６はＩ／Ｏポート５及
びインラインモード時のシリアルクロックポートを兼用
するピンである。
【００２４】次に、本実施例における動作について説明
する。本実施例におけるＭＣＵモード及びＰＲＯＭモー
ド時の動作は図１の実施例の場合と同様である。ＰＲＯ
Ｍ３のアドレス領域を示す図は図４と同じであり図４を
用いる。マルチプレクサ部８は第３のマルチプレクサ３
２及び第４のマルチプレクサ３３を含む。第３のマルチ
プレクサ３２はＰＲＯＭモードにおいてはピン４０ａか
ら入力されるPROM3 のアドレスＡｘをＰＲＯＭアドレス
バスＡｘｘ１２に接続する。第４のマルチプレクサ３３
はＰＲＯＭモードにおいてピン４１ａからのＰＲＯＭ３
へのデータＤｎをＰＲＯＭデータバス１１に接続する。
この状態でＰＲＯＭモードにおいてPROMライタからＰＲ
ＯＭ３へは図１で説明した書き込み動作でプログラム等
のデータを書き込むことができる。
【００２５】次にインラインモード時の動作について説
明する。インラインモードはピン４３のＰＲＯＭモード
切り換え信号ＰＲＭ及びピン４４のインラインモード切
り換え信号ＩＬＭをアクティブにすることまたは、イン
ラインモード切り換え信号ＩＬＭをアクティブにするこ
とにより設定する。この時、ピン４５はＰＲＯＭライタ
からのアドレス及びデータ信号用ポートであるシリアル
ポートになり、ピン４６はピン４５を介してＰＲＯＭラ
イタからアドレス及びデータ信号を入出力するときのシ
リアルクロック信号ポートになる。ＰＲＯＭライタとシ
ングルチップマイクロコンピュータ１とのインタフェー
スはピン４５及びピン４６でとる（ライトイネーブル信
号等の若干の制御信号は省略する）。ＰＲＯＭライタか
らＰＲＯＭ３へ書き込むデータＤｎ及びデータＤｎのＰ
ＲＯＭアドレスＡｘはピン４５を介し、ピン４６に入力
されるクロックに同期して、ＰＲＯＭアドレスＡｘはＰ
ＲＯＭアドレス部１０ｂへ、ＰＲＯＭデータＤｎはＰＲ
ＯＭアドレス部10ｂへシリアルに入力される。ＰＲＯＭ
アドレスＡｘ及びＰＲＯＭデータＤｎのPROMアドレス部
１０ｂ及びＰＲＯＭデータ部１０ａへの転送制御をビッ
ト数をカウントする等により制御部９が行う。この後Ｐ
ＲＯＭアドレス部１０ｂからＰＲＯＭアドレスＡｘが第
３のマルチプレクサ３２を介してＰＲＯＭアドレスバス
Ａｘｘ１２に供給され、ＰＲＯＭデータ部１０ａからＰ
ＲＯＭデータＤｎが第４のマルチプレクサ３３を介して
ＰＲＯＭデータバス１１に供給されてＰＲＯＭ３に所定
のデータが所定のＰＲＯＭアドレスに書き込まれる。本
実施例において、ピン４５およびピン４６をＬＣＤコン
トローラ／ドライバ用信号ピンに割り付ければ、後述す
るようにより効果的である。
【００２６】本実施例におけるＰＲＯＭに対するベリフ
ァイ動作は、図１に示した実施例と同様であるが、イン
ラインモードにおけるベリファイ時、ＰＲＯＭ３のアド
レスを図示しないＰＲＯＭライタからシリアルに制御部
９を介してＰＲＯＭアドレス部１０ｂへ格納後パラレル
に変換しＰＲＯＭ３のＰＲＯＭアドレスＡｘを第３のマ
ルチプレクサ３２を介して指定し、該指定されたＰＲＯ
ＭアドレスＡｘのPROMデータＤｎを第４のマルチプレク
サ３３を介してＰＲＯＭデータ部１０ａにパラレルに読
み出す。ＰＲＯＭデータ部１０ａ内のＰＲＯＭデータＤ
ｎは制御部を介しピン４５を経て図示しないＰＲＯＭラ
イタにシリアルに読み出し、ＰＲＯＭデータＤｎをベリ
ファイする。シリアル転送はピン４６に入力されるクロ
ックに同期して行う。以上のように、図示しないＰＲＯ
ＭライタからＰＲＯＭアドレスＡｘ及びＰＲＯＭデータ
Ｄｎをシリアルに転送する以外は、図１に示した実施例
と同様である。
【００２７】以上の実施例の説明では、インラインモー
ドへの切換えは、分り易くするためインラインモード切
換え信号ＩＬＭ，ＰＲＯＭモード切換え信号ＰＲＭによ
り行うとしたが、シングルチップマイクロコンピュータ
では、テストモードへの切換え信号ピン，リセット信号
ピン等があり、上記に加え、これらの組合わせにより、
各動作モードを切換えることが出来ることは言うまでも
ない。
【００２８】本発明の更に他の実施例を図６を用いて説
明する。図６において実線（外枠）は図４と同様にＰＲ
ＯＭの全アドレス空間を示す。６０はインラインモード
でアクセス可能なインライン領域、６１は仮の定数，演
算係数等を格納する第１のエリアでインライン領域の外
にある。６２はシステムのテスト後に得られる真の定
数，演算係数等を格納する第２のエリア、６３は第２の
エリアに真の定数等が格納されたことを示すフラグを格
納する第３のエリアである。マイクロコンピュータに制
御プログラムとともに第１のエリアに仮の定数，演算係
数等を格納し、該マイクロコンピュータを他の部品とと
もにプリント基板上に組立てアプリケーションシステム
としてテストする。その結果制御性能等初期の性能がで
ない場合、所望の性能がでる真の定数，演算係数等を求
め、プリント基板上でプローバ等を用いてＰＲＯＭライ
タにより真の定数等を第２のエリアに書き込むとともに
第２のエリアに書き込まれたことを示すフラグを第３の
エリアに書き込む。次に、システムを動作させたときマ
イクロコンピュータは第３のエリアのフラグを調べ、フ
ラグが書き込まれていれば第２のエリアの定数等を用い
てシステムを制御する。この結果システムは所望の制御
性能を得ることができる。
【００２９】
【発明の効果】以上の説明で明らかなように、本発明に
よればインラインモードへの切り換え信号を備えている
ため、従来のシングルチップマイクロコンピュータが備
えていたＭＣＵモード及びＰＲＯＭモードのほかにイン
ラインモードにシングルチップマイクロコンピュータの
機能を設定することができる。このため、ＰＲＯＭライ
タが内蔵ＰＲＯＭにアクセスするためのアクセス方法
を、従来のＰＲＯＭモードとは異なった方法でアクセス
する手段を提供することができる。これは、シングルチ
ップマイクロコンピュータをプリント基板上に他の部品
とともに実装した状態で、インラインテスタ等を用いて
シングルチップマイクロコンピュータを含むアプリケー
ションシステムの性能をテストした上、該システムの性
能を向上させる等のため演算補正係数等をプリント基板
へのプロービング等により内蔵PROMに書き込むことを可
能ならしめる。
【００３０】また本発明によれば、インラインモード時
のためのインラインインタフェースを備えているため、
シングルチップマイクロコンピュータのインタフェース
機能をインラインモード時に適した機能に容易に変更す
ることができる。
【００３１】更に本発明によれば、インラインインタフ
ェースはＰＲＯＭアドレスバスの一部をハイレベルに、
他の一部をローレベルに固定する手段を有するため、イ
ンラインモード時にＰＲＯＭライタとの間で内蔵ＰＲＯ
Ｍの全アドレス領域をアクセスする必要が無くなり、Ｐ
ＲＯＭライタとの間のＰＲＯＭアドレスバスの本数を減
じることができ、シングルチップマイクロコンピュータ
をプリント基板上に実装状態において容易に内蔵ＰＲＯ
Ｍに補正係数等のデータを書き込むことができる。
【００３２】更にまた本発明によれば、インラインイン
タフェースはＰＲＯＭアドレスおよびデータをシリアル
インタフェースを介してアクセスすることができるた
め、インラインモード時のＰＲＯＭライタとのインタフ
ェース信号本数を大幅に減じることができ、プリント基
板実装状態においてより容易にシングルチップマイクロ
コンピュータ内のＰＲＯＭに補正係数等のデータを書き
込むことができる。
【００３３】また本発明によれば、インラインインタフ
ェースに接続される信号ポートをＬＣＤドライバ／コン
トローラ用Ｉ／Ｏピンに割り付けるため、インラインモ
ード時のＰＲＯＭライタとのインタフェースをプロービ
ング等により自由にとることができる。即ち、通常プリ
ント基板とＬＣＤとはハンダ付け等による接続は行わず
プリント基板上のＬＣＤ接続点は、例えば銅パターンに
よる接続パッドが形成されており、ＬＣＤとプリント基
板との接続は導電パッド等を用いて電気的に接続される
ことが多く、配線あるいは半田付け等で物理的な接続を
しない。このため、プリント基板上では接続パッドは実
装後もセット最終組立まで空きパッド状になっている。
従って、この空きパッドを用いてＰＲＯＭライタ接続の
ためのプロービングを自由に行うことができる。
【図面の簡単な説明】
【図１】本発明マイクロコンピュータの１実施例を示す
概略回路図である。
【図２】従来のマイクロコンピュータの構成を示す概略
回路図である。
【図３】従来のマイクロコンピュータのＰＲＯＭのアド
レス空間を説明する図である。
【図４】本発明マイクロコンピュータのＰＲＯＭのアド
レス空間を説明する図である。
【図５】本発明マイクロコンピュータの他の実施例を示
す概略回路図である。
【図６】本発明マイクロコンピュータの異なる実施例の
ＰＲＯＭのアドレス空間を説明する概略図である。
【符号の説明】
１…シングルチップマイクロコンピュータ、２…ＣＰ
Ｕ、３…ＰＲＯＭ、４…ＲＡＭ、５…周辺機能ブロッ
ク、６…ＭＣＵインタフェース、７…ＰＲＯＭインタフ
ェース、８…マルチプレクサ部、９…制御部、１０ａ…
ＰＲＯＭデータ部、１０ｂ…ＰＲＯＭアドレス部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】プログラマブルＲＯＭを内蔵するマイクロ
    コンピュータにおいて、システム制御等のマイクロコン
    ピュータ機能としてのＭＣＵモード，ＰＲＯＭにプログ
    ラム等を書き込むＰＲＯＭモード及びユーザシステムへ
    該マイクロコンピュータを実装した状態でＰＲＯＭの一
    部へ演算係数等を書き込むインラインモードの少なくと
    も３モードを切り換えるモード切り換え信号を入力する
    外部ピンを有することを特徴とするマイクロコンピュー
    タ。
  2. 【請求項２】請求項１において、マイクロコンピュータ
    は少なくともＭＣＵモードインタフェース，ＰＲＯＭモ
    ードインタフェース及びインラインモードインタフェー
    スを備えたことを特徴とするマイクロコンピュータ。
  3. 【請求項３】請求項１または２において、インラインモ
    ードインタフェースはＰＲＯＭアドレスバスの一部をハ
    イレベルに、またＰＲＯＭアドレスバスの一部をローレ
    ベルに固定するマルチプレクサを備えたことを特徴とす
    るマイクロコンピュータ。
  4. 【請求項４】請求項１または２において、インラインモ
    ードインタフェースはＰＲＯＭライタとマイクロコンピ
    ュータとの間でＰＲＯＭに書き込むためのＰＲＯＭアド
    レスおよびデータをアクセスするためのシリアルインタ
    フェースを備えたことを特徴とするマイクロコンピュー
    タ。
  5. 【請求項５】請求項１または２において、インラインイ
    ンタフェースとＰＲＯＭライタとのインタフェース用信
    号ピンの一部または全てをＬＣＤドライバ／コントロー
    ラ用信号ピンに割り付けたことを特徴とするマイクロコ
    ンピュータ。
  6. 【請求項６】ＰＲＯＭを内蔵するマイクロコンピュータ
    を用いたシステムであって、PROM内にシステムを制御す
    るための仮の定数，演算係数等を格納する第１のエリ
    ア，該仮の定数等を用いてシステム性能をテストした後
    得られる真の定数，演算係数等を格納する第２のエリア
    および第２のエリアに真の定数等を格納したことを示す
    フラグ等を格納する第３のエリアを有することを特徴と
    するマイクロコンピュータを用いたシステム。
  7. 【請求項７】請求項６において、第２のエリアおよび第
    ３のエリアをＰＲＯＭのインラインモードアクセスエリ
    アに設定したことを特徴とするマイクロコンピュータを
    用いたシステム。
JP5134291A 1993-06-04 1993-06-04 マイクロコンピュータ Pending JPH06348867A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5134291A JPH06348867A (ja) 1993-06-04 1993-06-04 マイクロコンピュータ
US08/252,358 US5628022A (en) 1993-06-04 1994-06-01 Microcomputer with programmable ROM
KR1019940012504A KR100327624B1 (ko) 1993-06-04 1994-06-03 프로그래머블rom을내장한마이크로컴퓨터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5134291A JPH06348867A (ja) 1993-06-04 1993-06-04 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH06348867A true JPH06348867A (ja) 1994-12-22

Family

ID=15124853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5134291A Pending JPH06348867A (ja) 1993-06-04 1993-06-04 マイクロコンピュータ

Country Status (3)

Country Link
US (1) US5628022A (ja)
JP (1) JPH06348867A (ja)
KR (1) KR100327624B1 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847450A (en) 1996-05-24 1998-12-08 Microchip Technology Incorporated Microcontroller having an n-bit data bus width with less than n I/O pins
JP2000057120A (ja) * 1998-08-05 2000-02-25 Nec Corp Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ
US7073071B1 (en) 2000-03-31 2006-07-04 Intel Corporation Platform and method for generating and utilizing a protected audit log
US6678825B1 (en) 2000-03-31 2004-01-13 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
US7356817B1 (en) 2000-03-31 2008-04-08 Intel Corporation Real-time scheduling of virtual machines
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US6633963B1 (en) 2000-03-31 2003-10-14 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US7194634B2 (en) 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US6795905B1 (en) * 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6957332B1 (en) 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US6976162B1 (en) * 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US6474916B2 (en) 2000-11-29 2002-11-05 Bruce J. Constantin Universal restraint system
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7225441B2 (en) 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US7191440B2 (en) 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US6806722B2 (en) * 2001-12-07 2004-10-19 Samsung Electronics Co., Ltd. Polymer-type humidity sensor
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7028149B2 (en) 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7127548B2 (en) 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US6996748B2 (en) 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7124327B2 (en) 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) * 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US7318235B2 (en) 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US7793286B2 (en) * 2002-12-19 2010-09-07 Intel Corporation Methods and systems to manage machine state in virtual machine operations
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128465A1 (en) * 2002-12-30 2004-07-01 Lee Micheil J. Configurable memory bus width
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US7415708B2 (en) * 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US7424709B2 (en) 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7237051B2 (en) 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7636844B2 (en) * 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108171A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US20050216920A1 (en) * 2004-03-24 2005-09-29 Vijay Tewari Use of a virtual machine to emulate a hardware device
US7356735B2 (en) * 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
CN110069281A (zh) * 2018-01-23 2019-07-30 上海蓝钥智能科技有限公司 一种基于mcu物理载体的微型计算机系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551676B2 (ja) * 1973-09-27 1980-01-16
US4497031A (en) * 1982-07-26 1985-01-29 Johnson Service Company Direct digital control apparatus for automated monitoring and control of building systems
JPS63184142A (ja) * 1987-01-26 1988-07-29 Mitsubishi Electric Corp ワンチツプマイクロコンピユ−タ
JPH02201694A (ja) * 1989-01-31 1990-08-09 Nec Corp シングルチップマイクロコンピュータ
EP0386296B1 (de) * 1989-03-09 1994-06-01 Siemens Aktiengesellschaft Zusammensetzung eines Mikrokontrollers
US5077832A (en) * 1989-08-07 1991-12-31 Ericsson Ge Mobile Communications Inc. Radio transceiver with optional display
US5132716A (en) * 1990-04-04 1992-07-21 Eastman Kodak Company System for updating software in automatic film processor
US5053797A (en) * 1990-04-04 1991-10-01 Eastman Kodak Company System for updating software in automatic film processor
JP2704040B2 (ja) * 1990-05-30 1998-01-26 日本電気アイシーマイコンシステム株式会社 マイクロコンピュータ
JPH0481986A (ja) * 1990-07-24 1992-03-16 Mitsubishi Electric Corp プログラマブルｒｏｍ内蔵マイクロコンピュータ
JP2920561B2 (ja) * 1990-09-25 1999-07-19 東京エレクトロン株式会社 １チップマイクロコンピュータのテスト方法
US5189344A (en) * 1991-05-03 1993-02-23 Public Safety Equipment, Inc. Solid state strobe tube control circuit with programmable flash pattern
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JPH05120459A (ja) * 1991-10-25 1993-05-18 Nec Corp シングルチツプマイクロコンピユータ
US5327531A (en) * 1992-09-21 1994-07-05 International Business Machines Corp. Data processing system including corrupt flash ROM recovery
US5487161A (en) * 1992-11-25 1996-01-23 Norand Corp. Computerized data terminal with switchable memory address for start-up and system control instructions

Also Published As

Publication number Publication date
KR100327624B1 (ko) 2002-08-17
KR950001484A (ko) 1995-01-03
US5628022A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
JPH06348867A (ja) マイクロコンピュータ
US6185703B1 (en) Method and apparatus for direct access test of embedded memory
KR20000029997A (ko) 집적ｄｍａ콘트롤러를이용한집적메모리테스트방법
JPS6334554B2 (ja)
US6611796B1 (en) Method and apparatus for combining memory blocks for in circuit emulation
US5898858A (en) Method and apparatus for providing emulator overlay memory support for ball grid array microprocessor packages
KR20010006839A (ko) 마이크로 컴퓨터, 전자 기기 및 에뮬레이션 방법
JPH08221319A (ja) 半導体記憶装置
KR20030055150A (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
US6110225A (en) Inverse assembler with reduced signal requirements using a trace listing
JPH11282671A (ja) コンピュータシステム
US7689864B2 (en) Processor comprising an integrated debugging interface controlled by the processing unit of the processor
KR0135593B1 (ko) 마이크로 콤퓨터
JPS6025624Y2 (ja) 情報処理装置開発用装置
JPS62224836A (ja) 半導体集積回路装置
JP2824853B2 (ja) パターンデータ書込み方式
KR0184154B1 (ko) 원칩 마이크로 컴퓨터
JP2877505B2 (ja) Ｌｓｉ実装ボード及びデータ処理装置
JPS6011941A (ja) デ−タ処理装置
JP2003108541A (ja) プロセッサ、メモリテスト方法及びメモリテストシステム
KR0162763B1 (ko) 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법
JP2003186854A (ja) Ｓｉｍｄ型プロセッサ及びその検証装置
JPH11174122A (ja) バウンダリスキャンテスト方法
JPS6145339A (ja) コンピユ−タ
JP3125950B2 (ja) 特定用途向け集積回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329