KR20140052905A - 단명 결합 - Google Patents

단명 결합 Download PDF

Info

Publication number
KR20140052905A
KR20140052905A KR1020130127934A KR20130127934A KR20140052905A KR 20140052905 A KR20140052905 A KR 20140052905A KR 1020130127934 A KR1020130127934 A KR 1020130127934A KR 20130127934 A KR20130127934 A KR 20130127934A KR 20140052905 A KR20140052905 A KR 20140052905A
Authority
KR
South Korea
Prior art keywords
temporary bonding
semiconductor wafer
carrier substrate
bonding layer
release additive
Prior art date
Application number
KR1020130127934A
Other languages
English (en)
Other versions
KR101505875B1 (ko
Inventor
마크 에스. 올리버
마이클 케이. 갤러거
카렌 알. 브랜틀
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/661,025 external-priority patent/US20140117503A1/en
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20140052905A publication Critical patent/KR20140052905A/ko
Application granted granted Critical
Publication of KR101505875B1 publication Critical patent/KR101505875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J143/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and containing boron, silicon, phosphorus, selenium, tellurium, or a metal; Adhesives based on derivatives of such polymers
    • C09J143/04—Homopolymers or copolymers of monomers containing silicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2471/00—Presence of polyether
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

해제 첨가물 및 접착 물질을 함유하는 조성물은 2개의 표면, 예컨대 웨이퍼 활성측 및 기판을 임시 결합하는 데에 적합하다. 이런 조성물은 구성요소, 예컨대 능동 웨이퍼가 기판에 임시 결합되고 능동 웨이퍼의 추가 공정이 이어지는 전자 소장의 제조에 유용하다.

Description

단명 결합{EPHEMERAL BONDING}
본 발명은 반도체 제조의 분야에 관한 것이고, 더욱 상세하게는 기판에 대한 반도체 웨이퍼의 임시 결합에 관한 것이다.
제조의 많은 부분에서, 가공될(처리될) 부품은 다른 워크피스(workpiece) 또는 서포트(support)에 임시로 부착되어야만 한다. 예를 들어, 반도체 소자의 제조에서, 다양한 제조 단계들을 위한 반도체 웨이퍼를 지지하는 것이 보통 필요하다. 더 얇은 다이 패키지(die package)를 위한 필요조건은 얇은 반도체 웨이퍼에 대한 반도체 제조자를 구동하여 왔다. 이러한 세선화(thinning)는 일반적으로 웨이퍼의 후면측의 그라인딩을 위해 허용하기 위하여 캐리어(서포트)에, 능동 소자들을 포함하는, 반도체 웨이퍼의 전면측을 임시로 부착시킴으로써 달성된다. 또한, 세선화된(thinned) 웨이퍼들은 추가적인 제조 작업, 예컨대 금속화, 세정, 에칭 등이 가해질 수 있다. 이러한 공정 이후에, 세선화된 웨이퍼는 캐리어로부터 착탈(탈결합)되어야 한다. 만약 임시 접착제가 웨이퍼에 너무 강하게 결합한다면, 웨이퍼는 캐리어로부터 분리 동안에, 결합 구조체들의 변형, 또는 파손과 같은 손상을 겪을 수 있다. 대안적으로, 임시 접착제는 충분한 벌크 강도(bulk strength)가 부족할 수 있고 추가적인 세정 또는 에칭 단계들을 요구하는 분리 이후에 기판 및 웨이퍼의 활성 표면(전면측) 모두에 남을 수 있다.
반도체 소자의 제조에 사용된 종래의 임시 결합 접착제는 열가소성 접착제 또는 가교결합 접착제 중 어느 하나일 수 있다. 열가소성 접착제는 잔류 접착제가 용매 세정에 의해 손쉽게 제거될 수 있는 장점을 갖는다. 열가소성 접착제와의 주된 문제점은 특정 어플리케이션에서 사용을 제한하는 가열될 때 소프트하게 된다는 것이다. 가교결합 접착제는 용매 세정에 의해 손쉽게 제거되지 않고 일반적으로 탈결합 작업 동안 또는 이후에 필링(peeling)에 의해 제거된다. 이런 필링 단계는 실온에서 어느 정도의 연성(softness)을 갖도록 가교결합 접착제를 요구한다. 유감스럽게도, 이런 실온 연성은 그라인딩 작업 이후에 균일한 웨이퍼 두께를 달성하는 데에 도전을 제공하기에 문제가 있다.
이런 문제점을 언급하기 위하여, 해제층(release layer), 예컨대 실리콘 물질이 우선 웨이퍼의 활성측에 도포되고 이어서 접착제가 해제층-웨이퍼에 기판을 결합하는 데에 사용되는 다중층 접근법이 제안되어 왔다. 이러한 시스템에서, 더 넓은 범위의 접착제가 웨이퍼를 탈결합하는 능력이 해제층에 의해 제공되기 때문에 사용될 수 있다. 예를 들어, 미국 특허 공개 공보 2009/0176349호는 웨이퍼 표면에 실리콘 오일을 도포하고, 이어서 그레이딩된(graded) 플라즈마폴리머층 뒤이은 기판을 증착하는 것을 개시한다. 플라즈마폴리머층은 폴리머층의 그레이딩된 조성물이 반응 파라미터, 예를 들어, 반응 기체 조성을 변경시킴으로써 달성되는 저압 플라즈마 폴리머화 공정을 이용하여 증착된다. 이런 공정은 특정한 결함들을 가지며; 이는 웨이퍼 상에 분리 해제층의 도포를 요구하고; 이는 저압 플라즈마 폴리머화 장치를 요구하며; 플라즈마폴리머층이 웨이퍼 상에 증착된 플라즈마폴리머층의 조성물은 사용될 수 있는 플라즈마-폴리머화가능한 모노머를 한정할 수 있는, 기판에 충분한 접착성을 갖도록 선택될 수 있다.
따라서, 도포하기 손쉽고, 손쉽게 제거가능하며, 웨이퍼의 활성측을 변형하지 않고, 현재 임시 접착제보다 더 높은 온도 작업에 사용될 수 있는 임시 접착제를 위한 산업에서 필요성이 남아 있다. 본 발명은 하나 이상의 이런 결점을 언급한다.
본 발명은 (a) 전면측 및 후면측을 갖는 반도체 웨이퍼를 제공하는 단계; (b) 부착 표면을 갖는 캐리어 기판을 제공하는 단계; (c) 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 해제 첨가물 및 경화가능한 접착 물질을 포함하는 임시 결합 조성물을 배치하는 단계; 및 (d) 접착 물질을 경화시켜 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 배치되는 임시 결합층을 제공하는 단계를 포함하되; 캐리어 기판의 부착 표면에 인접한 임시 결합층은 상대적으로 더 적은 양의 해제 첨가물을 포함하고, 반도체 웨이퍼의 전면측에 인접한 임시 결합층은 상대적으로 더 많은 양의 해제 첨가물을 포함하는: 캐리어 기판에 반도체 웨이퍼를 해제가능하게 부착하는 방법을 제공한다.
또한 전면측 및 후면측을 갖는 반도체 웨이퍼; 부착 표면을 갖는 캐리어 기판; 및 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 배치되는 임시 결합층을 포함하되; 임시 결합층은 경화된 접착 물질 및 해제 첨가물을 포함하고; 캐리어 기판의 부착 표면에 인접한 임시 결합층은 상대적으로 더 적은 양의 해제 첨가물을 포함하고, 반도체 웨이퍼의 전면측에 인접한 임시 결합층은 상대적으로 더 많은 양의 해제 첨가물을 포함하는: 구조물이 본 발명에 의해 제공된다.
또한, 본 발명은 경화가능한 접착 물질 및 해제 첨가물을 포함하는 조성물을 제공한다. 바람직하게는, 접착 물질은 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 및 이의 혼합물로부터 선택된다. 해제 첨가물은 접착 물질을 경화하는 데에 채택되는 조건 하에서 경화가능하지 않다.
놀랍게도 본 발명은 반도체 산업에서 사용된 종래의 임시 결합 접근법에서 하나 이상의 결점을 언급하는 것이 발견되어 왔다. 본 발명은 특정한 공정 단계들 동안에 기판(캐리어)에 반도체 웨이퍼를 임시 결합하는 데에 효율적이다. 이어서 웨이퍼는 종래 임시 결합 접착제에 비해 웨이퍼의 활성측 상에 남아 있는 잔류 접착제가 현저하게 감소되고 바람직하게는 전혀 없이, 그리고 구조체들의 변형이 현저하게 감소되고 바람직하게는 전혀 없이, 기판으로부터 탈결합된다. 본 발명은 반도체 웨이퍼, 또는 임시 결합이 요구되는 어떤 다른 어플리케이션의 공정에서 사용에 특히 적합하다.
도 1a 내지 도 1c는 본 발명의 공정의 대안적인 양상을 도시하는 개략 다이어그램이다.
도 2a 내지 도 2f는 본 발명의 공정을 도시하는 개략 다이어그램이다.
도 3a 내지 도 3d는 구리 필러(pillar)를 포함하는 표면으로부터의 본 발명의 접착제의 해제가능성을 도시하는 주사 전자 현미경 사진이다.
도 4a 내지 도 4d는 솔더 범프(solder bump)를 포함하는 표면으로부터의 본 발명의 접착제의 해제가능성을 도시하는 주사 전자 현미경 사진이다.
상기의 도면들에서, 동일한 숫자는 동일한 요소를 나타낸다. 요소가 다른 요소"에 인접한" 것으로 여겨질 때, 이는 다른 요소에 바로 인접할 수 있거나 개재 요소들이 이들 사이에 존재할 수 있다는 것으로 이해될 것이다. 이에 반해, 요소가 다른 요소"에 바로 인접한" 것으로 여겨질 때, 어떤 개재 요소들도 존재하지 않는다. 여기서 사용된, 용어 "및/또는"은 하나 이상의 연관되어 나열된 항목의 어떠한 조합 및 모든 조합을 포함한다.
비록 용어 제 1, 제 2, 제 3 등이 다양한 요소, 구성요소, 영역, 층 및/또는 부문을 설명하는 데에 여기서 사용될 수 있더라도, 이런 요소, 구성요소, 영역, 층 및/또는 부문은 이런 용어들에 의해 한정되어서는 안된다는 것이 이해될 것이다. 이런 용어들은 하나의 요소, 구성요소, 영역, 층 및/또는 부문을 다른 요소, 구성요소, 영역, 층 및/또는 부문과 구분하는 데에만 사용된다. 따라서, 하기에 논의되는 제 1 요소, 구성요소, 영역, 층 또는 부문은 본 발명의 교시로부터 분리됨이 없이 제 2 요소, 구성요소, 영역, 층 또는 부문으로 명명될 수 있다.
본 명세서에 걸쳐 사용되는, 하기의 약어는 문맥이 명확하게 그렇지않게 나타내지 않는 한, 하기의 의미를 가져야 한다: ℃=섭씨; g = 그램; ㎎ = 밀리그램; L = 리터; ppm = 백만분율; ㎛ = 미크론 = 마이크로미터; ㎚ = 나노미터; ㎜ = 밀리미터; mL = 밀리리터; ㎪ = 킬로파스칼; 및 ㎬ = 기가파스칼. 그렇게 언급되지 않는 한, 모든 양은 중량 퍼센트이고, 모든 비율은 몰비이다. 모든 수치 범위는 이러한 수치 범위가 합계 100%가 되는 것으로 통제되는 것이 명백한 경우를 제외하고는, 어떤 순서로 조합가능하고 포괄한다. "Wt%"는 그렇지 않게 언급되지 않는 한, 참조된 조성물의 총 중량에 기초한, 중량 퍼센트를 나타낸다.
본 명세서에 걸쳐 사용된, "구조체"는 기판 및 특히, 반도체 웨이퍼 상의 기하학적 구조물을 나타낸다. 용어 "알킬"은 선형, 가지 및 고리형 알킬을 포함한다. 또한, "알케닐"은 선형, 가지 및 고리형 알케닐을 나타낸다. "아릴"은 방향족 카보사이클(carbocycle) 및 방향족 헤테로사이클(heterocycle) 모두를 나타낸다. "(메트)아크릴"은 "아크릴" 및 "메타크릴" 모두를 나타낸다. 용어 "경화"는 물질 또는 조성물의 분자량을 증가시키는, 어떤 공정, 예컨대 폴리머화 또는 응결로 의미된다. "경화가능한"은 특정한 조건 하에서 경화될 수 있는(폴리머화될 수 있는) 어떤 물질을 나타낸다. 용어 "올리고머"는 다이머, 트리머, 테트라머 및 추가 경화가능한 다른 상대적으로 낮은 분자량 물질을 나타낸다. 관사 "a", "an" 및 "the"는 단수 및 복수를 나타낸다.
해제 첨가물 및 경화가능한 접착 물질을 포함하는 접착 조성물이 단명 (또는 임시) 결합층을 형성하는 데에 사용될 수 있다는 것이 발견되어 왔다. 사용에서, 본 발명의 접착 조성물은 우선 구성요소의 표면과 기판(캐리어) 표면 사이에 배치되고, 이어서 조성물은 경화되며, 이어서 다양한 작업이 구성요소가 기판으로부터 분리된 이후에, 구성요소 상에 수행된다.
특히, 본 발명은 (a) 전면측 및 후면측을 갖는 반도체 웨이퍼를 제공하는 단계; (b) 부착 표면을 갖는 캐리어 기판을 제공하는 단계; (c) 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 해제 첨가물 및 경화가능한 접착 물질을 포함하는 임시 결합 조성물을 배치하는 단계; 및 (d) 접착 물질을 경화시켜 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 배치되는 임시 결합층을 제공하는 단계를 포함하되; 캐리어 기판의 부착 표면에 인접한 임시 결합층은 상대적으로 더 적은 양의 해제 첨가물을 포함하고, 반도체 웨이퍼의 전면측에 인접한 임시 결합층은 상대적으로 더 많은 양의 해제 첨가물을 포함하는: 캐리어 기판에 반도체 웨이퍼를 해제가능하게 부착하는 방법을 제공한다.
다양한 반도체 웨이퍼들이 본 발명에 채택될 수 있다. 여기서 사용된, 용어 "반도체 웨이퍼"는 "전기 소자 기판", "반도체 기판", "반도체 소자" 및 단일칩 웨이퍼, 다중칩 웨이퍼, 다양한 수준을 위한 패키지, 발광 다이오드(LED)를 위한 기판, 또는 솔더 접속(solder connection)을 요구하는 다양한 어셈블리들을 포함하는, 다양한 수준의 상호 접속을 위한 다양한 패키지를 포함하도록 의도된다. 특히 적합한 기판은 유리, 사파이어, 실리케이트 물질, 실리콘 나이트라이드 물질, 실리콘 카바이드 물질, 및 패터닝된 웨이퍼, 예컨대 패터닝된 실리콘 웨이퍼 및 패터닝된 칼륨-아서나이드 웨이퍼이다. 이러한 웨이퍼는 어떤 적절한 크기일 수 있다. 비록 더 크고 더 작은 직경을 갖는 웨이퍼들이 본 발명에 따라 적합하게 채택될 수 있더라도, 바람직한 웨이퍼 직경은 200 ㎜ 내지 300㎜이다. 여기서 사용된, 용어 "반도체 기판"은 반도체 소자의 활성 또는 작업가능한 부분을 포함하는 하나 이상의 반도체 층 또는 구조물을 갖는 어떤 기판을 포함한다. 용어 "반도체 기판"은 벌크 반도체 물질 예컨대, 단독으로 또는 그 위에 다른 물질을 포함하는 어셈블리 중 어느 하나에서, 반도체 웨이퍼, 및 단독으로 또는 다른 물질을 포함하는 어셈블리 중 어느 하나에서, 반도체 물질층을 포함하나, 이에 한정되지 않는, 반도체 물질을 포함하는 어떤 구조물을 의미하는 것으로 정의된다. 반도체 소자는 위에 적어도 마이크로전자 소자가 가공되어 왔거나 가공되고 있는 반도체 기판을 나타낸다.
반도체 웨이퍼의 전면(소자)측은 일반적으로 능동 소자를 포함한다. "능동"소자는 예를 들어, 트랜지스터와 같은, 전기적으로 전자 흐름을 제어하는 능력을 갖는 회로 구성요소의 어떤 형태이다. 일반적으로, 반도체 웨이퍼의 전면측은 또한 다양한 구조체, 예컨대 금속 본드 패드(bond pad), 솔더 범프(solder bump)(또는 솔더 볼(solder ball)), 금속 필러(pillar) 등을 포함한다. 금속 본드 패드는 일반적으로 구리, 주석, 금 및 은으로부터 선택된 하나 이상의 금속을 포함한다. 예시적인 솔더 범프는 일반적으로 하나 이상의 주석, 구리, 은, 금, 납, 및 비스무트, 바람직하게는 주석, 구리, 은, 금, 및 납, 더 바람직하게는 주석, 구리, 은, 금, 주석-납, 주석-은, 및 주석-은-구리를 포함한다. 금속 필러는 일반적으로 하나 이상의 다른 금속, 예컨대 은 또는 주석-은으로 보통 덮인, 구리를 포함한다. 바람직하게는, 반도체 웨이퍼의 활성 표면은 캐리어 기판의 부착 표면에 비해서 상대적으로 친수성이다. 활성 표면의 친수성은 표면 불순물 예컨대 부정성 탄소를 제거하도록 웨이퍼 표면의 액체 또는 플라즈마 처리에 의해 증가될 수 있다.
어떤 적합한 캐리어는 캐리어 기판으로서 사용될 수 있다. 예시적인 케리어 기판은 한정 없이, 웨이퍼, 글래스 예컨대 보로실리케이트, 석영, 실리카 및 열 안정성 폴리머를 포함한다. 캐리어로서 사용된 웨이퍼는 실리콘, 실리콘 카바이드, 실리콘 게르마늄, 실리콘 나이트라이드, 갈륨 아서나이드, 사파이어 등으로 이루어질 수 있다. 열 안정성 폴리머는 한정 없이, 접착 물질, 예컨대 폴리이미드(예를 들어, 델라웨어, 윌밍턴, 듀퐁으로부터 이용가능한, KAPTON™ 폴리이미드)를 경화하는 데에 사용된 온도에 대하여 안정적인 어떤 폴리머를 포함한다. 바람직하게는, 캐리어 기판의 부착 표면은 반도체 웨이퍼의 활성 표면에 비해서 상대적으로 소수성이다. 만약 캐리어 기판의 부착 표면이 불충분하게 소수성이라면, 원하는 소수성이 기술 분야에서 알려진 몇몇 방법들 예컨대, 부착 표면을 적합한 접착 촉진제(promoter)와 접촉시키는 것 또는 부착 표면을 증기 처리하는 것에 의해 부여될 수 있다. 부착 표면은 어떤 적합한 방법, 예컨대 스핀 코팅, 딥 코팅, 스프레이 코팅, 커튼 코팅, 롤 코팅, 증기 증착 등 및 바람직하게는 스핀 코팅을 이용하여 접착 촉진제와 접촉될 수 있다. 다양한 증기 처리, 예컨대 플라즈마 처리는 부착 표면의 소수성을 증가시키는 데에 사용될 수 있다. 바람직하게는, 접착 촉진제는 원하는 소수성을 부여하도록 부착 표면을 처리하는 데에 사용된다. 어떤 적합한 접착 촉진제가 사용될 수 있고 이러한 접착 촉진제의 선택은 기술 분야에서 통상의 지식을 가진 자의 능력 내에서 이루어진다. 바람직한 접착 촉진제는 실란-함유 물질 및 더 바람직하게는 트리알콕시실란-함유 물질이다. 예시적인 접착 촉진제는: 비스(트리알콕시실릴알킬)벤젠 예컨대 비스(트리메톡시실릴에틸)벤젠; 아미노알킬 트리알콕시 실란 예컨대 아미노프로필 트리메톡시 실란, 아미노프로필 트리에톡시 실란, 및 페닐 아미노프로필 트리에톡시 실란; 및 앞서 말한 것의 혼합물 뿐 아니라 다른 실란 커플링제를 포함하나, 이에 한정되지 않는다. 특히 적합한 접착 촉진제는 (매사추세츠주, 말버러) 다우 일렉트로닉 머티리얼즈로부터 이용가능한, AP 3000, AP 8000, 및 AP 9000S를 포함한다.
본 발명의 임시 결합 조성물은 경화가능한 접착 물질 및 해제 첨가물, 및 임의로 유기 용매를 포함한다. 일반적으로, 경화가능한 접착 물질은 경화될 때 1 ㎬보다 큰(> 1 ㎬) 계수를 갖는다. 예시적인 경화가능한 접착 물질은 한정 없이, 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 및 이의 혼합물을 포함한다. 경화가능한 접착 물질은 이러한 모이어티들이 경화된 접착 물질의 기계적 특성에 악영향을 미치지 않기만 하면, 추가적인 소수성을 제공하는 어떤 적합한 모이어트, 예컨대 플루오린-함유기로 치환될 수 있다. 바람직하게는, 경화가능한 접착 물질은 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머, 및 이의 혼합물로부터 선택되고, 더 바람직하게는 하나 이상의 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 또는 이의 혼합물로부터 선택된다. 상이한 경화가능한 접착 물질의 혼합물이 본 발명에 사용될 때, 이러한 물질은 경화 단계 동안에 상호 간에 경화되도록 선택된다. 상이한 경화가능한 물질의 혼합물이 사용될 때, 이러한 경화가능한 물질은 99:1 내지 1:99, 바람직하게는 95:5 내지 5:95, 더 바람직하게는 90:10 내지 10:90, 및 훨씬 더 바람직하게는 75:25 내지 25:75의 중량비로 사용된다.
다양한 폴리아릴렌 올리고머가 본 발명에 사용될 수 있다. 여기서 사용된, 용어 "폴리아릴렌"은 폴리아릴렌 에테르를 포함한다. 적합한 폴리아릴렌 올리고머는 전구체 예컨대 하기 화학식의 에티닐 방향족 화합물로부터 합성될 수 있다:
Figure pat00001
여기서 각 Ar은 방향족기 또는 비활성-치환된 방향족기이고; 각 R은 독립적인 수소, 알킬, 아릴 또는 비활성-치환된 알킬 또는 아릴기이며; L은 공유 결합 또는 하나의 Ar을 적어도 하나의 다른 Ar에 결합하는 기(group)이고; n 및 m은 적어도 2의 정수이며; q는 적어도 1의 정수이다. 이러한 바와 같이, 에티닐 방향족 화합물은 일반적으로 4개 이상의 에티닐기(예를 들어, 테트라에티닐 방향족 화합물)를 갖는다.
임시 결합 조성물에 사용되는 적합한 폴리아릴렌 올리고머는 폴리머화 단위로서 포함하는 폴리머를 포함할 수 있다:
Figure pat00002
여기서 Ar'은 (C≡C)n-Ar 또는 Ar-(C≡C)m-Ar 모이어티의 생성물의 반응의 잔류물이고, R, L, n 및 m은 상기에 정의된 바와 같다. 본 발명에서 유용한 폴리아릴렌 코폴리머는 폴리머화 단위로서 하기의 화학식을 갖는 모노머를 포함한다:
Figure pat00003
여기서 Ar' 및 R은 상기에 정의된 바와 같다.
예시적인 폴리아릴렌은 Ar-L-Ar이 비페닐; 2,2-디페닐 프로판; 9,9'-디페닐 플루오렌; 2,2-디페닐 헥사플루오르 프로판; 디페닐 설파이드; 옥시디페닐렌; 디페닐 에테르; 비스(페닐렌)디페닐실란; 비스(페닐렌) 포스핀 옥사이드; 비스(페닐렌)벤젠; 비스(페닐렌)나프탈렌; 비스(페닐렌)안트라센; 티오디페닐렌; 1,1,1-트리페닐렌에탄; 1,3,5-트리페닐렌벤젠; 1,3,5-(2-페닐렌-2-프로필)벤젠; 1,1,1-트리페닐렌메탄; 1,1,2,2-테트라페닐렌-1,2-디페닐렌에탄; 비스(1,1-디페닐렌에틸)벤젠; 2,2'-디페닐렌-1,1,1,3,3,3-헥사플루오르프로판; 1,1-디페닐렌-1-페닐에탄; 나프탈렌; 안트라센; 또는 비스(페닐렌)나프타센; 더 바람직하게는 비페닐렌; 나프틸렌; p,p'-(2,2-디페닐렌 프로판)(또는 -C6H4-C(CH3)2-C6H4-); p,p'-(2,2-디페닐렌-1,1,1,3,3,3 헥사플루오르프로펜) 및 (-C6H4-C(CF3)2-C6H4-)인 것을 포함하나, 이에 한정되지 않는다. 유용한 비스-페닐 유도체는 2,2-디페닐 프로판; 9,9'-디페닐 플루오렌; 2,2-디페닐 헥사플루오르프로판; 디페닐 설파이드; 디페닐 에테르; 비스(페닐렌)디페닐실란; 비스(페닐렌)포스핀 옥사이드; 비스(페닐렌)벤젠; 비스(페닐렌)나프탈렌; 비스(페닐렌)안트라센; 또는 비스(페닐렌)나프타센을 포함한다.
폴리아릴렌 전구체 모노머는 기술분야에서 알려진 다양한 방법, 예컨대 (a) 바람직하게는 용매로 폴리페놀(바람직하게는 비스페놀)을 임의로 할로겐화하는 것, 바람직하게는 브롬화하는 것(각 페놀링은 페놀 하이드록실기에 직교하는 2개의 위치들 중 하나에 대하여 하나의 할로겐으로 할로겐화된다); (b) 바람직하게는 용매로, 결과적인 폴리(오쏘-할로페놀)에 대한 페놀 하이드록실을 터미널 에티닐 화합물과 반응하고 이에 의해 대체되는 탈리기 예컨대 설포네이트 에스테르(예를 들어, 트리플루오르메탄 설폰산 앤하이드라이드 또는 트리플루오르메탄설포닐 할라이드로부터 조제된 트리메틸설포네이트 에스테르)로, 전환시키는 것; 및 (c) 단계 (b)의 반응 생성물을 아릴 에티닐화의 존재에서 에티닐 신톤 또는 에티닐-함유 화합물, 바람직하게는 팔라듐, 촉매 및 할로겐을 동시에 대체하는 산 액셉터(acceptor)와 반응시키고 트리플루오르메틸렌설포네이트를 에틸렌-함유기(예를 들어, 아세틸렌, 페닐아세틸렌, 치환된 페닐아세틸렌 또는 치환된 아세틸렌)와 반응시키는 것에 의해 조제될 수 있다. 이런 합성의 추가 설명은 국제 특허 출원 WO 97/10193호(Babb)에서 제공된다.
화학식(Ⅰ)의 에티닐 방향족 모노머는 화학식(Ⅱ) 또는 (Ⅲ) 중 어느 하나의 폴리머를 조제하는 데에 유용하다. 에티닐 방향족 모노머의 폴리머화는 기술 분야에서 통상의 지식을 가진 자의 능력 내에서 이루어진다. 폴리머화의 특이 조건들은 결과적인 폴리머의 원하는 특성 및 폴리머화되는 특이 에티닐 방향족 모노머(들)을 포함하는 다양한 인자들에 따르고, 폴리머화의 일반적인 조건은 국제 특허 출원 WO 97/10193호(Babb)에서 상세하다.
본 발명에서 사용을 위하여 특히 적합한 폴리아릴렌은 (매사추세츠주, 말버러, 다우 일렉트로닉 머티리얼즈로부터 이용가능한) SiLK™ Semiconductor Dielectric으로서 판매되는 것을 포함한다. 다른 특히 적합한 폴리아릴렌은 WO 00/31183, WO 98/11149, WO 97/10193, WO 91/09081, EP 755 957 및 미국 특허 번호 5,115,082; 5,155,175; 5,179,188; 5,874,516 및 6,093,636에 개시된 것을 포함한다.
적합한 사이클릭-올레핀 물질은 열가소성일 수 있고, 바람직하게는 2000 내지 200,000달톤, 더 바람직하게는 5000 내지 100,000달톤, 및 훨씬 더 바람직하게는 2000 내지 50,000달톤의 중량 평균 분자량(Mw)을 갖는 폴리(사이클릭-올레핀)이다. 바람직한 폴리(사이클릭-올레핀)은 적어도 100℃ 및 더 바람직하게는 적어도 140℃의 연화 온도(3,000 PaS에서 용융 점도)를 갖는다. 적합한 폴리(사이클릭-올레핀)은 또한 바람직하게는 적어도 60℃, 더 바람직하게는 60 내지 200℃ 및 가장 바람직하게는 75 내지 160℃의 유리 전이 온도(Tg)를 갖는다.
바람직한 폴리(사이클릭-올레핀)은 사이클릭-올레핀에 기초한 링-열림 폴리머, 또는 아크릴 올레핀 및 사이클릭 올레핀의 리커링(recurring) 모노머로 이루어진다. 본 발명에서 사용을 위한 적합한 사이클릭 올레핀은 노보넨-계 올레핀, 테트라사이클로도데센-계 올레핀, 디사이클로펜타디엔-계 올레핀, 딜스-알더 폴리머 예컨대 푸란 및 말레이미드로부터 유도된 것, 및 이의 유도체로부터 선택된다. 유도체는 알킬(바람직하게는 C1-C20 알킬, 더 바람직하게는 C1-C10 알킬), 알킬리덴(바람직하게는 C1-C20 알킬리덴, 더 바람직하게는 C1-C10 알킬리덴), 아랄킬(바람직하게는 C6-C30 아랄킬, 더 바람직하게는 C6-C18 아랄킬), 사이클로알킬(바람직하게는 C3-C30 사이클로알킬, 더 바람직하게는 C3-C18 사이클로알킬), 에테르, 아세틸, 방향족, 에스테르, 하이드록시, 알콕시, 시안, 아미드, 이미드 및 실릴-치환된 유도체를 포함한다.
본 발명에서 사용을 위한 특히 바람직한 사이클릭-올레핀은
Figure pat00004
, 및 앞서말한 것의 조합으로부터 선택된 것을 포함하고, 여기서 각 R1 및 R2는 H 및 알킬기(바람직하게는 C1-C20 알킬, 더 바람직하게는 C1-C10 알킬)로부터 독립적으로 선택되고, 각 R3는 H, 치환되고 미치환된 아릴기(바람직하게는 C6-C18 아릴), 알킬기(바람직하게는 C1-C20 알킬, 더 바람직하게는 C1-C10 알킬), 사이클로알킬기(바람직하게는 C3-C30 사이클로알킬기, 더 바람직하게는 C3-C18 사이클로알킬기), 아랄킬기(바람직하게는 C6-C30 아랄킬, 더 바람직하게는 C6-C18 아랄킬기 예컨대 벤질, 페네틸, 페닐프로필 등) 에스테르기, 에테르기, 아세틸기, 알콜(바람직하게는 C1-C10 알콜), 알데히드기, 케톤, 나이트릴, 및 이의 조합으로부터 독립적으로 선택된다.
바람직한 에이사이클릭(acyclic) 올레핀은 가지 및 비가지(unbranched) C2-C20 알켄(바람직하게는 C2-C10 알켄)으로부터 선택된다. 더 바람직하게는, 에이사이클릭 올레핀은 구조 (R4)2C=C(R4)2를 갖고, 각 R4는 H 및 알킬기(바람직하게는 C1-C20 알킬, 더 바람직하게는 C1-C10 알킬)로부터 독립적으로 선택된다. 본 발명에 사용을 위한 특히 바람직한 에이사이클릭 올레핀은 에텐, 프로펜, 부텐으로부터 선택된 것을 포함하고, 에텐이 가장 바람직하다.
사이클로 올레핀을 생성하는 방법은 기술 분야에서 알려진다. 예를 들어, 사이클릭 올레핀 코폴리머는 에이사이클릭 모노머와의 사이클릭 모노머의 체인 폴리머화(chain polymerization)에 의해 생성될 수 있다. 노보넨이 이러한 조건 하에서 에텐과 반응될 때, 교호 노보네인디일 및 에틸렌 단위를 함유한 에텐-노보넨 코폴리머가 획득된다. 이런 방법에 의해 생성된 코폴리머의 실시예는 (토파스 어드밴스드 폴리머즈에 의해 생성된) TOPAS™ 및 (미쓰이 케미컬즈에 의해 생성된) APEL™ 상표 하에서 이용가능한 것을 포함한다. 이런 코폴리머를 제조하는 적합한 방법은 미국 특허 6,008,298호에 개시된다. 또한 사이클로올레핀 코폴리머는 다양한 사이클릭 모노머의 링-열림 복분해 폴리머화 뒤이은 수소화에 의해 생성될 수 있다. 이런 형태의 폴리머화로부터 기인한 폴리머는 사이클릭 올레핀 모노머 및 에텐의 코폴리머(예컨대 에틸렌 및 사이클로펜탄-1,3-디일의 교호 단위)로서 개념상으로 고려될 수 있다. 이런 링-열림 방법에 의해 생성된 코폴리머의 실시예는 (제온 케미컬로부터) ZEONOR™ 및 (JSR 코포레이션으로부터) ARTON™ 상표 하에서 제공된 것을 포함한다. 이런 링-열림 방법에 의해 이런 코폴리머를 제조하는 적합한 방법은 미국 특허 5,191,026호에 개시된다.
본 발명의 경화가능한 접착 물질로서 유용한 아릴사이클로부텐 올리고머는 기술 분야에서 꽤 알려진다. 적합한 아릴사이클로부텐 올리고머는 다음의 화학식을 갖는 것을 포함하나, 이에 한정되고 않고,
Figure pat00005
여기서 B는 n-가 결합기이고; Ar은 다가(polyvalent) 아릴기이고 사이클로부텐 링의 탄소 원자는 Ar의 동일한 방향족 링에 대하여 인접한 탄소 원자에 결합되며; m은 1 이상의 정수이고; n은 1 이상의 정수이며; R5는 1가기이다. 바람직하게는, 다가 아릴기, Ar은 1 내지 3의 방향족 카보사이클릭 또는 헤테로 방향족 링으로 이루어질 수 있다. 아릴기는 단일 방향족 링, 및 더 바람직하게는 페닐링을 포함하는 것이 바람직하다. 아릴기는 임의로 (C1-C6)알킬, 트리(C1-C6)알킬실릴, (C1-C6)알콕시, 및 할로으로부터 선택된 1 내지 3 기, 바람직하게는 하나 이상의 (C1-C6)알킬, 트리(C1-C3)알킬실릴, (C1-C3)알콕시, 및 클로로, 더 바람직하게는 하나 이상의 (C1-C3)알킬, 트리(C1-C3)알킬실릴, 및 (C1-C3)알콕시로 치환된다. 아릴기는 치환되지 않는 것이 바람직하다. n = 1 또는 2이고, 더 바람직하게는 n = 1인 것이 바람직하다. m = 1 내지 4이고, 더 바람직하게는 m = 2 내지 4이며, 훨씬 더 바람직하게는 m = 2인 것이 바람직하다. R5는 바람직하게는 H 및 (C1-C6)알킬, 및 더 바람직하게는 H 및 (C1-C3)알킬로부터 선택된다. 바람직하게는, B는 하나 이상의 탄소-탄소 이중 결합(에틸렌 불포화)을 포함한다. 적합한 일가 B기는 바람직하게는 화학식 -[C(R10)=CR11]xZ를 갖고, 여기서 R10 및 R11은 수소, (C1-C6)알킬, 및 아릴로부터 독립적으로 선택되며; Z는 수소, (C1-C6)알킬, 아릴, 실록산닐, -C02R12로부터 선택되며; 각 R12는 H, (C1-C6)알킬, 아릴, 아랄킬, 및 알카릴로부터 독립적으로 선택되고; x = 1 또는 2이다. 바람직하게는 R10 및 R11은 H, (C1-C3)알킬, 및 아릴, 및 더 바람직하게는 H 및 (C1-C3)알킬로부터 독립적으로 선택된다. R12는 (C1-C3)알킬, 아릴 및 아랄킬인 것이 바람직하다. Z는 바람직하게는 실록실이다. 바람직한 실록실기는 화학식 -[Si(R13)2-O]p-Si(R13)2-을 갖고, 여기서 각 R13은 H, (C1-C6)알킬, 아릴, 아랄킬, 및 알카릴로부터 독립적으로 선택되고; p는 1 이상의 정수이다. R13은 (C1-C3)알킬, 아릴 및 아랄킬로부터 선택되는 것이 바람직하다. 적합한 아랄킬기는 벤질, 펜에틸 및 페닐프로필을 포함한다.
바람직하게는, 아릴사이클로부텐 올리고머는 하기의 화학식의 하나 이상의 올리고머를 포함한다:
Figure pat00006
여기서 각 R6은 H 및 (C1-C6)알킬, 바람직하게는 H 및 (C1-C3)알킬로부터 독립적으로 선택되고; 각 R7은 (C1-C6)알킬, 트리(C1-C6)알킬실릴, (C1-C6)알콕시, 및 할로로부터 독립적으로 선택되며; R8은 독립적인 이가, 에틸렌성 불포화 유기기이고; 각 R9는 H, (C1-C6)알킬, 아랄킬 및 페닐로부터 독립적으로 선택되며; p는 1 이상의 정수이고; q는 0 내지 3의 정수이다. 각 R6은 바람직하게는 H 및 (C1-C3)알킬로부터 독립적으로 선택되고, 더 바람직하게는 각 R6은 H이다. 각 R7은 (C1-C6)알킬, 트리(C1-C3)알킬실릴, (C1-C3)알콕시, 및 클로로, 및 더 바람직하게는 (C1-C3)알킬, 트리(C1-C3)알킬실릴, 및 (C1-C3)알콕시로부터 독립적으로 선택되는 것이 바람직하다. 바람직하게는, R8은 (C2-C6)알케닐로부터 독립적으로 선택되고, 더 바람직하게는 각 R8은 -CH=CH-이다. 각 R9는 바람직하게는 (C1-C3)알킬로부터 선택되고, 더 바람직하게는 R9는 메틸이다. 바람직하게는, p = 1 내지 5이고, 더 바람직하게는 p = 1 내지 3이며, 훨씬 더 바람직하게는 p = 1이다. q = 0인 것이 바람직하다. 특히 바람직한 아릴사이클로부텐 올리고머, 1,3-비스(2-비사이클로[4.2.0]옥타-1,3,5-트리엔-3-일 에테닐)-1,1,3,3테트라메틸디실록산("DVS-bisBCB")는 다음의 화학식을 갖는다.
Figure pat00007
아릴사이클로부텐 올리고머는 어떤 적합한 수단, 예컨대 미국 특허 4,812,588호; 5,136,069호; 5,138,081호, 및 국제 특허 출원 WO 94/25903호에 서술된 것에 의해 조제될 수 있다. 적합한 아릴사이클로부텐 올리고머는 또한 다우 일렉트로닉 머티리얼즈로부터 이용가능한, CYCLOTENE™ 상표 하에서 상업적으로 이용가능하다. 아릴사이클로부텐 올리고머는 그대로 사용될 수 있거나, 어떤 적합한 수단에 의해 추가 정제될 수 있다.
경화될 수 있는 어떤 비닐 방향족 올리고머는 본 발명에서 경화가능한 접착 물질로서 사용될 수 있다. 이러한 비닐 방향족 올리고머는 일반적으로 하나 이상의 반응 에틸렌성 불포화 코모노머를 갖는 비닐 방향족 모노머의 올리고머이다. 바람직하게는, 비닐 방향족 모노머는 하나의 비닐기를 함유한다. 적합한 비닐 방향족 모노머는 미치환된 비닐 방향족 모노머 및 치환된 비닐 방향족 모노머이고 여기서 하나 이상의 수소는 (C1-C6)알킬, (C1-C6)알콕시, 할로 및 아미노의 그룹으로부터 선택된 치환기로 대체된다. 예시적인 비닐 방향족 모노머는 한정없이, 스티렌, 비닐톨루엔, 비닐자일렌, 비닐아니솔, 비닐디메톡시벤젠, 비닐아닐린, 할로스티렌 예컨대 플루오르스티렌, α-메틸스티렌, β-메톡시스티렌, 에틸비닐벤젠, 비닐피리딘, 비닐이미다졸, 비닐피롤, 및 이의 혼합물을 포함한다. 바람직한 비닐 방향족 모노머는 스티렌, 비닐톨루엔, 비닐자일렌, 비닐아니솔, 에틸비닐벤젠 및 이의 혼합물이다. 바람직한 반응 코모노머는 반응 모이어티, 즉, 비닐 방향족 올리고머를 위하여 사용된 올레핀(또는 에틸렌성 불포화) 모이어티 이외에, 알릴 모이어티 또는 비닐기와 같은, 비닐 방향족 올리고머의 형성을 뒤이은 추가 폴리머화(또는 가교결합)을 가능하게 하는 모이어티를 포함하는 것이다. 이러한 반응 코모노머는 적절하게 비닐 방향족 모노머와 올리고머화되는 다음에 딜스-아더 반응에 의해 추가 폴리머화를 가능하게 하는 어떤 비대칭 디엔 또는 트리엔일 수 있다. 더 바람직하게는, 반응 코모노머는 비닐 방향족 올리고머를 형성하는 데에 사용되는 에틸렌 불포화 이외에 알릴 모이어티를 포함하고, 훨씬 더 바람직하게는 에틸렌 불포화 이외에 알릴 에스테르 모이어티를 포함한다. 비닐 방향족 올리고머를 형성하는 데에 유용한 예시적인 반응 코모노머는 비닐사이클로헥센, 비닐 에테르, 비대칭 디엔 또는 트리엔 예컨대 테르펜 모노머, 디사이클로펜타디엔, 디알릴 말레에이트, 알릴 아크릴레이트, 알릴 메타크릴레이트, 알릴 신나메이트, 디알릴 푸마레이트, 알릴 티글레이트, 디비닐벤젠 및 이의 혼합물을 포함하나 이에 한정되지 않는다. 바람직한 반응 코폴리머는 디알릴 말레에이트, 알릴 아크릴레이트, 알릴 메타크릴레이트, 알릴 신나메이트, 디알릴 푸마레이트, 및 이의 혼합물, 및 더 바람직하게는 디알릴 말레에이트, 알릴메타크릴레이트 및 이의 혼합물이다. 예시적인 테르펜 모노머는 한정없이, 리모넨, 디펜텐, 미르센 등을 포함한다. 하나 이상의 2차 코 폴리머는 또한 비닐 방향족 올리고머를 형성하는 데에 사용될 수 있다는 것이 기술 분야에서 통상의 지식을 가진 자에 의해 인식될 것이다. 이러한 2차 코모노머는 에틸렌성 불포화되나, 반응 모이어티를 함유하지 않는다. 예시적인 2차 코모노머는 (메트)아크릴산, (메트)아크릴아미드, (C1-C10)알킬 (메트)아크릴레이트, 방향족 (메트)아크릴레이트, 치환된 에틸렌 모노머 및 폴리(알킬렌 옥사이드) 모노머를 포함하나 이에 한정되지 않는다.
이러한 비닐 방향족 올리고머에서 코모노머에 대한 비닐 방향족 모노머의 몰비는 바람직하게는 99:1 내지 1:99이고, 더 바람직하게는 95:5 내지 5:95이며, 훨씬 더 바람직하게는 90:10 내지 10:90이다. 이러한 비닐 방향족 올리고머는 어떤 적합한 방법, 예컨대 기술 분야에서 알려진 것의 어떤 것에 의해 조제될 수 있다. 일반적으로, 비닐 방향족 올리고머는 코모노머 및 비닐 방향족 모노머의 유리기 폴리머화에 의해 조제된다. 바람직한 비닐 방향족 올리고머는 이러한 올리고머가 추가 경화하는 것을 허용하는 미반응 알릴 모이어티를 포함한다.
다양한 물질이 이러한 물질이 저장 및 사용의 조건 하에서 접착 물질과 반응하지 않고 접착 물질을 경화하는 데에 사용되는 조건 하에서 경화되지 않는다면 임시 결합 조성물에서 해제 첨가물로서 사용될 수 있다. 게다가, 해제 첨가물은 임시 결합 조성물과 혼화가능해야만 하고, 즉, 해제 첨가물은 접착 물질, 및 임시 결합 조성물에 사용되는, 어떤 다른 성분 예컨대 유기 용매와 분산시킬 수 있고, 혼합할 수 있고 또는 그렇지 않으면 실질적으로 혼화가능해야만 한다. 유기 용매(또는 혼합된 용매계)가 임시 결합 조성물에 사용될 때, 해제 첨가물 및 경화가능한 접착 물질 모두는 이러한 용매로 용해가능하여야만 한다. 본 발명의 해제 첨가물은 충분히 비휘발성이어서 사용의 조건 하에서 실질적으로 증발하지 않고, 즉, 어떤 증착 단계 예컨대 스핀 코팅, 또는 어떤 유기 용매를 제거하거나 접착 물질을 경화시키는 데에 사용되는 어떤 다음 가열 단계 동안에 실질적으로 증발하지 않는다. 예컨대 스핀 코팅에 의해, 임시 결합 조성물의 층 또는 필름이 주조될 때(cast), 용매의 대부분(또는 모두)이 증발한다. 해제 첨가물이 사용된 어떤 유기 용매로 용해가능하나, 경화가능한 접착 물질로 완전히 용해가능하지 않는 것이 바람직하다. 해제 첨가물은 우선적으로 경화된 접착 물질보다 더 친수성이다. 이론에 의해 매이지(bound) 않고, 접착 물질의 경화를 이어서, 해제 첨가물 상은 분리되고 우선적으로 웨이퍼의 활성 표면(캐리어 표면에 비해 더 친수성 표면)을 향하여 이동하는 것으로 믿어진다. 해저 첨가물에서 적절한 친수성 모이어티의 사용은 더 친수성 표면을 향하는 해제 첨가물의 이동으로 접착 물질의 경화 동안에 해제 첨가물의 상 분리, 및 임시 결합 조성물에서 해제 첨가물의, 완전한 분산, 또는 바람직하게는 용해를 위하여 허용한다. 경화 동안에 접착 물질로부터 상 분리하지 않는 어떤 물질은 본 발명에 따른 해제 첨가물로서 작용하지 않을 것이다.
일반적으로, 해제 첨가물은 하나 이상의 상대적인 친수성 모이어티, 예컨대 하나 이상의 산소, 질소, 인, 및 황을 함유한 모이어티를 함유할 것이다. 적합한 해제 첨가물은 한정없이, 에테르, 에스테르, 카르복실레이트, 알콜, 티오에테르, 티올, 아민, 이민, 아미드, 포스페이트 에스테르, 설포레이트 에스테르, 및 이의 혼합물을 포함한다. 바람직하게는, 해제 첨가제는 하나 이상의 산소, 질소, 및 황, 및 바람직하게는 산소를 함유하는, 하나 이상의 극성 말단기를 함유한다. 예시적인 극성 말단기는: 알콕시, 아릴옥시, 하이드록시, 카르복실레이트, 알콕시카보닐, 메르갑토, 알킬티오, 1차 아민, 2차 아민, 및 3차 아민을 포함하고; 말단기는 바람직하게는 (C1-C6)알콕시, (C6-C10)아릴옥시, 하이드록시, 카르복실레이트, (C1-C6)알콕시카보닐, 메르캅토, (C1-C6)알킬티오, 아미노, (C1-C6)알킬아미노, 및 디(C1-C6)알킬아미노; 더 바람직하게는 (C1-C6)알콕시, (C6-C10)아릴옥시, 하이드록시, 카르복실레이트, 및 (C1-C6)알콕시카르보닐; 및 훨씬 더 바람직하게는 (C1-C6)알콕시, 하이드록시, 카르복실레이트, 및 (C1-C6)알콕시카르보닐로부터 선택된다. 특히 바람직한 극성 말단기는 하이드록시, 메톡시, 에톡시, 프로폭시, 부톡시, 카르복실, 및 아세톡시로부터 선택된다. 바람직하게는, 해제 첨가물은 실리콘이 없다.
적합한 해제 첨가물은 10,000 이하(≤10,000)달톤, 바람직하게는 7500 이하(≤7500)달톤, 및 더 바람직하게는 7000 이하(≤7000)달톤의 수치 평균 분자량(Mn)을 갖는다. 해제 첨가물은 사용의 조건 동안에 실질적으로 비휘발성인 해제 첨가물을 렌더링하기(render)에 충분한 최소 분자량(Mn)을 갖고, 즉, 해제 첨가물의 5%보다 작고(< 5%), 바람직하게는 3%보다 작으며(< 3%), 더 바람직하게는 1% 이상(≤ 1%)이 사용 동안에 휘발된다. 바람직하게는 해제 첨가제는 500달톤 이상(≥ 500)의 Mn을 갖는다. Mn의 바람직한 범위는 500 내지 10,000달톤, 더 바람직하게는 500 내지 7500달톤, 및 훨씬 더 바람직하게는 500 내지 7000달톤이다. 해제 첨가물은 선형 폴리머; 가지 폴리머 예컨대 덴드리머 폴리머, 스타 폴리머 등; 폴리머 입자; 등일 수 있는 반면에, 해제 첨가물은 선형 폴리머 또는 폴리머 입자, 및 더 바람직하게는 선형 폴리머인 것이 바람직하다. 이론에 의해 매이지 않으면서, 선형 폴리머는 가지 폴리머에 비해 친수성 웨이퍼 표면을 향하여 경화 접착 물질 상을 통해 보다 양호하게 이동시킬 수 있는 것으로 믿어진다.
폴리에테르는 바람직한 해제 첨가물이다. 폴리에테르 화합물은 코폴리머가 랜덤 또는 블록일 수 있는, 알킬렌옥사이드 코폴리머 및 알킬렌옥사이드 호모폴리머를 포함한다. 폴리알킬렌 옥사이드 해제 첨가물은 다양한 극성 말단기를 가질 수 있고, 이런 극성 말단기는 바람직하게는 하이드록시, (C1-C6)알콕시, 및 (C1-C6)알콕시카보닐이고, 더 바람직하게는 하이드록시, (C1-C3)알콕시, 아세톡시이다. 바람직한 폴리에테르 화합물은 단일 알킬렌 옥사이드 반복 단위, 또는 2개 이상의 상이한 알킬렌 옥사이드 반복 단위를 포함할 수 있는, 폴리글리콜(또는 폴리알킬렌 옥사이드), 예컨대 폴리 (C1-C4)알킬렌 옥사이드 화합물이다. 바람직한 폴리에테르 화합물은 폴리에틸렌 글리콜, 폴리프로필렌글리콜, 폴리(1,3-프로판디올), 폴리(테트라하이드로푸란), 에틸렌 옥사이드-프로필렌 옥사이드 코폴리머, 에틸렌 옥사이드-부틸렌 옥사이드 코폴리머, 및 이의 혼합물을 포함한다. 바람직하게는, 해제 첨가물이 반복 단위로서 부틸렌 옥사이드를 포함할 때, 이는 하나 이상의 상이한 알킬렌 옥사이드 반복 단위를 갖는 코폴리머이다. 해제 첨가물의 혼합물이 본 발명의 임시 결합 조성물에 사용될 수 있다는 것이 기술 분야에서 통상의 지식을 가진 자에 의해 인식될 것이다. 적절한 해제 첨가물은 (독일, 루트히비스하펜, BASF로부터 이용가능한) PLURONIC, TETRONIC 및 POLYTHF 제품명, (미시건 미드랜드, 다우 케미컬 컴패니로부터 이용가능한) FORTEGRA 제품명, 및 (캔자스, 위치토, 인비스타로부터 이용가능한) TERATHANE 제품명 하에서 판매되는 폴리에테르를 포함하고, 이 모두는 추가 정제 없이 사용될 수 있다.
하나 이상의 유기 용매가 임시 결합 조성물에 사용되는 것이 바람직하다. 용해하거나 분산시키는, 특히 용해하는 어떤 용매 또는 용매들의 혼합물, 경화가능한 접착 물질 및 해제 첨가물은 적합하게 임시 결합 조성물에 사용될 수 있다. 예시적인 유기 용매는: 한정 없이, 방향족 하이드로카본 예컨대, 톨루엔, 자일렌, 및 메시틸렌; 알콜 예컨대 2-메틸-1-부탄올, 4-메틸-2-펜탄올, 및 메틸 이소부틸 카비놀; 에스테르 예컨대 에틸 락테이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 및 메틸 2-하이드록시이소부틸레이트; 락톤 예컨대 감마-부틸로락톤; 락탐 예컨대 N-메틸피롤리디논; 에테르 예컨대 프로필렌 글리콜 메틸 에테르 및 디 프로필렌 글리콜 디메틸 에테르 아이소머(PROGLYDE™ DMM으로서 다우 케미컬 컴패니로부터 상업적으로 이용가능함); 케톤 예컨대 사이클로헥사논 및 메틸사이클로헥사논; 및 이의 혼합물을 포함한다.
본 발명의 임시 결합 조성물은 하나 이상의 추가 성분, 예컨대 경화제, 항산화제, 증점안정제(thinckening agent) 등을 임의로 포함한다. 적합한 경화제는 접착 물질의 경화를 보조할 수 있고, 열 또는 광에 의해 활성화될 수 있다. 예시적인 경화제는 열 생성 개시제, 광개시제, 아지드, 니트렌, 및 가교결합제 예컨대 폴리아민 및 폴리티올을 포함하나 이에 한정되지 않는다. 증점안정제는 접착 물질이 완전히 경화되기 이전에 능동 소자와 캐리어 사이의 조성물로부터 블리드(bleed)를 감소시키는 것과 같은, 임시 결합 조성물의 점성을 증가시키는 어떤 물질을 포함한다. 증점안정제는 또한 사용에서 임시 결합 조성물의 점성을 증가시키기 위하여 신속하게 진행될(폴리머화될) 수 있는 저분자량 물질을 포함한다. 이러한 추가 성분의 선택은 기술 분야에서 통상의 지식을 가진 자의 능력 내에서 이루어진다.
임시 결합 조성물은 50 내지 99 wt%의 양으로 하나 이상의 경화가능한 접착 물질, 1 내지 50 wt%의 양으로 하나 이상의 해제 첨가물, 임의로 유기 용매, 및 임의로 하나 이상의 추가 성분을 포함한다. 경화가능한 접착 물질은 바람직하게는 50 내지 95wt%의 양으로 존재한다. 해제 첨가물은 2 내지 50 wt%, 더 바람직하게는 5 내지 45 wt%, 및 훨씬 더 바람직하게는 5 내지 40 wt%의 양으로 존재하는 것이 바람직하다. 존재할 때, 바람직하게는, 유기 용매의 양은 경화가능한 접착 물질 및 해제 첨가물을 용해하거나 분산시키기, 및 바람직하게는 용해하기에 충분하다. 유기 용매의 양은 일반적으로 0 내지 50 wt%이다. 바람직하게는, 유기 용매가 사용된다. 본 발명의 임시 결합 조성물은 어떤 순서대로 경화가능한 접착 물질, 해제 첨가물, 및 어떤 임의의 성분을 조합함으로써 조제될 수 있다.
사용에서, 본 발명의 임시 결합 조성물은 캐리어 기판의 부착 표면, 반도체 웨이퍼의 전면측, 또는 양 표면들 상에 어떤 적합한 방법에 의해 배치될 수 있다. 임시 결합 조성물을 배치하는 적합한 방법은 다른 방법들 중에서, 스핀 코팅, 커튼 코팅, 스프레이 코팅, 롤러 코팅, 딥 코팅, 증기 증착, 및 라미네이션 예컨대 진공 라미네이션을 포함하나 이에 한정되지 않는다. 반도체 제조 산업에서, 스핀 코팅은 현존 장비 및 공정을 이용한 바람직한 방법이다. 스핀 코팅에서, 조성물의 고체 함량은 도포될 표면 상에서 조성물의 원하는 두께를 달성하도록, 스핀 속도에 따라, 조정될 수 있다. 일반적으로, 본 발명의 조성물은 400 내지 4000 rpm의 스핀 속도로 스핀 코팅된다. 기판 또는 웨이퍼 상에 분배된 임시 결합 조성물의 양은 조성물에서 총 고체 함량, 결과적인 임시 결합층의 원하는 두께, 및 기술분야에서 통상의 지식을 가진 자에게 꽤 알려진 다른 인자들에 따른다. 바람직하게는, 표면 상에 배치된 이후에, 임시 결합 조성물은 존재하는 어떤 용매를 제거하도록 가열된다(베이킹된다(baked)). 비록 다른 온도가 적합하게 사용될 수 있더라도, 일반적인 베이킹(baking) 온도는 90 내지 140℃이다. 비록 더 길거나 더 짧은 시간이 적합하게 사용될 수 있더라도, 잔류 용매를 제거하는 이러한 베이킹은 일반적으로 대략 2분 동안 이루어진다.
대안적인 바람직한 방법에서, 임시 결합 조성물은 건조 필름으로서 형성되고 라미네이션에 의해 캐리어 기판의 부착 표면, 반도체 웨이퍼의 전면측, 또는 양 표면들 상에 배치된다. 진공 라미네이션 기술을 포함하는, 다양한 적합한 라미네이션 기술은, 사용될 수 있고, 기술 분야에서 통상의 지식을 가진 자에게 꽤 알려진다. 건조 필름을 형성하는 데에 있어, 임시 결합 조성물은 우선 슬롯-다이 코팅, 그라비어 프린팅, 또는 다른 적절한 방법을 이용하여, 적합한 필름 서포트 시트 예컨대 폴리에스테르 시트, 바람직하게는 폴리에틸렌테레프탈레이트(PET) 시트, 또는 폴리이미드 시트 예컨대 KAPTON™ 폴리이미드의 전면 표면 상으로 배치된다. 이어서 조성물은 어떤 용매를 제거하도록, 적절한 시간, 예컨대 1 내지 30분 동안, 적합한 온도, 예컨대 90 내지 140℃로 소프트(soft) 베이킹된다. 이어서 폴리머 필름 커버 시트 예컨대 폴리에틸렌은 저장 및 취급 동안에 조성물을 보호하도록 건조된 임시 결합 조성물 상으로 실온에서 롤 라미네이팅된다. 캐리어 및/또는 반도체 웨이퍼 상으로 건조된 임시 결합 조성물을 배치하기 위하여, 커버 시트가 우선 제거된다. 이어서, 서포트 시트 상의 건조된 임시 결합 조성물은 롤 라미네이션 또는 진공 라미네이션을 이용하여 적절한 표면 상으로 라미네이팅된다. 라미네이션 온도는 20 내지 120℃의 범위에 있을 수 있다. 이어서 서포트 시트는 이런 표면 상에 건조된 임시 접착 조성물을 남겨두면서, 제거된다(필링된다). 이런 방법을 이용하여, 도 1a, 도 1b, 및 도 1c에 도시된 구조물이 모두 실현될 수 있다.
도 1a는 임시 결합 조성물(3)이 예컨대 스핀 코팅에 의해, 캐리어 기판(1)의 부착 표면 상에 임의의 접착 촉진층(2) 상에, 배치되는 본 발명의 제 1 구체예를 도시한다. 도 1b는 임시 결합 조성물(3)이 금속 필러(4a) 및/또는 솔더 범프(4b)와 같은 구조체를 갖는 반도체 웨이퍼(5)의 전면 표면 상에 배치되는 본 발명의 대안적인 구체예를 도시한다. 반도체 웨이퍼는 금속 필러 또는 솔더 범프만을 가질 수 있거나, 금속 필러 및 솔더 범프의 조합을 가질 수 있거나, 금속 필러도 솔더 범프도 가질 수 없다는 것이 기술 분야에서 통상의 지식을 가진 자에 의해 인식될 것이다. 도 1b에서 임시 결합 조성물(3)은 구조체들(4a, 4b) 주위를 채우기에 충분하게 유동가능하다. 도 1b에서, 캐리어 기판(1)의 부착 표면은 임의의 접착 촉진층(2)을 갖는다. 도 1c는 임시 결합 조성물(3)이 접착 촉진층(2)을 갖는 캐리어 기판(1)의 부착 표면 및 반도체 웨이퍼(5)의 전면측 모두에 배치되는 본 발명의 제 3 구체예를 도시한다. 도 1c에서 임시 결합 조성물(3)은 구조체들(4a, 4b) 주위를 채우기에 충분하게 유동가능하다. 도 1c에서, 반도체 웨이퍼 상에 배치된 임시 결합 조성물은 캐리어 기판의 부착 표면 상에 배치된 임시 결합과 동일하거나 상이할 수 있다. 원하는 두께를 달성하기 위하여 임시 결합 조성물의 다중층들이 도포될 수 있다는 것이 기술 분야에서 통상의 지식을 가진 자에 의해 인식될 것이다.
임시 결합 조성물이 캐리어 기판의 부착 표면 또는 반도체 웨이퍼의 전면측 상에 배치된 이후에, 구조물은 도 1a와 도 1b에서 화살표에 의해 도시된 바와 같이, 캐리어 웨이퍼의 부착 표면 또는 반도체 웨이퍼의 전면 표면을 각각, 임시 결합 조성물과 접촉하게 함으로써 형성된다. 임시 결합 조성물이 캐리어 기판의 부착 표면 및 반도체 웨이퍼의 전면측 모두 상에 배치된 이후에, 구조물은 도 1c에서 화살표에 의해 도시된 바와 같이, 2개의 임시 결합 조성물층들을 접촉하게 함으로써 형성된다. 어떤 적합한 방법은 압력 및 열이 가해지는, 예컨대 열 압착(thermocompression bonding)에 의해, 캐리어 기판, 반도체 웨이퍼 및 임시 결합 조성물을 접촉하게 하는 데에 사용될 수 있다. 예시적인 방법은 미국 특허 7,713,835호 및 미국 특허 공개 공보 2010/0263794호 및 2011/0272092호에서 서술된다. 일반적으로, 열 압착은 보이딩(voiding)을 감소시키기 위하여 진공 하에서 수행된다. 캐리어 기판 및 반도체 웨이퍼 모두가 진공 챔버 안에 위치되고 이어서 웨이퍼 및 캐리어 기판 중 적어도 하나 상에 배치된 임시 결합 조성물은 아릴사이클로부텐 접착 물질의 경우에 1 내지 10분 동안 원하는 온도, 예컨대 50 내지 200℃까지 가열되며, 다음으로 챔버는 철거되고 캐리어 기판 및 반도체 웨이퍼는 임시 결합 조성물에 접촉하며, 이어서 챔버는 예컨대 1 내지 100 ㎪까지 임의로 가압된다. 다음으로, 결합된 쌍은 쳄버로부터 제거될 수 있고 경화될 수 있거나, 임의로 챔버 내에서 경화될 수 있다. 임시 결합 조성물의 경화는 일반적으로 아릴사이클로부텐 접착 물질의 경우에 1 내지 600분 동안 180 내지 250℃의 온도까지 조성물을 가열함으로써 달성된다.
도 2a는 도 1a 내지 도 1c의 각각에 도시된 구성요소가 접촉하게 된 이후에 형성된 구조물을 도시한다. 도 2a에서, 반도체 웨이퍼(5)는 금속 필러(4a) 및 솔더 범프(4b)로서 도시된 토포그래피 구조체들을 갖고, 임시 결합 조성물(3)은 반도체 웨이퍼(5)에 바로 인접하고 구조체들(4a, 4b) 주위에 배치되며, 임시 결합 조성물은 또한 캐리어 기판(1)에 바로 인접한 임의의 접착 촉진층(2)에 바로 인접한다. 일단 도 2a에서 구조물이 형성되면, 이어서 임시 결합 조성물은 접착 물질을 경화시키기에 충분한 조건이 가해진다. 이러한 조건은 가열, 화학방사선(광)에 노출 또는 이의 조합을 포함한다. 바람직하게는, 가열은 단독으로 또는 광에 대한 노출과의 조합으로 사용되고, 더 바람직하게는 접착 물질은 가열에 의해 경화된다. 가열의 비율은 접착 물질이 동시에 경화하지 않으나, 더 제어된 방식으로 경화하도록 선택된다. 즉, 폴리머화의 비율은 상 분리의 비율보다 낮아야만 한다.
경화 동안에, 이론에 의해 매이지 않고, 해제 첨가물 상은 경화 접착 물질로부터 분리하고(즉, 상 분리 유도된 폴리머화가 발생하고), 일반적으로 반도체 웨이퍼의 상대적으로 더 친수성 표면(전면측)을 향하여 이동하는 것으로 믿어진다. 경화를 따라, 임시 결합층은 도 2b에 도시된 바와 같이 캐리어 기판의 부착 표면과 반도체 웨이퍼 사이에 형성되되, 경화된 임시 결합 조성물(이제 임시 결합층)(3)은 해제 첨가물의 상대적으로 더 적은 양을 포함하는 캐리어 웨이퍼에 인접한 제 1 영역(3a) 및 해제 첨가물의 상대적으로 더 많은(더 큰) 양을 포함하는 반도체 웨이퍼에 인접한 제 2 영역(3b)으로 이루어진다. 영역(3b)는 영역(3a)에 비해 상대적으로 더 작다. 도 2b는 도시를 위해서만 명확한 영역들(3a, 3b)을 도시한다. 이론에 의해 매이지 않고, 영역들(3a, 3b)은 임시 결합층에서 해제 첨가물의 (3a에서 하부부터 3b에서 상부까지) 농도의 연속체를 나타낼 수 있거나, 해제 첨가물의 상이한 농도를 포함하는 별개 영역들을 나타낼 수 있으며, 여기서 영역(3b)은 두드러진 양의 해제 첨가물을 포함할 수 있는 것으로 믿어진다. 영역들(3a, 3b)이 별개 영역들 또는 연속체인지에 따라, 영역(3b)은 두드러지게 해제 첨가물을 포함한다. 경화된 접착 물질(임시 결합층)은 아릴사이클로부텐 접착 물질로 이루어질 때, 이러한 경화된 물질은 일반적으로 1 ㎬보다 큰(>1 ㎬) 계수, 및 파괴점에서 20%보다 작은(< 20%) 연신율을 갖는다.
일단 임시 결합층이 형성되면, 반도체 웨이퍼(5)의 후면측이 그라인딩되고(세선화되고) 평평한 표면(5a)이 형성되는 도 2c에 도시된 바와 같은, 웨이퍼의 후면측을 그라인딩(세선화)하는 것과 같은, 하나 이상의 적합한 작업이 반도체 웨이퍼 상에 수행될 수 있다. 패터닝, 비아홀들의 형성, 및 반도체 웨이퍼의 후면측 상에 전도성 접속부의 형성과 같은, 추가 작업이 수행될 수 있다. 도 2d는 임의의 접착 촉진층(2)을 갖는 캐리어 기판(1), 반도체 웨이퍼(5)를 캐리어 기판(1)에 접합하는 임시 결합층(3)을 갖는 구조물을 도시하되, 임시 결합층은 반도체 웨이퍼의 전면측 상의 상호접속 구조체들, 예컨대 금속 필러 및/또는 솔더 범프를 둘러싸고, 웨이퍼(5)의 후면측은 그라인딩되고 그 위에 금속 접속부(6)가 형성된다.
캐리어 기판에 인접한 임시 결합층에서 해제 첨가물의 농도에 대하여 반도체 웨이퍼의 전면측에 인접한, 바람직하게는 바로 인접한 해제 첨가물의 더 큰 농도는 임시 결합층과 캐리어 기판 사이의 접착 에너지에 비해 임시 결합층과 반도체 웨이퍼 사이에서 더 낮은 접착 에너지를 갖는 구조물을 제공한다. 캐리어 기판-임시 결합층 인터페이스와 반도체 웨이퍼-임시 결합층 인터페이스 사이의 접착 에너지에 있어 차이는 바람직하게는, 20 J/㎡보다 크고(>20 J/㎡) 더 바람직하게는 25 J/㎡보다 크다(>25 J/㎡). 상호접속 구조물을 갖지 않는 반도체 웨이퍼의 전면측과 임시 결합층 사이의 접착 에너지는 5 J/㎡이하(≤ 5 J/㎡)이고, 바람직하게는 5J/㎡보다 작으며(< 5 J/㎡), 더 바람직하게는 3J/㎡보다 작고(< 3 J/㎡), 가장 바람직하게는 2 J/㎡이하(≤2 J/㎡)이다. 캐리어 기판의 부착 표면과 임시 결합층 사이의 접착 에너지는 바람직하게는 30 J/㎡보다 크고(> 30 J/㎡), 더 바람직하게는 35 J/㎡보다 크며(> 35 J/㎡), 훨씬 더 바람직하게는 40 J/㎡이상(≥ 40 J/㎡)이다. 접착 에너지에 있어 이러한 차이는 캐리어 기판에 비해 임시 결합층으로부터 반도체 웨이퍼의 보다 손쉬운 해제를 위하여 허용한다.
반도체 웨이퍼 상에 수행될 작업의 완료 이후에, 이어서 웨이퍼는 캐리어 기판 및 임시 결합층으로부터 분리된다. 임시 결합층으로부터 반도체 웨이퍼를 분리하는 어떤 적합한 방법, 예컨대 미국 특허 공개 공보 2010/0263794호; 2011/0308739호; 및 2012/0028438호, 및 국제 특허 출원 WO 2011/079170호에서 개시된 것이 사용될 수 있다. 이런 구조물은 임의로 반도체 웨이퍼의 분리를 용이하게 하기 위하여 가열될 수 있으나, 이러한 가열은 요구되지 않는다. 본 발명의 장점은 반도체 웨이퍼와 임시 결합층 사이의 이러한 낮은 접착 에너지로, 분리가 구조물을 이격되게 가하거나 떼어내도록 캐리어 기판과 반도체 웨이퍼 사이에 웨지를 가함으로써 손쉽게 달성된다. 일단 분리가 개시되면 반도체 웨이퍼는 임시 결합층으로부터 손쉽게 분리된다. 2e는 임의의 접착 촉진층(2)을 갖는 캐리어 기판(1)으로부터 분리하는 전면측 상에 금속 필러(4a) 및 솔더 범프(4b)로서 도시된 토포그래피 구조체들 및 후면측 상에 전도성 접속부(6)를 갖는 처리된 반도체 웨이퍼(5), 및 임시 결합층의 모든 영역들(3a, 3b)을 도시하는 본 발명의 일 양상을 도시한다. 이어서 처리된 반도체 웨이퍼(5)는 어떤 잔류물을 제거하도록 적절한 용매 또는 용매 혼합물로 세정되고, 이어서 건조된다. 적합한 세정제는 한정 없이, 이소프로판올, 아세톤, 메시틸렌, 암모니아/물, 물/계면활성제, 등을 포함한다. 도 2f는 영역(3b)이, 이어서 적절한 용매 또는 용매 혼합물과 반도체 웨이퍼(5)를 접촉시키고 뒤이은 건조에 의해 손쉽게 제거되는, 분리를 잇는 반도체 웨이퍼의 전면측 상에 남아 있는 대안적인 양상을 도시한다. 도 2e와 도 2f에 도시된 바와 같이, 본 발명의 임시 결합층은 경화된 접착 물질 잔류물이 거의 남지 않거나 전혀 남지 않으면서, 반도체 웨이퍼의 표면, 심지어 토포그래피 구조체 예컨대 금속 필러 및 솔더 범프를 갖는 영역들로부터 제거될 수 있다.
도 3a 내지 도 3d는 폴리에테르 해제 첨가물 및 경화가능한 접착 물질로서 DVS-bisBCB를 포함하는 본 발명의 임시 결합층으로부터 구리 필러의 어레이(array)를 갖는 반도체 웨이퍼의 해제가능성을 나타내는 주사 전자 현미경 사진이다. 도 3a는 용매 세정 및 본 발명의 임시 결합층으로부터의 분리 이후에 반도체 웨이퍼 상의 구리 필러의 어레이를 도시한다. 도 3b는 반도체 웨이퍼로부터 분리 이후에 임시 결합층의 표면을 도시한다. 도 3c는 반도체 웨이퍼 상의 어레이로부터 단일 구리 필러의 확대도이고 도 3d는 반도체 웨이퍼의 분리 이후에 임시 결합층에서 단일 홀의 확대도이다. 이런 현미경 사진으로부터 보여진 바와 같이, 반도체 웨이퍼는 용매 세정 이후에 구리 필러 또는 웨이퍼 표면 중 어느 하나 상에 남아 있는 가시적인 잔류물이 전혀 없고, 반도체 웨이퍼에 대한 손상이 거의 없거나 전혀 없이, 임시 결합층으로부터 완전히 분리되었다.
도 4a 내지 도 4d는 폴리에테르 해제 첨가물 및 경화가능한 접착 물질로서 DVS-bisBCB를 포함하는 본 발명의 임시 결합층으로부터 솔더 범프의 어레이를 갖는 반도체 웨이퍼의 해제가능성을 나타내는 주사 전자 현미경 사진이다. 도 4a는 용매 세정 및 본 발명의 임시 결합층으로부터의 분리 이후에 반도체 웨이퍼 상의 솔더 범프의 어레이를 도시한다. 도 4b는 반도체 웨이퍼로부터 분리 이후에 임시 결합층의 표면을 도시한다. 도 4c는 반도체 웨이퍼 상의 어레이로부터 단일 솔더 범프의 확대도이고 도 4d는 반도체 웨이퍼의 분리 이후에 임시 결합층에서 단일 홀의 확대도이다. 이런 현미경 사진으로부터 보여진 바와 같이, 반도체 웨이퍼는 용매 세정 이후에 솔더 범프 또는 웨이퍼 표면 중 어느 하나 상에 남아 있는 가시적인 잔류물이 전혀 없이, 임시 결합층으로부터 완전히 분리되었다.
특정 토포그래피 구조체, 예컨대 솔더 범프는 형상으로 인해 어떤 임시 결합층을 제거하는 데에 도전을 제시한다. 따라서, 더 많은 양의 해제 첨가물은 이런 토포그래피 구조체들을 갖는 반도체 웨이퍼의 양호한 해제를 확보하기 위하여 본 발명의 임시 결합 조성물에 요구될 수 있다. 더 많은 양의 해제 첨가물은 이러한 토포그래피 구조체들을 갖는 영역에서 웨이퍼의 분리를 용이하게 할, 반도체 웨이퍼의 전면측에 인접한 해제 첨가물을 두드러지게 포함하는 더 큰 영역(도 2b에서 3b)을 야기할 것이다.
하기의 시험 방법들이 하기의 실시예들로 사용되었다.
반도체 웨이퍼 코팅: 실리콘 웨이퍼는 일체화된 핫 플레이트(hot plate) 및 웨이퍼 트랜스퍼 시스템을 갖는 Brewer CEE 400 스핀 코팅 시스템 상에 코팅되었다. 샘플의 양(6 내지 8g)은 45초까지 동안에 1000 내지 2000 rpm의 스핀 속도 및 다이나믹 디스펜스(dynamic dispense)를 이용하여 미처리된 실리콘 웨이퍼 상에 배치되었고 핫 플레이트 상에서 90초 동안 120℃에서 소프트 베이킹이 이어졌다. 최종 코팅 두께는 스핀 속도에 역으로 따랐고 20 내지 50 ㎛ 범위에 있었다.
캐리어 기판 코팅: 달리 특정되지 않는다면, 캐리어 웨이퍼는 경화 이후에 임시 결합층의 접착을 향상시키도록 트리알콕시실란 접착 촉진제(다우 일렉트로닉 머티리얼즈로부터 이용가능한 AP-3000™ Adhesion Promoter)로 웨이퍼 표면을 처리함으로써 결합 연구를 위하여 조제되었다. 접착 촉진제는 스태틱 디스펜스(static dispense)를 갖는 스핀 코터를 이용하여 도포되고 90초 동안 90℃에서 핫 플레이트 베이크 단계 및 45초 동안 2000 rpm으로 스핀이 이어졌다.
캐리어 기판에 대한 반도체 웨이퍼 결합: 2개의 실리콘 웨이퍼 조각, 그 위에 배치되는 임시 결합 조성물의 층을 갖는 것은, 직접 접촉으로 놓이는 핫 플레이트 상에서 가열하고 부분들이 이격되어 슬라이딩하는 것을 방지하도록 클램프를 부착함으로써 결합되었다. 이어서 샘플은 1시간 동안 260℃에서 급속 열 어닐링 챔버안에서 경화되었다.
단일 캔틸레버 빔 접착 시험: 평가될 부분들은 로드 셀에 부착되었고 이어서 반도체 웨이퍼 및 캐리어 기판은 S.Chauffaille 등, "Pre-Cracking Behaviour in the Single Cantilever Beam Adhesion Test", Int. J. Fract(2011) 169: 133쪽 내지 144쪽에 서술된 방법에 따라, 웨지 개방 응력(wedge open stress)를 가함으로써 느린 속도로 분리되었다.
실시예 1 - 통제 1: (다우 케미컬 컴패니로부터) 메시틸렌에서 63 wt%의 (경화가능한 접착 물질로서) DVS-bisBCB 올리고머 용액을 함유한 조성물은 스핀 코팅에 의해 깨끗한 실리콘 웨이퍼 상으로 증착되었고 용매를 제거하도록 120℃/10분 소프트 베이크가 이어졌다. 제 2 실리콘 웨이퍼(캐리어 기판) 상에, 접착 촉진제가 스핀 코팅에 의해 도포되었고 용매를 제거하도록 120℃/2분 소프트 베이크가 이어졌다. 2개의 웨이퍼는 10분 동안 180℃에서 함께 가압되었고 30분 동안 210℃에서 경화가 이어졌다. 결합된 웨이퍼 쌍은 실온까지 냉각하도록 허용되었다. 웨지 예컨대 레이저(razor) 블레이드가 웨이퍼들 사이에 삽입되고 이격되어 떼어놓는 데에 사용되는, 웨지-개방 공정을 이용하여 캐리어 기판으로부터 반도체 웨이퍼를 분리하려는 시도에 따라, 웨이퍼는 경화된 접착 물질의 높은 접착 에너지로 인해 분리될 수 없었다는 것이 발견되었다.
실시예 2 - 통제 2: 65% 고체로 메시틸렌에서 DVS-bisBCB 올리고머(25,000 분자량)의 조성물은 반도체 웨이퍼 상에 스핀 코팅되었고 경화되었다. 실리콘 표면에 대한 경화된 DVS-비스벤조사이클로부텐 필름의 접착은 단일 캔틸레버 빔 시험 방법을 이용하여 9 J/㎡이 되도록 측정되었다.
실시예 3 - 비교: 메시틸렌에서 (25,000의 분자량을 갖는) 100g의 63 wt% DVS-bisBCB 올리고머에 13.83g의 BAC-45가 첨가되었고, 디아크릴레이트 터미네이티드 부타디엔 러버는 투명한 용액을 생성하도록 3000의 분자량을 갖는다. 용액은 0.4㎛ 폴리테트로플루오르에틸렌(PTFE) 필터를 통해 여과되었다. 용액은 반도체 웨이퍼 상에 스핀 코팅되었고 경화되었다. 실리콘 표면에 대한 경화된 DVS-비스벤조사이클로부텐 필름의 접착은 단일 캔틸레버 빔 시험 방법을 이용하여 64.5 J/㎡이 되도록 측정되었다. 또한, 경화된 DVS-bisBCB 층에서 상 분리가 전혀 관찰되지 않았다.
실시예 4: 메시틸렌에서 100g의 63% 고체 DVS-bisBCB (경화가능한 접착 물질) 용액에 해제 첨가물로서 (BASF로부터 POLYTHF 2000으로서 이용가능한), 2000의 분자량을 갖는, 11.18g(조성물의 총 중량에 기초하여 15 wt%)의 폴리(테트라메틸렌 글리콜)이 첨가되었다. 혼합에 따라, 단일 상 시스템은 전혀 가시적인 상 분리가 없이 형성되었다. 용액은 0.4㎛ PTFE 멤브레인을 통해 여과되었다. 용액은 반도체 웨이퍼 상에 스핀 코팅되었고 경화되었다. 실리콘 표면에 대한 경화된 DVS-비스벤조사이클로부텐 필름의 접착은 단일 캔틸레버 빔 시험 방법을 이용하여 1 내지 2 J/㎡이 되도록 측정되었다. 해제 첨가물은 실리콘 웨이퍼로부터 경화된 접착 물질의 손쉬운 제거 및 왁스로 만든 외관에 기초한 표면으로 이동하는 것으로 도시되었다.
실시예 5: 실시예 4의 절차가 에틸렌 옥사이드-부틸렌 옥사이드-에틸렌 옥사이드 블록 코폴리머가 10 wt%로 사용되었다는 점을 제외하고는 반복되었다. 실리콘 표면에 대한 경화된 DVS-비스벤조사이클로부텐 필름의 접착은 단일 캔틸레버 빔 시험 방법을 이용하여 1 J/㎡보다 작도록(< 1 J/㎡) 측정되었다. 해제 첨가물은 실리콘 웨이퍼로부터 경화된 접착 물질의 손쉬운 제거 및 왁스로 만든 외관에 기초한 표면으로 이동하는 것으로 도시되었다.
실시예 6: 해제 첨가물로서 (플루카로부터) 12,000 분자량을 갖는 10g의 폴리에틸렌 글리콜 및 메시틸렌에서 90g의 63 wt% DVS-bisBCB 올리고머(경화가능한 접착 물질)를 함유한 조성물이 조제되었고 균질한 혼합물이 획득될 때까지 120℃에서 교반되었다. 이어서 결과적인 임시 결합 조성물은 실온까지 냉각되었다. 다음으로, 임시 결합 조성물이 스핀 코팅에 의해 깨끗한 실리콘 웨이퍼(반도체 웨이퍼) 상으로 증착되었고 용매를 제거하도록 120℃/10분 소프트 베이크가 이어졌다. 제 2 실리콘 웨이퍼(캐리어 기판) 상에, 접착 촉진제가 스핀 코팅에 의해 도포되었고 용매를 제거하도록 120℃/2분 소프트 베이크가 이어졌다. 이어서 2개의 웨이퍼는 10분 동안 180℃에서 함께 가압되었고 30분 동안 210℃에서 경화가 이어졌다. 결합된 웨이퍼 쌍은 실온까지 냉각하도록 허용되었다. 웨이퍼들 사이에 날카로운 레이저 블레이드의 삽입에 따라, 2개의 웨이퍼는 캐리어 기판 웨이퍼에 접착하는 경화된 임시 결합층과 함께 손쉽게 분리되었다.
실시예 7: 실시예 6의 절차가 하기의 해제 첨가물이 사용되었다는 점을 제외하고는 반복되었다. 각 경우에, 해제 첨가물의 양은 10g(10 wt%)이었다. 각 경우에, 2개의 웨이퍼는 캐리어 기판 웨이퍼에 접착하는 경화된 임시 결합층과 함께 손쉽게 분리되었다. 하기의 표에서, "EO"는 에틸렌옥시를 나타내고, "PO"는 프로필렌옥시를 나타내며, "BO"는 부틸렌옥시를 나타낸다. 가시적인 검사는 임시 결합층으로부터 분리 이후에 반도체 웨이퍼의 표면 상에 남아있는 어떤 잔류물의 존재를 주목하는 데에 사용되었다. 이러한 남아있는 잔류물은 적절한 용매로 반도체 웨이퍼를 세정함으로써 손쉽게 제거된다.
Figure pat00008
실시예 8 - 캐리어 기판 및 반도체 웨이퍼에 대한 접착: 해제 첨가물의 기능은캐리어 기판에 대한 충분한 접착이 유지되면서 반도체와 경화된 접착 물질 사이의 부착을 감소시키는 것이다. 이는 각 인터페이스의 임계 변형 에너지 해제율(critical strain 두둑효 release rate)(Gc)을 측정함으로써 정량적으로 도시된다. 채택된 방법은 상기에 서술된 단일 캔틸레버 빔 방법이었다. 임계 변형 에너지 해제율(Gc)은 로드 및 균열(PC), 크랙 길이(a), 빔 두께(h), 빔 폭(B), 및 빔 평면 변형 탄성 계수(beam plain strain elastic modulus)(E')에 관련된다:
Figure pat00009
순수 DVS-BCB 및 경화가능한 접착 물질로서 90 wt% DVS-BCB 올리고머 및 해제 첨가물로서 (BASF로부터) 2000의 분자량을 갖는 10 wt% 폴리(테트라메틸렌 글리콜)을 함유한 조성물 모두의 맨 실리콘 및 접착 촉진제 코팅된 캐리어 기판에 대한 접착이 측정되었다. 측정된 값은 하기의 표에서 보고되었고, "APCS"는 접착 촉진 캐리어 기판 표면을 나타내고, "SW"는 반도체 웨이퍼의 전면측을 나타내며, "RA"는 해제 첨가물을 나타낸다.
Figure pat00010
폴리(테트라메틸렌 글리콘) 해제 첨가물은 반도체 웨이퍼의 해제를 가능하게 하는, 80%만큼 실리콘에 대한 경화된 조성물의 접착을 감소시킨다. 게다가, 접착 촉진 코팅된 캐리어 기판에 대한 접착은 27%만큼만 감소되고, 이에 따라 경화된 조성물은 반도체 웨이퍼로부터 깨끗하게 해제하면서 캐리어 기판에 접착될 것을 확보한다.
실시예 9: 실시예 4의 절차가 90:10의 PO:EO 비율 및 4700의 평균 분자량을 갖는, 에틸렌 디아민에 프로필렌 옥사이드("PO") 및 에틸렌 옥사이드("EO")의 추가적인 첨가로 유도된 4기능성 블록 코폴리머(BASF로부터 이용가능한, TETRONIC 901)가 해제 첨가물로서 사용된 점을 제외하고는 반복된다.
실시예 10: 실시예 9의 절차가 80:20의 PO:EO 비율 및 4000의 평균 분자량을 갖는, 에틸렌 디아민에 PO 및 EO의 추가적인 첨가로 유도된 4기능성 블록 코폴리머(BASF로부터 이용가능한, TETRONIC 702)가 조성물의 총 중량에 기초한, 20 wt%의 양으로 해제 첨가물로서 사용된 점을 제외하고는 반복된다.
실시예 11: 실시예 9의 절차가 60:40의 PO:EO 비율 및 4000의 평균 분자량을 갖는, 에틸렌 디아민에 PO 및 EO의 추가적인 첨가로 유도된 4기능성 블록 코폴리머(BASF로부터 이용가능한, TETRONIC 304)가 조성물의 총 중량에 기초한, 23 wt%의 양으로 해제 첨가물로서 사용된 점을 제외하고는 반복된다.
실시예 12: 임시 결합 조성물은 6g의 에텐-노보넨 코폴리머(캔자스, 플로렌스, TOPAS 어드밴스드 폴리머즈로부터 이용가능한; TOPAS™ 5010, Tg 110℃), 35g의 메틸사이클로헥산, 14g의 저분자량 사이클로올레핀 코폴리머(TOPAS™ Toner™, MW 8000, MW/Mn 2.0), 및 해제 첨가물로서 (BASF로부터 POLYTHF 2000으로서 이용가능한) 2000의 분자량을 갖는 5g의 폴리(테트라메틸렌 글리콜)을 조합함으로써 조제된다. 용액은 성분이 용해될 때까지 실온에서 교반되도록 허용된다. 이어서 조성물은 실시예 1의 절차에 따라 웨이퍼를 캐리어 기판에 결합하는 데에 사용된다.
실시예 13: 임시 결합 조성물은 7.5g의 에텐-노보넨 코폴리머(TOPAS™ 5013, Tg 134℃), 40g의 메틸사이클로헥산, 12.5g의 저분자량 사이클로올레핀 코폴리머(TOPAS™ Toner™, MW 8000, MW/Mn 2.0), 0.15g의 페놀 항산화제(IRGANOX™ 1010), 및 해제 첨가물로서 12,000의 분자량을 갖는 7.5g의 폴리에틸렌 글리콜 및 0.2g의 포스포나이트 항산화제(IRGANOX™ P-EPQ)를 조합함으로써 조제된다. 용액은 성분이 용해될 때까지 실온에서 교반되도록 허용된다. 이어서 조성물은 실시예 1의 절차에 따라 웨이퍼를 캐리어 기판에 결합하는 데에 사용된다.
실시예 14: 임시 결합 조성물은 링-열림 폴리머화에 의해 조제된 26.4g의 하이드로겐화 노보넨계 코폴리머(캔자스, 루이빌, 제온 케미컬스로부터 이용가능한; ZEONOR™ 1060, Tg 100℃), 21.6g의 저분자량 사이클로올레핀 코폴리머(TOPAS™ Toner™), 및 해제 첨가물로서 사용되는, 80:20의 PO:EO 비율 및 4000의 평균 분자량을 갖는, 에틸렌 디아민에 PO 및 EO의 추가적인 첨가로 유도된 35g의 4기능성 블록 코폴리머(BASF로부터 이용가능한, TETRONIC 702)를 조합함으로써 조제된다. 용액은 성분이 용해될 때까지 실온에서 교반되도록 허용된다. 이어서 조성물은 실시예 1의 절차에 따라 웨이퍼를 캐리어 기판에 결합하는 데에 사용된다.
실시예 15: 콘덴서, 60mL 첨가 깔대기, 자성 교반 막대, 질소 퍼지(purge), JKem 열전대 프로브를 탑재한, IKA 오일 교반/배스에서 매달린 250 mL 3-넥 둥근 바닥 반응 플라스크에서, 벤조일 퍼옥사이드(LUPEROX™ A98)(9.68g, 0.04 mol)가 PROGLYDE™ DMM 용매(150g, 0.32 mol)로 용해되었고, 90℃까지 가열되었다. 스티렌(33.08g, 0.32 mol) 및 디알릴 말레에이트(6.92g, 0.04 mol)가 함께 혼합되었고, 첨가 깔대기로 전달되었으며, 모노머 혼합물은 90℃로 반응 온도를 유지하면서 30분에 걸쳐 반응 플라스크에 드롭방식으로(dropwise) 첨가되었다. 2.5 시간 이후에, 반응 혼합물은 실온까지 냉각되도록 허용되었고, 메탄올(대략 10x 부피 초과)이 이어서 드롭방식으로 첨가되었다. 촉진된 폴리머는 여과 이전에 밤새 수집되도록 허용되었다. 폴리머는 진공 여과에 의해 격리되었고, MeOH의 2 x 250mL에 의해 세정되었으며, 결정화 접시에서 공기 건조되었고, 이어서 12시간 동안 20 내지 30℃에서 진공 하에서 건조되었다. 결과적인 스티렌-디알릴 말레에이트 올리고머는 대략 90:10의 스티렌:디알릴 말레에이트 몰비를 가졌다.
실시예 16: 실시예 15의 일반적인 절차는 대략 90:10의 스티렌:알릴 메타크릴레이트 몰비를 갖는 스티렌-알릴 메타크릴레이트 올리고머를 제공하도록, 디알릴 말레에이트가 알릴메타크릴레이트의 동등한 몰량으로 대체되었다는 점을 제외하고는 반복되었다.
실시예 17: 실시예 15의 일반적인 절차는 대략 90:10의 스티렌:알릴 신나메이트 몰비를 갖는 스티렌-알릴 신나메이트 올리고머를 제공하도록, 디알릴 말레에이트가 알릴 신나메이트의 동등한 몰량으로 대체되었다는 점을 제외하고는 반복되었다.
실시예 18: 코팅 조성물은 해제 첨가물로서 (BASF로부터, POLYTHF 2900로서 이용가능한), 2900의 분자량을 갖는 8.78g의 폴리(테트라메틸렌 글리콜)이 첨가되었던 PROGLYDE™ DMM에서 (25,000 내지 30,000의 분자량(Mw)을 갖는) 83.63g의 68.5% DVS-bisBCB 올리고머, 4.17g의 BAC-45(3000의 분자량을 갖는 디아크릴레이트 터미네이티드 부타디엔 러버), 0.68g의 디큐밀 퍼옥사이드, 0.49g의 상업적인 항산화제 및 2.25g의 PROGLYDE™ DMM 용매를 조합함으로써 조제되었다. 조성물은 나무 스틱으로 수동으로 혼합되었고, 대략 1시간 동안 50℃까지 가열되었으며, 이어서 균질할 때까지 굴렀다.
200 ㎜ 실리콘 웨이퍼는 10초 동안 산소 플라즈마 에치가 가해졌다. 다음으로, 상업적인 접착 촉진제는 캐리어 웨이퍼의 부착 표면 상에 스핀 코팅되었고(2000 rpm), 90초 동안 120℃로 소프트 베이크가 이어졌으며, 이어서 냉각이 이어졌다. 다음으로, 코팅 조성물은 소자 웨이퍼 상에서 스핀 코팅되었고(2000 rpm), 90초 동안 120℃로 소프트 베이킹되었으며, 30초 동안 냉각되었고, 120초 동안 160℃로 소프트 베이킹되어 소자 웨이퍼 상에 임시 결합 조성물의 층을 형성한다. 이어서 캐리어 웨이퍼는 45초 동안 가해진 진공 및 60초 동안 가해진 압력으로, 60초 동안 80℃에서 임시 결합 조성물에 진공 라미네팅되었다. 이어서 라미네이팅된 웨이퍼는 질소 대기에서, 210 ℃로 120초 동안, 소자 측 아래로, 핫 플레이트 상에 가열에 의해 경화되었다. 경화된 임시 결합층의 두께는 대략 25㎛였다. 경화를 이어서, 웨이퍼는 노치(notch) 근처에 삽입되고 웨이퍼 주위에 안내된 레이저 블레이드로 성공적으로 탈결합되었다. 소자 웨이퍼 상에 남겨진 잔류물은 아세톤으로 세정함으로써 손쉽게 제거되었다.
실시예 19: 실시예 18의 절차가 코팅 조성물이 또한 실시예 15로부터 41.82g의 스티렌:디알릴 말레에이트 올리고머를 함유하였다는 점을 제외하고는 반복되었다. 코팅 조성물은 1:1의 중량비로 스티렌:디알릴 말레에이트 올리고머 및 DVS-bisBCB 올리고머를 함유하였다. 이런 조성물로부터의 경화된 임시 결합층의 두께는 대략 26㎛였다. 경화를 이어서, 웨이퍼는 노치 근처에 삽입되고 웨이퍼 주위에 안내된 레이저 블레이드로 성공적으로 탈결합되었다. 전혀 잔류물이 탈결합 이후에 소자 웨이퍼 상에 가시적이지 않았다.
실시예 20: 실시예 18의 절차가 DVS-bisBCB 올리고머가 PROGLYDE™ DMM 용매(68.5% 고체)에서 (실시예 15로부터) 83.63g의 스티렌:디알릴 말레에이트 올리고머로 대체되었다는 점을 제외하고는 반복되었다. 이런 코팅 조성물은 전혀 DVS-bisBCB 올리고머를 함유하지 않았다. 이런 조성물로부터의 경화된 임시 결합층의 두께는 대략 36㎛였다. 경화를 이어서, 웨이퍼는 노치 근처에 삽입되고 웨이퍼 주위에 안내된 레이저 블레이드로 성공적으로 탈결합되었다. 소자 웨이퍼 상에 남겨진 잔류물은 아세톤으로 압력 세정하거나 아세톤에 침지함으로써 손쉽게 제거되었다.
실시예 21: 실시예 20의 일반적인 절차가 사용된 스티렌:디알릴 말레에이트 올리고머가 99:1의 몰비를 가졌다는 점을 제외하고는 반복되었다. 사용된 웨이퍼는 100㎜였다. 소자 웨이퍼는 깨끗하게 탈결합되었다.
실시예 22: 실시예 20의 일반적인 절차가 사용된 스티렌:디알릴 말레에이트 올리고머가 95:5 스티렌:디펜텐 올리고머로 대체되었다는 점을 제외하고는 반복되었다. 사용된 웨이퍼는 100㎜였다. 소자 웨이퍼는 깨끗하게 탈결합되었다.

Claims (15)

  1. 캐리어 기판에 반도체 웨이퍼를 해제가능하게 부착하는 방법에 있어서,
    (a) 전면측 및 후면측을 갖는 반도체 웨이퍼를 제공하는 단계;
    (b) 부착 표면을 갖는 캐리어 기판을 제공하는 단계;
    (c) 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 해제 첨가물 및 경화가능한 접착 물질을 포함하는 임시 결합 조성물을 배치하는 단계; 및
    (d) 접착 물질을 경화시켜 캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 배치되는 임시 결합층을 제공하는 단계를 포함하되;
    캐리어 기판의 부착 표면에 인접한 임시 결합층은 상대적으로 더 적은 양의 해제 첨가물을 포함하고, 반도체 웨이퍼의 전면측에 인접한 임시 결합층은 상대적으로 더 많은 양의 해제 첨가물을 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    경화가능한 접착 물질은 폴리아릴렌 올리고머, 사이클릭-올레핀 올리고머, 아릴사이클로부텐 올리고머, 비닐 방향족 올리고머 및 이의 혼합물로부터 선택되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    해제 첨가물은 폴리에테르 화합물인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    해제 첨가물은 폴리알킬렌 옥사이드 호모폴리머 및 폴리알킬렌 옥사이드 코폴리머로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    폴리에테르 화합물은 하이드록시, 알콕시, 아릴옥시, 및 이의 혼합물로 이루어진 그룹으로부터 선택된 말단기를 포함하는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서,
    폴리에테르 화합물은 폴리에틸렌 글리콜, 폴리프로필렌글리콜, 폴리(1,3-프로판디올), 폴리부틸렌글리콜, 폴리(테트라하이드로푸란), 에틸렌 글리콜-프로필렌 글리콜 코폴리머, 및 이의 혼합물로부터 선택되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    임시 결합 조성물은 열, 광, 복사 또는 이의 혼합의 사용에 의해 경화되는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 방법은,
    임시 결합 조성물과 접촉하기 이전에 접착 촉진제로 캐리어 기판의 부착 표면을 처리하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 방법은,
    (e) 반도체 웨이퍼의 후면측 상에 작업을 수행하는 단계; 및
    (f) 임시 결합층으로부터 반도체 웨이퍼의 전면측을 분리하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서,
    임시 결합 조성물은 유기 용매를 더 포함하는 것을 특징으로 하는 방법.
  11. 전면측 및 후면측을 갖는 반도체 웨이퍼;
    부착 표면을 갖는 캐리어 기판; 및
    캐리어 기판의 부착 표면과 반도체 웨이퍼의 전면측 사이에 배치되는 임시 결합층을 포함하되,
    임시 결합층은 경화된 접착 물질 및 해제 첨가물을 포함하고,
    캐리어 기판의 부착 표면에 인접한 임시 결합층은 상대적으로 더 적은 양의 해제 첨가물을 포함하고, 반도체 웨이퍼의 전면측에 인접한 임시 결합층은 상대적으로 더 많은 양의 해제 첨가물을 포함하는 것을 특징으로 하는 구조물.
  12. 제 11 항에 있어서, 상기 구조물은,
    캐리어 기판의 부착 표면과 임시 결합층 사이에 배치되는 접착 촉진층을 더 포함하는 것을 특징으로 하는 구조물.
  13. 제 11 항에 있어서,
    반도체 웨이퍼의 전면측 및 임시 결합층은 3 J/㎡보다 작은(< 3 J/㎡) 접착 에너지를 갖는 것을 특징으로 하는 구조물.
  14. 제 11 항에 있어서, 캐리어 기판의 부착 표면 및 임시 결합층은 30 J/㎡보다 큰(> 30 J/㎡) 접착 에너지를 갖는 것을 특징으로 하는 구조물.
  15. 제 11 항에 있어서,
    경화된 접착 물질은 폴리아릴렌 폴리머, 사이클릭-올레핀 폴리머, 아릴사이클로부텐 폴리머, 비닐 방향족 올리고머 및 이의 혼합물로부터 선택되는 것을 특징으로 하는 구조물.
KR1020130127934A 2012-10-25 2013-10-25 캐리어 기판에 반도체 웨이퍼를 해제 가능하게 부착하는 방법 및 반도체 웨이퍼가 캐리어 기판에 해제 가능하게 부착된 구조물 KR101505875B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/661,025 US20140117503A1 (en) 2012-10-25 2012-10-25 Ephemeral bonding
US13/661,025 2012-10-25
US14/060,185 2013-10-22
US14/060,185 US9269623B2 (en) 2012-10-25 2013-10-22 Ephemeral bonding

Publications (2)

Publication Number Publication Date
KR20140052905A true KR20140052905A (ko) 2014-05-07
KR101505875B1 KR101505875B1 (ko) 2015-03-25

Family

ID=49474310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127934A KR101505875B1 (ko) 2012-10-25 2013-10-25 캐리어 기판에 반도체 웨이퍼를 해제 가능하게 부착하는 방법 및 반도체 웨이퍼가 캐리어 기판에 해제 가능하게 부착된 구조물

Country Status (6)

Country Link
US (3) US9269623B2 (ko)
EP (1) EP2725605B1 (ko)
JP (1) JP6275993B2 (ko)
KR (1) KR101505875B1 (ko)
CN (1) CN103779255B (ko)
TW (1) TWI531012B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3092658A4 (en) * 2014-01-07 2017-07-05 Brewer Science, Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9865490B2 (en) * 2014-01-07 2018-01-09 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US10141216B2 (en) * 2014-10-22 2018-11-27 Promerus, Llc Room temperature debondable and thermally curable compositions
CN105845618B (zh) * 2015-01-13 2019-07-19 中芯国际集成电路制造(上海)有限公司 一种防止铜氧化扩散的方法
US9644118B2 (en) * 2015-03-03 2017-05-09 Dow Global Technologies Llc Method of releasably attaching a semiconductor substrate to a carrier
US9296915B1 (en) * 2015-04-10 2016-03-29 Dow Global Technologies Llc Toughened arylcyclobutene polymers
TW201709456A (zh) * 2015-05-04 2017-03-01 艾歐普雷克斯有限公司 不具有晶粒連接墊之引線承載座結構及由該結構形成的封裝
CN109417026B (zh) * 2016-06-22 2023-06-13 日产化学株式会社 含有聚二甲基硅氧烷的粘接剂
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
DE102019101631B4 (de) 2019-01-23 2024-05-23 Infineon Technologies Ag Korrosionsgeschützte Formmasse, Verfahren zu deren Herstellung und deren Verwendung
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
JP7470411B2 (ja) 2020-09-30 2024-04-18 フジコピアン株式会社 ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法
CN117098824A (zh) 2021-03-30 2023-11-21 日产化学株式会社 粘接剂组合物、层叠体、层叠体的制造方法以及经加工的基板的制造方法
KR20230164088A (ko) 2021-03-31 2023-12-01 닛산 가가쿠 가부시키가이샤 적층체, 박리제 조성물 및 가공된 반도체 기판의 제조 방법
EP4310157A1 (en) 2021-03-31 2024-01-24 Nissan Chemical Corporation Laminate, release agent composition, and method for manufacturing machined semiconductor substrate
WO2022210262A1 (ja) 2021-03-31 2022-10-06 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
WO2023074324A1 (ja) 2021-10-29 2023-05-04 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
KR20230089976A (ko) * 2021-12-14 2023-06-21 코닝 인코포레이티드 시트 일시적 본딩 방법 및 장치
NL2032112B1 (en) 2022-06-09 2023-12-18 Univ Eindhoven Tech A method for bonding a first and second planar substrate

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661193A (en) 1984-08-27 1987-04-28 The Dow Chemical Company Adhesive compositions for arylcyclobutene monomeric compositions
US4812588A (en) 1987-12-14 1989-03-14 The Dow Chemical Company Polyorganosiloxane-bridged bisbenzocyclobutene monomers
US5191026A (en) 1987-12-25 1993-03-02 Nippon Zeon Co., Ltd. Ring-opening hydrogenated copolymer and process for producing the same
US5155175A (en) 1989-12-08 1992-10-13 Intellectual Property Law Dept. Crosslinkable fluorinated polyarylene ether composition
US5115082A (en) 1990-04-17 1992-05-19 Raychem Corporation Fluorinated poly(arylene ether)
US5179188A (en) 1990-04-17 1993-01-12 Raychem Corporation Crosslinkable fluorinated aromatic ether composition
US5136069A (en) 1991-03-28 1992-08-04 The Dow Chemical Company Process for preparing vinylically-unsaturated compounds (II)
US5138081A (en) 1991-04-30 1992-08-11 The Dow Chemical Company Process for purifying vinylically-unsaturated organosilicon compounds
US5238763A (en) * 1991-12-31 1993-08-24 Xerox Corporation Electrophotographic imaging member with polyester adhesive layer and polycarbonate adhesive layer combination
US5854302A (en) 1993-04-29 1998-12-29 The Dow Chemical Company Partially polymerized divinylsiloxane linked bisbenzocyclobutene resins and methods for making said resins
DE59408507D1 (de) 1993-10-06 1999-08-26 Ticona Gmbh Modifiziertes Cycloolefincopolymer
US5874516A (en) 1995-07-13 1999-02-23 Air Products And Chemicals, Inc. Nonfunctionalized poly(arylene ethers)
WO1997010193A1 (en) 1995-09-12 1997-03-20 The Dow Chemical Company Ethynyl substituted aromatic compounds, synthesis, polymers and uses thereof
US5965679A (en) 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
US6093636A (en) 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
JP2000077366A (ja) * 1998-08-28 2000-03-14 Nitta Ind Corp 研磨布及びその研磨布の研磨機定盤への脱着方法
IL143207A0 (en) 1998-11-24 2002-04-21 Dow Chemical Co A composition containing a cross-linkable matrix precursor and a poragen, and a porous matrix prepared therefrom
US6699419B1 (en) * 2000-06-05 2004-03-02 General Motors Corporation Method of forming a composite article with a textured surface and mold therefor
JP5209168B2 (ja) 2000-07-19 2013-06-12 ダウ グローバル テクノロジーズ エルエルシー コーティングエンハンサーを含むスピンオン誘電体組成物
DE10137376A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Geklebte Chip- und Waferstapel
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
JP4936667B2 (ja) * 2002-11-29 2012-05-23 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
US6869894B2 (en) 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
FR2860799B1 (fr) 2003-10-08 2006-02-17 Rhodia Chimie Sa Compositions de revetements comprenant une dispersion aqueuse de polymere filmogene et une silicone polyether, leur procede de preparation et leurs utilisations
JP2005150235A (ja) 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
US7722940B2 (en) * 2004-09-01 2010-05-25 Appleton Papers, Inc. Adhesively securable stock packaging materials
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
KR101458143B1 (ko) 2006-03-01 2014-11-05 씬 머티리얼즈 아게 처리방법, 특히, 웨이퍼의 얇은 배면 처리방법, 웨이퍼-캐리어 배열 및 상기 타입의 웨이퍼-캐리어 배열의 제조방법
JP4875414B2 (ja) * 2006-06-23 2012-02-15 三井化学東セロ株式会社 半導体ウェハの裏面研削用粘着フィルム及びそれを用いた半導体ウェハの裏面研削方法
US20080014532A1 (en) 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
US8247079B2 (en) * 2006-09-01 2012-08-21 Momentive Performance Materials Inc. Laminate containing a silylated polyurethane adhesive composition
US7713835B2 (en) 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
JP5256641B2 (ja) 2007-04-06 2013-08-07 Ｊｓｒ株式会社 接着剤組成物
JP5788173B2 (ja) 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
US20090017323A1 (en) 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
US8541515B1 (en) * 2007-11-21 2013-09-24 Trillium Specialties, LLC Polymer compositions with improved surface properties
EP2238618B1 (en) 2008-01-24 2015-07-29 Brewer Science, Inc. Method for reversibly mounting a device wafer to a carrier substrate
KR20110020862A (ko) 2008-06-02 2011-03-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접착성 캡슐화 조성물 및 그것을 사용하여 제조한 전자 소자
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
DE102008044200B4 (de) 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
DE102008055155A1 (de) 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
US8267143B2 (en) 2009-04-16 2012-09-18 Suss Microtec Lithography, Gmbh Apparatus for mechanically debonding temporary bonded semiconductor wafers
KR20100134492A (ko) 2009-06-15 2010-12-23 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 가고정제 및 그것을 이용한 반도체 장치의 제조 방법
KR20100134491A (ko) 2009-06-15 2010-12-23 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 가고정제 및 그것을 이용한 반도체 장치의 제조 방법
US8343300B2 (en) 2009-12-23 2013-01-01 Suss Microtec Lithography, Gmbh Automated thermal slide debonder
JP5651344B2 (ja) 2010-02-04 2015-01-14 日東電工株式会社 熱伝導性両面粘着シート
KR20120132624A (ko) 2010-02-12 2012-12-06 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접합 방법
JP2011168663A (ja) 2010-02-17 2011-09-01 Sumitomo Bakelite Co Ltd 有機基板の仮固定剤及びそれを用いた半導体装置の製造方法
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
JP6124111B2 (ja) 2010-02-26 2017-05-10 エルジー・ケム・リミテッド 光学部材保護フィルム、光学部材、及び、液晶表示装置
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
EP2622010A4 (en) * 2010-09-29 2015-08-19 Dow Global Technologies Llc AQUEOUS DISPERSIONS DISENSITIZED OF THERMOPLASTIC POLYMERS
KR20120082129A (ko) * 2011-01-13 2012-07-23 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
DE102011079687A1 (de) 2011-07-22 2013-01-24 Wacker Chemie Ag Temporäre Verklebung von chemisch ähnlichen Substraten
US8696864B2 (en) 2012-01-26 2014-04-15 Promerus, Llc Room temperature debonding composition, method and stack
EP2828883B1 (en) 2012-03-20 2019-07-31 3M Innovative Properties Company Laminate body and method of making the same for temporary substrate support
CN104936628B (zh) * 2012-11-21 2019-03-01 波士顿科学国际有限公司 用于医疗器械的离子亲水性聚合物涂层

Also Published As

Publication number Publication date
US20140117504A1 (en) 2014-05-01
US9818636B2 (en) 2017-11-14
TWI531012B (zh) 2016-04-21
EP2725605B1 (en) 2016-07-13
CN103779255A (zh) 2014-05-07
US9493686B2 (en) 2016-11-15
US20160122602A1 (en) 2016-05-05
EP2725605A3 (en) 2015-08-26
JP2014150239A (ja) 2014-08-21
JP6275993B2 (ja) 2018-02-07
TW201436064A (zh) 2014-09-16
US9269623B2 (en) 2016-02-23
CN103779255B (zh) 2016-06-29
EP2725605A2 (en) 2014-04-30
KR101505875B1 (ko) 2015-03-25
US20170032996A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
KR101505875B1 (ko) 캐리어 기판에 반도체 웨이퍼를 해제 가능하게 부착하는 방법 및 반도체 웨이퍼가 캐리어 기판에 해제 가능하게 부착된 구조물
KR102326808B1 (ko) 일시적 접착
KR102576755B1 (ko) 웨이퍼 가공용 접착재, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법
JP6349071B2 (ja) 接着促進剤
JP6346209B2 (ja) 一時接合
US20140117503A1 (en) Ephemeral bonding
TWI586725B (zh) 增韌芳基環丁烯聚合物
US10867830B2 (en) Room temperature debondable and thermally curable compositions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 6