KR19980042667A - Synchronization circuit and optical disc player that can realize high precision synchronization - Google Patents
Synchronization circuit and optical disc player that can realize high precision synchronization Download PDFInfo
- Publication number
- KR19980042667A KR19980042667A KR1019970062058A KR19970062058A KR19980042667A KR 19980042667 A KR19980042667 A KR 19980042667A KR 1019970062058 A KR1019970062058 A KR 1019970062058A KR 19970062058 A KR19970062058 A KR 19970062058A KR 19980042667 A KR19980042667 A KR 19980042667A
- Authority
- KR
- South Korea
- Prior art keywords
- detection
- synchronization signal
- synchronization
- window
- time width
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1287—Synchronisation pattern, e.g. VCO fields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
소정 시간 폭을 갖는 검출 윈도우에서 재생 신호로부터 발생된 제1 동기 신호를 검출하고 제2 동기 신호를 발생하는 동기 회로는, 상기 제1 동기 신호의 연속한 비검출 횟수를 계수하기 위한 카운터, 상기 카운터에 의해서 계수된 상기 비검출 횟수를 소정값과 비교하기 위한 비교기, 및 상기 비교기의 비교 결과, 상기 비검출 횟수가 상기 소정값에 도달할 때 상기 검출 윈도우의 상기 시간 폭을 증가시키기 위한 윈도우 제어기를 포함한다.A synchronization circuit for detecting a first synchronization signal generated from a reproduction signal in a detection window having a predetermined time width and generating a second synchronization signal includes: a counter for counting consecutive non-detection times of the first synchronization signal; A comparator for comparing the number of times of non-detection counted by a predetermined value, and a window controller for increasing the time width of the detection window when the number of times of non-detection reaches the predetermined value as a result of the comparison of the comparator; Include.
본 발명은 재생 에러 등으로 인해 우연히 동일한 배열을 갖는 것으로 판독된 비트열을 동기 패턴으로 잘못 검출할 가능성을 증가시키지 않으면서, 최적의 동기 보상를 가능하게 하고, 검출 윈도우의 시간 폭이 에러 보정 회로의 에러 보정 능력에 따라 단계적으로 증가하므로 최적 동기 보상 및 데이타 재생을 가능하게 한다.The present invention enables optimum synchronization compensation without increasing the possibility of accidentally detecting a read bit string as a synchronization pattern by accidentally having the same arrangement due to a reproduction error or the like, and the time width of the detection window is reduced by the error correction circuit. Incrementally increases with error correction capability, enabling optimal synchronization compensation and data reproduction.
Description
본 발명은 재생 신호로부터 발생된 검출 동기 신호를 소정 폭을 갖는 검출 윈도우 내에서, 검출하므로써 프레임 동기 신호를 발생하는 동기 회로와 이 동기 회로를 구비한 광 디스크 재생 장치에 관한 것이다.The present invention relates to a synchronization circuit for generating a frame synchronization signal by detecting a detection synchronization signal generated from a reproduction signal within a detection window having a predetermined width, and an optical disk reproducing apparatus provided with the synchronization circuit.
일본 특허 공개 공보 2-306472 호에는 소정 시간 폭을 갖는 검출 윈도우 내에서 동기 신호를 검출하여 프레임 동기 신호를 생성하는 동기 회로가 개시되어 있다. 이 동기 회로는 동기 신호가 검출되지 않을 경우에 다음 검출 타이밍에서의 동기 신호의 검출 가능성을 높이기 위해서 다음 검출 타이밍에서 검출 윈도우 폭을 증가시킨다.Japanese Patent Laid-Open No. 2-306472 discloses a synchronization circuit for detecting a synchronization signal within a detection window having a predetermined time width and generating a frame synchronization signal. This synchronization circuit increases the detection window width at the next detection timing to increase the detection probability of the synchronization signal at the next detection timing when the synchronization signal is not detected.
신호를 복조하여 광 디스크로부터 판독된 신호를 재생하는 광 디스크 재생 장치에 복조 후 데이타의 에러를 보정하는 에러 보정 회로 구비되어 있다. 에러 보정 회로의 에러 보정 능력은 점점 향상되어 오고 있다. 예를 들어, 디지탈 비디오 디스크(DVD) 규격에서는, 32개의 프레임 내에 연속된 재생 에러들이 존재하더라도, 그 재생 에러 전후의 데이타를 정확하게 재생할 수 있다면 그 에러들을 보정할 수 있다.An optical disc reproducing apparatus for demodulating a signal to reproduce a signal read from the optical disc is provided with an error correction circuit for correcting an error of data after demodulation. The error correction capability of the error correction circuit has been gradually improved. For example, in the digital video disc (DVD) standard, even if there are continuous playback errors in 32 frames, the errors can be corrected if the data before and after the playback error can be reproduced correctly.
일본 특허 공개 공보 2-306472 호에 개시된 동기 회로에 따르면, 동기 신호가 검출되지 않으면, 검출 윈도우의 폭이 다음 검출 타이밍에서 증가하게 된다. 그러나, 검출 윈도우 폭이 증가하게 되면, 재생 에러 등에서 우연히 동기 패턴과 동일한 배열을 갖는 것으로 판독된 비트열이 동기 패턴으로 오인될 가능성이 커지게 된다. 동기 패턴을 잘못 검출하여 발생된 검출 동기 신호의 한 예는 도 7에서 (q)의 신호 α로 도시되어 있다. 신호 α는 검출 윈도우 내에 존재하지 않기 때문에 잘못 검출되지 않는다. 그러나, 검출 윈도우 폭이 증가되면, 잘못된 검출에 의해 생성된 신호 α에 따른 프레임 동기 신호가 발생될 수 있다.According to the synchronization circuit disclosed in Japanese Patent Laid-Open No. 2-306472, if the synchronization signal is not detected, the width of the detection window is increased at the next detection timing. However, when the detection window width is increased, there is a greater possibility that a bit string read as having the same arrangement as a sync pattern by accident in a reproduction error or the like is mistaken as a sync pattern. One example of the detection synchronization signal generated by incorrectly detecting the synchronization pattern is shown by the signal α of (q) in FIG. The signal α is not falsely detected because it does not exist in the detection window. However, if the detection window width is increased, a frame synchronizing signal may be generated in accordance with the signal α generated by false detection.
에러 보정 능력을 향상시킨 광 디스크 재생 장치에서는, 한 프레임 내의 에러는 쉽게 보정될 수 있다. 다시 말해서, 한 동기 신호 또는 소수의 연속된 동기 신호들이 검출되지 않는다면, 데이타 재생에 대해 아무런 문제가 없다. 따라서, 일본 특허 공개 공보 2-306472 호에 개시된 동기 회로에서와 같이 동기 신호가 검출되지 않은 직후에 검출 윈도우의 폭을 증가시킬 필요가 없다. 반면에, 동기 신호가 검출되지 않은 직후에 검출 윈도우의 폭을 증가시키면, 동기화 패턴의 잘못된 검출에 의해서 잘못된 동기화가 발생될 가능성이 증가될 수 있었다.In the optical disc reproducing apparatus having improved error correction capability, an error in one frame can be easily corrected. In other words, if one sync signal or few successive sync signals are not detected, there is no problem with data reproduction. Therefore, it is not necessary to increase the width of the detection window immediately after the synchronization signal is not detected as in the synchronization circuit disclosed in Japanese Patent Laid-Open No. 2-306472. On the other hand, if the width of the detection window is increased immediately after the synchronization signal is not detected, the possibility of false synchronization may be increased by false detection of the synchronization pattern.
통상적으로, 검출된 동기 패턴의 위치가 원래 예상했던 정상 위치가 아닐 때는 검출 윈도우 폭의 증가가 유리하지만, 재생 에러 등에 의해서 동기 패턴이 검출될 수 없는 도 3의 (d)에 도시된 바와 같이 랜덤 에러가 생성될 때는 검출 윈도우 폭의 증가가 불리하다. 이러한 경우에, 동기 신호들은 도 3e에 도시된 버스트 에러의 경우에서 처럼 연속적으로 검출되지 않는다. 그 결과, 에러 보정 회로의 보정 능력을 벗어난 에러들이 발생되어 데이타 재생시 문제를 초래하게 된다.Typically, an increase in the detection window width is advantageous when the position of the detected sync pattern is not the expected normal position, but random as shown in FIG. 3 (d) in which the sync pattern cannot be detected due to a reproduction error or the like. Increasing the detection window width is disadvantageous when an error is generated. In this case, the synchronization signals are not detected continuously as in the case of the burst error shown in Fig. 3E. As a result, errors outside the correction capability of the error correction circuit are generated, which causes problems in data reproduction.
본 발명의 일 목적은 동기 신호들이 연속적으로 검출되지 않아 에러 보정이 불가능한 경우에 검출 윈도우의 폭을 단계적으로 증가시키므로써 잘못된 동기화가 발생될 가능성을 가능한 많이 감소시키고 재동기화를 용이하게 발생시키는 동기 회로를 제공하는 것이다. 본 발명의 다른 목적은 동기 패턴의 잘못된 검출로 인한 잘못된 동기화의 발생 가능성을 증가시키지 않고 데이타를 적절히 재생시킬 수 있는 동기화를 발생시키는 광 디스크 재생 장치를 제공하는 것이다.It is an object of the present invention to increase the width of the detection window step by step when the synchronization signals are not continuously detected so that error correction is not possible, thereby reducing the possibility of false synchronization as much as possible and easily causing resynchronization. To provide. It is another object of the present invention to provide an optical disc reproducing apparatus that generates a synchronization capable of properly reproducing data without increasing the possibility of false synchronization due to false detection of a synchronization pattern.
본 발명의 일 양상에 따라서, 동기 회로는 소정 시간 폭을 갖는 검출 윈도우에서 재생 신호들로부터 발생된 제1 동기 신호를 검출하고 제2 동기 신호를 생성한다. 동기 회로는 제1 동기 신호들이 얼마나 많이 연속적으로 검출되지 않았는지를 계수하는(즉, 제1 동기 신호들의 연속적인 비검출 횟수를 계수하는) 카운터, 그 카운터에 의해 계수된 비검출 횟수와 소정값을 비교하는 비교 회로 및 비교 회로에 의한 비교 결과, 비검출 횟수가 소정값에 도달하면 검출 윈도우의 시간 폭을 증가시키는 윈도우 제어 회로를 포함한다.According to one aspect of the present invention, the synchronization circuit detects a first synchronization signal generated from reproduction signals in a detection window having a predetermined time width and generates a second synchronization signal. The synchronization circuit counts how many consecutive first synchronization signals have not been detected (i.e., counts the number of consecutive non-detections of the first synchronization signals), and counts the number of non-detections counted by the counter and a predetermined value. And a window control circuit for increasing the time width of the detection window when the number of times of non-detection reaches a predetermined value as a result of the comparison by the comparison circuit and the comparison circuit.
본 발명의 다른 양상에 따라서, 동기 회로는 소정 시간 폭을 갖는 검출 윈도우에서 재생 신호로부터 발생된 제1 동기 신호를 검출하고 제2 동기 신호를 발생시킨다. 이 동기 회로는 제1 동기 신호들이 얼마나 많이 연속적으로 검출되지 않았는지를 계수하는(즉, 제1 동기 신호들의 연속적인 비동기 비검출 횟수를 계수하는) 카운터, 이 비검출 횟수값과 이 비검출 횟수값에 대응하는 시간 폭을 기억하는 기억 회로, 카운터에 의해서 계수된 값과 기억 회로 내에 기억된 비검출 횟수값을 비교하는 비교 회로, 및 비교 회로에 의한 비교 결과, 계수된 값이 기억 회로 내의 비검출 횟수값과 같거나 클 경우, 검출 윈도우의 시간 폭을 이 기억 회로 내의 비검출 횟수값에 대응하는 시간폭으로 설정하는 제어 회로를 포함한다.According to another aspect of the present invention, the synchronization circuit detects the first synchronization signal generated from the reproduction signal in the detection window having the predetermined time width and generates the second synchronization signal. The synchronization circuit counts how many consecutive first synchronization signals have not been detected (i.e., counts the number of consecutive asynchronous non-detections of the first synchronization signals), the non-detection count value and the non-detection count value A memory circuit for storing the time width corresponding to the comparison circuit; a comparison circuit for comparing the value counted by the counter with a non-detection count value stored in the memory circuit; and a result of the comparison by the comparison circuit; And a control circuit for setting the time width of the detection window to the time width corresponding to the non-detection number of times in this storage circuit when the number of times is equal to or greater than the number of times.
본 발명의 또 다른 양상에 의하면, 광 디스크 재생 장치는 광 디스크로부터 판독된 재생 신호로부터 발생된 제1 동기 신호를 소정 시간 폭을 갖는 검출 윈도우에서 검출하고 제2 동기 신호를 발생하는 동기 신호 발생 회로를 포함하고, 제1 동기 신호들이 얼마나 많이 검출 윈도우에서 연속적으로 검출되지 않았는지에 따라서 검출 윈도우의 소정 시간 폭을 증가시키는 윈도우 제어 회로를 포함한다.According to still another aspect of the present invention, an optical disk reproducing apparatus includes a synchronization signal generating circuit for detecting a first synchronization signal generated from a reproduction signal read out from an optical disk in a detection window having a predetermined time width and generating a second synchronization signal. And a window control circuit for increasing a predetermined time width of the detection window according to how many first synchronization signals have not been continuously detected in the detection window.
본 발명 한 장점은 재생 에러로 인해 우연히 동일한 배열을 갖는 것으로 판독된 비트열을 동기화 패턴으로 잘못 검출할 가능성을 증가시키지 않으면서 최적의 동기 보상를 가능하게 한다는 것이다.One advantage of the present invention is that it has the same arrangement due to a reproduction error, thereby enabling optimal synchronization compensation without increasing the possibility of falsely detecting the read bit string as a synchronization pattern.
본 발명의 다른 장점은 검출 윈도우의 시간 폭이 에러 보정 회로의 에러 보정 능력에 따라 단계적으로 증가하므로 최적 동기 보상 및 데이타 재생을 가능하게 한다는 것이다.Another advantage of the present invention is that the time width of the detection window increases step by step according to the error correction capability of the error correction circuit, thereby enabling optimum synchronization compensation and data reproduction.
본 발명의 상기 및 다른 목적, 특징, 양상 및 장점은 첨부된 도면과 관련된 본 발명의 다음 상세한 설명으로부터 보다 명백해질 것이다.The above and other objects, features, aspects, and advantages of the present invention will become more apparent from the following detailed description of the invention in conjunction with the accompanying drawings.
도 1은 본 발명의 실시예에 따른 광 디스크 재생 장치의 구성를 개략적으로 도시한 블록도.1 is a block diagram schematically showing the configuration of an optical disk reproducing apparatus according to an embodiment of the present invention;
도 2는 도 1에 도시된 동기 검출 회로의 구성을 개략적으로 도시한 블록도.FIG. 2 is a block diagram schematically showing the configuration of the synchronization detection circuit shown in FIG.
도 3의 (a) 내지 (c)는 검출 윈도우를 사용한 프레임 동기 신호의 검출 방법을 설명하기 위한 도면이고, 도 3의 (d) 내지 (e)는 동기 신호가 검출되지 않은 경우를 설명하기 위한 도면.3A to 3C are diagrams for explaining a method of detecting a frame synchronization signal using a detection window, and FIGS. 3D to 3E are diagrams for explaining a case in which a synchronization signal is not detected. drawing.
도 4의 (a) 내지 (d)는 프레임 동기 신호에 의한 검출 윈도우 및 삽입 동기 신호의 발생을 설명하기 위한 도면.4A to 4D are diagrams for explaining the generation of the detection window and the insertion synchronization signal by the frame synchronization signal.
도 5의 (a) 내지 (i)는 검출 동기 신호, 검출 윈도우 및 보상 동기 신호 사이의 관계를 설명하기 위한 도면으로서, 특히 도 5의 (a) 내지 (c)는 분실한 검출 동기 신호가 없는 경우를 도시한 도면, 도 5의 (d) 내지 (f)는 검출 동기 신호들이 연속적으로 검출되지 않는 경우를 도시한 도면, 도 5의 (g) 내지 (i)는 검출 동기 신호들이 간헐적으로 검출되지 않은 경우를 도시한 도면.5A to 5I are diagrams for explaining the relationship between the detection synchronization signal, the detection window, and the compensation synchronization signal. In particular, FIGS. 5A to 5C show no missing detection synchronization signal. 5 (d) to (f) show a case where the detection synchronization signals are not continuously detected, and FIGS. 5 (g) to (i) show intermittent detection of the detection synchronization signals. Drawing not shown.
도 6의 (a) 내지 (p)는 검출 동기 신호와 삽입 동기 신호에 따라서 프레임 동기 신호가 발생되는 상태를 설명하기 위한 도면으로서, 특히, 도 6의 (a) 내지 (d)는 검출 동기 신호와 삽입 동기 신호가 동일한 타이밍에서 발생된 경우를 도시한 도면, 도 6의 (e) 내지 (h)는 검출 동기 신호가 분실된 경우를 도시한 도면, 도 6의 (i) 내지 (l)은 검출 동기 신호가 삽입 동기 신호 이전에 발생된 경우를 도시한 도면, 도 6의 (m) 내지 (p)는 삽입 동기 신호가 검출 동기 신호 이전에 발생된 경우를 도시한 도면.6A to 6P are diagrams for explaining a state in which a frame synchronization signal is generated according to the detection synchronization signal and the insertion synchronization signal, and in particular, FIGS. 6A to 6D are detection synchronization signals. And (c) to (h) show the case where the detection synchronization signal is generated at the same timing, and (i) to (l) to FIG. FIG. 6 (m) to FIG. 6 (p) show the case where the detection synchronization signal is generated before the insertion synchronization signal.
도 7의 (a) 내지 (t)는 검출 동기 신호, 검출 윈도우, 삽입 동기 신호, 프레임 동기 신호, 펄스 신호 Sc 및 펄스 신호 Sr 사이의 관계를 도시한 도면으로서, 특히, 도 7의 (a) 내지 (d)는 검출 동기 신호가 정상 위치에서 검출된 경우를 도시한 도면, 도 7의 (e) 내지 (j)는 검출 동기 신호가 정상 위치로부터 시프트된 위치에서 검출된 경우를 도시한 도면, 도 7의 (k) 내지 (p)는 검출 동기 신호가 검출되지 않은 경우를 도시한 도면, 도 7의 (q) 내지 (t)는 검출 동기 신호가 잘못 검출된 경우를 도시한 도면.7 (a) to 7 (t) show a relationship between a detection synchronization signal, a detection window, an insertion synchronization signal, a frame synchronization signal, a pulse signal Sc, and a pulse signal Sr. In particular, FIG. 7 (a) (D) is a diagram showing a case where the detection synchronization signal is detected at the normal position, (e) to (j) is a diagram showing a case where the detection synchronization signal is detected at the position shifted from the normal position, 7 (k) to (p) show a case where a detection synchronization signal is not detected, and FIGS. 7 (q) to (t) show a case where a detection synchronization signal is incorrectly detected.
도 8a는 동기 검출 회로의 상태 전이를 도시한 도면이고, 도 8b는 시간 축에서 동기 검출 회로의 상태 전이를 도시한 도면.FIG. 8A shows a state transition of the sync detection circuit, and FIG. 8B shows a state transition of the sync detection circuit on the time axis.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
20: 동기 검출 회로20: synchronous detection circuit
21: 동기 신호 검출부21: sync signal detector
22: 동기화 판정부22: synchronization determination unit
23: 일치 카운터23: match counter
24: 윈도우 보호부24: window protector
25: 비검출 횟수 카운터25: No Detect Count counter
26: 윈도우 폭 판정부26: window width determining unit
27: 레지스터27: register
28: 프레임 동기 신호 발생부28: frame synchronization signal generator
29: 검출 윈도우 발생부29: detection window generator
31: 삽입 동기 신호 발생부31: insertion synchronization signal generator
32: 삽입 카운터32: insert counter
70: CPU70: CPU
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이들 도면에서, 동일한 도면 부호들은 동일한 또는 이에 대응하는 구성 요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In these figures, the same reference numerals represent the same or corresponding components.
도 1에 도시된 광 디스크(DVD) 재생 장치는, DVD(10)로 레이저 빔을 방사하고 반사 광을 검출하여 광전 변환을 수행하는 픽업 유닛(11); 픽업 유닛(11)에 의해 검출된 신호를 증폭하여 재생 신호를 발생하는 RF 증폭기(13); RF 증폭기(13)에 접속된 등화기·PLL 회로(15); 등화기·PLL 회로(15)에 접속된 동기 검출 회로(20); 동기 검출 회로(20)에 접속된 복조 회로(40); 복조 회로(40)에 접속된 RAM(45); 복조 회로(40) 및 RAM(45)에 접속된 에러 검출 보정 회로(50); 에러 검출 보정 회로(50)에 접속된 데이타 신장 회로(60); 데이타 신장 회로(60)에 접속된 RAM(65); 및 버스를 통해 등화기·PLL 회로(15), 동기 검출 회로(20), 복조 회로(40), 에러 검출 보정 회로(50), 데이타 신장 회로(60) 등에 접속되는 CPU(70)를 포함한다. 광 디스크(DVD) 재생 장치는 획득한 재생 신호들에 대해 소정 처리를 수행하여 DVD(10) 상에 기록되어 있는 데이타를 재생한다. 본 실시예에서는 에러 보정 능력이 우수한 DVD(10)용 재생 장치를 일례로 들어서 설명하지만, 본 발명은 다른 형태의 광 디스크용 동기 회로 및 재생 장치에도 적용할 수 있다.An optical disc (DVD) reproducing apparatus shown in FIG. 1 includes: a pickup unit 11 which emits a laser beam to the DVD 10 and detects reflected light to perform photoelectric conversion; An RF amplifier 13 which amplifies the signal detected by the pickup unit 11 and generates a reproduction signal; An equalizer / PLL circuit 15 connected to the RF amplifier 13; A synchronization detecting circuit 20 connected to the equalizer / PLL circuit 15; A demodulation circuit 40 connected to the synchronization detection circuit 20; A RAM 45 connected to the demodulation circuit 40; An error detection correction circuit 50 connected to the demodulation circuit 40 and the RAM 45; A data decompression circuit 60 connected to the error detection correction circuit 50; A RAM 65 connected to the data expansion circuit 60; And a CPU 70 connected to the equalizer / PLL circuit 15, the synchronization detection circuit 20, the demodulation circuit 40, the error detection correction circuit 50, the data decompression circuit 60, and the like via a bus. . An optical disc (DVD) reproducing apparatus performs predetermined processing on the acquired reproduction signals to reproduce data recorded on the DVD 10. In the present embodiment, a reproduction apparatus for the DVD 10 having excellent error correction capability will be described as an example. However, the present invention can be applied to other types of optical disk synchronization circuits and reproduction apparatuses.
이제, 광 디스크 재생 장치의 동작에 대해 설명한다. RF 증폭기(13)로부터 출력된 재생 신호는 등화기·PLL 회로(15)에 공급되고, 여기서 파형 등화 및 비트 동기화 작용을 받게 된다. 등화기·PLL 회로(15)로부터 출력된 재생 신호는 동기 검출 회로(20)에 공급되고, 여기서 프레임 동기 신호가 발생된다. 특히, 도 3의 (a)에 도시된 바와 같이, 소정 비트 배열로 구성된 동기 패턴(DVD 규격에서는 32비트 정보)이 재생 신호의 각 프레임의 선단에 부가된다. 동기 패턴을 검출하므로써 도 3의 (b)에 도시된 검출 동기 신호가 발생된다. 도 3의 (c)에 도시된 하이 레벨 펄스로 구성된 검출 윈도우에서 검출 동기 신호를 검출하므로써 프레임 동기 신호가 발생된다.The operation of the optical disc reproducing apparatus will now be described. The reproduction signal output from the RF amplifier 13 is supplied to the equalizer / PLL circuit 15, where the waveform equalization and bit synchronization operations are applied. The reproduction signal output from the equalizer / PLL circuit 15 is supplied to the synchronization detection circuit 20, where a frame synchronization signal is generated. In particular, as shown in Fig. 3A, a synchronization pattern (32-bit information in the DVD standard) composed of a predetermined bit array is added to the leading end of each frame of the reproduction signal. By detecting the synchronization pattern, the detection synchronization signal shown in Fig. 3B is generated. The frame synchronization signal is generated by detecting the detection synchronization signal in the detection window composed of the high level pulses shown in Fig. 3C.
재생 신호 내에 포함된 데이타 스트림은 복조 회로(40)로 입력되어 동기 검출 회로(20)에 의해서 발생된 프레임 동기 신호에 따라서 복조된다. 예를 들어, DVD 규격에서는, 16 비트 데이타 스트림은 8 비트 데이타 스트림으로 복조된다. 복조된 데이타 스트림은 RAM(45)에 일시적으로 기억된 후에 에러 검출 보정 회로(50)에 공급되고, 여기서 데이타 스트림에 대한 에러 보정이 수행된다. 에러가 보정된 데이타는 데이타 신장 회로(60)에 공급되고, 여기서 RAM(65)을 이용하여 데이타 신장이 수행된다. 신장된 데이타는 외부로 출력된다. 상기 동작은 CPU(70)에 의해 제어된다.The data stream contained in the reproduction signal is input to the demodulation circuit 40 and demodulated in accordance with the frame synchronization signal generated by the synchronization detection circuit 20. For example, in the DVD standard, a 16 bit data stream is demodulated into an 8 bit data stream. The demodulated data stream is temporarily stored in the RAM 45 and then supplied to the error detection correction circuit 50, where error correction is performed on the data stream. Error corrected data is supplied to the data decompression circuit 60, where data decompression is performed using the RAM 65. The decompressed data is output externally. The operation is controlled by the CPU 70.
도 2는 도 1의 동기 검출 회로(20)의 구성을 도시한 블록도이다. 도 2에 도시된 바와 같이, 동기 검출 회로(20)는, 재생 신호를 수신하여 검출 동기 신호를 발생시키는 동기 신호 검출부(21); 동기 신호 검출부(21)에 접속된 동기화 판정부(22); 동기화 판정부(22)에 접속된 일치 카운터(23); 동기 신호 검출부(21)와 동기화 판정부(22)에 접속된 윈도우 보호부(24); 윈도우 보호부(24)에 접속된 프레임 동기 신호 발생부(28); 프레임 동기 신호 발생부(28)에 접속된 검출 윈도우 발생부(29); 프레임 동기 신호 발생부(28)에 접속된 삽입 동기 신호 발생부(31); 삽입 동기 신호 발생부(31)에 접속된 삽입 카운터(32); 윈도우 보호부(24)에 접속된 비검출 횟수 카운터(25); 비검출 횟수 카운터(25)에 접속된 윈도우 폭 판정부(26); 및 윈도우 폭 판정부(26)에 접속된 레지스터(27)를 포함한다.FIG. 2 is a block diagram showing the configuration of the synchronization detection circuit 20 of FIG. As shown in Fig. 2, the synchronization detection circuit 20 includes a synchronization signal detection unit 21 for receiving a reproduction signal and generating a detection synchronization signal; A synchronization determination unit 22 connected to the synchronization signal detection unit 21; A match counter 23 connected to the synchronization determining unit 22; A window protection unit 24 connected to the synchronization signal detection unit 21 and the synchronization determination unit 22; A frame synchronization signal generator 28 connected to the window protector 24; A detection window generator 29 connected to the frame synchronization signal generator 28; An insertion sync signal generator 31 connected to the frame sync signal generator 28; An insertion counter 32 connected to the insertion synchronization signal generator 31; A non-detection count counter 25 connected to the window protector 24; A window width determining unit 26 connected to the non-detection count counter 25; And a register 27 connected to the window width determining unit 26.
이하, 동기 검출 회로(20) 동작에 대해 설명한다. 동기 검출 회로(20)로 입력된 재생 신호는 먼저 동기 신호 검출부(21)로 공급되고, 동기화 패턴이 검출된다. 도 3의 (b)에 도시된 검출 동기 신호는 동기 패턴을 검출하므로써 발생되고, 발생된 검출 동기 신호는 동기화 판정부(22)로 공급된다. 동기화 판정부(22)에서는 검출 동기 신호들이 연속적으로 발생되었는지 발생되지 않았는지를 판정하게 된다. 특히, 연속적으로 발생된 검출 동기 신호들의 수는 일치 카운터(23)에 의해서 계수된다. 계수된 값이 이미 설정되어 있는 소정값에 도달하게 될 때, 동기 검출 회로(20)는 풀 오픈 상태로부터 동기 상태로 전이되고, 이 전이를 나타내는 신호가 동기화 판정부(22)로부터 윈도우 보호부(24)로 전송된다. 풀 오픈 상태라 함은 동기화는 없고 검출 윈도우가 무한대인 상태를 나타낸다.The operation of the synchronization detection circuit 20 will be described below. The reproduction signal input to the synchronization detection circuit 20 is first supplied to the synchronization signal detection unit 21, and a synchronization pattern is detected. The detection synchronization signal shown in FIG. 3B is generated by detecting the synchronization pattern, and the generated detection synchronization signal is supplied to the synchronization determination unit 22. FIG. The synchronization determining unit 22 determines whether the detection synchronization signals are generated continuously or not. In particular, the number of continuously detected detection synchronization signals is counted by the coincidence counter 23. When the counted value reaches a predetermined value which has already been set, the sync detection circuit 20 transitions from the full open state to the sync state, and a signal indicating this transition is sent from the sync determiner 22 to the window protector ( 24). The full open state means that there is no synchronization and the detection window is infinite.
동기 신호 검출 회로(21)에 의해서 발생된 검출 동기 신호는 또한 윈도우 보호부(24)에 공급된다. 검출 윈도우는 검출 윈도우 발생부(29)로부터 윈도우 보호부(24)로 전달된다. 검출 윈도우에서 검출 동기 신호가 검출되면, 검출 동기 신호에 따른 동기 신호가 프레임 동기 신호 발생부(28)로 공급된다. 도 4의 (a) 내지 (d)에 도시된 바와 같이, 프레임 동기 신호 발생부(28)에 의해 검출 동기 신호에 따른 프레임 동기 신호가 발생된 때로부터 소정 클럭 횟수에 해당하는 특정 시간이 경과된 후에, 검출 윈도우 발생부(29)는 윈도우 폭 판정부(26)에 의해 결정된 소정 시간 동안 하이 레벨의 검출 윈도우를 생성한다. 정상 타이밍에서 전후로 시프트된 타이밍에서 프레임 동기 신호가 발생된다면, 대응하는 검출 윈도우가 발생된 타이밍도 전후로 시프트된다. 클럭 주파수가 26.16 MHz인 클럭 5개에 해당하는 시간 폭의 정보는 초기에는 윈도우 폭 판정부(26)로부터 검출 윈도우 발생부(29)로 공급된다. 이 수치들은 예시적인 것이며, 제한적 의미로 사용된 것이 아니다.The detection synchronization signal generated by the synchronization signal detection circuit 21 is also supplied to the window protector 24. The detection window is transferred from the detection window generator 29 to the window protector 24. When the detection synchronization signal is detected in the detection window, the synchronization signal corresponding to the detection synchronization signal is supplied to the frame synchronization signal generator 28. As shown in (a) to (d) of FIG. 4, a specific time corresponding to a predetermined number of clocks has elapsed since the frame synchronizing signal generating unit 28 generates the frame synchronizing signal corresponding to the detection synchronizing signal. Thereafter, the detection window generating unit 29 generates a high level detection window for a predetermined time determined by the window width determining unit 26. If the frame synchronizing signal is generated at the timing shifted back and forth at the normal timing, the timing at which the corresponding detection window is generated is also shifted back and forth. The time width information corresponding to five clocks having a clock frequency of 26.16 MHz is initially supplied from the window width determining unit 26 to the detection window generating unit 29. These figures are exemplary and not intended to be limiting.
도 4의 (c) 내지 (d)에 도시된 바와 같이, 삽입 동기 신호 발생부(31)에서는 프레임 동기 신호에 따라 삽입 동기 신호가 발생된다. 삽입 동기 신호는 도 4의 (a)에 도시된 검출 동기 신호에 따른 프레임 동기 신호가 발생된 시각에서 소정 클럭 횟수에 해당하는 시간이 경과된 후에 발생된 의사 동기 신호이다. 상기 소정 클럭 횟수는 삽입 카운터(32)에 의해서 계수된다. 삽입 동기 신호는 프레임 동기 신호 발생부(28)로 전송된다. 검출 동기 신호가 검출 윈도우에서 검출되지 않는다면, 삽입 동기 신호는 도 5의 (a) 내지 (i)에 도시된 바와 같은 보상 동기 신호로 사용된다. 특히, 도 5의 (a) 내지 (c)에 도시된 바와 같이, 검출 동기 신호들이 연속적으로 발생되는 정상 상태의 경우에는 보상 동기 신호들이 불필요하다. 도 5의 (d) 내지 (i)에 도시된 바와 같이 일부 검출 동기 신호들이 발생되지 않았다면(분실된 검출 동기 신호들은 도 8b처럼 점선으로 도시됨), 삽입 동기 신호가 분실된 검출 동기 신호를 대신하여 보상 동기 신호로 사용된다. 프레임 동기 신호 발생부(28)에서는 보상 동기 신호에 따른 프레임 동기 신호가 발생된다.As shown in FIGS. 4C to 4D, the insertion synchronization signal generator 31 generates an insertion synchronization signal according to the frame synchronization signal. The insertion synchronization signal is a pseudo synchronization signal generated after a time corresponding to a predetermined number of clocks has elapsed from the time when the frame synchronization signal according to the detection synchronization signal shown in FIG. The predetermined number of clocks is counted by the insertion counter 32. The insertion synchronization signal is transmitted to the frame synchronization signal generator 28. If the detection synchronization signal is not detected in the detection window, the insertion synchronization signal is used as the compensation synchronization signal as shown in Figs. 5A to 5I. In particular, as shown in Figs. 5A to 5C, compensation synchronization signals are unnecessary in the case of a steady state in which detection synchronization signals are continuously generated. If some of the detection synchronization signals have not been generated as shown in FIGS. 5D to 5I (the lost detection synchronization signals are shown by a dotted line as shown in FIG. 8B), the insertion synchronization signal replaces the missing detection synchronization signal. It is used as a compensation synchronization signal. The frame synchronizing signal generator 28 generates a frame synchronizing signal according to the compensation synchronizing signal.
도 6의 (a) 내지 (p)에는 검출 윈도우 발생부(29)에서 발생된 검출 윈도우, 동기 신호 검출부(21)에서 발생된 검출 동기 신호, 삽입 동기 신호 발생부(31)에서 발생된 삽입 동기 신호, 및 프레임 동기 신호 발생부(28)에서 발생된 프레임 동기 신호 사이의 관계가 나타나 있다. 특히, 도 6의 (a) 내지 (d)를 참조하면, 검출 윈도우 내에서 검출 동기 신호가 검출되는 경우, 검출 동기 신호에 따라서 프레임 동기 신호가 발생된다. 도 6의 (e) 내지 (h)를 참조하면, 검출 윈도우 내에서 검출 동기 신호가 검출되지 않는 경우, 삽입 동기 신호에 따라서 프레임 동기 신호가 발생된다. 도 6의 (i) 내지 (l)을 참조하면, 삽입 동기 신호가 검출되기 전에 검출 동기 신호가 검출되면, 검출 동기 신호에 따라서 프레임 동기 신호가 발생된다. 또한, 도 6의 (m) 내지 (p)를 참조하면, 검출 동기 신호가 검출되기 전에 삽입 동기 신호가 검출되는 경우, 삽입 동기 신호에 따라 프레임 동기 신호가 발생되고 검출 동기 신호에 따라 프레임 동기 신호도 발생된다. 이 경우, 도 4의 (b) 내지 (d)에 도시된 바와 같이, 검출 윈도우 및 삽입 동기 신호는 첫번째로 발생된 프레임 동기 신호에 따라서가 아니라, 그 이후에 발생된 프레임 동기 신호에 따라서 발생된다.6A to 6P, the detection window generated by the detection window generator 29, the detection synchronization signal generated by the synchronization signal detector 21, and the insertion synchronization generated by the insertion synchronization signal generator 31 are shown in FIG. The relationship between the signal and the frame synchronizing signal generated by the frame synchronizing signal generator 28 is shown. In particular, referring to FIGS. 6A to 6D, when a detection synchronization signal is detected within a detection window, a frame synchronization signal is generated according to the detection synchronization signal. Referring to FIGS. 6E to 6H, when the detection synchronization signal is not detected in the detection window, the frame synchronization signal is generated in accordance with the insertion synchronization signal. 6 (i) to (l), if a detection synchronization signal is detected before the insertion synchronization signal is detected, a frame synchronization signal is generated in accordance with the detection synchronization signal. 6 (m) to (p), when the insertion synchronization signal is detected before the detection synchronization signal is detected, the frame synchronization signal is generated in accordance with the insertion synchronization signal and the frame synchronization signal is in accordance with the detection synchronization signal. Is also generated. In this case, as shown in Figs. 4B to 4D, the detection window and the insertion synchronization signal are generated not according to the first frame synchronization signal generated, but according to the frame synchronization signal generated thereafter. .
특히, 도 7의 (a) 내지 (t)는 검출 동기 신호, 검출 윈도우, 및 삽입 동기 신호사이의 관계와 이들에 의해 발생된 프레임 동기 신호를 도시한다. 도 7의 (a) 내지 (d)를 참조하면, 검출 윈도우 내의 정상 위치에서 검출 동기 신호가 검출되는 경우, 검출 동기 신호에 따라 프레임 동기 신호가 발생된다. 도 7의 (e) 내지 (h)를 참조하면, 삽입 동기 신호의 검출 시각으로부터 후방으로 시프트된 시각에서 검출 동기 신호가 검출되는 경우, 삽입 동기 신호와 검출 동기 신호에 따라서 프레임 동기 신호가 발생된다. 도 7의 (k) 내지 (n)을 참조하면, 검출 동기 신호가 검출되지 않은 경우, 삽입 동기 신호에 따라서 프레임 동기 신호가 발생된다. 또한, 도 7의 (q) 내지 (t)에 도시된 바와 같이, 잘못된 동기 패턴의 검출로 인하여 정상 위치 (타이밍) 이외의 타이밍에서 검출 동기 신호가 발생되더라도, 검출 윈도우에서 검출 동기 신호가 발생되지 않는다면, 이 검출 동기 신호에 따른 프레임 동기 신호는 발생되지 않는다.In particular, Figs. 7A to 7T show the relationship between the detection synchronization signal, the detection window, and the insertion synchronization signal, and the frame synchronization signal generated by them. Referring to FIGS. 7A to 7D, when a detection synchronization signal is detected at a normal position in a detection window, a frame synchronization signal is generated according to the detection synchronization signal. Referring to FIGS. 7E to 7H, when the detection synchronization signal is detected at a time shifted backward from the detection time of the insertion synchronization signal, a frame synchronization signal is generated in accordance with the insertion synchronization signal and the detection synchronization signal. . Referring to Figs. 7 (k) to 7 (n), when the detection synchronization signal is not detected, the frame synchronization signal is generated in accordance with the insertion synchronization signal. In addition, as shown in Figs. 7 (q) to 7 (t), even if a detection synchronization signal is generated at a timing other than the normal position (timing) due to the detection of an incorrect synchronization pattern, the detection synchronization signal is not generated in the detection window. If not, the frame synchronization signal according to this detection synchronization signal is not generated.
도 2에 도시된 윈도우 보호부(24)는 동기 신호 검출부(21)로부터 공급된 검출 동기 신호가 검출 윈도우에서 검출되지 않는다면 도 7의 (i) 내지 (o)에 도시된 펄스 신호(Sc)를 비검출 횟수 카운터(25)에 공급한다. 비검출 횟수 카운터(25)는 펄스 신호(Sc)에 따라서 검출 동기 신호들이 얼마나 많이 검출되지 않았는지를 계수한다. 윈도우 검출부(24)가 검출 윈도우에서 다시 검출 동기 신호를 검출하면, 재검출을 나타내는 펄스 신호(Sc)는 비검출 횟수 카운터(25)로 공급되고 카운터(25)는 리셋된다.The window protector 24 shown in FIG. 2 receives the pulse signal Sc shown in FIGS. 7 (i) to 7 (o) if the detection synchronization signal supplied from the synchronization signal detector 21 is not detected in the detection window. It supplies to the non-detection frequency counter 25. The non-detection count counter 25 counts how many detection synchronization signals have not been detected in accordance with the pulse signal Sc. When the window detection unit 24 detects the detection synchronization signal again in the detection window, the pulse signal Sc indicating the redetection is supplied to the non-detection count counter 25 and the counter 25 is reset.
검출 동기 신호가 연속적으로 계수되지 않은 횟수(비검출 횟수 카운터(25)에 의해 계수된 연속 비검출 횟수)는 윈도우 폭 판정부(26)로 공급된다. 레지스터(27)에는 CPU(70)로부터 공급된 판정 참조표가 미리 기억되어 있다. 판정 참조표의 한 예가 다음의 표 1에 나타나 있다.The number of times the detection synchronization signal has not been continuously counted (the number of consecutive non-detections counted by the non-detection count counter 25) is supplied to the window width determining unit 26. The determination reference table supplied from the CPU 70 is stored in advance in the register 27. An example of the decision reference table is shown in Table 1 below.
윈도우 폭 판정부(26)는 비검출 횟수 카운터(25)에 의해 계수된 연속적인 비검출 횟수와 레지스터(27)에 기억된 판정 참조표의 비검출 횟수값과 비교한다. 즉, 윈도우 폭 판정부(26)는 비검출 횟수 카운터(25)에 의해 계수된 비검출 횟수가 소정값에 도달하였는지를 판정한다.The window width determining unit 26 compares the continuous non-detection count counted by the non-detection count counter 25 with the non-detection count value of the determination reference table stored in the register 27. That is, the window width determining unit 26 determines whether the non-detection count counted by the non-detection count counter 25 reaches a predetermined value.
그 판정 결과, 비검출 횟수 카운터(25)에 의해 계수된 비검출 횟수가 소정 비검출 횟수값에 도달하였다면, 비검출 횟수값에 대응하는 검출 윈도우 폭의 값이 검출 윈도우 발생부(29)로 공급된다. 검출 윈도우 발생부(29)는 다음 검출 타이밍에서부터는 변화된 폭을 갖는 검출 윈도우를 검출 윈도우 보호부(24)로 공급한다.As a result of the determination, if the non-detection count counted by the non-detection count counter 25 reaches a predetermined non-detection count value, the value of the detection window width corresponding to the non-detection count value is supplied to the detection window generator 29. do. The detection window generating unit 29 supplies the detection window having the changed width to the detection window protection unit 24 from the next detection timing.
표 1, 도 5의 (d)와 (e)에 나타난 바와 같이, 예를 들어, 검출 동기 신호의 연속적인 비검출 횟수가 4일 때, 검출 윈도우의 폭은 5 클럭수에서 제5 검출 타이밍에서 시작하는 10 클럭 수로 증가한다. 또한, 동기 신호들이 연속적으로 검출되지 않고 비검출 횟수가 8에 도달할 때, 검출 윈도우 폭이 15 클럭수로 증가한다. 즉, 연속 비검출 횟수에 따라서 검출 윈도우의 폭이 단계적으로 증가하게 된다. 검출 윈도우 폭의 제어는 다음과 같이 수행된다. 비검출 횟수값과 이 비검출 횟수값에 대응하는 검출 윈도우 폭에 대한 정보는 레지스터(27)에 미리 기억된다. 비검출 횟수의 설정값은 비검출 횟수 카운터(25)로부터 입력된 계수값(비검출 횟수)과 비교된다. 이 값들이 서로 동일하다면, 동일한 비검출 횟수값에 대응하는 검출 윈도우 폭에 대한 정보가 검출 윈도우 발생부(29)로 공급되고 이 검출 윈도우 발생부(29)에 의해서 그 폭을 갖는 검출 윈도우가 발생된다.As shown in Table 1 and FIGS. 5D and 5E, for example, when the number of consecutive non-detections of the detection synchronization signal is 4, the width of the detection window is 5 clocks at the fifth detection timing. Increment to the number of 10 clocks to start. In addition, when the synchronous signals are not continuously detected and the number of non-detections reaches 8, the detection window width is increased to 15 clock numbers. In other words, the width of the detection window increases step by step according to the number of consecutive non-detections. Control of the detection window width is performed as follows. Information about the non-detection count value and the detection window width corresponding to the non-detection count value is stored in advance in the register 27. The set value of the non-detection count is compared with the count value (non-detection count) input from the non-detection count counter 25. If these values are equal to each other, information about the detection window width corresponding to the same non-detection number value is supplied to the detection window generator 29, and a detection window having the width is generated by the detection window generator 29. do.
상술된 비검출 횟수값은 도 1에 도시된 에러 검출 보정 회로(50)의 에러 보정 능력(DVD 규격에서는 최대 32 프레임)을 고려하여 결정될 수 있다.The non-detection count value described above can be determined in consideration of the error correction capability (up to 32 frames in the DVD standard) of the error detection correction circuit 50 shown in FIG.
레지스터(27)의 구조를 간단히 하기 위해서, 비검출 횟수값과 이 비검출 횟수값에 대응하는 검출 윈도우 폭으로 구성된 한 세트만이 레지스터(27) 내에 저장될 수 있다. CPU(70)는, 윈도우 폭 판정부(26)가 비검출 횟수 카운터(25)에 의해 계수된 값이 비검출 횟수의 기억값보다 n배(n은 자연수) 더 큰 값에 도달할 때에 레지스터(27)에 저장된 검출 윈도우 폭보다 n배 더 큰 윈도우 폭에 대한 정보를 검출 뒨도우 발생부(29)에 공급하게끔, 윈도우 폭 판정부(26)를 제어할 수 있다.In order to simplify the structure of the register 27, only one set consisting of the non-detection count value and the detection window width corresponding to the non-detection count value can be stored in the register 27. The CPU 70 registers when the window width determining unit 26 reaches a value that is n times larger than the stored value of the non-detection number (n is a natural number) by the non-detection number counter 25. The window width determining unit 26 may be controlled to supply the detection window generating unit 29 with information about a window width n times larger than the detection window width stored in the detection window 27.
다음 프레임의 동기 패턴이 검출될 것으로 예상되는 타이밍이 연속 비검출 횟수가 증가함에 따라 부정확하게 되는 것을 고려하면, 레지스터(27)에 기억된 판정 참조표의 검출 윈도우 폭을 비검출 횟수값이 증가함에 따라 충분히 커지도록 설정하므로써 검출 동기 신호의 검출 가능성을 증가시킬 수 있다.Considering that the timing at which the sync pattern of the next frame is expected to be detected becomes inaccurate as the number of consecutive non-detections increases, the number of times of non-detection increases the detection window width of the decision reference table stored in the register 27. By making it large enough, the detection possibility of a detection synchronization signal can be increased.
레지스터(27) 내에 기억된 판정 참조표가 예를 들어 재생 장치의 조작부를 조작하므로써 CPU(70)로부터 공급되게끔 동기 검출 회로(20)가 구성된다. 따라서, 광 디스크 재생 장치의 특성(서보형과 같은 기계적 특성과 도 1에 도시된 에러 검출 보정 회로(50)의 보정 능력)에 따라서, 동기 신호가 검출되지 않은 후 동기화를 유지하고 동기화를 재설정할 수 있도록 검출 윈도우의 최적 폭이 설정될 수 있다. 즉, 동기 패턴을 잘못 검출할 가능성을 증가시키지 않으면서 동기화를 재수행하기 위한 동기 보상이 가능하다.The synchronization detection circuit 20 is configured such that the determination reference table stored in the register 27 is supplied from the CPU 70 by, for example, operating the operation unit of the reproduction device. Therefore, depending on the characteristics of the optical disc reproducing apparatus (mechanical characteristics such as a servo type and the correction capability of the error detection correction circuit 50 shown in Fig. 1), it is possible to maintain synchronization and reset synchronization after no synchronization signal is detected. The optimal width of the detection window can be set so that it is. In other words, synchronization compensation for re-synchronization is possible without increasing the possibility of falsely detecting the synchronization pattern.
동기 검출 회로(20)에서는 도 8a 및 도 8b에 도시된 동기 상태의 전이가 발생하게 된다. 특히, 동기화가 수행되지 않은 풀 오픈 상태에서 검출 동기 신호들이 도 2에 도시된 일치 카운터(23)에 의해서 설정 횟수만큼 연속적으로 계수된다면, 도 8b에 도시된 바와 같이 위상 동기(phase lock)에 의해서 동기 상태로의 전이가 발생된다. 검출 동기 신호가 동기 상태에서 검출되지 않는다면, 삽입 동기 신호에 따른 동기가 발생된다. 비검출 횟수 카운터(25)에 의해 계수된 검출 동기 신호의 비검출 횟수가 레지스터(27)에서 설정된 소정값에 도달할 때, 동기 보상을 위해 검출 윈도우의 폭이 증가된다.In the sync detection circuit 20, the transition of the sync state shown in Figs. 8A and 8B occurs. In particular, if the detection synchronization signals are continuously counted by a set number of times by the coincidence counter 23 shown in FIG. 2 in the full open state where synchronization is not performed, by phase lock as shown in FIG. 8B. A transition to a synchronous state occurs. If the detection synchronization signal is not detected in the synchronization state, synchronization in accordance with the insertion synchronization signal is generated. When the non-detection count of the detection synchronization signal counted by the non-detection count counter 25 reaches a predetermined value set in the register 27, the width of the detection window is increased for synchronization compensation.
또한, 검출 동기 신호가 동기 보상 상태에서 검출 윈도우에서 재검출될 때, 동기화가 재발생된다. 검출 동기 신호들이 동기 보상 상태에서 32번 연속적으로 검출되지 않을 때는, 풀 오픈 상태로의 전이가 일어난다. 보정 가능 에러 프레임의 수는 재생 장치의 에러 보정 능력에 따라 달라진다. 따라서, 풀 오픈 상태로의 전이 타이밍은 이러한 에러 보정 능력에 따라서 변화될 수 있다. 위상 동기 방법으로는, 종래의 공지된 방법들을 사용할 수 있다.Further, when the detection synchronization signal is redetected in the detection window in the synchronization compensation state, synchronization is regenerated. When the detection synchronization signals are not detected 32 consecutive times in the synchronization compensation state, the transition to the full open state occurs. The number of correctable error frames depends on the error correction capability of the playback device. Therefore, the timing of transition to the full open state can be changed according to this error correction capability. As the phase synchronization method, conventionally known methods can be used.
지금까지 본 발명을 상세히 설명하였지만, 이는 예시적인 것일 뿐이고 한정적 의미로 설명된 것이 아니며, 본 발명의 본질과 범위는 청구된 청구 범위에 의해서만 한정됨은 물론이다.While the invention has been described in detail so far, it is for the purpose of illustration only and not of limitation, and the nature and scope of the invention is of course limited only by the claims appended hereto.
본 발명은 검출 동기 신호의 연속된 비동기 횟수가 소정 설정 값에 도달할 때까지 검출 윈도우 폭을 종래의 윈도우 폭으로 유지시키면서, 비검출 횟수가 소정 설정 값에 도달하는 경우 초기의 윈도우 폭을 증가시키도록 제어하여, 재생 에러 등으로 인해 우연히 동일한 배열을 갖는 것으로 판독된 비트열을 동기 패턴으로 잘못 검출할 가능성을 증가시키지 않으면서 최적의 동기 보상를 가능하게 하는 효과가 있다.The present invention increases the initial window width when the number of non-detections reaches the predetermined setting value, while maintaining the detection window width at the conventional window width until the continuous asynchronous number of detection synchronization signals reaches the predetermined setting value. In this case, it is effective to enable optimal synchronization compensation without increasing the possibility of erroneously detecting a read bit string as a synchronization pattern by accidentally having the same arrangement due to a reproduction error or the like.
또한, 검출 윈도우의 시간 폭이 에러 보정 회로의 에러 보정 능력에 따라 단계적으로 증가하므로 최적 동기 보상 및 데이타 재생을 가능하게 하는 효과가 있다.In addition, since the time width of the detection window increases step by step according to the error correction capability of the error correction circuit, there is an effect of enabling optimum synchronization compensation and data reproduction.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970062058A KR100528108B1 (en) | 1996-11-22 | 1997-11-21 | Synchronization circuit and optical disc player for realizing high precision synchronization |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-327745 | 1996-11-22 | ||
| KR1019970062058A KR100528108B1 (en) | 1996-11-22 | 1997-11-21 | Synchronization circuit and optical disc player for realizing high precision synchronization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980042667A true KR19980042667A (en) | 1998-08-17 |
| KR100528108B1 KR100528108B1 (en) | 2006-03-16 |
Family
ID=41739973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970062058A KR100528108B1 (en) | 1996-11-22 | 1997-11-21 | Synchronization circuit and optical disc player for realizing high precision synchronization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100528108B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257071B2 (en) | 2003-03-17 | 2007-08-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting frame synchronization signal for reducing errors in data demodulation in optical disc system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2635623B1 (en) * | 1988-08-19 | 1990-11-09 | Philips Nv | SYNCHRONIZATION DEVICE ON PACKETS OF DIGITAL DATA AND READER COMPRISING SAME |
| CA2022192C (en) * | 1989-08-04 | 1995-03-21 | Shigemi Maeda | Optical disk recording/reproducing device |
| US5416760A (en) * | 1991-12-16 | 1995-05-16 | Advanced Micro Devices, Inc. | Recovery of data from optical data disk sectors having missing or defective synchronization information |
| JP2891125B2 (en) * | 1994-11-24 | 1999-05-17 | ティアック株式会社 | Optical disc playback device |
| JP3377669B2 (en) * | 1995-01-11 | 2003-02-17 | 松下電器産業株式会社 | Sync detection method and sync detection circuit |
-
1997
- 1997-11-21 KR KR1019970062058A patent/KR100528108B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257071B2 (en) | 2003-03-17 | 2007-08-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting frame synchronization signal for reducing errors in data demodulation in optical disc system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100528108B1 (en) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| US4979192A (en) | Circuit for detecting a synchronizing signal | |
| US7676010B2 (en) | Synchronization signal detector, information recording/reproducing apparatus, and synchronization signal detecting method | |
| JP3865634B2 (en) | Data reproducing apparatus, program, and recording medium | |
| US6069855A (en) | Synchronous circuit and optical disk reproduction device capable of realizing more precise synchronization | |
| KR100206330B1 (en) | Synchronization data recovery apparatus and method for digital video disk reproduction system | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| KR100528108B1 (en) | Synchronization circuit and optical disc player for realizing high precision synchronization | |
| US6577569B1 (en) | Optical disk reroducing device | |
| US6038274A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
| JPH08249822A (en) | Sync detection method and sync detection circuit | |
| JP2882612B2 (en) | Synchronous circuit | |
| KR100257250B1 (en) | Device for judging pll locking state in digital video disk | |
| JPH04117672A (en) | Synchronizing method and synchronizing circuit for digital information signal | |
| KR100257622B1 (en) | Data demodulation method | |
| KR100195081B1 (en) | Circuit for processing synchronous signal | |
| JPS60217561A (en) | Signal processor | |
| JPS62217747A (en) | Synchronization detecting device | |
| JPH05189877A (en) | Digital signal reproducer | |
| JPH05153554A (en) | Digital signal reproducing device | |
| KR19980019933A (en) | Rotating Servo Device for Optical Disc Player | |
| JPH0646485B2 (en) | Digital data recording / reproducing device | |
| KR20030083091A (en) | Apparatus and method for detecting frame synchronous signal | |
| JPH06119715A (en) | Recording and reproducing method for information recording medium | |
| JPS61225919A (en) | Synchronizing signal separation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 13 |
|
| EXPY | Expiration of term |