KR101585687B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR101585687B1
KR101585687B1 KR1020090085582A KR20090085582A KR101585687B1 KR 101585687 B1 KR101585687 B1 KR 101585687B1 KR 1020090085582 A KR1020090085582 A KR 1020090085582A KR 20090085582 A KR20090085582 A KR 20090085582A KR 101585687 B1 KR101585687 B1 KR 101585687B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
gate
line
voltage
Prior art date
Application number
KR1020090085582A
Other languages
Korean (ko)
Other versions
KR20100129666A (en
Inventor
이동학
송홍성
민웅기
정태영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20100129666A publication Critical patent/KR20100129666A/en
Application granted granted Critical
Publication of KR101585687B1 publication Critical patent/KR101585687B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이; 상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 상기 게이트펄스를 공급하는 게이트 구동회로; 및 교류 공통전압을 상기 공통전극에 공급하고, 상기 데이터전압의 극성과는 반대 극성이 되도록 상기 교류 공통전압의 극성을 상기 일정한 시간 주기로 반전시키는 모듈 전원회로를 구비한다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which a plurality of data lines and a plurality of gate lines are crossed, and liquid crystal cells of a matrix form driven by voltages applied to the pixel electrode and the common electrode A pixel array comprising: A data driving circuit for supplying a data voltage whose polarity is inverted at a predetermined time period to the data lines; A gate driving circuit for supplying the gate pulse to the gate lines; And a module power supply circuit for supplying an AC common voltage to the common electrode and inverting the polarity of the AC common voltage at a constant time period so as to have a polarity opposite to the polarity of the data voltage.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}[0001] LIQUID CRYSTAL DISPLAY [0002]

본 발명은 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다. A liquid crystal display device of an active matrix driving type displays a moving picture by using a thin film transistor (hereinafter referred to as "TFT") as a switching element. This liquid crystal display device can be downsized as compared with a cathode ray tube (CRT), and is applied to a display device in a portable information device, an office machine, a computer, etc., and is also applied to a television, thereby quickly replacing a cathode ray tube.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, IC), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트펄스(또는 스캔펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로, 및 액정표시패널의 구동전압들과 상기 구동회로 및 제어회로의 구동에 필요한 전압을 발생하는 파워부 등을 구비한다. The liquid crystal display device includes a liquid crystal display panel, a backlight unit for irradiating light to the liquid crystal display panel, a source drive integrated circuit (IC) for supplying a data voltage to the data lines of the liquid crystal display panel, A gate driver IC for supplying a gate pulse (or a scan pulse) to scan lines (or scan lines), a control circuit for controlling the ICs, a light source driving circuit for driving a light source of the backlight unit, And a power unit for generating voltages and a voltage necessary for driving the driving circuit and the control circuit.

파워부에서는 12V 정도의 입력전압을 받아 3.3V의 전원 전압과, 15V 이상의 고전위 전원전압(Vdd)을 발생한다. 소스 드라이브 IC들은 최대 계조의 디지털 비디오 데이터를 고전위 전원전압(Vdd)으로 변환하여 데이터라인들에 출력한다. 그런데, 소스 드라이브 IC는 고전위 전원전압(Vdd)의 높은 전압 레벨로 출력을 발생하므로 발열이 심하다. The power section receives an input voltage of about 12V and generates a 3.3V power supply voltage and a high potential power supply voltage ( Vdd ) of 15V or more. The source drive ICs convert the maximum gradation digital video data into a high potential power supply voltage (V dd ) and output it to the data lines. However, since the source drive IC generates an output at a high voltage level of a high potential power supply voltage (V dd ), heat generation is severe.

액정표시패널을 라인 인버젼(Line inversion)으로 구동하면, 데이터전압의 반대 극성으로 공통전압을 교류로 인가하여 소스 드라이브 IC로부터 출력되는 데이터전압을 낮출 수 있다. 라인 인버젼은 하나의 게이트 펄스에 의해 동시에 선택되는 1 표시라인 내의 모든 액정셀들에 인가되는 데이터전압의 극성이 동일하고 이웃하는 표시라인들 간의 극성이 상반된다. 액정표시패널을 라인 인버젼으로 구동하면 기수 표시라인과 우수 표시라인 간의 상반된 극성 편중으로 인하여 라인 간 휘도차가 커져 라인 플리커가 보인다. 따라서, 대부분의 액정표시장치는 라인 인버젼으로 구동하지 않고 도트 인버젼으로 구동된다. When the liquid crystal display panel is driven by line inversion, a common voltage is applied in an alternating current with the opposite polarity of the data voltage to lower the data voltage output from the source drive IC. The line inversion has the same polarity of the data voltages applied to all of the liquid crystal cells in one display line simultaneously selected by one gate pulse and the polarity between neighboring display lines is opposite. When the liquid crystal display panel is driven by the line inversion, the difference in luminance between the lines increases due to opposing polarity biases between the odd-numbered display lines and the superior display lines, thereby showing the line flicker. Therefore, most of the liquid crystal display devices are driven by the dot inversion without being driven by the line inversion.

액정표시패널을 도트 인버젼(Dot inversion)으로 구동하면, 수직 및 수평 방향으로 이웃하는 액정셀들에 서로 상반된 극성의 데이터전압을 인가하여 이웃하는 표시라인들 간의 플리커가 보이지 않는다. 그런데, 액정표시패널을 도트 인버젼(Dot inversion)으로 구동하면, 이웃하는 액정셀들에 동시에 공급되는 데이터전압들의 극성이 상반되므로 공통전압을 교류로 인가할 수 없다. 그 결과, 도트 인 버젼 방식에서는 전술한 바와 같이 소스 드라이브 IC의 출력 데이터 전압이 높아 소스 드라이브 IC의 발열이 심하고 소비전력이 높은 문제가 있다. When the liquid crystal display panel is driven by dot inversion, flicker between neighboring display lines is not seen by applying data voltages of opposite polarities to liquid crystal cells neighboring in the vertical and horizontal directions. However, when the liquid crystal display panel is driven by dot inversion, the polarities of the data voltages supplied to the neighboring liquid crystal cells at the same time are opposite to each other, so that the common voltage can not be applied with AC. As a result, in the dot inversion method, the output data voltage of the source drive IC is high as described above, which causes a problem that the source drive IC generates a large heat and consumes a large amount of power.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 고전위 전원전압(Vdd)을 낮출 수 있는 액정표시장치를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device capable of lowering a high-potential power supply voltage (V dd ).

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이; 상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 상기 게이트펄스를 공급하는 게이트 구동회로; 및 교류 공통전압을 상기 공통전극에 공급하고, 상기 데이터전압의 극성과는 반대 극성이 되도록 상기 교류 공통전압의 극성을 상기 일정한 시간 주기로 반전시키는 모듈 전원회로를 구비한다. In order to achieve the above object, according to an embodiment of the present invention, a plurality of data lines and a plurality of gate lines are crossed, and according to voltages applied to the pixel electrodes and the common electrodes, A pixel array including liquid crystal cells of a matrix type to be driven; A data driving circuit for supplying a data voltage whose polarity is inverted at a predetermined time period to the data lines; A gate driving circuit for supplying the gate pulse to the gate lines; And a module power supply circuit for supplying an AC common voltage to the common electrode and inverting the polarity of the AC common voltage at a constant time period so as to have a polarity opposite to the polarity of the data voltage.

상기 화소 어레이의 기수 표시라인은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 TFT 그룹, 상기 제1 TFT 그룹에 접속된 제1 액정셀 그룹, N-1 번째 게이트라인에 접속된 제2 TFT 그룹, 상기 제2 TFT 그룹에 접속된 제2 액정셀 그룹을 포함한다. The odd-numbered display lines of the pixel array are connected to the first TFT group connected to N (N is a positive integer) gate line, the first liquid crystal cell group connected to the first TFT group, and the A second TFT group, and a second liquid crystal cell group connected to the second TFT group.

상기 화소 어레이의 우수 표시라인은 N+1 번째 게이트라인에 접속된 제3 TFT 그룹, 상기 제3 TFT 그룹에 접속된 제3 액정셀 그룹, 상기 N 번째 게이트라인에 접속된 제4 TFT 그룹, 상기 제4 TFT 그룹에 접속된 제4 액정셀 그룹을 포함한다. A third TFT group connected to the (N + 1) th gate line, a third TFT group connected to the third TFT group, a fourth TFT group connected to the Nth gate line, And a fourth liquid crystal cell group connected to the fourth TFT group.

본 발명은 화소 어레이의 표시 라인 방향을 따라 게이트라인에 TFT를 지그 재그 형태로 접속시키고 데이터전압의 극성과 반대 극성의 공통전압이 공통전극에 공급되도록 일정 시간 주기로 스윙하는 교류 공통전압을 발생한다. 그 결과, 본 발명은 고전위 전원전압(Vdd)을 낮출 수 있을 뿐 아니라, 도트 인버젼을 구현하여 플리커를 최소화할 수 있다. In the present invention, a TFT is connected in a zigzag manner to a gate line along a display line direction of a pixel array, and an AC common voltage is generated that swings at a constant time period so that a common voltage having a polarity opposite to that of the data voltage is supplied to the common electrode. As a result, the present invention not only lowers the high-potential power supply voltage (V dd ) but also minimizes flicker by implementing a dot inversion.

이하, 도 1 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 1 to 4. FIG.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 액정표시패널(10)의 아래에 배치된 백라이트 유닛(16), 액정표시패널(10)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(13), 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하기 위한 타이밍 콘트롤러(11), 및 액정표시패널(10)의 구동 전 압을 발생하는 모듈 전원부(15)를 구비한다. 1, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel 10, a backlight unit 16 disposed below the liquid crystal display panel 10, A gate drive circuit 13 connected to the gate lines G1 to Gn of the liquid crystal display panel 10, a data drive circuit 12 and a gate drive circuit 12 connected to the data lines D1 to Dm, A timing controller 11 for controlling the lamp 13 and a module power supply 15 for generating driving voltage of the liquid crystal display panel 10. [

액정표시패널(10)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(10)은 비디오 데이터를 표시하는 화소 어레이를 포함한다. 화소 어레이는 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차부마다 형성되는 TFT들과, TFT에 접속된 화소전극(1)을 포함한다. 화소 어레이의 액정셀들(Clc) 각각은 TFT를 통해 데이터전압을 충전하는 화소전극(1)과 교류 공통전압(Vcom)이 인가되는 공통전극(2)의 전압차에 의해 구동되어 백라이트 유닛(16)으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다. The liquid crystal display panel 10 includes an upper glass substrate and a lower glass substrate opposed to each other with a liquid crystal layer interposed therebetween. The liquid crystal display panel 10 includes a pixel array for displaying video data. The pixel array includes TFTs formed at intersections of the data lines D1 to Dm and the gate lines G1 to Gn and pixel electrodes 1 connected to the TFTs. Each of the liquid crystal cells Clc of the pixel array is driven by the voltage difference between the pixel electrode 1 for charging the data voltage through the TFT and the common electrode 2 to which the AC common voltage Vcom is applied to form the backlight unit 16 To display an image of the video data.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극(2)은 TN 모드와 VA 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. On the upper glass substrate of the liquid crystal display panel 10, a black matrix, a color filter, and a common electrode are formed. The common electrode 2 is formed on the upper glass substrate in the vertical field driving mode such as the TN mode and the VA mode and is formed on the lower glass substrate together with the pixel electrode 1 in the horizontal electric field driving method such as the IPS mode and the FFS mode .

액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, a polarizing plate is attached and an alignment film for setting a pre-tilt angle of the liquid crystal is formed.

본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(16)이 필요하다. 백라이트 유닛(16)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현 될 수 있다. The liquid crystal mode of the liquid crystal display panel 10 applicable to the present invention can be implemented not only in the TN mode, the VA mode, the IPS mode, and the FFS mode, but also in any liquid crystal mode. Further, the liquid crystal display device of the present invention can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, a reflective liquid crystal display device, and the like. In the transmissive liquid crystal display device and the transflective liquid crystal display device, the backlight unit 16 is required. The backlight unit 16 may be implemented as a direct type backlight unit or an edge type backlight unit.

데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)로부터의 데이터 제어신호(SDC)에 응답하여 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터(RGB)를 모듈 전원부(15)로부터의 정극성/부극성 감마기준전압들(VGMA1~VGMAO10)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 소스 드라이브 IC 각각은 타이밍 콘트롤러(11)의 제어 하에 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(D1~Dm)에 공급한다. The data driving circuit 12 includes a plurality of source drive ICs. Each of the source drive ICs samples and latches the digital video data RGB input from the timing controller 11 in response to a data control signal SDC from the timing controller 11 and converts the digital video data RGB into data of a parallel data system. Each of the source drive IC is used for the positive / negative gamma reference voltages (V GMA1 ~ V GMAO10) from the parallel data converted to the transmission system digital video data, the module power supply (15) (RGB) analog gamma compensation voltage To generate a positive / negative analog video data voltage to be charged in the liquid crystal cells. Each of the source drive ICs inverts the polarity of the positive / negative analog video data voltages under the control of the timing controller 11 and supplies the data voltages to the data lines D1 to Dm.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 드라이브 IC는 타이밍 콘트롤러(11)로부터의 게이트 제어신호(GDC)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.The gate drive circuit 13 includes a plurality of gate drive ICs. The gate drive IC sequentially supplies gate pulses (or scan pulses) to the gate lines, including a shift register for sequentially shifting the gate drive voltage in response to the gate control signal GDC from the timing controller 11. [

타이밍 코트롤러(11)는 mini LVDS(Low Voltage Differential Signaling) 인터페이스 방식으로 RGB 디지털 비디오 데이터를 소스 드라이브 IC에 전송한다. 타이밍 콘트롤러(11)는 시스템 보드(14)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(11)는 타이밍 신호(Vsync, Hsync, DE, CLK) 를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 드라이브 IC들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 2 이상의 양의 정수) Hz의 프레임 주파수로 액정표시패널(10)의 화소 어레이에서 표시될 수 있도록 게이트 제어신호(GDC)와 데이터 제어신호(SDC)의 주파수를 60×i Hz로 체배할 수 있다. The timing court roller 11 transmits the RGB digital video data to the source drive IC by a mini LVDS (Low Voltage Differential Signaling) interface method. The timing controller 11 receives timing signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE and a dot clock CLK from the system board 14. The timing controller 11 includes a data control signal SDC for controlling the operation timing of the source drive ICs using the timing signals Vsync, Hsync, DE and CLK and a gate control signal SDC for controlling the operation timings of the gate drive ICs And generates a signal GDC. The timing controller 11 controls the timing controller 11 so that digital video data input at a frame frequency of 60 Hz can be displayed in a pixel array of the liquid crystal display panel 10 at a frame frequency of 60 x i (i is a positive integer of 2 or more) The frequency of the signal GDC and the data control signal SDC can be multiplied by 60 x i Hz.

데이터 제어신호(SDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 드라이브 IC들에 입력되는 디지털 비디오 데이터(RGB)가 mini LVDS 인터페이스 규격으로 전송된다면, 소스 드라이브 IC들에 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)을 입력할 필요가 없다. 극성제어신호(POL)는 데이터 구동회로(12)로부터 출력되는 데이터전압의 극성을 N(N은 양의 정수) 수평기간의 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다. 소스 드라이브 IC들 각각은 데이터라인들(D1~Dm)에 공급되는 데이터전압의 극성이 바뀔 때 소스 출력 인에이블신호(SOE)의 펄스에 응답하여 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 데이터라인들(D1~Dm)에 공급하고, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 데이터전압을 데이터라인들에 공급한다. 차지쉐어전압은 서로 상반된 극성의 데이터전압들이 공급되는 이웃한 데이터라인들의 평균전압이이다. The data control signal SDC includes a source start pulse SSP, a source sampling clock SSC, a source output enable SOE, a polarity control signal POL, . The source start pulse SSP controls the data sampling start timing of the data driving circuit 12. The source sampling clock SSC is a clock signal that controls the sampling operation of data in the source drive ICs on the basis of the rising or falling edge. If the digital video data (RGB) input to the source drive ICs is transmitted in the mini LVDS interface standard, there is no need to input the source start pulse (SSP) and the source sampling clock (SSC) to the source drive ICs. The polarity control signal POL inverts the polarity of the data voltage output from the data driving circuit 12 in a period of N (N is a positive integer) horizontal period. The source output enable signal SOE controls the output timing of the data driving circuit. Each of the source drive ICs generates a charge share voltage or a common voltage Vcom in response to the pulse of the source output enable signal SOE when the polarity of the data voltage supplied to the data lines D1 to Dm is changed, To the data lines D1 to Dm and supplies the data voltages to the data lines during the row logic period of the source output enable signal SOE. The charge sharing voltages are average voltages of neighboring data lines to which data voltages of opposite polarities are supplied.

게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(13)의 출력 타이밍을 제어한다. The gate control signal GDC includes a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal GOE, and the like. The gate start pulse (GSP) controls the timing of the first gate pulse. The gate shift clock GSC is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE controls the output timing of the gate drive circuit 13. [

시스템 보드(14)는 방송 수신회로나 외부 비디오 소스로부터 입력된 디지털 비디오 데이터를 LVDS(Low Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스 송신회로를 통해 타이밍 콘트롤러(11)에 전송한다. 그리고 시스템 보드(14)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(CLK) 등의 타이밍 신호를 타이밍 콘트롤러(11)에 전송한다. 시스템 보드(14)에는 방송 수신회로나 외부 비디오 소스로부터 입력된 RGB 비디오 데이터의 해상도를 액정표시패널의 해상도에 맞게 보간하고 신호 보간 처리하는 스케일러 등의 그래픽 처리회로와, 모듈 전원부(15)에 공급될 전압(Vin)을 생성하는 전원회로를 포함한다. The system board 14 transmits digital video data input from a broadcast receiving circuit or an external video source to the timing controller 11 through a Low Voltage Differential Signaling (LVDS) interface or a Transition Minimized Differential Signaling (TMDS) interface transmission circuit. The system board 14 transmits a timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE and a dot clock CLK to the timing controller 11. The system board 14 is provided with a graphic processing circuit such as a scaler for interpolating and interpolating the resolution of the RGB video data inputted from the broadcast receiving circuit or the external video source in accordance with the resolution of the liquid crystal display panel, And a power supply circuit for generating a voltage Vin to be applied.

모듈 전원부(15)는 시스템 보드(14)의 전원회로로부터 입력되는 전압(Vin)을 조정하여 액정표시패널(10)의 구동 전압들을 발생한다. 액정표시패널(10)의 구동 전압들은 8V 이하의 고전위 전원전압(Vdd), 약 3.3V의 로직 전원전압(Vcc), 15V 이 상의 게이트 하이전압(VGH), -3V 이하의 게이트 로우전압(VGL), 0V~8V 사이에서 스윙하는 교류 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1∼VGMA10) 등을 발생한다. 종래의 액정표시장치에서 고전위 전원전압(Vdd)은 15V 이상의 전압이다. 이에 비하여, 본 발명의 액정표시장치에 필요한 고전위 전원전압(Vdd)은 0V 보다 높고 8V 이하의 전압으로써 종래에 비하여 1/2 이하의 낮은 전압으로 발생된다. 모듈 전원부(15)는 저항 스트링을 포함한 분압회로를 이용하여 고전위 전원전압(Vdd)을 분압하여 정극성/부극성 감마기준전압들(VGMA1∼VGMA10)을 발생한다. 따라서, 본 발명의 액정표시장치에 필요한 정극성/부극성 감마기준전압들(VGMA1∼VGMA10)은 종래의 그 것에 비하여 약 1/2 이하의 전압이다. The module power supply unit 15 adjusts the voltage Vin input from the power supply circuit of the system board 14 to generate the driving voltages of the liquid crystal display panel 10. The driving voltage of the liquid crystal display panel 10 are the gate low voltage at the gate high voltage (V GH), -3V or less on the high-potential power supply voltage (Vdd), a logic power supply voltage (Vcc) of about 3.3V, 15V or less 8V (V GL), generates an AC common voltage (Vcom), the positive / negative gamma reference voltages (V GMA1 ~V GMA10) such as to swing between 0V ~ 8V. In the conventional liquid crystal display device, the high-potential power supply voltage (Vdd) is a voltage of 15 V or more. On the other hand, the high-potential power supply voltage Vdd required for the liquid crystal display of the present invention is higher than 0 V and lower than 8 V, and is generated with a voltage lower than 1/2 that of the conventional one. Module power supply 15 using the voltage dividing circuit including a resistor string is generated by the partial pressure of the high-potential power supply voltage (Vdd) of the positive polarity / negative polarity gamma reference voltage (V GMA1 ~V GMA10). Thus, the positive / negative gamma reference voltage required for a liquid crystal display of the present invention (V GMA1 ~V GMA10) is a voltage of about one-half or less compared to that of the prior art.

본 발명은 도 2, 도 4, 및 도 5와 같은 화소 어레이를 이용하여 액정표시패널(10)의 1 표시 라인이 스캐닝될 때마다 데이터전압의 극성과는 반대 극성으로 교류 구동전압의 극성을 반전시킨다. 본 발명의 액정표시장치에서 소스 드라이브 IC들은 종래의 고전위 전원전압에 비하여 1/2 이하로 낮은 고전위 전원전압(Vdd)으로 최대 계조의 데이터전압을 발생한다. 그 결과, 본 발명은 모듈 전원부(15)에서 15V 이상의 고전위 전원전압(Vdd)을 발생하기 위한 벅 컨버터 회로를 제거할 수 있고 데이터 라인들(D1~Dm)에 공급되는 데이터전압의 스윙폭을 1/2 이하로 줄임으로써 소스 드라이브 IC들의 발열, 소비전력 및 EMI(Electro-magnetic interference)를 줄일 수 있다. The polarity of the AC driving voltage is reversed to the polarity opposite to the polarity of the data voltage every time one display line of the liquid crystal display panel 10 is scanned using the pixel array as shown in FIGS. 2, 4, . In the liquid crystal display device of the present invention, the source drive ICs generate a data voltage of the maximum gradation with a high-potential power supply voltage (Vdd) that is lower than 1/2 as compared with the conventional high-potential power supply voltage. As a result, the present invention can eliminate the buck converter circuit for generating the high-potential power supply voltage (Vdd) of 15 V or more in the module power supply unit 15 and can reduce the swing width of the data voltage supplied to the data lines 1/2, it is possible to reduce the heat generation, power consumption and EMI (Electro-magnetic interference) of the source drive ICs.

본 발명은 1 표시 라인의 데이터들을 분석하고, 그 분석 결과에 따라 교류 공통전압(Vcom)의 전압 레벨을 조정하여 액정표시패널(10)에 표시되는 화상에서 스미어 노이즈(smear noise)를 제거할 수 있다. 본 발명은 도 2, 도 4 및 도 5와 같이 수직 및 수평으로 이웃하는 액정셀들에 충전되는 극성을 반전시키는 도트 인버젼으로 구동한다. 따라서, 본 발명의 액정표시장치에서는 이웃한 표시 라인들 간에 휘도차가 나타나는 라인 플리커(Line flecker)나 이웃한 컬럼들 간에 휘도차가 나타나는 컬럼 플리커(Column flecker)가 나타나지 않는다. 이에 비하여, 라인 인버젼 방식은 1 표시 라인에 존재하는 액정셀들에 충전되는 극성이 동일하고 기수 표시 라인의 액정셀들과 우수 표시 라인의 액정셀들에 충전되는 데이터전압의 극성이 반전되기 때문에 라인 플리커가 나타난다. 컬럼 인버젼 방식은 1 컬럼에 존재하는 액정셀들에 충전되는 극성이 동일하고 기수 컬럼의 액정셀들과 우수 컬럼의 액정셀들에 충전되는 데이터전압의 극성이 반전되기 때문에 컬럼 플리커가 나타난다. The present invention analyzes data of one display line and adjusts the voltage level of the AC common voltage Vcom according to the analysis result to remove smear noise from the image displayed on the liquid crystal display panel 10 have. 2, 4 and 5, the present invention is driven by a dot inversion which reverses the polarity of the liquid crystal cells that are vertically and horizontally adjacent to each other. Therefore, in the liquid crystal display device of the present invention, a line flecker in which a luminance difference appears between neighboring display lines or a column flecker in which a luminance difference appears between neighboring columns does not appear. On the other hand, in the line inversion method, the polarity of the data voltages charged in the liquid crystal cells existing in one display line is the same, and the polarity of the data voltages charged in the liquid crystal cells of the odd display line and the liquid crystal cells of the even display line is reversed Line flicker appears. In the column-inversion method, a column flicker appears because the polarity of the liquid crystal cells existing in one column is the same, and the polarity of the data voltage charged in the liquid crystal cells of the odd column and the liquid column of the excellent column is reversed.

도 2는 본 발명의 제1 실시예에 따른 화소 어레이의 일부를 나타내는 등가 회로도이다. 도 3은 도 2에 도시된 화소 어레이에 공급되는 데이터전압(+R/-R, +G/-G, +B/-B), 게이트펄스, 및 교류 공통전압(Vcom)을 나타내는 파형도이다. 2 is an equivalent circuit diagram showing a part of a pixel array according to the first embodiment of the present invention. 3 is a waveform diagram showing data voltages (+ R / -R, + G / -G and + B / -B) supplied to the pixel array shown in FIG. 2, gate pulses, and an AC common voltage Vcom .

도 2에 도시된 화소 어레이에서 적색 서브픽셀(R)의 액정셀들, 녹색 서브픽셀(G)의 액정셀들 및 청색 서브픽셀(B)의 액정셀들 각각은 컬럼 방향을 따라 배치된다. 이 화소 어레이에서 1 픽셀은 라인 방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)을 포함한다. 이 화소 어레이의 해상도가 m×n 일 때, m×3 개의 데이터라인들과 n 개의 게이트라인들이 필요하다. 게이트라인들에는 데이터전압과 동기되는 대략 1 수평기간의 게이트펄스(1H)가 순차적으로 공급된다. In the pixel array shown in Fig. 2, the liquid crystal cells of the red subpixel R, the liquid crystal cells of the green subpixel G, and the liquid crystal cells of the blue subpixel B are arranged along the column direction. One pixel in this pixel array includes red subpixels R, green subpixels G and blue subpixels B neighboring along the line direction. When the resolution of this pixel array is m x n, m x 3 data lines and n gate lines are required. The gate lines are sequentially supplied with gate pulses (1H) of approximately one horizontal period synchronized with the data voltage.

도 2 및 도 3을 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 기수 TFT들(T1), 제1 기수 TFT들(T1)에 접속된 제1 기수 액정셀들, N-1 번째 게이트라인에 접속된 제1 우수 TFT(T2)들, 및 제1 우수 TFT들(T2)에 접속된 제1 우수 액정셀들을 구비한다. 2 and 3, the odd display lines LINE # 1 and LINE # 3 of the pixel array include first odd TFTs T1 connected to N (N is a positive integer) The first odd numbered liquid crystal cells connected to the odd numbered TFTs T1, the first even numbered TFTs T2 connected to the (N-1) th gate line, and the first even numbered liquid crystal cells connected to the first even numbered TFTs T2. Cells.

이하에서, 제2 게이트라인(G2)을 N 번째 게이트라인으로 가정하여 화소 어레이의 접속관계와 동작에 대하여 설명하기로 한다. Hereinafter, the connection relationship and operation of the pixel array will be described assuming that the second gate line G2 is the N-th gate line.

제1 기수 TFT들(T1)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제1 기수 TFT들(T1)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제1 기수 액정셀의 화소전극에 접속된다. 따라서, 제1 기수 TFT들(T1)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제1 극성의 데이터전압을 제1 기수 액정셀의 화소전극에 공급한다. The gate electrodes of the first odd numbered TFTs T1 are connected to the Nth gate line G2. The drain electrodes of the first odd numbered TFTs T1 are connected to the odd numbered data lines D1, D3, D5 and D7, and the source electrodes thereof are connected to the pixel electrodes of the first odd number liquid crystal cells. Accordingly, the first odd numbered TFTs T1 are turned on in response to the gate pulse supplied to the N-th gate line G2, by applying the first polarity data voltage supplied through the odd data lines D1, D3, D5, To the pixel electrode of the first liquid crystal cell.

제1 우수 TFT들(T2)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 제1 우수 TFT들(T2)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제1 우수 액정셀의 화소전극에 접속된다. 따라서, 제1 우수 TFT들(T2)은 N-1 번째 게이트라인(G1)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제2 극성의 데이터전압을 제1 우수 액정셀의 화소전극에 공급한다. The gate electrode of the first good TFTs T2 is connected to the (N-1) th gate line G1. The drain electrodes of the first good TFTs T2 are connected to the even data lines D2, D4, D6 and D8, and the source electrodes thereof are connected to the pixel electrodes of the first excellent liquid crystal cell. Accordingly, the first good TFTs T2 are turned on in response to the gate pulse supplied to the (N-1) th gate line G1, and the data voltages of the second polarity supplied through the even data lines D2, D4, D6, To the pixel electrode of the first superior liquid crystal cell.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 제2 기수 TFT들(T3), 제2 기수 TFT들(T3)에 접속된 제2 기수 액정셀들, N 번째 게이트라인(G2)에 접속된 제2 우수 TFT들(T4), 및 제2 우수 TFT들(T4)에 접속된 우수 번째 액정셀들을 구비한다. The even display lines LINE # 2 and LINE # 4 of the pixel array are connected to the second odd TFT T3 connected to the (N + 1) th gate line G3, the second odd TFT T3 connected to the second odd TFT T3, Odd liquid crystal cells connected to the odd-numbered liquid crystal cells, second well TFTs T4 connected to the Nth gate line G2, and second well TFTs T4.

제2 기수 TFT들(T3)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 제2 기수 TFT들(T3)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제2 기수 액정셀의 화소전극에 접속된다. 따라서, 제2 기수 TFT들(T3)은 N+1 번째 게이트라인(G3)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제2 극성의 데이터전압을 제2 기수 액정셀의 화소전극에 공급한다. The gate electrodes of the second odd numbered TFTs T3 are connected to the (N + 1) th gate line G3. The drain electrodes of the second odd numbered TFTs T3 are connected to the odd data lines D1, D3, D5 and D7, and the source electrodes thereof are connected to the pixel electrodes of the second odd number liquid crystal cells. Therefore, the second odd numbered TFTs T3 are turned on in response to the gate pulse supplied to the (N + 1) th gate line G3, and the data voltages of the second polarity supplied through the odd data lines D1, D3, D5, To the pixel electrodes of the second group liquid crystal cell.

제2 우수 TFT들(T4)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제2 우수 TFT들(T4)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제2 우수 액정셀의 화소전극에 접속된다. 따라서, 제2 우수 TFT들(T4)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제1 극성의 데이터전압을 제2 우수 액정셀의 화소전극에 공급한다. And the gate electrode of the second good TFTs T4 is connected to the Nth gate line G2. The drain electrodes of the second good TFTs T4 are connected to the even data lines D2, D4, D6 and D8, and the source electrodes thereof are connected to the pixel electrodes of the second excellent liquid crystal cell. Accordingly, the second well TFTs T4 are turned on in response to the gate pulse supplied to the N-th gate line G2 to supply the data voltage of the first polarity supplied through the even data lines D2, D4, D6, 2 superior liquid crystal cell.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압 이 동시에 공급된다. 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다. During the odd horizontal period of the odd frame period, the data voltages of the first polarity are simultaneously supplied to the data lines D1 to Dm. Then, during the excellent horizontal period of the odd frame period, the data voltages of the second polarity are simultaneously supplied to the data lines D1 to Dm. During the odd horizontal period of the excellent frame period, the data voltages of the second polarity are simultaneously supplied to the data lines (D1 to Dm). During the excellent horizontal period of the excellent frame period, the data voltages of the first polarity are simultaneously supplied to the data lines D1 to Dm. Thus, the polarity of the data voltage is inverted with one horizontal period period and one frame period period.

화소 어레이에서, 수평 및 수직으로 이웃한 액정셀들에 충전되는 데이터전압들은 서로 상반된다. 따라서, 본 발명의 액정표시장치는 도트 인버젼으로 극성이 반전되는 데이터전압들을 액정셀들에 공급하여 플리커없이 화상을 표시할 수 있다.  In the pixel array, the data voltages charged in the horizontally and vertically adjacent liquid crystal cells are opposite to each other. Therefore, the liquid crystal display device of the present invention can display data without flicker by supplying data voltages having reversed polarity to the liquid crystal cells with dot inversion.

교류 공통전압(Vcom)은 공통전극(2)에 공급된다. 교류 공통전압(Vcom)은 화소 어레이의 표시 라인 방향(도는 행방향)을 따라 표시 라인별로 분리되도록 액정표시패널(10)의 상부 유리기판이나 하부 유리기판에 형성되는 공통전극 라인들에 공급될 수 있다. 본 발명은 액정셀들에 공급되는 데이터전압의 극성과는 반대 극성의 공통전압이 공급되도록 교류 공통전압(Vcom)을 1 표시 라인의 스캐닝 타임 주기로 반전시킨다. 교류 공통전압(Vcom)은 데이터전압의 극성과 반대 극성이 되도록 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전된다. 교류 공통전압(Vcom)은 도 3과 같이 데이터전압과 게이트펄스에 동기된다. The AC common voltage Vcom is supplied to the common electrode 2. The AC common voltage Vcom can be supplied to the common electrode lines formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel 10 so as to be separated per display line along the display line direction have. The present invention inverts the AC common voltage Vcom to a scanning time period of one display line so that a common voltage having a polarity opposite to the polarity of the data voltage supplied to the liquid crystal cells is supplied. The AC common voltage Vcom is inverted to one horizontal period period and inverted to one frame period period so as to be opposite in polarity to the polarity of the data voltage. The AC common voltage Vcom is synchronized with the data voltage and the gate pulse as shown in Fig.

도 2 및 도 3을 결부하여 화소 어레의 동작을 설명하면, 제2 수평기간 동안 데이터라인들(D1~D8)에는 정극성 데이터전압이 공급되고, 제2 게이트라인(G2)에는 그 정극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T1)과 제2 표시 라인(LINE#2)의 우수 TFT들(T4)이 도 2의 두꺼운 실선과 같이 지그재그 형태로 접속된다. 제2 게이트라 인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T1)의 게이트전극과 제2 표시 라인(LINE#2)의 우수 TFT들(T4)의 게이트전극이 접속된다. 제2 게이트라인(G2)에 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들에 정극성 데이터전압이 동시에 충전된다. 제2 수평기간 동안, 공통전극(2)에는 저전위 전압레벨의 교류 공통전압(-Vcom)이 공급된다. 따라서, 제2 수평기간 동안 1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들은 정극성 데이터전압과 저전위 교류 공통전압(-Vcom)의 전압차를 충전한다. 2 and 3, the positive data voltage is supplied to the data lines D1 to D8 during the second horizontal period, and the positive data voltage is supplied to the second gate line G2 during the second horizontal period. A gate pulse synchronized with a voltage is supplied. The odd TFTs T4 of the first display line LINE # 1 and the odd TFTs T4 of the second display line LINE # 2 are connected to the second gate line G2 by the zigzag . The gate electrode of the odd TFTs Tl of the second display line LINE # 2 and the gate electrode of the odd TFTs T1 of the first display line LINE # 1 are connected to the second gate line G2 do. When a gate pulse is applied to the second gate line G2, positive polarity data voltages are applied to the odd liquid crystal cells of the odd liquid crystal cells of the first display line LINE # 1 and the second liquid crystal cell of the second display line LINE # 2 It is charged at the same time. During the second horizontal period, the common electrode 2 is supplied with the AC common voltage (-Vcom) at the low potential voltage level. Therefore, during the second horizontal period, the odd liquid crystal cells of the odd liquid crystal cells of one display line LINE # 1 and the second liquid crystal display line LINE # 2 have the positive data voltage and the low potential AC common voltage of -Vcom Charge the voltage difference.

이어서, 제3 수평기간 동안 데이터라인들(D1~D8)에는 부극성 데이터전압이 공급되고, 제3 게이트라인(G3)에는 부극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T3)과 제3 표시 라인(LINE#3)의 우수 TFT들(T2)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T3)의 게이트전극과 제3 표시 라인(LINE#3)의 우수 TFT들(T2)의 게이트전극이 접속된다. 제3 게이트라인(G3)에 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들에 부극성 데이터전압이 동시에 충전된다. 제3 수평기간 동안, 공통전극(2)에는 고전위 전압레벨의 교류 공통전압(Vcom)이 공급된다. 따라서, 제3 수평기간 동안 제2 표시 라인(LINE2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들은 부극성 데이터전압과 고전위 교류 공통전압의 전압차를 충전한다. Subsequently, a negative data voltage is supplied to the data lines D1 to D8 during the third horizontal period, and a gate pulse synchronized with the negative data voltage is supplied to the third gate line G3. The odd TFTs T3 of the second display line LINE # 2 and the excellent TFTs T2 of the third display line LINE # 3 are connected in a zigzag manner to the third gate line G3. The gate electrode of the odd TFTs T3 of the second display line LINE # 2 and the gate electrode of the good TFTs T2 of the third display line LINE # 3 are connected to the third gate line G3 . A negative data voltage is applied to the odd liquid crystal cells of the third display line LINE # 3 and the odd liquid crystal cells of the second display line LINE # 2 when the gate pulse is applied to the third gate line G3 It is charged at the same time. During the third horizontal period, the common electrode 2 is supplied with the AC common voltage Vcom of the high potential level. Therefore, during the third horizontal period, the odd liquid crystal cells of the odd liquid crystal cells of the second display line LINE2 and the third display line LINE # 3 charge the voltage difference between the negative data voltage and the high potential AC common voltage .

본 발명은 도 2와 같이 수직 및 수평 1 도트 인버젼 방식으로 액정셀들에 충전되는 데이터전압의 극성을 반전시켜 라인 플리커를 줄인다. 본 발명은 데이터전압의 극성과는 반대 극성의 전위로 스윙하는 교류 공통전압(Vcom)을 공통전극(2)에 인가하여 데이터전압의 스윙폭을 1/2 이하로 줄이고 고전위 전원전압(Vdd)의 전위를 1/2 이하로 낮출 수 있다. The present invention reduces the line flicker by reversing the polarity of the data voltage charged in the liquid crystal cells by a version method with vertical and horizontal one dot as shown in FIG. The invention and the data voltage polarity is reduced to below by applying an AC common voltage (Vcom) to swing a potential of a polarity opposite to the common electrode (2) one-half the voltage swing width of the data the high potential power supply voltage (V dd Can be reduced to 1/2 or less.

도 4는 본 발명의 제2 실시예에 따른 화소 어레이의 일부를 나타내는 등가 회로도이다. 4 is an equivalent circuit diagram showing a part of the pixel array according to the second embodiment of the present invention.

도 4를 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N 번째 게이트라인(G2)에 접속된 4k(k는 양의 정수)+1 및 4k+2 번째 TFT들(T11 및 T21)을 포함한 제1 스위치 그룹, 4k+1 및 4k+2 번째 TFT들(T11 및 T21)에 접속된 액정셀들을 포함하는 제1 액정셀 그룹, N-1 번째 게이트라인(G1)에 접속된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)을 포함한 제2 스위치 그룹, 및 4k+3 및 4k+4 번째 TFT들(T12 및 T22)에 접속된 액정셀들을 포함하는 제2 액정셀 그룹을 구비한다. 4, the odd-numbered display lines LINE # 1 and LINE # 3 of the pixel array are divided into 4k (k is a positive integer) +1 connected to the Nth gate line G2 and 4k + 2th TFTs The first liquid crystal cell group including liquid crystal cells connected to the first switch group including the first switch group T11 and T21, the 4k + 1 and 4k + 2th TFTs T11 and T21, the A second switch group including the connected 4k + 3 and 4k + 4th TFTs T12 and T22, and a second switch group including the liquid crystal cells connected to the 4k + 3 and 4k + 4th TFTs T12 and T22. And a liquid crystal cell group.

기수 표시라인(LINE#1, LINE#3)에서, 4k+1 및 4k+2 번째 TFT들(T11 및 T21)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+1 번째 TFT들(T11)의 드레인전극은 4k+1 번째 데이터라인(D1, D5)에 접속되고, 그 소스전극은 4k+1 번째 액정셀의 화소전극에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+2 번째 TFT들(T21)의 드레인전극은 4k+2 번째 데이터라인(D2, D6)에 접속되고, 그 소스전극은 4k+2 번째 액정셀의 화소전극에 접속된다. In the odd display lines LINE # 1 and LINE # 3, the gate electrodes of the 4k + 1 and 4k + 2th TFTs T11 and T21 are connected to the Nth gate line G2. In the odd-number display lines LINE # 1 and LINE # 3, the drain electrodes of the 4k + 1 th TFTs T11 are connected to the 4k + 1th data lines D1 and D5, And is connected to the pixel electrode of the liquid crystal cell. In the odd-number display lines LINE # 1 and LINE # 3, the drain electrodes of the 4k + 2 th TFTs T21 are connected to the 4k + 2th data lines D2 and D6, And is connected to the pixel electrode of the liquid crystal cell.

기수 표시라인(LINE#1, LINE#3)에서, 4k+3 및 4k+4 번째 TFT들(T12 및 T22)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+3 번째 TFT들(T12)의 드레인전극은 4k+3 번째 데이터라인(D3, D7)에 접속되고, 그 소스전극은 4k+3 번째 액정셀의 화소전극에 접속된다. 기수 표시라인(LINE#1, LINE#3)에서, 4k+4 번째 TFT들(T22)의 드레인전극은 4k+4 번째 데이터라인(D4, D8)에 접속되고, 그 소스전극은 4k+4 번째 액정셀의 화소전극에 접속된다. In the odd display lines LINE # 1 and LINE # 3, the gate electrodes of the 4k + 3 and 4k + 4th TFTs T12 and T22 are connected to the (N-1) th gate line G1. In the odd-number display lines LINE # 1 and LINE # 3, the drain electrodes of the 4k + 3th TFTs T12 are connected to the 4k + 3th data lines D3 and D7, And is connected to the pixel electrode of the liquid crystal cell. In the odd-number display lines LINE # 1 and LINE # 3, the drain electrodes of the 4k + 4th TFTs T22 are connected to the 4k + 4th data lines D4 and D8, And is connected to the pixel electrode of the liquid crystal cell.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)을 포함한 제3 스위치 그룹, 4k+1 및 4k+2 번째 TFT들(T31 및 T41)에 접속된 액정셀들을 포함하는 제3 액정셀 그룹, N 번째 게이트라인(G2)에 접속된 4k+3 및 4k+4 번째 TFT들(T32 및 T42)을 포함한 제4 스위치 그룹, 및 4k+3 및 4k+4 번째 TFT들(T32 및 T42)에 접속된 액정셀들을 포함하는 제4 액정셀 그룹을 구비한다. The even display lines LINE # 2 and LINE # 4 of the pixel array include a third switch group including 4k + 1 and 4k + 2th TFTs T31 and T41 connected to the (N + 1) th gate line G3, A third liquid crystal cell group including liquid crystal cells connected to the 4k + 1 and 4k + 2th TFTs T31 and T41, a 4k + 3 and 4k + 4th TFTs ( T32 and T42, and a fourth liquid crystal cell group including liquid crystal cells connected to the 4k + 3 and 4k + 4th TFTs T32 and T42.

우수 표시라인(LINE#2, LINE#4)에서, 4k+1 및 4k+2 번째 TFT들(T31 및 T41)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+1 번째 TFT들(T31)의 드레인전극은 4k+1 번째 데이터라인(D1, D5)에 접속되고, 그 소스전극은 4k+1 번째 액정셀의 화소전극에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+2 번째 TFT들(T41)의 드레인전극은 4k+2 번째 데이터라인(D2, D6)에 접속되고, 그 소스전극은 4k+2 번째 액정셀의 화소전극에 접속된다. In the good display lines LINE # 2 and LINE # 4, the gate electrodes of the 4k + 1 and 4k + 2 th TFTs T31 and T41 are connected to the (N + 1) th gate line G3. The drain electrodes of the 4k + 1 th TFTs T31 are connected to the 4k + 1th data lines D1 and D5, and the source electrodes thereof are connected to the (4k + 1) th And is connected to the pixel electrode of the liquid crystal cell. In the display lines LINE # 2 and LINE # 4, the drain electrodes of the 4k + 2 th TFTs T41 are connected to the 4k + 2th data lines D2 and D6, And is connected to the pixel electrode of the liquid crystal cell.

우수 표시라인(LINE#2, LINE#4)에서, 4k+3 및 4k+4 번째 TFT들(T32 및 T42)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+3 번째 TFT들(T32)의 드레인전극은 4k+3 번째 데이터라인(D3, D7)에 접속되고, 그 소스전극은 4k+3 번째 액정셀의 화소전극에 접속된다. 우수 표시라인(LINE#2, LINE#4)에서, 4k+4 번째 TFT들(T42)의 드레인전극은 4k+4 번째 데이터라인(D4, D8)에 접속되고, 그 소스전극은 4k+4 번째 액정셀의 화소전극에 접속된다. In the good display lines LINE # 2 and LINE # 4, the gate electrodes of the 4k + 3 and 4k + 4th TFTs T32 and T42 are connected to the Nth gate line G2. The drain electrodes of the 4k + 3th TFTs T32 are connected to the 4k + 3th data lines D3 and D7, and the source electrodes thereof are connected to the (4k + 3) th And is connected to the pixel electrode of the liquid crystal cell. The drain electrodes of the 4k + 4th TFTs T42 are connected to the 4k + 4th data lines D4 and D8 in the display lines LINE # 2 and LINE # 4, And is connected to the pixel electrode of the liquid crystal cell.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 이어서, 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다. During the odd horizontal period of the odd frame period, the data voltages of the first polarity are simultaneously supplied to the data lines D1 to Dm. Then, during the excellent horizontal period of the odd frame period, the data voltages of the second polarity are simultaneously supplied to the data lines D1 to Dm. During the odd horizontal period of the excellent frame period, the data voltages of the second polarity are simultaneously supplied to the data lines (D1 to Dm). Then, during the excellent horizontal period of the even frame period, the data voltages of the first polarity are simultaneously supplied to the data lines (D1 to Dm). Thus, the polarity of the data voltage is inverted with one horizontal period period and one frame period period.

교류 공통전압(Vcom)은 공통전극(2)에 공급된다. 교류 공통전압(Vcom)은 화소 어레이의 표시 라인 방향(도는 행방향)을 따라 표시 라인별로 분리되도록 액정표시패널(10)의 상부 유리기판이나 하부 유리기판에 형성되는 공통전극 라인들에 공급될 수 있다. 본 발명은 액정셀들에 공급되는 데이터전압의 극성과는 반대 극성의 공통전압이 공급되도록 교류 공통전압(Vcom)을 1 표시 라인의 스캐닝 타임 주기로 반전시킨다. 교류 공통전압(Vcom)은 데이터전압의 극성과 반대 극성이 되도 록 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전된다. 교류 공통전압(Vcom)은 데이터전압과 게이트펄스에 동기된다. The AC common voltage Vcom is supplied to the common electrode 2. The AC common voltage Vcom can be supplied to the common electrode lines formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel 10 so as to be separated per display line along the display line direction have. The present invention inverts the AC common voltage Vcom to a scanning time period of one display line so that a common voltage having a polarity opposite to the polarity of the data voltage supplied to the liquid crystal cells is supplied. The AC common voltage Vcom is inverted to one horizontal period period and inverted to one frame period period so as to be opposite in polarity to the polarity of the data voltage. The AC common voltage Vcom is synchronized with the data voltage and the gate pulse.

도 3 및 도 4를 결부하여 화소 어레의 동작을 설명하면, 제2 수평기간 동안 데이터라인들(D1~D8)에는 정극성 데이터전압이 공급되고, 제2 게이트라인(G2)에는 그 정극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 TFT들(T11, T21)과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 TFT들(T32, T42)이 도 4의 두꺼운 실선과 같이 지그재그 형태로 접속된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 TFT들(T11, T21)의 게이트전극과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 TFT들(T32, T42)의 게이트전극이 접속된다. 따라서, 제2 게이트라인(G2)에 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들에 정극성 데이터전압이 동시에 충전된다. 3 and 4, the positive polarity data voltage is supplied to the data lines D1 to D8 during the second horizontal period and the positive polarity data voltage is supplied to the second gate line G2 during the second horizontal period. A gate pulse synchronized with a voltage is supplied. The 4k + 1 and 4k + 2th TFTs T11 and T21 arranged in the first display line LINE # 1 and the 4k + 1 and 4k + 2th TFTs T11 and T21 arranged in the second display line LINE # +3 and 4k + 4th TFTs T32 and T42 are connected in a zigzag manner as shown by the thick solid line in Fig. The gate electrodes of the 4k + 1 and 4k + 2th TFTs T11 and T21 arranged in the first display line LINE # 1 and the gate electrodes of the 4k + 1 and 4k + 2th TFTs T11 and T21 arranged in the second display line LINE # And the gate electrodes of the arranged 4k + 3 and 4k + 4th TFTs T32 and T42 are connected. Therefore, when a gate pulse is applied to the second gate line G2, the 4k + 1 and 4k + 2th liquid crystal cells arranged in the first display line LINE # 1 and the 4k + 1 and 4k + 2th liquid crystal cells arranged in the second display line LINE # (4k + 3) th and (4k + 4) th liquid crystal cells arranged at the same time.

제2 수평기간 동안, 공통전극(2)에는 저전위 전압의 교류 공통전압(Vcom)이 공급된다. 따라서, 제2 수평기간 동안 1 표시 라인(LINE#1)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제2 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들은 정극성 데이터전압과 저전위 교류 공통전압(Vcom)의 전압차를 충전한다. During the second horizontal period, the common electrode 2 is supplied with the AC common voltage Vcom of the low potential voltage. 4k + 1 and 4k + 2th liquid crystal cells arranged in one display line LINE # 1 during the second horizontal period and 4k + 3 and 4k + 4 arranged in the second display line LINE # Th liquid crystal cells charge the difference between the positive polarity data voltage and the low potential AC common voltage Vcom.

이어서, 제3 수평기간 동안 데이터라인들(D1~D8)에는 부극성 데이터전압이 공급되고, 제3 게이트라인(G3)에는 그 부극성 데이터전압과 동기되는 게이트펄스가 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 TFT들(T31 및 T41)의 게이트전극과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 TFT들(T12 및 T22)의 게이트전극이 접속된다. 따라서, 제3 게이트라인(G3)에 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제3 표시 라인(LINE#2)에 배열된 4k+3 및 4k+4 번째 액정셀들에 부극성 데이터전압이 동시에 충전된다. Subsequently, a negative data voltage is supplied to the data lines D1 to D8 during the third horizontal period, and a gate pulse synchronized with the negative data voltage is supplied to the third gate line G3. The 4k + 1 and 4k + 2th TFTs T31 and T41 arranged in the second display line LINE # 2 and the 4k + 1 and 4k + 2th TFTs T31 and T41 arranged in the third display line LINE # +3 and 4k + 4th TFTs T12 and T22 are connected in a zigzag fashion. The third gate line G3 is connected to the gate electrodes of the 4k + 1 and 4k + 2th TFTs T31 and T41 arranged in the second display line LINE # 2 and the gate electrode of the 4k + 1 and 4k + 2th TFTs T31 and T41 arranged in the third display line LINE # And the gate electrodes of the arranged 4k + 3 and 4k + 4th TFTs T12 and T22 are connected. Therefore, when a gate pulse is applied to the third gate line G3, the 4k + 1 and 4k + 2th liquid crystal cells arranged in the second display line LINE # 2 and the 4k + 1 and 4k + 2th liquid crystal cells arranged in the third display line LINE # The 4k + 3 and 4k + 4th liquid crystal cells arranged in the negative polarity are simultaneously charged with the negative data voltage.

제3 수평기간 동안, 공통전극(2)에는 고전위 전압의 교류 공통전압(Vcom)이 공급된다. 따라서, 제3 수평기간 동안 제2 표시 라인(LINE2)에 배열된 4k+1 및 4k+2 번째 액정셀들과, 제3 표시 라인(LINE#3)에 배열된 4k+3 및 4k+4 번째 액정셀들은 부극성 데이터전압과 고전위 교류 공통전압의 전압차를 충전한다. During the third horizontal period, the common electrode 2 is supplied with the AC common voltage Vcom of the high potential voltage. Therefore, the 4k + 1 and 4k + 2th liquid crystal cells arranged in the second display line LINE2 during the third horizontal period and the 4k + 3 and 4k + 4th liquid crystal cells arranged in the third display line LINE # The liquid crystal cells charge the voltage difference between the negative data voltage and the high potential AC common voltage.

본 발명은 도 4와 같이 수직 1 도트 및 수평 2 도트 인버젼 방식으로 액정셀들에 충전되는 데이터전압의 극성을 반전시켜 라인 플리커를 방지할 수 있다. 이와 함께, 본 발명은 데이터전압의 극성과는 반대 극성의 전위로 스윙하는 교류 공통전압(Vcom)을 공통전극에 인가하여 데이터전압의 스윙폭을 1/2 이하로 줄이고 고전위 전원전압(Vdd)의 전위를 1/2 이하로 낮출 수 있다. The present invention can prevent line flicker by inverting the polarity of the data voltage charged in the liquid crystal cells by a version method in which vertical 1 dot and horizontal 2 dot are used as shown in FIG. In addition, according to the present invention, an AC common voltage Vcom swinging at a potential opposite to the polarity of the data voltage is applied to the common electrode to reduce the swing width of the data voltage to 1/2 or less and the high potential power supply voltage Vdd Can be reduced to 1/2 or less.

도 5는 본 발명의 제3 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다. 도 6은 도 5에 도시된 화소 어레이에 공급되는 데이터전압(+R/-R, +G/-G, +B/-B), 게이트펄스, 및 교류 공통전압(Vcom)을 나타내는 파형도이다. 5 is an equivalent circuit diagram showing a part of a pixel array in a third embodiment of the present invention. 6 is a waveform diagram showing data voltages (+ R / -R, + G / -G and + B / -B) supplied to the pixel array shown in FIG. 5, a gate pulse, and an AC common voltage Vcom .

도 5에 도시된 화소 어레이는 도 2에 도시된 화소 어레이에 비하여 동일 해 상도에서 필요한 데이터라인들의 개수를 1/3로 줄일 수 있고, 필요한 소스 드라이브 IC들의 개수도 1/3로 줄일 수 있다. 이 화소 어레이에서 적색 서브픽셀(R)의 액정셀들, 녹색 서브픽셀(G)의 액정셀들 및 청색 서브픽셀(B)의 액정셀들 각각은 라인 방향을 따라 배치된다. 이 화소 어레이에서 1 픽셀은 컬럼 방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)을 포함한다. 이 화소 어레이의 해상도가 m×n 일 때, m 개의 데이터라인들과 3n 개의 게이트라인들이 필요하다. 게이트라인들에는 데이터전압과 동기되는 대략 1/3 수평기간의 게이트펄스(1/3 H)가 순차적으로 공급된다. 데이터전압의 극성은 대략 1/3 수평기간 주기로 반전된다. The pixel array shown in FIG. 5 can reduce the number of data lines required at the same resolution to 1/3 of the pixel array shown in FIG. 2, and the number of source drive ICs required can be reduced to 1/3. In this pixel array, the liquid crystal cells of the red subpixel R, the liquid crystal cells of the green subpixel G, and the liquid crystal cells of the blue subpixel B are arranged along the line direction. In this pixel array, one pixel includes neighboring red subpixels R, green subpixels G and blue subpixels B along the column direction. When the resolution of this pixel array is mxn, m data lines and 3n gate lines are required. The gate lines are sequentially supplied with gate pulses (1/3 H) of about 1/3 horizontal period synchronized with the data voltage. The polarity of the data voltage is inverted to approximately 1/3 horizontal period period.

도 5 및 도 6을 참조하면, 화소 어레이의 기수 표시라인(LINE#1, LINE#3)은 N 번째 게이트라인(G2)에 접속된 제1 기수 TFT들(T51), 제1 기수 TFT들(T51)에 접속된 제1 기수 액정셀들, N-1 번째 게이트라인(G1)에 접속된 제1 우수 TFT(T52)들, 및 제1 우수 TFT들(T52)에 접속된 제1 우수 액정셀들을 구비한다. 5 and 6, the odd display lines LINE # 1 and LINE # 3 of the pixel array include first odd TFTs T51 and first odd TFTs T51 connected to the Nth gate line G2 The first odd numbered liquid crystal cells connected to the first odd numbered TFTs T51, the first odd numbered liquid crystal cells connected to the (N-1) th gate line G1, and the first excellent TFTs T52 connected to the Respectively.

제1 기수 TFT들(T51)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제1 기수 TFT들(T51)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제1 기수 액정셀의 화소전극에 접속된다. 따라서, 제1 기수 TFT들(T51)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제1 극성의 데이터전압을 제1 기수 액정셀의 화소전극에 공급한다. The gate electrodes of the first odd numbered TFTs T51 are connected to the Nth gate line G2. The drain electrodes of the first odd numbered TFTs T51 are connected to the odd numbered data lines D1, D3, D5 and D7, and the source electrodes thereof are connected to the pixel electrodes of the first odd number liquid crystal cells. Accordingly, the first odd numbered TFTs T51 are turned on in response to the gate pulse supplied to the Nth gate line G2, by applying the first polarity data voltage supplied through the odd data lines D1, D3, D5, and D7 To the pixel electrode of the first liquid crystal cell.

제1 우수 TFT들(T52)의 게이트전극은 N-1 번째 게이트라인(G1)에 접속된다. 제1 우수 TFT들(T2)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제1 우수 액정셀의 화소전극에 접속된다. 따라서, 제1 우수 TFT들(T2)은 N-1 번째 게이트라인(G1)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제2 극성의 데이터전압을 제1 우수 액정셀의 화소전극에 공급한다. The gate electrode of the first good TFTs T52 is connected to the (N-1) th gate line G1. The drain electrodes of the first good TFTs T2 are connected to the even data lines D2, D4, D6 and D8, and the source electrodes thereof are connected to the pixel electrodes of the first excellent liquid crystal cell. Accordingly, the first good TFTs T2 are turned on in response to the gate pulse supplied to the (N-1) th gate line G1, and the data voltages of the second polarity supplied through the even data lines D2, D4, D6, To the pixel electrode of the first superior liquid crystal cell.

화소 어레이의 우수 표시라인(LINE#2, LINE#4)은 N+1 번째 게이트라인(G3)에 접속된 제2 기수 TFT들(T53), 제2 기수 TFT들(T53)에 접속된 제2 기수 액정셀들, N 번째 게이트라인(G2)에 접속된 제2 우수 TFT들(T54), 및 제2 우수 TFT들(T54)에 접속된 우수 번째 액정셀들을 구비한다. The even display lines LINE # 2 and LINE # 4 of the pixel array are connected to the second odd numbered TFTs T53 connected to the (N + 1) th gate line G3, the second odd numbered TFTs T53 connected to the Odd-numbered liquid crystal cells connected to the odd-numbered liquid crystal cells, second well TFTs T54 connected to the Nth gate line G2, and second well TFTs T54.

제2 기수 TFT들(T53)의 게이트전극은 N+1 번째 게이트라인(G3)에 접속된다. 제2 기수 TFT들(T53)의 드레인전극은 기수 데이터라인(D1, D3, D5, D7)에 접속되고, 그 소스전극은 제2 기수 액정셀의 화소전극에 접속된다. 따라서, 제2 기수 TFT들(T53)은 N+1 번째 게이트라인(G3)에 공급된 게이트펄스에 응답하여 기수 데이터라인(D1, D3, D5, D7)을 통해 공급되는 제2 극성의 데이터전압을 제2 기수 액정셀의 화소전극에 공급한다. And the gate electrode of the second odd numbered TFTs T53 is connected to the (N + 1) th gate line G3. The drain electrodes of the second odd numbered TFTs T53 are connected to the odd data lines D1, D3, D5 and D7, and the source electrodes thereof are connected to the pixel electrodes of the second odd number liquid crystal cells. Therefore, the second odd numbered TFTs T53 are turned on in response to the gate pulse supplied to the (N + 1) th gate line G3, and the data voltages of the second polarity supplied through the odd data lines D1, D3, D5, To the pixel electrodes of the second group liquid crystal cell.

제2 우수 TFT들(T54)의 게이트전극은 N 번째 게이트라인(G2)에 접속된다. 제2 우수 TFT들(T54)의 드레인전극은 우수 데이터라인(D2, D4, D6, D8)에 접속되고, 그 소스전극은 제2 우수 액정셀의 화소전극에 접속된다. 따라서, 제2 우수 TFT들(T54)은 N 번째 게이트라인(G2)에 공급된 게이트펄스에 응답하여 우수 데이터라인(D2, D4, D6, D8)을 통해 공급되는 제1 극성의 데이터전압을 제2 우수 액정셀 의 화소전극에 공급한다. And the gate electrode of the second good TFTs T54 is connected to the Nth gate line G2. The drain electrodes of the second good TFTs T54 are connected to the even data lines D2, D4, D6 and D8, and the source electrodes thereof are connected to the pixel electrodes of the second excellent liquid crystal cell. Accordingly, the second good TFTs T54 can supply the data voltage of the first polarity, which is supplied through the even data lines D2, D4, D6 and D8 in response to the gate pulse supplied to the Nth gate line G2, 2 superior liquid crystal cell.

기수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 이어서, 기수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 기수 수평기간 동안, 데이터라인들(D1~Dm)에는 제2 극성의 데이터전압이 동시에 공급된다. 우수 프레임 기간의 우수 수평기간 동안, 데이터라인들(D1~Dm)에는 제1 극성의 데이터전압이 동시에 공급된다. 따라서, 데이터전압의 극성은 1 수평기간 주기로, 그리고 1 프레임기간 주기로 반전된다. During the odd horizontal period of the odd frame period, the data voltages of the first polarity are simultaneously supplied to the data lines D1 to Dm. Then, during the excellent horizontal period of the odd frame period, the data voltages of the second polarity are simultaneously supplied to the data lines D1 to Dm. During the odd horizontal period of the excellent frame period, the data voltages of the second polarity are simultaneously supplied to the data lines (D1 to Dm). During the excellent horizontal period of the excellent frame period, the data voltages of the first polarity are simultaneously supplied to the data lines D1 to Dm. Thus, the polarity of the data voltage is inverted with one horizontal period period and one frame period period.

화소 어레이에서, 수평 및 수직으로 이웃한 액정셀들에 충전되는 데이터전압들은 서로 상반된다. 따라서, 본 발명의 액정표시장치는 도트 인버젼으로 극성이 반전되는 데이터전압들을 액정셀들에 공급하여 플리커없이 화상을 표시할 수 있다.  In the pixel array, the data voltages charged in the horizontally and vertically adjacent liquid crystal cells are opposite to each other. Therefore, the liquid crystal display device of the present invention can display data without flicker by supplying data voltages having reversed polarity to the liquid crystal cells with dot inversion.

교류 공통전압(Vcom)은 공통전극(2)에 공급된다. 교류 공통전압(Vcom)은 화소 어레이의 표시 라인 방향(도는 행방향)을 따라 표시 라인별로 분리되도록 액정표시패널(10)의 상부 유리기판이나 하부 유리기판에 형성되는 공통전극 라인들에 공급될 수 있다. 본 발명은 액정셀들에 공급되는 데이터전압의 극성과는 반대 극성의 공통전압이 공급되도록 교류 공통전압(Vcom)을 1 표시 라인의 스캐닝 타임 주기로 반전시킨다. 교류 공통전압(Vcom)은 데이터전압의 극성과 반대 극성이 되도록 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전된다. 교류 공통전압(Vcom)은 도 3과 같이 데이터전압과 게이트펄스에 동기된다. The AC common voltage Vcom is supplied to the common electrode 2. The AC common voltage Vcom can be supplied to the common electrode lines formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel 10 so as to be separated per display line along the display line direction have. The present invention inverts the AC common voltage Vcom to a scanning time period of one display line so that a common voltage having a polarity opposite to the polarity of the data voltage supplied to the liquid crystal cells is supplied. The AC common voltage Vcom is inverted to one horizontal period period and inverted to one frame period period so as to be opposite in polarity to the polarity of the data voltage. The AC common voltage Vcom is synchronized with the data voltage and the gate pulse as shown in Fig.

도 5 및 도 6을 결부하여 화소 어레의 동작을 설명하기로 한다. The operation of the pixel array will be described with reference to FIGS. 5 and 6. FIG.

제2 게이트라인(G2)에 제2 게이트펄스가 인가될 때, 데이터라인들(D1~D8)에는 제2 게이트펄스에 동기기되는 정극성 데이터전압(+G)이 공급된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T51)과 제2 표시 라인(LINE#2)의 우수 TFT들(T54)이 지그재그 형태로 접속된다. 제2 게이트라인(G2)에는 제1 표시 라인(LINE#1)의 기수 TFT들(T51)의 게이트전극과 제2 표시 라인(LINE#2)의 우수 TFT들(T54)의 게이트전극이 접속된다. 제2 게이트라인(G2)에 제2 게이트펄스가 인가될 때, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들에 정극성 데이터전압(+G)이 동시에 충전된다. 이 때, 공통전극(2)에는 저전위 전압레벨의 교류 공통전압(-Vcom)이 공급된다. 따라서, 제1 표시 라인(LINE#1)의 기수 액정셀들과 제2 표시 라인(LINE#2)의 우수 액정셀들은 정극성 데이터전압(+G)과 저전위 교류 공통전압(-Vcom)의 전압차를 충전한다. When the second gate pulse is applied to the second gate line G2, the data lines D1 to D8 are supplied with the positive data voltage (+ G) synchronized with the second gate pulse. The odd TFTs T51 of the first display line LINE # 1 and the excellent TFTs T54 of the second display line LINE # 2 are connected in a zigzag manner to the second gate line G2. The gate electrode of the odd TFTs T51 of the first display line LINE # 1 and the gate electrode of the good TFTs T54 of the second display line LINE # 2 are connected to the second gate line G2 . When the second gate pulse is applied to the second gate line G2, the positive liquid crystal cells of the odd liquid crystal cells of the first display line LINE # 1 and the second liquid crystal cell of the second display line LINE # The voltage (+ G) is simultaneously charged. At this time, the common electrode 2 is supplied with the AC common voltage (-Vcom) at the low potential voltage level. Therefore, the odd liquid crystal cells of the odd liquid crystal cells of the first display line LINE # 1 and the second liquid crystal cell LINE # 2 have the positive data voltage + G and the low potential AC common voltage- Charge the voltage difference.

제3 게이트라인(G3)에 제3 게이트펄스가 인가될 때, 데이터라인들(D1~D8)에는 부극성 데이터전압(-B)이 공급된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#2)의 기수 TFT들(T53)과 제3 표시 라인(LINE#3)의 우수 TFT들(T52)이 지그재그 형태로 접속된다. 제3 게이트라인(G3)에는 제2 표시 라인(LINE#1)의 기수 TFT들(T53)의 게이트전극과 제3 표시 라인(LINE#3)의 우수 TFT들(T54)의 게이트전극이 접속된다. 제3 게이트라인(G3)에 제3 게이트펄스가 인가될 때, 제2 표시 라인(LINE#2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들에 부극성 데이터전압(-B)이 동시에 충전된다. 이 때, 공통전극(2)에는 고전위 전압레벨의 교류 공통전압(Vcom)이 공급된다. 따라서, 제2 표시 라인(LINE2)의 기수 액정셀들과 제3 표시 라인(LINE#3)의 우수 액정셀들은 부극성 데이터전압(-B)과 고전위 교류 공통전압(+Vcom)의 전압차를 충전한다. When the third gate pulse is applied to the third gate line G3, the negative data voltage -B is supplied to the data lines D1 to D8. The odd TFTs T53 of the second display line LINE # 2 and the excellent TFTs T52 of the third display line LINE # 3 are connected in a zigzag manner to the third gate line G3. A gate electrode of the odd TFTs T53 of the second display line LINE # 1 and a gate electrode of the good TFTs T54 of the third display line LINE # 3 are connected to the third gate line G3 . When the third gate pulse is applied to the third gate line G3, the odd liquid crystal cells of the third display line LINE # 3 and the odd liquid crystal cells of the second display line LINE # The voltage (-B) is charged at the same time. At this time, the common electrode 2 is supplied with the AC common voltage Vcom of the high potential level. Therefore, the odd liquid crystal cells of the odd liquid crystal cells of the second display line LINE2 and the third display line LINE # 3 have the voltage difference of the negative data voltage -B and the high potential alternating common voltage + .

본 발명의 또 다른 실시예로써, 도 4와 같은 방법으로 기수 표시라인의 액정셀들을 구동하기 위한 이웃한 N 개의 TFT들과, 우수 표시라인의 액정셀들을 구동하기 위한 이웃한 N 개의 TFT들이 하나의 게이트 라인에 지그재그 형태로 접속되는 구조를 도 5의 화소 어레이에 적용할 수 있다.As another embodiment of the present invention, in the same manner as in FIG. 4, neighboring N TFTs for driving liquid crystal cells of the odd display line and neighboring N TFTs for driving the liquid crystal cells of the even display line In a zigzag manner can be applied to the pixel array of FIG.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다. 1 is a block diagram showing a liquid crystal display device according to an embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다. 2 is an equivalent circuit diagram showing a part of the pixel array in the first embodiment of the present invention.

도 3은 도 2에 도시된 화소 어레이에 공급되는 데이터전압, 게이트펄스, 및 교류 공통전압을 나타내는 파형도이다. FIG. 3 is a waveform diagram showing a data voltage, a gate pulse, and an AC common voltage supplied to the pixel array shown in FIG. 2. FIG.

도 4는 본 발명의 제2 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다. 4 is an equivalent circuit diagram showing a part of the pixel array in the second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 화소 어레이의 일부를 보여 주는 등가 회로도이다. 5 is an equivalent circuit diagram showing a part of a pixel array in a third embodiment of the present invention.

도 6은 도 5에 도시된 화소 어레이에 공급되는 데이터전압, 게이트펄스, 및 교류 공통전압을 나타내는 파형도이다. 6 is a waveform diagram showing a data voltage, a gate pulse, and an AC common voltage supplied to the pixel array shown in Fig.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

10 : 액정표시패널 11 : 타이밍 콘트롤러10: liquid crystal display panel 11: timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

15 : 모듈 전원부15: Module power section

Claims (10)

다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 라인들의 교차 구조에 의해 화소전극과 공통전극에 인가되는 전압들에 따라 구동되는 매트릭스 형태의 액정셀들을 포함하는 화소 어레이; A pixel array including a plurality of data lines and a plurality of gate lines intersecting each other and driven by voltages applied to a pixel electrode and a common electrode by a cross structure of the plurality of data lines; 상기 데이터라인들에 일정한 시간 주기로 극성이 반전되는 데이터전압을 공급하는 데이터 구동회로; A data driving circuit for supplying a data voltage whose polarity is inverted at a predetermined time period to the data lines; 상기 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로; 및 A gate driving circuit for supplying a gate pulse to the gate lines; And 상기 데이터전압의 극성과는 반대 극성으로 스윙되는 교류 공통전압을 상기 공통전극에 공급하는 모듈 전원회로를 구비하고, And a module power supply circuit for supplying an AC common voltage swinging in a polarity opposite to the polarity of the data voltage to the common electrode, 상기 게이트라인들에는 상기 화소 어레이의 기수 표시 라인을 구동하는 TFT들과 상기 화소 어레이의 우수 표시 라인을 구동하는 TFT들이 지그 재그 형태로 접속되며,TFTs driving the odd display lines of the pixel array and TFTs driving the even display lines of the pixel array are connected to the gate lines in a zigzag pattern, 상기 액정셀들은 적색 서브픽셀의 액정셀들, 녹색 서브픽셀의 액정셀들 및 청색 서브픽셀의 액정셀들을 포함하고,The liquid crystal cells include liquid crystal cells of red subpixels, liquid crystal cells of green subpixels, and liquid crystal cells of blue subpixels, 상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들 각각은 상기 게이트 라인들과 나란한 라인 방향을 따라 배치되며,The liquid crystal cells of the red subpixel, the liquid crystal cells of the green subpixel, and the liquid crystal cells of the blue subpixel are arranged along a line direction parallel to the gate lines, 상기 게이트라인들에는 상기 데이터전압과 동기되는 1/3 수평기간의 상기 게이트펄스가 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.And the gate pulses are sequentially supplied to the gate lines in a 1/3 horizontal period synchronized with the data voltage. 제 1 항에 있어서, The method according to claim 1, 상기 기수 표시라인은 N(N은 양의 정수) 번째 게이트라인에 접속된 제1 TFT 그룹, 상기 제1 TFT 그룹에 접속된 제1 액정셀 그룹, N-1 번째 게이트라인에 접속된 제2 TFT 그룹, 상기 제2 TFT 그룹에 접속된 제2 액정셀 그룹을 포함하고, The odd-numbered display line includes a first TFT group connected to N (N is a positive integer) gate line, a first liquid crystal cell group connected to the first TFT group, a second TFT connected to the (N-1) And a second liquid crystal cell group connected to the second TFT group, 상기 우수 표시라인은 N+1 번째 게이트라인에 접속된 제3 TFT 그룹, 상기 제3 TFT 그룹에 접속된 제3 액정셀 그룹, 상기 N 번째 게이트라인에 접속된 제4 TFT 그룹, 상기 제4 TFT 그룹에 접속된 제4 액정셀 그룹을 포함하는 것을 특징으로 하는 액정표시장치. A third TFT group connected to the (N + 1) th gate line, a third TFT group connected to the third TFT group, a fourth TFT group connected to the Nth gate line, And a fourth liquid crystal cell group connected to the second liquid crystal cell group. 제 2 항에 있어서, 3. The method of claim 2, 상기 제1 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 기수 데이터라인으로부터 공급되는 제1 극성의 데이터전압을 상기 제1 액정셀 그룹의 액정셀들에 공급하는 제1 기수 TFT들을 포함하고, The first TFT group includes first ninth TFTs for supplying a data voltage of a first polarity supplied from the odd data line in response to a gate pulse supplied to the Nth gate line to the liquid crystal cells of the first liquid crystal cell group Including, 상기 제2 TFT 그룹은 상기 N-1 번째 게이트라인에 공급된 게이트펄스에 응답하여 우수 데이터라인으로부터 공급되는 제2 극성의 데이터전압을 상기 제2 액정셀 그룹의 액정셀들에 공급하는 제1 우수 TFT들을 포함하고, And the second TFT group supplies a first polarity data voltage supplied from the even data line in response to the gate pulse supplied to the (N-1) th gate line to the first liquid crystal cell of the second liquid crystal cell group, TFTs, 상기 제3 TFT 그룹은 상기 N+1 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 기수 데이터라인으로부터 공급되는 상기 제2 극성의 데이터전압을 상기 제3 액정셀 그룹의 액정셀들에 공급하는 제2 기수 TFT들을 포함하며, And the third TFT group supplies a data voltage of the second polarity supplied from the odd data line in response to a gate pulse supplied to the (N + 1) th gate line to the liquid crystal cells of the third liquid crystal cell group 2 < / RTI > base < RTI ID = 상기 제4 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 우수 데이터라인으로부터 공급되는 상기 제1 극성의 데이터전압을 상기 제4 액정셀 그룹의 액정셀들에 공급하는 제2 우수 TFT들을 포함하는 것을 특징으로 하는 액정표시장치. And the fourth TFT group is configured to supply a data voltage of the first polarity supplied from the even data line in response to a gate pulse supplied to the Nth gate line to a second well TFTs. ≪ Desc / Clms Page number 20 > 제 2 항에 있어서, 3. The method of claim 2, 상기 제1 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하 여 4k(k는 양의 정수)+1 및 4k+2 번째 데이터라인들로부터 공급되는 제1 극성의 데이터전압들을 상기 제1 액정셀 그룹의 액정셀들에 공급하는 4k+1 및 4k+2 번째 TFT들을 포함하고, The first TFT group supplies data voltages of the first polarity supplied from 4k (k is a positive integer) + 1 and 4k + 2th data lines to the Nth gate line in response to the gate pulse supplied to the Nth gate line, And 4k + 1 and 4k + 2 < th > TFTs for supplying the liquid crystal cells of one liquid crystal cell group, 상기 제2 TFT 그룹은 상기 N-1 번째 게이트라인에 공급된 게이트펄스에 응답하여 4k+1 및 4k+2 번째 데이터라인들로부터 공급되는 제2 극성의 데이터전압을 상기 제2 액정셀 그룹의 액정셀들에 공급하는 4k+3 및 4k+4 번째 TFT들을 포함하고, And the second TFT group supplies a data voltage of a second polarity supplied from the 4k + 1 and 4k + 2th data lines to the liquid crystal cell of the second liquid crystal cell group in response to a gate pulse supplied to the (N-1) And 4k + 3 and 4k + 4th TFTs supplying the cells, 상기 제3 TFT 그룹은 상기 N+1 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 4k+1 및 4k+2 번째 데이터라인들로부터 공급되는 상기 제2 극성의 데이터전압을 상기 제3 액정셀 그룹의 액정셀들에 공급하는 4k+1 및 4k+2 번째 TFT들을 포함하며, The third TFT group supplies the data voltage of the second polarity supplied from the 4k + 1 and 4k + 2th data lines to the third liquid crystal cell group in response to the gate pulse supplied to the (N + 1) And 4k + 1 and 4k + 2 < th > 상기 제4 TFT 그룹은 상기 N 번째 게이트라인에 공급된 게이트펄스에 응답하여 상기 4k+3 및 4k+4 번째 데이터라인들로부터 공급되는 상기 제1 극성의 데이터전압을 상기 제4 액정셀 그룹의 액정셀들에 공급하는 4k+3 및 4k+4 번째 TFT들을 포함하는 것을 특징으로 하는 액정표시장치. The fourth TFT group supplies the data voltage of the first polarity supplied from the 4k + 3 and 4k + 4th data lines to the liquid crystal cell of the fourth liquid crystal cell group in response to the gate pulse supplied to the Nth gate line, And (4k + 3) th and (4k + 4) th TFTs supplying the cells. 제 2 항에 있어서, 3. The method of claim 2, 상기 데이터라인들에 동시에 공급되는 상기 데이터전압의 극성은 동일하고, The polarities of the data voltages supplied to the data lines at the same time are the same, 상기 데이터전압의 극성은 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치. Wherein the polarity of the data voltage is inverted at one horizontal period period and inverted at a period of one frame period. 제 5 항에 있어서, 6. The method of claim 5, 상기 교류 공통전압의 전압은, Wherein the voltage of the AC common voltage 상기 데이터전압의 극성과는 반대 극성이 되도록 상기 1 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치. Wherein the data voltage is inverted in one horizontal period and inverted in one frame period so as to be opposite in polarity to the polarity of the data voltage. 제 5 항에 있어서, 6. The method of claim 5, 상기 교류 공통전압의 전압은, Wherein the voltage of the AC common voltage 상기 데이터전압의 극성과는 반대 극성이 되도록 1/3 수평기간 주기로 반전되고 1 프레임기간 주기로 반전되는 것을 특징으로 하는 액정표시장치. Wherein the data voltage is inverted at a 1/3 horizontal period and inverted at a period of one frame so as to be opposite in polarity to the polarity of the data voltage. 제 1 항에 있어서, The method according to claim 1, 상기 데이터 구동회로는, The data driving circuit includes: 고전위 전원전압의 분압으로 발생된 감마기준전압을 이용하여 상기 데이터전압을 발생하는 것을 특징으로 하는 액정표시장치. Wherein the data voltage is generated using a gamma reference voltage generated by a partial voltage of a high potential power supply voltage. 제 1 항에 있어서, The method according to claim 1, 상기 액정셀들은 상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들을 포함하고,Wherein the liquid crystal cells include liquid crystal cells of the red subpixel, liquid crystal cells of the green subpixel, and liquid crystal cells of the blue subpixel, 상기 적색 서브픽셀의 액정셀들, 상기 녹색 서브픽셀의 액정셀들 및 상기 청색 서브픽셀의 액정셀들 각각은 상기 데이터라인들과 나란한 컬럼 방향을 따라 배치되며, Wherein the liquid crystal cells of the red subpixel, the liquid crystal cells of the green subpixel, and the liquid crystal cells of the blue subpixel are arranged along a column direction parallel to the data lines, 상기 게이트라인들에는 상기 데이터전압과 동기되는 1 수평기간의 상기 게이트펄스가 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.Wherein the gate lines are sequentially supplied with the gate pulses of one horizontal period synchronized with the data voltage. 삭제delete
KR1020090085582A 2009-06-01 2009-09-10 Liquid crystal display KR101585687B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090048169 2009-06-01
KR1020090048169 2009-06-01

Publications (2)

Publication Number Publication Date
KR20100129666A KR20100129666A (en) 2010-12-09
KR101585687B1 true KR101585687B1 (en) 2016-01-18

Family

ID=43506248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085582A KR101585687B1 (en) 2009-06-01 2009-09-10 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101585687B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102009891B1 (en) * 2012-12-07 2019-08-12 엘지디스플레이 주식회사 Liquid crystal display
KR102021579B1 (en) 2013-04-22 2019-09-17 삼성디스플레이 주식회사 Liquid crystal display and driving method thereof
KR102116898B1 (en) 2013-10-28 2020-06-01 삼성디스플레이 주식회사 Display device
KR102342685B1 (en) * 2015-03-05 2021-12-24 삼성디스플레이 주식회사 Display panel and display apparatus having the same
KR102301499B1 (en) 2015-04-28 2021-09-13 삼성디스플레이 주식회사 Liquid crystal display device
KR102460642B1 (en) 2016-02-03 2022-10-31 삼성디스플레이 주식회사 Liquid crystal display device
WO2017159664A1 (en) * 2016-03-16 2017-09-21 シャープ株式会社 Liquid crystal display device and driving method therefor
CN106875912B (en) * 2017-04-14 2019-05-10 上海天马微电子有限公司 A kind of display panel, electronic equipment and driving method
CN110767191A (en) * 2019-10-24 2020-02-07 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit structure of liquid crystal display panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859467B1 (en) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
KR101174162B1 (en) * 2005-12-27 2012-08-14 엘지디스플레이 주식회사 Liquid crystal display
KR20080113616A (en) * 2007-06-25 2008-12-31 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof

Also Published As

Publication number Publication date
KR20100129666A (en) 2010-12-09

Similar Documents

Publication Publication Date Title
KR101323090B1 (en) Liquid crystal display and driving method thereof
US9548031B2 (en) Display device capable of driving at low speed
KR101613723B1 (en) Liquid crystal display
JP4988692B2 (en) Liquid crystal display device and driving method thereof
KR101322002B1 (en) Liquid Crystal Display
KR101585687B1 (en) Liquid crystal display
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
KR100870500B1 (en) Liquid Crystal Display and Driving Method thereof
KR20090072873A (en) Liquid crystal display and driving method thereof
KR20160017871A (en) Liquid Crystal Display
KR20100067389A (en) Liquid crystal display and driving method thereof
KR101846544B1 (en) Liquid crystal display device and driving method thereof
KR101615765B1 (en) Liquid crystal display and driving method thereof
KR101577830B1 (en) liquid crystal display
KR101985245B1 (en) Liquid crystal display
KR102009441B1 (en) Liquid crystal display
KR102009891B1 (en) Liquid crystal display
KR101604481B1 (en) Liquid crystal display
KR100894641B1 (en) Liquid Crystal Display and Driving Method thereof
KR20110006366A (en) Liquid crystal display
KR101520492B1 (en) Liquid crystal display and driving method thereof
KR20160094513A (en) Display Panel for Display Device
KR20110041266A (en) Liquid crystal display and removal method of removing image sticking thereof
KR20130005821A (en) Liquid crystal display
KR100994229B1 (en) Liquid crystal display apparatus and method for driving the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 5