KR100891533B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100891533B1
KR100891533B1 KR1020070108427A KR20070108427A KR100891533B1 KR 100891533 B1 KR100891533 B1 KR 100891533B1 KR 1020070108427 A KR1020070108427 A KR 1020070108427A KR 20070108427 A KR20070108427 A KR 20070108427A KR 100891533 B1 KR100891533 B1 KR 100891533B1
Authority
KR
South Korea
Prior art keywords
film
forming
trench
insulating
semiconductor device
Prior art date
Application number
KR1020070108427A
Other languages
Korean (ko)
Inventor
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070108427A priority Critical patent/KR100891533B1/en
Application granted granted Critical
Publication of KR100891533B1 publication Critical patent/KR100891533B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

A device isolation film forming method of the semiconductor device is provided to suppress the generation of the bridge by effectively controlling the wet etch rate of the SOD film. A hard mask(106) formed with the lamination film structure of a pad nitride layer(104) and a pad oxide film(102) is formed on a semiconductor substrate(100). A plurality of trenches are formed by etching the element isolation region of the semiconductor substrate and a pad oxide film. A side wall oxide(108) is formed on the surface of the trench. A linear nitride film(110) is formed on the hard mask including the side wall oxide. The first insulating layer(112a) is coated within the trench. The first insulating layer is hardened since performs the first thermal process. The second insulating layer(116a) is coated on a buffer layer. The second insulating layer is hardened by performing the second thermal process.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, SOD(Spin-On Dielectric)막의 부피 변화를 최소화하여 막질을 개선할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of improving film quality by minimizing a volume change of a SOD (Spin-On Dielectric) film.

반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반하여 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다.With the advance of semiconductor technology, the speed and the high integration of semiconductor devices are progressing rapidly, and with this, the demand for the refinement | miniaturization of a pattern and the high precision of a pattern dimension is increasing. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area.

이에, 현재 대부분의 반도체 소자는 버즈-빅의 발생 없이 액티브 영역의 크기를 확보함으로써, 고집적 소자의 구현을 가능하게 해주는 STI(Shallow Trench Isolation) 공정을 이용해서 상기 소자분리막을 형성하고 있다. 상기 STI 공정은 반도체 기판의 소자분리 영역을 식각하여 트렌치를 형성한 후, 상기 트렌치 내에 절연막을 매립하는 방법으로 수행한다.As a result, most of the semiconductor devices form the device isolation layer by using a shallow trench isolation (STI) process that enables the implementation of highly integrated devices by securing the size of the active region without generating buzz-big. The STI process is performed by etching a device isolation region of a semiconductor substrate to form a trench, and then filling an insulating layer in the trench.

한편, 반도체 소자의 고집적화가 심화되어 트렌치의 종횡비가 증가함에 따라 상기 트렌치를 갭-필(Gap-Fill) 특성이 우수한 SOD(Spin-On Dielectric) 방식을 이용한 절연막(이하, SOD막)으로 매립하는 방법이 제안되었다. 하지만, 상기 SOD막은 유동성 절연막이므로 막의 경화를 위한 후속 열처리를 필요로 하며, 상기 열처리시 SOD막의 부피가 수축하게 된다.On the other hand, as the integration of semiconductor devices increases and the aspect ratio of the trench increases, the trench is buried in an insulating film (SOD film) using a spin-on dielectric (SOD) method having excellent gap-fill characteristics. The method has been proposed. However, since the SOD film is a flowable insulating film, subsequent heat treatment for curing the film is required, and the volume of the SOD film shrinks during the heat treatment.

이하에서는, 상기 SOD 방식을 통해 절연막을 매립하는 종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 간략하게 설명하도록 한다.Hereinafter, a method of forming a device isolation film of a semiconductor device according to the related art in which an insulating film is embedded through the SOD method will be briefly described.

먼저, 활성 영역과 소자분리 영역을 갖는 반도체 기판 상에 패드 산화막과 패드 질화막을 차례로 형성한 후, 상기 소자분리 영역이 노출되도록 패드 질화막을 패터닝한다. 그런 다음, 상기 패터닝된 패드 질화막을 하드마스크로 이용해서 그 아래의 패드 산화막과 반도체 기판 부분을 식각하여 상기 소자분리 영역에 트렌치를 형성한다. First, a pad oxide film and a pad nitride film are sequentially formed on a semiconductor substrate having an active region and a device isolation region, and then the pad nitride layer is patterned to expose the device isolation region. Then, using the patterned pad nitride film as a hard mask, a portion of the pad oxide film and the semiconductor substrate below is etched to form a trench in the device isolation region.

이어서, 상기 트렌치를 포함한 반도체 기판의 표면 상에 측벽 산화막과 선형 질화막과 선형 산화막을 차례로 증착한 후, 상기 선형 산화막 상에 트렌치를 매립하도록 SOD막을 도포한다. 그리고 나서, 상기 SOD막을 열처리하여 경화시킨다. 계속해서, 패드 질화막이 노출될 때까지 상기 SOD막을 CMP(Chemical Mechanical Polishing)하고, 패드 질화막 및 패드 산화막을 차례로 제거하여 소자분리막의 형성을 완성한다.Subsequently, a sidewall oxide film, a linear nitride film, and a linear oxide film are sequentially deposited on the surface of the semiconductor substrate including the trench, and then an SOD film is applied to fill the trench on the linear oxide film. Then, the SOD film is cured by heat treatment. Subsequently, the SOD film is chemically mechanical polished (CMP) until the pad nitride film is exposed, and the pad nitride film and the pad oxide film are sequentially removed to form the device isolation film.

그러나, 전술한 종래 기술의 경우에는 반도체 기판의 각 영역에서 서로 다른 폭을 갖도록 형성된 트렌치 내의 SOD막 경화가 균일하게 이루어지지 않는다. 구체적으로, 비교적 넓은 폭을 갖도록 형성된 트렌치, 예컨데, 셀 영역의 비트 라인 콘 택 영역이나 페리 영역에 형성된 트렌치 내의 SOD막은 상대적으로 좁은 폭을 갖도록 트렌치 내의 SOD막에 비해 경화가 제대로 이루어지지 않는다. However, in the above-described prior art, the SOD film hardening in the trench formed to have a different width in each region of the semiconductor substrate is not uniform. Specifically, trenches formed to have a relatively wide width, for example, SOD films in trenches formed in the bit line contact region or the ferry region of the cell region may not be cured properly compared to the SOD films in the trench so as to have a relatively narrow width.

이처럼 경화가 제대로 이루어지지 않은 SOD막은 경화된 SOD막에 비해 막의 치밀성이 저하되어 습식 식각시 쉽게 손상되며, 그 결과, 이러한 반도체 기판의 각 영역 간의 습식 식각률 차이로 인해 후속 공정시 브리지(Bridge)가 유발된다.Such poorly cured SOD film has a lower density than the cured SOD film and is easily damaged during wet etching. As a result, a bridge is not formed during subsequent processing due to the difference in wet etching rate between the regions of the semiconductor substrate. Triggered.

한편, SOD막의 경화를 보다 효율적으로 진행하기 위해 트렌치 내에 SOD막을 도포하기 전에 선형 실리콘막을 형성하는 방법이 제안된 바 있다. 이렇게 하면, SOD막의 열처리시 상기 선형 실리콘막이 산화되어 부피가 증가하므로 SOD막의 부피 감소를 어느 정도 상쇄할 수 있으며, 이에 따라, 상기 SOD막이 경화될 수 있는 열처리 시간을 어느 정도 증가한다.On the other hand, in order to proceed with the curing of the SOD film more efficiently, a method of forming a linear silicon film before applying the SOD film in the trench has been proposed. In this case, the linear silicon film is oxidized during the heat treatment of the SOD film to increase the volume, thereby offsetting the volume reduction of the SOD film to some extent, thereby increasing the heat treatment time for the SOD film to be cured to some extent.

하지만, 이러한 경우에는 상기 선형 실리콘막이 폭이 좁은 트렌치를 기준으로 형성되기 때문에, 폭이 좁은 트렌치 내의 SOD막을 경화시킬 수 있을 뿐, 비교적 폭이 넓은 트렌치에 형성된 SOD막의 부피 감소를 상쇄시켜 균일하게 경화시킬 수 있을 만큼 충분한 두께의 선형 실리콘막을 형성할 수 없다.However, in this case, since the linear silicon film is formed on the basis of the narrow trench, only the SOD film in the narrow trench can be cured, and the volume reduction of the SOD film formed in the relatively wide trench is offset to uniformly harden. It is not possible to form a linear silicon film of sufficient thickness to make it possible.

이 때문에, 반도체 기판 셀 영역의 비트 라인 콘택 영역이나 페리 영역과 같이 폭이 넓은 트렌치에서는 상기 SOD막의 부피가 충분히 상쇄되지 못해 SOD막의 경화가 제대로 이루어지지 않으며, 균일한 막질의 SOD막을 얻을 수 없다. 따라서, 반도체 기판의 각 영역에서 경화된 SOD막 부분과 경화되지 않은 SOD막 부분의 습식 식각률 차이는 여전히 존재하며, 이로 인한 문제점들도 제대로 해결할 수 없다.For this reason, in a wide trench such as a bit line contact region or a ferry region of the semiconductor substrate cell region, the volume of the SOD film is not sufficiently canceled, so that the SOD film is hardly cured and a uniform film quality SOD film cannot be obtained. Therefore, there is still a difference in the wet etch rate between the cured SOD film portion and the uncured SOD film portion in each region of the semiconductor substrate, and problems caused by this cannot be solved properly.

본 발명은 SOD(Spin-On Dielectric)막의 부피 변화를 최소화할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.The present invention provides a method of forming a device isolation layer of a semiconductor device capable of minimizing the volume change of the SOD (Spin-On Dielectric) film.

또한, 본 발명은 상기 SOD막의 막질을 개선할 수 있는 반도체 소자의 소자분리막 형성방법을 제공한다.In addition, the present invention provides a method of forming a device isolation film of a semiconductor device capable of improving the film quality of the SOD film.

본 발명의 일 실시예에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내에 제1절연막을 도포하는 단계; 상기 제1절연막이 경화되도록 1차 열처리하는 단계; 상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계; 상기 미경화된 부분이 제거된 제1절연막 및 상기 트렌치의 표면 상에 완충막을 형성하는 단계; 상기 완충막 상에 상기 트렌치를 매립하도록 제2절연막을 도포하는 단계; 및 상기 완충막이 산화됨과 아울러 상기 제2절연막이 경화되도록 2차 열처리하는 단계;를 포함한다.In another embodiment, a method of forming a device isolation film of a semiconductor device includes forming a trench in a semiconductor substrate; Coating a first insulating layer in the trench; Performing a first heat treatment to cure the first insulating film; Removing an uncured first insulating portion of the sidewalls of the trench; Forming a buffer layer on a surface of the trench and the first insulating layer from which the uncured portion is removed; Applying a second insulating film to fill the trench on the buffer film; And performing a second heat treatment to oxidize the buffer film and to cure the second insulating film.

여기서, 상기 트렌치를 형성하는 단계 후, 그리고, 상기 제1절연막을 도포하는 단계 전, 상기 트렌치의 표면에 측벽 산화막을 형성하는 단계; 및 상기 측벽 산화막을 포함한 반도체 기판의 표면에 선형 질화막을 형성하는 단계;를 더 포함한다.Forming a sidewall oxide film on a surface of the trench after forming the trench and before applying the first insulating film; And forming a linear nitride film on a surface of the semiconductor substrate including the sidewall oxide film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막 상에 선형 산화막을 형성하는 단계;를 더 포함한다.And forming a linear oxide film on the linear nitride film after the forming of the linear nitride film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막의 표면을 O2 플라즈마 처리하는 단계;를 더 포함한다.After forming the linear nitride film, further comprising the step of O 2 plasma treatment the surface of the linear nitride film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막의 표면을 습식 케미컬 처리하는 단계;를 더 포함한다.After the forming of the linear nitride film, the step of performing a wet chemical treatment on the surface of the linear nitride film.

상기 완충막은 선형 실리콘막으로 형성한다.The buffer film is formed of a linear silicon film.

상기 완충막은 20∼100Å의 두께로 형성한다.The buffer film is formed to a thickness of 20 to 100 GPa.

상기 제1 및 제2절연막은 SOD(Spin-On Dielectric)막이다.The first and second insulating films are SOD (Spin-On Dielectric) films.

상기 1차 및 2차 열처리는 550∼950℃의 온도에서 수행한다.The first and second heat treatment is performed at a temperature of 550 ~ 950 ℃.

상기 1차 및 2차 열처리는 N2와 O2 분위기, 또는, H2O 분위기에서 수행한다.The first and second heat treatments are performed in an N 2 and O 2 atmosphere, or H 2 O atmosphere.

상기 1차 열처리하는 단계 후, 그리고, 상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계 전, 상기 반도체 기판 상부에 형성된 제1절연막 부분을 제거하는 단계;를 더 포함한다.And removing the first insulating film portion formed on the semiconductor substrate after the first heat treatment and before removing the uncured first insulating film portion of the sidewall of the trench.

상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계는, 습식 식각 방식으로 수행한다.Removing the uncured first insulating portion of the sidewalls of the trench is performed by a wet etching method.

상기 2차 열처리하는 단계 후, 상기 경화된 제2절연막 및 산화된 완충막을 상기 트렌치 내에만 잔류되도록 제거하는 단계;를 더 포함한다.And removing the cured second insulating layer and the oxidized buffer layer to remain only in the trench after the second heat treatment.

또한, 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판 내에 제1트렌치와 상기 제1트렌치보다 넓은 폭을 갖는 제2트렌치를 형성하는 단계; 상기 제1 및 제2트렌치 내에 제1절연막을 도포하는 단계; 상기 제1절연막 이 경화되도록 1차 열처리하는 단계; 상기 제1트렌치의 내부 및 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계; 상기 미경화된 부분이 제거된 제1절연막 및 상기 제1 및 제2트렌치의 표면 상에 완충막을 형성하는 단계; 상기 완충막 상에 상기 제1 및 제2트렌치를 매립하도록 제2절연막을 도포하는 단계; 및 상기 완충막이 산화됨과 아울러 상기 제2절연막이 경화되도록 2차 열처리하는 단계;를 포함한다.In addition, the device isolation film forming method of a semiconductor device according to an embodiment of the present invention, forming a first trench and a second trench having a width wider than the first trench in the semiconductor substrate; Coating a first insulating layer in the first and second trenches; Performing a first heat treatment to cure the first insulating film; Removing an uncured first insulating layer portion in the first trench and in the sidewalls of the second trench; Forming a buffer layer on surfaces of the first insulating layer and the first and second trenches from which the uncured portion is removed; Applying a second insulating film to fill the first and second trenches on the buffer film; And performing a second heat treatment to oxidize the buffer film and to cure the second insulating film.

여기서, 상기 제1트렌치와 상기 제2트렌치를 형성하는 단계 후, 그리고, 상기 제1절연막을 도포하는 단계 전, 상기 제1 및 제2트렌치의 표면에 측벽 산화막을 형성하는 단계; 및 상기 측벽 산화막을 포함한 반도체 기판의 표면에 선형 질화막을 형성하는 단계;를 더 포함한다.Forming a sidewall oxide film on surfaces of the first and second trenches after forming the first trench and the second trench and before applying the first insulating layer; And forming a linear nitride film on a surface of the semiconductor substrate including the sidewall oxide film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막 상에 선형 산화막을 형성하는 단계;를 더 포함한다.And forming a linear oxide film on the linear nitride film after the forming of the linear nitride film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막의 표면을 O2 플라즈마 처리하는 단계;를 더 포함한다.After forming the linear nitride film, further comprising the step of O 2 plasma treatment the surface of the linear nitride film.

상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막의 표면을 습식 케미컬 처리하는 단계;를 더 포함한다.After the forming of the linear nitride film, the step of performing a wet chemical treatment on the surface of the linear nitride film.

상기 완충막은 선형 실리콘막으로 형성한다.The buffer film is formed of a linear silicon film.

상기 완충막은 20∼100Å의 두께로 형성한다.The buffer film is formed to a thickness of 20 to 100 GPa.

상기 제1 및 제2절연막은 SOD막이다.The first and second insulating films are SOD films.

상기 1차 및 2차 열처리는 550∼950℃의 온도에서 수행한다.The first and second heat treatment is performed at a temperature of 550 ~ 950 ℃.

상기 1차 및 2차 열처리는 N2와 O2 분위기, 또는, H2O 분위기에서 수행한다.The first and second heat treatments are performed in an N 2 and O 2 atmosphere, or H 2 O atmosphere.

상기 1차 열처리하는 단계 후, 그리고, 상기 제1트렌치의 내부와 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계 전, 상기 반도체 기판 상부에 형성된 제1절연막 부분을 제거하는 단계;를 더 포함한다.Removing the first insulating layer formed on the semiconductor substrate after the first heat treatment and before removing the uncured first insulating portion of the sidewall of the second trench and the inside of the first trench. It further comprises ;.

상기 제1트렌치의 내부와 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계는, 습식 식각 방식으로 수행한다.Removing the uncured first insulating portion of the inside of the first trench and the sidewall of the second trench is performed by a wet etching method.

상기 2차 열처리하는 단계 후, 상기 경화된 제2절연막 및 산화된 완충막을 상기 제1 및 제2트렌치 내에만 잔류되도록 제거하는 단계;를 더 포함한다.And removing the cured second insulating layer and the oxidized buffer layer to remain only in the first and second trenches after the second heat treatment.

이상에서와 같이, 본 발명은 제1SOD막의 열처리 후에 제대로 경화되지 않은 나머지 SOD막 부분을 제거하고, 그리고 나서, 잔류된 SOD막 부분과 트렌치의 표면 상에 선형 실리콘막을 형성한 후, 제2SOD막을 도포한 다음에 다시 열처리함으로써, 비교적 폭이 넓은 트렌치내에 매립된 SOD막의 열처리시 부피 변화를 최소화할 수 있으며, 이를 통해, SOD막을 제대로 경화시켜 전체적으로 균일한 막질을 얻을 수 있다.As described above, the present invention removes the remaining SOD film portion which is not cured properly after the heat treatment of the first SOD film, and then forms a linear silicon film on the surface of the remaining SOD film portion and the trench, and then applies the second SOD film. After the heat treatment again, it is possible to minimize the volume change during the heat treatment of the SOD film embedded in the relatively wide trench, through which the SOD film can be properly cured to obtain a uniform film quality as a whole.

따라서, 본 발명은 후속 공정시 상기 SOD막의 습식 식각률을 효과적으로 제어하여 브리지(Bridge)의 발생을 억제할 수 있으며, 그 결과, 소자 특성을 개선함과 아울러 소자 신뢰성을 향상시킬 수 있다.Therefore, the present invention can effectively control the wet etch rate of the SOD film in the subsequent process to suppress the generation of the bridge (Bridge), and as a result, it is possible to improve device characteristics and device reliability.

본 발명은 트렌치가 형성된 반도체 기판 상에 제1SOD막을 도포한 후에 1차 열처리하여 상기 제1SOD막을 경화시킨다. 그런 다음, 상기 열처리된 제1SOD막을 습식 식각하여 미경화된 제1SOD막 부분, 예컨대, 비교적 넓은 폭을 갖는 트렌치의 측벽 부분에 형성된 제1SOD막 부분을 선택적으로 제거한다. 이어서, 상기 식각된 제1SOD막 부분을 포함한 반도체 기판 상에 선형 실리콘막과 제2SOD막을 다시 형성한 후에 2차 열처리하여 소자분리막을 형성한다.According to the present invention, the first SOD film is coated on the trench-formed semiconductor substrate, and then heat-treated first to cure the first SOD film. Thereafter, the heat-treated first SOD film is wet etched to selectively remove the uncured first SOD film portion, for example, the first SOD film portion formed on the sidewall portion of the trench having a relatively wide width. Subsequently, after forming the linear silicon film and the second SOD film again on the semiconductor substrate including the etched first SOD film portion, the device is separated by second heat treatment.

이렇게 하면, 셀 영역의 비트 라인 콘택 영역이나 페리 영역처럼 비교적 넓은 폭을 갖는 트렌치가 형성된 부분에서도 상기 2차 열처리시 선형 실리콘막의 산화를 통해 제2SOD막의 부피 감소를 상쇄시킬 수 있으며, 이를 통해, 제2SOD막이 제대로 경화될 수 있는 충분한 시간을 확보할 수 있다. 따라서, 본 발명은 상기 제1 및 제2SOD막의 부피 변화를 최소화하여 막질을 효과적으로 개선할 수 있다.In this way, even in a portion where a trench having a relatively wide width, such as a bit line contact region or a ferry region of the cell region, is formed, the volume reduction of the second SOD layer may be offset by oxidation of the linear silicon layer during the second heat treatment. Sufficient time can be secured for the 2SOD film to cure properly. Therefore, the present invention can effectively improve the film quality by minimizing the volume change of the first and second SOD films.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 내지 도 1i는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.1A to 1I are cross-sectional views of processes for describing a method of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 활성 영역 및 소자분리 영역을 갖는 반도체 기판(100) 상에 패드 산화막(102)과 패드 질화막(104)의 적층막 구조로 이루어진 하드마스크(106)를 형성한 후, 상기 패드 질화막(104) 상에 소자분리막용 트렌치를 형성하기 위한 마스크 패턴(도시안됨)을 형성한다. Referring to FIG. 1A, after forming a hard mask 106 having a laminated structure of a pad oxide film 102 and a pad nitride film 104 on a semiconductor substrate 100 having an active region and an isolation region, the pad A mask pattern (not shown) is formed on the nitride film 104 to form the trench for device isolation film.

그런 다음, 상기 마스크 패턴을 식각 마스크로 이용하여 상기 패드 질화막(104)을 패터닝하고, 그리고 나서, 상기 마스크 패턴을 제거한 후, 상기 패터닝된 패드 질화막(104)을 식각 마스크로 이용해서 그 아래의 패드 산화막(102)과 반도체 기판(100)의 소자분리 영역을 식각하여 다수의 트렌치(T1, T2)를 형성한다. Then, the pad nitride film 104 is patterned using the mask pattern as an etch mask, and then the mask pattern is removed, and then the pad beneath the patterned pad nitride film 104 is used as an etch mask. A plurality of trenches T1 and T2 are formed by etching the isolation region of the oxide film 102 and the semiconductor substrate 100.

여기서, 상기 트렌치(T1, T2)는 반도체 기판(100)에서 서로 다른 폭을 갖도록 형성되는데, 상대적으로 좁은 폭을 갖는 트렌치를 제1트렌치(T1)라 하고 비교적 넓은 폭을 갖는 트렌치를 제2트렌치(T2)라 도시하였다. 예컨대, 셀 영역보다 페리 영역에서, 그리고, 셀 영역 중에서도 스토리지 노드 콘택 영역보다 비트 라인 콘택 영역에서 비교적 넓은 폭을 갖는 제2트렌치(T2)가 형성된다.Here, the trenches T1 and T2 are formed to have different widths in the semiconductor substrate 100. A trench having a relatively narrow width is called a first trench T1 and a trench having a relatively wide width is a second trench. It is shown as (T2). For example, a second trench T2 having a relatively wider width is formed in the ferry region than the cell region and in the bit line contact region than the storage node contact region.

도 1b를 참조하면, 상기 제1 및 트렌치(T1, T2)의 표면에, 예컨대, 열산화 공정을 통해 측벽 산화막(108)을 형성한다. 그런 다음, 상기 측벽 산화막(108)을 포함한 하드마스크(106) 상에 선형 질화막(110)을 형성한다. 그리고 나서, 상기 선형 질화막(110) 상에 선형 산화막(도시안됨)을 형성할 수도 있다.Referring to FIG. 1B, the sidewall oxide layer 108 is formed on the surfaces of the first and trenches T1 and T2, for example, through a thermal oxidation process. Then, the linear nitride film 110 is formed on the hard mask 106 including the sidewall oxide film 108. Then, a linear oxide film (not shown) may be formed on the linear nitride film 110.

이때, 상기 선형 산화막은 상기 선형 질화막(110)과 후속으로 형성되는 선형 실리콘막 간의 계면 특성을 개선하는 역할을 하며, 상기 선형 산화막을 형성하는 대신 상기 선형 질화막(110)의 표면을 O2 플라즈마 처리하거나, 또는, 습식 케미컬 처리하여 산화시키는 것도 가능하다.In this case, the linear oxide film serves to improve the interface property between the linear nitride film 110 and the linear silicon film formed subsequently, and instead of forming the linear oxide film, the surface of the linear nitride film 110 is subjected to O 2 plasma treatment. Alternatively, it may also be oxidized by wet chemical treatment.

도 1c를 참조하면, 상기 선형 질화막(110) 상에 상기 제1 및 제2트렌치(T1, T2)를 매립하도록 제1SOD막(112)을 도포한다. 상기 제1SOD막(112)은, 예컨대, 과수 소화 실라잔 중합체(Perhydropolysilszane : PSZ)를 코팅하는 방식을 통해 도포하며, 상기 과수소화 실라잔 중합체는 폴리실리카젠 용질을 포함한 용액이다.Referring to FIG. 1C, a first SOD film 112 is coated on the linear nitride film 110 to fill the first and second trenches T1 and T2. The first SOD film 112 may be applied by, for example, coating a perhydropolysilazane polymer (PSZ), and the perhydrogenated silazane polymer is a solution containing a polysilica solute.

도 1d를 참조하면, 상기 제1SOD막(112→112a)이 경화되도록 1차 열처리한다. 상기 1차 열처리를 통해 상기 과수소화 실라잔 중합체 내의 용매를 휘발되고 과수소화 실라잔 중합체가 SiO2막으로 산화되며 제1SOD막(112)의 막질이 치밀해져 경화된다.Referring to FIG. 1D, a first heat treatment is performed to cure the first SOD film 112 → 112a. Through the first heat treatment, the solvent in the perhydrogenated silazane polymer is volatilized, the perhydrogenated silazane polymer is oxidized to the SiO 2 film, and the film quality of the first SOD film 112 is dense and cured.

상기 1차 열처리는 적어도 550℃ 이상의 고온, 바람직하게는, 550∼950℃ 정도의 온도에서 수행하며, 예컨대, N2와 O2 분위기, 또는, H2O 의 습식 분위기에서 수행함이 바람직하다. 또한, 상기 1차 열처리는 퍼니스(Furnace) 방식, 또는, 플라즈마 처리 등의 여러 가지 방식으로 수행해도 무방하다.The first heat treatment is performed at a high temperature of at least 550 ° C. or higher, preferably 550 to 950 ° C., for example, in an N 2 and O 2 atmosphere, or a wet atmosphere of H 2 O. In addition, the primary heat treatment may be performed in various ways such as a furnace method or a plasma treatment.

이때, 상기 제1열처리시 폭이 좁은 제1트렌치(T1) 내의 제1SOD막(112)은 거의 경화되지 않으며, 비교적 넓은 폭을 갖는 제2트렌치(T2) 내에서도 제1SOD막(112a) 일부만, 예컨대, 상기 제2트렌치(T2)의 중심 부분에 형성된 제1SOD막(112a) 부분만이 부분적으로 경화된다.At this time, during the first heat treatment, the first SOD film 112 in the narrow first trench T1 is hardly hardened, and only a portion of the first SOD film 112a is formed even in the second trench T2 having a relatively wide width. Only the portion of the first SOD layer 112a formed at the center portion of the second trench T2 is partially cured.

도 1e를 참조하면, 상기 1차 열처리된 제1SOD막(112, 112a)을 반도체 기판(100) 상에 소정 두께 잔류하도록, 바람직하게, 상기 선형 질화막(110)이 노출될 때까지 CMP(Chemical Mechanical Polishing), 또는, 에치백(Etch Back)을 통해 제거하여 평탄화한 다음, 습식 식각하여 미경화된 제1SOD막(112) 부분을 제거한다. Referring to FIG. 1E, the first thermally treated first SOD layers 112 and 112a remain on the semiconductor substrate 100 by a predetermined thickness, and preferably, until the linear nitride layer 110 is exposed. Polishing or etching back to remove the planarization, and then wet etching to remove the uncured portion of the first SOD film 112.

여기서, 상기 미경화된 제1SOD막(112) 부분은 경화된 제1SOD막(112a) 부분에 비해 막질이 치밀하지 못해 습식 식각률이 더 빠르므로, 상기 막들(112, 112a) 간의 습식 식각률 차이를 이용하여 상기 습식 식각을 통해 미경화된 제1SOD막(112) 부분만을 선택적으로 제거할 수 있다.Here, the portion of the uncured first SOD layer 112 is less dense than the portion of the cured first SOD layer 112a, and thus the wet etching rate is faster. Therefore, the difference in the wet etching rate between the layers 112 and 112a is used. Therefore, only the portion of the first SOD film 112 which is not cured through the wet etching may be selectively removed.

그 결과, 폭이 좁은 제1트렌치(T1) 내에서는 제1SOD막(112) 부분이 거의 모두 제거되며, 비교적 폭이 넓은 제2트렌치(T2) 내에서는 제2트렌치(T2)의 측벽에 형성된 제1SOD막(112) 부분이 선택적으로 제거되어 제2트렌치(T2)의 중심부에만 경화된 제1SOD막(112a) 부분이 잔류된다. As a result, almost all of the portion of the first SOD film 112 is removed in the narrow first trench T1, and the first trench formed in the sidewall of the second trench T2 is formed in the relatively wide second trench T2. A portion of the 1SOD film 112 is selectively removed, so that only the hardened portion of the first SOD film 112a remains in the center portion of the second trench T2.

도 1f를 참조하면, 상기 잔류된 제1SOD막(112a) 부분과 제1 및 제2트렌치(T1, T2)의 표면 상에 선형 실리콘막(114)을 형성한다. 상기 선형 실리콘막(114)은 후속으로 수행되는 제2SOD막의 열처리시 부피 감소를 상쇄하는 완충막 역할을 하며, 바람직하게는, 20∼100Å 정도의 두께로 형성한다.Referring to FIG. 1F, a linear silicon film 114 is formed on the remaining portions of the first SOD film 112a and the surfaces of the first and second trenches T1 and T2. The linear silicon film 114 serves as a buffer film to cancel the volume reduction during the heat treatment of the second SOD film that is subsequently performed.

도 1g를 참조하면, 상기 선형 실리콘막(114) 상에 상기 제1 및 제2트렌치(T1, T2)를 매립하도록 제2SOD막(116)을 도포한다. 상기 제2SOD막(116)은 제1SOD막(112)과 유사한 방식으로 도포하는 것이 바람직하다.Referring to FIG. 1G, a second SOD layer 116 is coated to fill the first and second trenches T1 and T2 on the linear silicon layer 114. The second SOD film 116 may be applied in a similar manner to the first SOD film 112.

도 1h를 참조하면, 상기 선형 실리콘막이 산화(114→114a)됨과 아울러 상기 제2SOD막(116→116a)이 경화되도록 2차 열처리한다. 상기 2차 열처리는 상기 제1열처리와 유사한 방식으로 수행함이 바람직하다. 이때, 상기 2차 열처리시 선형 실리콘막이 산화(114→114a)되면서 부피가 증가하고, 이로 인해, 제2SOD막의 경화시 발생되는 부피 감소를 상쇄할 수 있으므로, 2차 열처리시 상기 제2SOD막이 균일하게 경화될 수 있는 충분한 시간을 확보할 수 있다.Referring to FIG. 1H, a second heat treatment is performed such that the linear silicon film is oxidized (114 → 114a) and the second SOD film 116 → 116a is cured. The secondary heat treatment is preferably performed in a similar manner to the first heat treatment. In this case, since the linear silicon film is oxidized (114 → 114a) during the second heat treatment, the volume increases, thereby canceling the volume reduction generated during curing of the second SOD film. Thus, the second SOD film is uniformly formed during the second heat treatment. Sufficient time can be secured to cure.

따라서, 본 발명은 상기 2차 열처리를 통해 상기 제1 및 제2트렌치(T1, T2) 내에 형성된 제2SOD막(116a)을 치밀화시켜 전체적으로 경화된 균일한 막질의 소자분리막을 형성할 수 있다. 다시 말해, 본 발명은 상기 2차 열처리시 선형 실리콘막(114a)이 산화되어 부피가 팽창하므로 제2SOD막(116a)의 부피 수축을 상쇄시킬 수 있으며, 이를 통해, 효과적으로 균일한 막질을 얻을 수 있다.Therefore, according to the present invention, the second SOD layer 116a formed in the first and second trenches T1 and T2 may be densified through the second heat treatment to form a uniformly cured device isolation layer. In other words, in the present invention, since the linear silicon film 114a is oxidized during the second heat treatment to expand the volume, the volume shrinkage of the second SOD film 116a can be canceled, thereby effectively obtaining a uniform film quality. .

도 1i를 참조하면, 상기 경화된 제2SOD막(116a)을 상기 하드마스크(106)가 노출될 때까지, 예컨데, CMP, 또는, 에치백을 통해 평탄화하고, 그리고 나서, 하드마스크를 제거한다.Referring to FIG. 1I, the cured second SOD film 116a is planarized through, for example, CMP or etch back until the hard mask 106 is exposed, and then the hard mask is removed.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 완성한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to complete the device isolation film of the semiconductor device according to the embodiment of the present invention.

여기서, 본 발명은 트렌치 내에 도포된 SOD막이 경화되도록 1차 열처리한 후에, 습식 식각을 통해 미경화된 SOD막 부분을 제거하고, 그리고 나서, 선형 실리콘막을 형성한 다음에 다시 SOD막을 도포하여 2차 열처리함으로써, 상기 SOD막을 균일하게 경화시킬 수 있다.Here, after the first heat treatment to harden the SOD film coated in the trench, the present invention removes the uncured portion of the SOD film through wet etching, and then forms a linear silicon film and then applies the SOD film to the secondary. By heat treatment, the SOD film can be uniformly cured.

또한, 상기 경화되지 않은 SOD막 부분을 제거한 후에, 그 표면 상에 선형 실리콘막을 형성한 다음 다시 SOD막을 도포함으로써, 폭이 좁거나 넓은 트렌치 내에 형성된 SOD막을 전체적으로 경화시킬 수 있으며, 이를 통해, 반도체 기판에 형성된 서로 다른 폭을 갖는 트렌치 내에 균일한 막질의 소자분리막을 형성할 수 있다.In addition, after removing the portion of the uncured SOD film, by forming a linear silicon film on the surface and then applying the SOD film again, the SOD film formed in the narrow or wide trench can be cured as a whole, through which the semiconductor substrate A device isolation film having a uniform film quality may be formed in trenches having different widths.

게다가, 본 발명은 상기 SOD막을 도포하기 전에 실리콘막을 형성하여 SOD막의 경화를 위한 열처리시 실리콘막을 산화시킴으로써, 상기 열처리시 발생되는 SOD 막의 부피 감소를 상쇄시킬 수 있으며, 이를 통해, SOD막의 부피 변화를 최소화할 수 있다.In addition, the present invention by forming a silicon film before applying the SOD film to oxidize the silicon film during the heat treatment for the curing of the SOD film, it is possible to offset the volume reduction of the SOD film generated during the heat treatment, thereby reducing the volume change of the SOD film It can be minimized.

그러므로, 본 발명은 SOD막으로 트렌치를 매립한 후 이를 열처리하여 경화시키는 소자분리막의 형성시, 상기 SOD막을 균일하게 경화시킴과 아울러 막질을 효과적으로 개선함으로써 후속 습식 식각시 식각률 차이를 용이하게 제어할 수 있으며, 이에 따라, 소자 특성 및 신뢰성을 향상시킬 수 있다.Therefore, the present invention can easily control the etching rate difference during the subsequent wet etching by forming a device isolation film to cure the trench by filling the trench with the SOD film and then heat-treating the same, and effectively improving the film quality. As a result, device characteristics and reliability can be improved.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1a 내지 도 1j는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1J are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 102 : 패드 산화막100 semiconductor substrate 102 pad oxide film

104 : 패드 질화막 106 : 하드마스크104: pad nitride film 106: hard mask

T1 : 제1트렌치 T2 : 제2트렌치T1: first trench T2: second trench

108 : 측벽 산화막 110 : 선형 질화막108 sidewall oxide film 110 linear nitride film

112 : 제1SOD막 112a : 경화된 제1SOD막112: first SOD film 112a: cured first SOD film

114 : 선형 실리콘막 116 : 제2SOD막114: linear silicon film 116: second SOD film

114a : 산화된 선형 실리콘막 116a : 경화된 제2SOD막114a: oxidized linear silicon film 116a: cured second SOD film

Claims (24)

반도체 기판 내에 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate; 상기 트렌치 내에 제1절연막을 도포하는 단계;Coating a first insulating layer in the trench; 상기 제1절연막이 경화되도록 1차 열처리하는 단계;Performing a first heat treatment to cure the first insulating film; 상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계;Removing an uncured first insulating portion of the sidewalls of the trench; 상기 미경화된 부분이 제거된 제1절연막 및 상기 트렌치의 표면 상에 선형 실리콘막으로 완충막을 형성하는 단계;Forming a buffer film with a linear silicon film on a surface of the trench and the first insulating film from which the uncured portion is removed; 상기 완충막 상에 상기 트렌치를 매립하도록 제2절연막을 도포하는 단계; 및Applying a second insulating film to fill the trench on the buffer film; And 상기 완충막이 산화됨과 아울러 상기 제2절연막이 경화되도록 2차 열처리하는 단계;Performing a second heat treatment to oxidize the buffer film and to cure the second insulating film; 를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 단계 후, 그리고, 상기 제1절연막을 도포하는 단계 전,After forming the trench and before applying the first insulating layer, 상기 트렌치의 표면에 측벽 산화막을 형성하는 단계; 및Forming a sidewall oxide film on a surface of the trench; And 상기 측벽 산화막을 포함한 반도체 기판의 표면에 선형 질화막을 형성하는 단계;Forming a linear nitride film on a surface of the semiconductor substrate including the sidewall oxide film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 2 항에 있어서,The method of claim 2, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막 상에 선형 산화막을 형성하는 단계;Forming a linear oxide film on the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 2 항에 있어서,The method of claim 2, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막의 표면을 O2 플라즈마 처리하는 단계;O 2 plasma treatment on the surface of the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 2 항에 있어서,The method of claim 2, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막의 표면을 습식 케미컬 처리하는 단계;Wet chemically treating the surface of the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2절연막은 SOD(Spin-On Dielectric)막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the first and second insulating layers are spin-on dielectric (SOD) films. 제 1 항에 있어서,The method of claim 1, 상기 1차 및 2차 열처리는 550∼950℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first and second heat treatment is a method of forming a device isolation film of a semiconductor device, characterized in that performed at a temperature of 550 ~ 950 ℃. 제 1 항에 있어서,The method of claim 1, 상기 1차 및 2차 열처리는 N2와 O2 분위기, 또는, H2O 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first and second heat treatment is a method of forming a device isolation film of a semiconductor device, characterized in that performed in N 2 and O 2 atmosphere, or H 2 O atmosphere. 제 1 항에 있어서,The method of claim 1, 상기 1차 열처리하는 단계 후, 그리고, 상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계 전, After the first heat treatment and before removing the uncured first insulating portion of the sidewalls of the trench, 상기 반도체 기판 상부에 형성된 제1절연막 부분을 상기 반도체 기판 상에 소정 두께 잔류하도록 제거하는 단계;Removing a portion of the first insulating layer formed on the semiconductor substrate so that a predetermined thickness remains on the semiconductor substrate; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 1 항에 있어서,The method of claim 1, 상기 트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계는, 습식 식각 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Removing the uncured first insulating portion of the sidewalls of the trench, using a wet etching method. 제 1 항에 있어서,The method of claim 1, 상기 2차 열처리하는 단계 후, After the second heat treatment step, 상기 경화된 제2절연막 및 산화된 완충막을 상기 트렌치 내에만 잔류되도록 제거하는 단계;Removing the cured second insulating layer and the oxidized buffer layer to remain only in the trench; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 반도체 기판 내에 제1트렌치와 상기 제1트렌치보다 넓은 폭을 갖는 제2트렌치를 형성하는 단계;Forming a first trench and a second trench having a width wider than the first trench in the semiconductor substrate; 상기 제1 및 제2트렌치 내에 제1절연막을 도포하는 단계;Coating a first insulating layer in the first and second trenches; 상기 제1절연막이 경화되도록 1차 열처리하는 단계;Performing a first heat treatment to cure the first insulating film; 상기 제1트렌치의 내부 및 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계;Removing an uncured first insulating layer portion in the first trench and in the sidewalls of the second trench; 상기 미경화된 부분이 제거된 제1절연막 및 상기 제1 및 제2트렌치의 표면 상에 선형 실리콘막으로 완충막을 형성하는 단계;Forming a buffer film with a linear silicon film on a surface of the first insulating film and the first and second trenches from which the uncured portion is removed; 상기 완충막 상에 상기 제1 및 제2트렌치를 매립하도록 제2절연막을 도포하는 단계; 및Applying a second insulating film to fill the first and second trenches on the buffer film; And 상기 완충막이 산화됨과 아울러 상기 제2절연막이 경화되도록 2차 열처리하는 단계;Performing a second heat treatment to oxidize the buffer film and to cure the second insulating film; 를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device comprising a. 제 13 항에 있어서,The method of claim 13, 상기 제1트렌치와 상기 제2트렌치를 형성하는 단계 후, 그리고, 상기 제1절연막을 도포하는 단계 전,After forming the first trench and the second trench, and before applying the first insulating film, 상기 제1 및 제2트렌치의 표면에 측벽 산화막을 형성하는 단계; 및Forming a sidewall oxide film on the surfaces of the first and second trenches; And 상기 측벽 산화막을 포함한 반도체 기판의 표면에 선형 질화막을 형성하는 단계;Forming a linear nitride film on a surface of the semiconductor substrate including the sidewall oxide film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 14 항에 있어서,The method of claim 14, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막 상에 선형 산화막을 형성하는 단계;Forming a linear oxide film on the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 14 항에 있어서,The method of claim 14, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막의 표면을 O2 플라즈마 처리하는 단계;O 2 plasma treatment on the surface of the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 14 항에 있어서,The method of claim 14, 상기 선형 질화막을 형성하는 단계 후,After forming the linear nitride film, 상기 선형 질화막의 표면을 습식 케미컬 처리하는 단계;Wet chemically treating the surface of the linear nitride film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 삭제delete 제 13 항에 있어서,The method of claim 13, 상기 제1 및 제2절연막은 SOD막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the first and second insulating films are SOD films. 제 13 항에 있어서,The method of claim 13, 상기 1차 및 2차 열처리는 550∼950℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first and second heat treatment is a method of forming a device isolation film of a semiconductor device, characterized in that performed at a temperature of 550 ~ 950 ℃. 제 13 항에 있어서,The method of claim 13, 상기 1차 및 2차 열처리는 N2와 O2 분위기, 또는, H2O 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first and second heat treatment is a method of forming a device isolation film of a semiconductor device, characterized in that performed in N 2 and O 2 atmosphere, or H 2 O atmosphere. 제 13 항에 있어서,The method of claim 13, 상기 1차 열처리하는 단계 후, 그리고, 상기 제1트렌치의 내부와 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계 전, After the first heat treatment, and before removing the uncured first insulating film portion inside the first trench and the sidewall of the second trench, 상기 반도체 기판 상부에 형성된 제1절연막 부분을 상기 반도체 기판 상에 소정 두께 잔류하도록 제거하는 단계;Removing a portion of the first insulating layer formed on the semiconductor substrate so that a predetermined thickness remains on the semiconductor substrate; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises. 제 13 항에 있어서,The method of claim 13, 상기 제1트렌치의 내부와 상기 제2트렌치의 측벽의 미경화된 제1절연막 부분을 제거하는 단계는, 습식 식각 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And removing the uncured first insulating portion of the inside of the first trench and the sidewall of the second trench, using a wet etching method. 제 13 항에 있어서,The method of claim 13, 상기 2차 열처리하는 단계 후, After the second heat treatment step, 상기 경화된 제2절연막 및 산화된 완충막을 상기 제1 및 제2트렌치 내에만 잔류되도록 제거하는 단계;Removing the cured second insulating layer and the oxidized buffer layer to remain only in the first and second trenches; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device characterized in that it further comprises.
KR1020070108427A 2007-10-26 2007-10-26 Method for forming isolation layer of semiconductor device KR100891533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108427A KR100891533B1 (en) 2007-10-26 2007-10-26 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108427A KR100891533B1 (en) 2007-10-26 2007-10-26 Method for forming isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR100891533B1 true KR100891533B1 (en) 2009-04-03

Family

ID=40757197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108427A KR100891533B1 (en) 2007-10-26 2007-10-26 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100891533B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201997A (en) * 1993-12-06 1995-08-04 Sgs Thomson Microelectron Inc Integrated circuit and its manufacture
KR20050002511A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20060073121A (en) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 Method for manufacturing isolation layer in semiconductor device
KR20060104833A (en) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 Method for fabricating flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201997A (en) * 1993-12-06 1995-08-04 Sgs Thomson Microelectron Inc Integrated circuit and its manufacture
KR20050002511A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20060073121A (en) * 2004-12-24 2006-06-28 주식회사 하이닉스반도체 Method for manufacturing isolation layer in semiconductor device
KR20060104833A (en) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 Method for fabricating flash memory device

Similar Documents

Publication Publication Date Title
KR100980058B1 (en) Isolation structure in memory device and fabricating method for the same
TWI504650B (en) Method for increasing adhesion between polysilazane and silicon nitride and method for forming a trench isolation
KR100593673B1 (en) Manufacturing method of semiconductor device and manufacturing method of device separator of semiconductor device using same
KR100513812B1 (en) Method for manufacturing semiconductor device with flowable dielectric for gapfilling
KR100891533B1 (en) Method for forming isolation layer of semiconductor device
KR100613372B1 (en) Manufacturing method of sallow trench isolation in semiconductor device
KR100967677B1 (en) Method for forming isolation layer of semiconductor device
KR100891535B1 (en) Method for manufacturing isolation layer of semiconductor device
KR100564561B1 (en) Method for trench isolation in semiconductor device without void
KR20080074486A (en) Method of forming an isolation layer in semiconductor device
KR100869350B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100670710B1 (en) Method for manufacturing isolation layer in semiconductor device
KR100861311B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100866142B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100782789B1 (en) Method for fabricating semiconductor device
KR20110024513A (en) Method for fabricating semiconductor device
KR100869852B1 (en) Method for manufacturing isolation layer in semiconductor device
KR20040069804A (en) Manufacturing method of semiconductor device
KR20080062564A (en) Method for forming isolation layer of semiconductor device
KR100548571B1 (en) Method for fabricating isolation layer of semiconductor device
KR100861307B1 (en) Method of manufacturing isolation layer for semiconductor device
KR20060075078A (en) Method for forming isolation layer in semiconductor device
KR20030088235A (en) Method for forming isolation layer of semiconductor device
KR101026482B1 (en) Method for forming dielectric layer of semiconductor device
KR101046376B1 (en) Device Separating Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee