JPS6357992B2 - - Google Patents
Info
- Publication number
- JPS6357992B2 JPS6357992B2 JP2917581A JP2917581A JPS6357992B2 JP S6357992 B2 JPS6357992 B2 JP S6357992B2 JP 2917581 A JP2917581 A JP 2917581A JP 2917581 A JP2917581 A JP 2917581A JP S6357992 B2 JPS6357992 B2 JP S6357992B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error rate
- circuit
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 13
- 238000005259 measurement Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン信号に重畳して伝送さ
れる２値信号の多重化情報信号たとえば文字放送
信号を受信する受信装置における信号受信誤り率
を検出する装置に関する。
れる２値信号の多重化情報信号たとえば文字放送
信号を受信する受信装置における信号受信誤り率
を検出する装置に関する。
テレビジヨン信号の垂直帰線期間に多重化情報
信号を重畳して伝送する情報伝送方式が実用化さ
れつつあり、その一つに文字放送システムがあ
る。このシステムは、テレビジヨン信号の垂直帰
線期間中の第20H目および第283H目（以下、両
者をあわせて単に第20H目と称する）に、クロツ
クランイン信号、フレーミングコード信号、番組
コード信号、ライン番号コード信号等々の制御信
号と、伝送すべき文字パターンの１ライン分ある
いは任意列分のパターン信号とを２値信号として
多重化して伝送し、受信側においては、かかる２
値情報信号が多重化されているテレビジヨン信号
を受信して２値情報信号のみを取り出し、その制
御信号を検出して受信回路を制御することによ
り、伝送されてきたパターン信号を所定の順序で
メモリに蓄え、次いで、メモリから読み出して陰
極線管等に文字パターンの情報を表示する、とい
うものである。また、イギリス等においてはテレ
テキストシステムといわれる類似の情報伝送方式
があり、そのシステムでは文字パターン等がパタ
ーン信号ではなく各単位文字・図形毎にコード化
されている点を除けば、同一の方式によりテレビ
ジヨン信号に２値情報信号として多重化されて伝
送されている。
信号を重畳して伝送する情報伝送方式が実用化さ
れつつあり、その一つに文字放送システムがあ
る。このシステムは、テレビジヨン信号の垂直帰
線期間中の第20H目および第283H目（以下、両
者をあわせて単に第20H目と称する）に、クロツ
クランイン信号、フレーミングコード信号、番組
コード信号、ライン番号コード信号等々の制御信
号と、伝送すべき文字パターンの１ライン分ある
いは任意列分のパターン信号とを２値信号として
多重化して伝送し、受信側においては、かかる２
値情報信号が多重化されているテレビジヨン信号
を受信して２値情報信号のみを取り出し、その制
御信号を検出して受信回路を制御することによ
り、伝送されてきたパターン信号を所定の順序で
メモリに蓄え、次いで、メモリから読み出して陰
極線管等に文字パターンの情報を表示する、とい
うものである。また、イギリス等においてはテレ
テキストシステムといわれる類似の情報伝送方式
があり、そのシステムでは文字パターン等がパタ
ーン信号ではなく各単位文字・図形毎にコード化
されている点を除けば、同一の方式によりテレビ
ジヨン信号に２値情報信号として多重化されて伝
送されている。
さて、このようなシステムにおいては、上記の
ように受信装置によりテレビジヨン信号に多重化
されている２値情報信号を取り出し、メモリへの
記録・再生等の必要な信号処理を施すことにより
情報を再生するのであるが、その際に正確な情報
受信を行うためにはテレビジヨン信号に多重化さ
れている２値情報信号を正確に受信する必要があ
る。
ように受信装置によりテレビジヨン信号に多重化
されている２値情報信号を取り出し、メモリへの
記録・再生等の必要な信号処理を施すことにより
情報を再生するのであるが、その際に正確な情報
受信を行うためにはテレビジヨン信号に多重化さ
れている２値情報信号を正確に受信する必要があ
る。
そこで本発明は、かかる２値情報信号をどの程
度の正確さで受信しているか、いいかえればどの
程度の受信誤りを生じているか、を簡易にしかも
正確に検出することのできる装置を提供すること
を目的とするものである。
度の正確さで受信しているか、いいかえればどの
程度の受信誤りを生じているか、を簡易にしかも
正確に検出することのできる装置を提供すること
を目的とするものである。
以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。
を参照して詳細に説明する。
まず第１図に本発明の一実施例を示す。第１図
中、１〜５の部分は信号源であつて、１はテレビ
信号発生用の同期盤、２はその出力信号を基準と
していわゆるカラーバーのような映像信号を形成
する回路、３は2n−１個の疑似ランダム雑音PN
コード信号を発生する回路であり、例えばｎ＝８
である。
中、１〜５の部分は信号源であつて、１はテレビ
信号発生用の同期盤、２はその出力信号を基準と
していわゆるカラーバーのような映像信号を形成
する回路、３は2n−１個の疑似ランダム雑音PN
コード信号を発生する回路であり、例えばｎ＝８
である。
このPN信号発生回路３の一例は、例えば第３
図に示す如くである。この回路３は第１図では例
えば垂直ブランキングVBL期間中の任意の1H期
間、たとえば第２図の如く第20H目でのみ動作
し、第２図Ａ，Ｂに示す如く、クロツクランイン
CRI信号16ビツトとフレーミングコードFC信号
８ビツトに続いて、PN信号中の256ビツトを出
力する。このCRI信号は受信側でPN信号の各ビ
ツトの位相を検出するためのビツト同期信号であ
り、FC信号はPN信号の開始点を示すフレーム同
期信号である。これらCRI信号とFC信号とは、
毎フイールドの第20H目にROMから読出して発
生し、それに続いて256ビツトのPN信号を出力
すればよい。
図に示す如くである。この回路３は第１図では例
えば垂直ブランキングVBL期間中の任意の1H期
間、たとえば第２図の如く第20H目でのみ動作
し、第２図Ａ，Ｂに示す如く、クロツクランイン
CRI信号16ビツトとフレーミングコードFC信号
８ビツトに続いて、PN信号中の256ビツトを出
力する。このCRI信号は受信側でPN信号の各ビ
ツトの位相を検出するためのビツト同期信号であ
り、FC信号はPN信号の開始点を示すフレーム同
期信号である。これらCRI信号とFC信号とは、
毎フイールドの第20H目にROMから読出して発
生し、それに続いて256ビツトのPN信号を出力
すればよい。
４はインサーターで、通常のカラーバーの映像
信号の第20H目に第２図Ａのような第20H目に挿
入すべき信号即ちPN信号発生回路３の出力を混
合する回路、５はその出力信号をRF信号に変換
する変調器である。
信号の第20H目に第２図Ａのような第20H目に挿
入すべき信号即ちPN信号発生回路３の出力を混
合する回路、５はその出力信号をRF信号に変換
する変調器である。
変調器５の出力をテレビ受像機に伝送する方法
としては、電波による方法とケーブルによる方法
とがあるが、実験室的用途を考えるとケーブルの
方がよいことになる。
としては、電波による方法とケーブルによる方法
とがあるが、実験室的用途を考えるとケーブルの
方がよいことになる。
７はテレビ受像機のチユーナー及びVIF回路、
８は映像信号の検波回路、９はその出力をパルス
波形に整形するスライサー、１０は同期分離回
路、１１は第20H目にのみ高レベルとなるゲート
信号を発生する回路、１２は第２図Ｂのような
CRI信号からサンプリングクロツクを形成する回
路、１３はサンプリング回路、１４はFC検出回
路である。これら７〜１４は文字放送受信機とし
て知られている回路と同一のものである。
８は映像信号の検波回路、９はその出力をパルス
波形に整形するスライサー、１０は同期分離回
路、１１は第20H目にのみ高レベルとなるゲート
信号を発生する回路、１２は第２図Ｂのような
CRI信号からサンプリングクロツクを形成する回
路、１３はサンプリング回路、１４はFC検出回
路である。これら７〜１４は文字放送受信機とし
て知られている回路と同一のものである。
次に本発明に係る誤り率測定部１５〜２３につ
いて述べる。１５はｎビツトの抜取りゲート、１
６はPN信号発生回路３と同一構成の比較用PN
信号発生回路である。ここでは、第20H目の始
め、即ち、FC信号の直後のｎビツトの信号を取
り込み、以降これをｎビツトのシフトレジスタ内
で巡回させ、これとｎ＋１ビツト目以降の受信
PN信号とを比較回路１７で比較し、カウンタ１
８では比較した全ビツト数を、カウンタ１９では
比較の結果のうちの誤り個数を数える。そして、
比較全ビツト数が所定数たとえば105個になつた
時のカウンタ１９の誤り個数出力を10進数に変換
して、表示回路２０で誤り個数を表示する。カウ
ンタ１９はこの場合であればカウンタ１８で105
個数える毎にクリアされ、表示回路２０はカウン
タ１９がクリアされる直前の計数出力をラツチし
て表示する。このときの誤り率は（表示個数／
105）である。これら１５〜２０の構成は誤り率
計として知られているものと同様の原理のもので
ある。
いて述べる。１５はｎビツトの抜取りゲート、１
６はPN信号発生回路３と同一構成の比較用PN
信号発生回路である。ここでは、第20H目の始
め、即ち、FC信号の直後のｎビツトの信号を取
り込み、以降これをｎビツトのシフトレジスタ内
で巡回させ、これとｎ＋１ビツト目以降の受信
PN信号とを比較回路１７で比較し、カウンタ１
８では比較した全ビツト数を、カウンタ１９では
比較の結果のうちの誤り個数を数える。そして、
比較全ビツト数が所定数たとえば105個になつた
時のカウンタ１９の誤り個数出力を10進数に変換
して、表示回路２０で誤り個数を表示する。カウ
ンタ１９はこの場合であればカウンタ１８で105
個数える毎にクリアされ、表示回路２０はカウン
タ１９がクリアされる直前の計数出力をラツチし
て表示する。このときの誤り率は（表示個数／
105）である。これら１５〜２０の構成は誤り率
計として知られているものと同様の原理のもので
ある。
次に、２１〜２４の部分は本発明の特徴とする
部であつて、垂直カウンタ２１で垂直同期パルス
を数え、一方FCカウンタ２２ではFC信号の検出
数を数え、表示回路２３で表示する。また、差比
較回路２４でカウンタ２１と２２の計数出力の差
を比較し、FC信号の検出誤り個数が多い時はカ
ウンタ１９の計数を中止させるようにしている。
部であつて、垂直カウンタ２１で垂直同期パルス
を数え、一方FCカウンタ２２ではFC信号の検出
数を数え、表示回路２３で表示する。また、差比
較回路２４でカウンタ２１と２２の計数出力の差
を比較し、FC信号の検出誤り個数が多い時はカ
ウンタ１９の計数を中止させるようにしている。
ここで、第３図により、まず誤り率検出回路の
基本について述べる。先ず誤り率測定を指示する
ために手動スイツチ４１を操作し、負のパルスを
発生させる。負論理ORゲート３９は本装置で追
加したもので、通常の誤り率計では使われていな
い。このゲート３９の出力で、フリツプフロツプ
（FF）４０がセツトされて、そのＱ出力が高レベ
ルになる。これによつて、FF２８のＪ入力が高
レベルになる。次に、検出されたFC信号の検出
出力でFF２８がセツトされ、そのＱ出力が第４
図Ｄの如く高レベルになる。また、FF２９も同
時にセツトされ、そのＱ出力が第４図Ｃの如く高
レベルになる。FF２８のＱ出力Ｄが高レベルに
なると、ANDゲート２５が導通し、カウンタ２
６がサンプリングクロツク作成回路１２の出力の
クロツクφ0をカウントする。このカウンタ２６
は、出力クロツクφ0の立上りを数える。
基本について述べる。先ず誤り率測定を指示する
ために手動スイツチ４１を操作し、負のパルスを
発生させる。負論理ORゲート３９は本装置で追
加したもので、通常の誤り率計では使われていな
い。このゲート３９の出力で、フリツプフロツプ
（FF）４０がセツトされて、そのＱ出力が高レベ
ルになる。これによつて、FF２８のＪ入力が高
レベルになる。次に、検出されたFC信号の検出
出力でFF２８がセツトされ、そのＱ出力が第４
図Ｄの如く高レベルになる。また、FF２９も同
時にセツトされ、そのＱ出力が第４図Ｃの如く高
レベルになる。FF２８のＱ出力Ｄが高レベルに
なると、ANDゲート２５が導通し、カウンタ２
６がサンプリングクロツク作成回路１２の出力の
クロツクφ0をカウントする。このカウンタ２６
は、出力クロツクφ0の立上りを数える。
サンプリングクロツク作成回路１２では、FC
信号検出時点までは第２図Ｂに示されるCRI信号
から再生されたクロツクを用い、FC信号検出後
は色副搬送波fscに同期した高い周波数の発振信
号を分周したクロツクを用いる。例えば、第２図
Ａのデータの伝送レートが5.73MHz（＝8/5fsc）
とすれば、16fscの発振回路をfsc信号によりPLL
回路で同期させておくと、データ１ビツト当り10
相のクロツクを設定でき、FC信号検出後、一番
近い位相のクロツクを、FC信号検出以降のデー
タ（すなわちPN信号）のサンプリングクロツク
用として用いればよい。これが第４図にサンプリ
ングクロツクφ0として示されている。
信号検出時点までは第２図Ｂに示されるCRI信号
から再生されたクロツクを用い、FC信号検出後
は色副搬送波fscに同期した高い周波数の発振信
号を分周したクロツクを用いる。例えば、第２図
Ａのデータの伝送レートが5.73MHz（＝8/5fsc）
とすれば、16fscの発振回路をfsc信号によりPLL
回路で同期させておくと、データ１ビツト当り10
相のクロツクを設定でき、FC信号検出後、一番
近い位相のクロツクを、FC信号検出以降のデー
タ（すなわちPN信号）のサンプリングクロツク
用として用いればよい。これが第４図にサンプリ
ングクロツクφ0として示されている。
さて、受信したPN信号が正しく受信されてい
るか否かを比較するには、比較用のPN信号を発
生させる必要がある。その比較用のPN信号発生
回路１６の具体例が３１〜３６である。先ずFF
２９においては、FC信号の次から16ビツト後に、
第４図の如くカウンタ２６の出力でクリアされ
る。カウンタ２６ではクロツクφ0の立上りを数
えるものとし、16ビツト目のカウント出力をΔt
だけ遅延させてFF２９をクリアする。Δtはシフ
トレジスタ３４にサンプリング回路２７の出力が
読込まれるのに必要な時間より長く決めればよ
い。FF２９のＱ出力は第４図Ｃの如く約16ビツ
ト間だけ高レベルになり、これによつてANDゲ
ート３２が導通しANDゲート３１は遮断される。
また、NANDゲート３０も遮断される。従つて
シフトレジスタ３４へは第４図Ｂの〓〓〜〓〓の16ビ
ツトの信号が書込まれる。シフトレジスタ３４と
３５はともに８ビツトのシフトレジスタで両者は
同一構成であり、直列入力−並列出力型である。
３６，３７，３８はエクスクルーシブ（EX−）
ORゲートで、モード２（法２）の加算回路を形
成している。この回路が送出側のPN信号発生回
路３と同一構成であれば、受信したPN信号のど
の部分を抜き出しても、それ以降は送信側で発生
されるものと同一のPN信号が得られる。
るか否かを比較するには、比較用のPN信号を発
生させる必要がある。その比較用のPN信号発生
回路１６の具体例が３１〜３６である。先ずFF
２９においては、FC信号の次から16ビツト後に、
第４図の如くカウンタ２６の出力でクリアされ
る。カウンタ２６ではクロツクφ0の立上りを数
えるものとし、16ビツト目のカウント出力をΔt
だけ遅延させてFF２９をクリアする。Δtはシフ
トレジスタ３４にサンプリング回路２７の出力が
読込まれるのに必要な時間より長く決めればよ
い。FF２９のＱ出力は第４図Ｃの如く約16ビツ
ト間だけ高レベルになり、これによつてANDゲ
ート３２が導通しANDゲート３１は遮断される。
また、NANDゲート３０も遮断される。従つて
シフトレジスタ３４へは第４図Ｂの〓〓〜〓〓の16ビ
ツトの信号が書込まれる。シフトレジスタ３４と
３５はともに８ビツトのシフトレジスタで両者は
同一構成であり、直列入力−並列出力型である。
３６，３７，３８はエクスクルーシブ（EX−）
ORゲートで、モード２（法２）の加算回路を形
成している。この回路が送出側のPN信号発生回
路３と同一構成であれば、受信したPN信号のど
の部分を抜き出しても、それ以降は送信側で発生
されるものと同一のPN信号が得られる。
さて、このようにして、毎フイールドの第20H
目の直後のPN信号16ビツトをシフトレジスタ３
４，３５へ取り込み、第４図の如くFC信号から
数えて17ビツト目、すなわち第４図のＢ，B′の
〓〓ビツト目から、シフトレジスタ３４の出力と、
遅延回路２７の出力B′とを比較する。この遅延
回路２７はサンプリング回路１３の出力即ち第４
図ＢをΔTだけ遅延させ、クロツクφ0の立上りに
同期して変化するシフトレジスタ３４の出力とほ
ぼ同一に位相にするように合わせるようにしてあ
る。EX−ORゲート１７の出力は、両入力が等
しいとき即ち誤りのない時に“０”で、両者が異
なるとき即ち誤つている時に“１”になる。この
EX−ORゲート１７の出力と、クロツクφ0とを
NANDゲート３０に加える。このとき、EX−
ORゲート１７の入力に位相差があると狭い巾の
パルスが発生してしまうので、これを取除くため
にANDゲート２５の出力もNANDゲート３０へ
加える。従つて、その出力としては、手動で誤り
率測定をスタートした後、第20H目の第〓〓ビツト
目以降の受信信号に誤りが発生する都度に第４図
Ｅに示すような負の検出パルスが発生する。
目の直後のPN信号16ビツトをシフトレジスタ３
４，３５へ取り込み、第４図の如くFC信号から
数えて17ビツト目、すなわち第４図のＢ，B′の
〓〓ビツト目から、シフトレジスタ３４の出力と、
遅延回路２７の出力B′とを比較する。この遅延
回路２７はサンプリング回路１３の出力即ち第４
図ＢをΔTだけ遅延させ、クロツクφ0の立上りに
同期して変化するシフトレジスタ３４の出力とほ
ぼ同一に位相にするように合わせるようにしてあ
る。EX−ORゲート１７の出力は、両入力が等
しいとき即ち誤りのない時に“０”で、両者が異
なるとき即ち誤つている時に“１”になる。この
EX−ORゲート１７の出力と、クロツクφ0とを
NANDゲート３０に加える。このとき、EX−
ORゲート１７の入力に位相差があると狭い巾の
パルスが発生してしまうので、これを取除くため
にANDゲート２５の出力もNANDゲート３０へ
加える。従つて、その出力としては、手動で誤り
率測定をスタートした後、第20H目の第〓〓ビツト
目以降の受信信号に誤りが発生する都度に第４図
Ｅに示すような負の検出パルスが発生する。
この負の検出パルスを10進カウンタ（２進化10
進）１９で数える。１９Ａ〜１９Ｅは“00000”
から“99999”迄を計数するカウンタである。４
２Ａ〜４２Ｅはデコーダーと７セグメント表示素
子を駆動するドライバーを含むドライブICであ
る。２０Ａ〜２０Ｅは７セグメント型の発光ダイ
オード或は螢光表示管等の表示素子である。
進）１９で数える。１９Ａ〜１９Ｅは“00000”
から“99999”迄を計数するカウンタである。４
２Ａ〜４２Ｅはデコーダーと７セグメント表示素
子を駆動するドライバーを含むドライブICであ
る。２０Ａ〜２０Ｅは７セグメント型の発光ダイ
オード或は螢光表示管等の表示素子である。
一方、カウンタ１８はビツト目以降のクロツ
クを計数し、例えば106個のクロツクパルスを計
数した時にFF４０をリセツトして、NANDゲー
ト３０を遮断し、カウンタ１９Ａ〜１９Ｅの状態
を固定する。このときは、FF２８は、次のフイ
ールドからＪ入力が低レベルになるので動作しな
い。
クを計数し、例えば106個のクロツクパルスを計
数した時にFF４０をリセツトして、NANDゲー
ト３０を遮断し、カウンタ１９Ａ〜１９Ｅの状態
を固定する。このときは、FF２８は、次のフイ
ールドからＪ入力が低レベルになるので動作しな
い。
このようにして検出して表示した誤りの数が、
例えば“500”であれば500／105＝５×10-4の誤
り率ということになる。
例えば“500”であれば500／105＝５×10-4の誤
り率ということになる。
以上が誤り率計の基本例である。
なお、一般には、FC信号の代りにデータ（PN
信号）の最初の立上りでFF２８をセツトし、一
定のパルス数に対して誤りが1/2あるいは1/4以上
になれば、その時点でシフトレジスタ３４，３５
へのデータの入れなおしをする場合もある。
信号）の最初の立上りでFF２８をセツトし、一
定のパルス数に対して誤りが1/2あるいは1/4以上
になれば、その時点でシフトレジスタ３４，３５
へのデータの入れなおしをする場合もある。
さて、本発明においては、さらに誤り率の正確
さを期するために、PN信号の誤り率よりも約２
桁程度誤りの少ない１ビツト訂正可能なFC信号
の誤り率を基準に考えるようにしている。文字放
送信号を受信する場合、FC信号を誤まれば、そ
の1H期間の残りのデータが全部誤つてしまつた
り、パターンデータの主メモリへの書込み位置が
ずれたり、不要なデータを主メモリへ書込んだり
して、表示画面の誤りおよび見難くさが増す。従
つて、パターンの誤り率はFC信号の誤り率の少
ない所で論じるべきである。文献によれば、１ビ
ツトの誤り訂正で誤り率は約1/70になるので、文
字パターン信号の受信誤り率が２×10-3〜５×
10-3になる程度の弱電界入力での動作を検討する
場合には、FC信号の受信誤り率は３×10-5〜７
×10-5程度になる。従つて、FC信号の受信誤り
率を測定するとともに、たとえばFC信号の受信
誤り率が１×10-4程度より大きい場合のPN信号
の受信誤り率は測定しないようにすればよい。
さを期するために、PN信号の誤り率よりも約２
桁程度誤りの少ない１ビツト訂正可能なFC信号
の誤り率を基準に考えるようにしている。文字放
送信号を受信する場合、FC信号を誤まれば、そ
の1H期間の残りのデータが全部誤つてしまつた
り、パターンデータの主メモリへの書込み位置が
ずれたり、不要なデータを主メモリへ書込んだり
して、表示画面の誤りおよび見難くさが増す。従
つて、パターンの誤り率はFC信号の誤り率の少
ない所で論じるべきである。文献によれば、１ビ
ツトの誤り訂正で誤り率は約1/70になるので、文
字パターン信号の受信誤り率が２×10-3〜５×
10-3になる程度の弱電界入力での動作を検討する
場合には、FC信号の受信誤り率は３×10-5〜７
×10-5程度になる。従つて、FC信号の受信誤り
率を測定するとともに、たとえばFC信号の受信
誤り率が１×10-4程度より大きい場合のPN信号
の受信誤り率は測定しないようにすればよい。
このため、第５図に示す如く、先ず同期分離回
路１０の出力を積分回路４４で積分して垂直パル
スを取り出し、カウンタ２１で計数する。カウン
タ２１の出力でFF４９がセツトされるので、カ
ウンタ２１はそれ以降動作する。一方４６は水平
AFC回路で、遅延回路４７はその出力パルスを
遅延させて、単安定マルチバイブレータ４８をト
リガーし第２図Ｇの如き、FC信号の８ビツト目
付近のみ高レベルとなるゲート信号を発生する。
路１０の出力を積分回路４４で積分して垂直パル
スを取り出し、カウンタ２１で計数する。カウン
タ２１の出力でFF４９がセツトされるので、カ
ウンタ２１はそれ以降動作する。一方４６は水平
AFC回路で、遅延回路４７はその出力パルスを
遅延させて、単安定マルチバイブレータ４８をト
リガーし第２図Ｇの如き、FC信号の８ビツト目
付近のみ高レベルとなるゲート信号を発生する。
一方、単安定マルチバイブレータ４５はFC検
出回路１４の出力から第２図Ｈの如き幅の狭い正
パルスを作る。NANDゲート５０では信号Ｇの
中に信号ＨがあつてかつFF４９のＱ出力が高レ
ベルの時のみ出力が現われる。これをカウンタ２
２で数える。なお信号重畳区間が第20H目のみで
あれば、NANDゲート５０に更に第20H目のみ
高レベルになるゲートパルスを加えておけばよ
い。
出回路１４の出力から第２図Ｈの如き幅の狭い正
パルスを作る。NANDゲート５０では信号Ｇの
中に信号ＨがあつてかつFF４９のＱ出力が高レ
ベルの時のみ出力が現われる。これをカウンタ２
２で数える。なお信号重畳区間が第20H目のみで
あれば、NANDゲート５０に更に第20H目のみ
高レベルになるゲートパルスを加えておけばよ
い。
カウンタ２１で垂直パルスを105個カウントす
るように構成しておくと、カウンタ２２の出力と
垂直カウンタ２１の出力の差が10以上になれば、
前述の如く、FC検出誤りが１×10-4より大きい
ということになる。これを差比較回路２４で判定
し、負パルスを発生させて、誤り率の測定をやり
直すようにする。
るように構成しておくと、カウンタ２２の出力と
垂直カウンタ２１の出力の差が10以上になれば、
前述の如く、FC検出誤りが１×10-4より大きい
ということになる。これを差比較回路２４で判定
し、負パルスを発生させて、誤り率の測定をやり
直すようにする。
カウンタ２２は10進５桁のカウンタで、５１は
５桁分のデコーダーとドライバーであり、５２は
表示素子である。これら５１と５２は第３図中の
４２と２０に対応する。
５桁分のデコーダーとドライバーであり、５２は
表示素子である。これら５１と５２は第３図中の
４２と２０に対応する。
なお、カウンタ２２の他にもう一組カウンタを
設け、FC信号を検出できなかつたフイールドを
数えて、FC信号の誤り個数を表示するようにし
てもよい。FC信号の誤り率が10-4以下であれば、
カウンタ２１は前述の如く垂直パルスを105数え
てFF４９をリセツトするので、その時のFC信号
の検出数が表示素子５２に表示される。
設け、FC信号を検出できなかつたフイールドを
数えて、FC信号の誤り個数を表示するようにし
てもよい。FC信号の誤り率が10-4以下であれば、
カウンタ２１は前述の如く垂直パルスを105数え
てFF４９をリセツトするので、その時のFC信号
の検出数が表示素子５２に表示される。
以上の説明では文字信号が１フイールド当り
1Hのみ重畳されるものとしているが、PN信号が
2H期間以上送られる場合には重畳区間抜取ゲー
トパルスをカウンタ２１で数え又、NANDゲー
ト５０にも重畳区間抜取ゲートパルスを加えてお
けばよい。
1Hのみ重畳されるものとしているが、PN信号が
2H期間以上送られる場合には重畳区間抜取ゲー
トパルスをカウンタ２１で数え又、NANDゲー
ト５０にも重畳区間抜取ゲートパルスを加えてお
けばよい。
このように、本発明によれば、パターンデータ
についてのPN信号の誤り検出の誤差が少なくで
き、かつ、FC信号の検出エラーもわかり、文字
放送受信機の弱電界特性を検討するのに極めて有
効である。
についてのPN信号の誤り検出の誤差が少なくで
き、かつ、FC信号の検出エラーもわかり、文字
放送受信機の弱電界特性を検討するのに極めて有
効である。
更に、付言すれば従来の誤り率検出装置では、
一定値以上の誤り率になつた時にPN信号を取り
直してシフトレジスタに入力していたが、この場
合には比較用PN信号の誤りに基ずく測定エラー
が必ず計数されてしまい、真の誤り率より大きな
値になつてしまうという欠点があつたが、本発明
では、この欠点も取除くことができる。
一定値以上の誤り率になつた時にPN信号を取り
直してシフトレジスタに入力していたが、この場
合には比較用PN信号の誤りに基ずく測定エラー
が必ず計数されてしまい、真の誤り率より大きな
値になつてしまうという欠点があつたが、本発明
では、この欠点も取除くことができる。
第１図は本発明の一実施例における誤り率検出
装置のブロツク図、第２図はその動作を説明する
ための波形図、第３図および第５図はその要部の
詳細な回路図、第４図はその動作を説明するため
の波形図である。 ７……チユーナ・VIF回路、８……検波回路、
９……スライサー、１０……同期分離回路、１１
……ゲート信号発生回路、１２……サンプリング
クロツク作成回路、１３……サンプリング回路、
１４……FC検出回路、１５……抜取りゲート、
１６……比較用PN信号発生回路、１７……比較
回路、１８，１９……カウンタ、２０……表示回
路、２１……垂直カウンタ、２２……FCカウン
タ、２３……表示回路、２４……差比較回路。
装置のブロツク図、第２図はその動作を説明する
ための波形図、第３図および第５図はその要部の
詳細な回路図、第４図はその動作を説明するため
の波形図である。 ７……チユーナ・VIF回路、８……検波回路、
９……スライサー、１０……同期分離回路、１１
……ゲート信号発生回路、１２……サンプリング
クロツク作成回路、１３……サンプリング回路、
１４……FC検出回路、１５……抜取りゲート、
１６……比較用PN信号発生回路、１７……比較
回路、１８，１９……カウンタ、２０……表示回
路、２１……垂直カウンタ、２２……FCカウン
タ、２３……表示回路、２４……差比較回路。
Claims (1)
- 【特許請求の範囲】 １ 一定のビツト長を有し間欠的に送出される
PN（疑似雑音）信号と、該PN信号に先立つて送
られる前記PN信号用のビツト同期信号及びフレ
ーム同期信号を受信する手段と、前記ビツト同期
信号により位相制御されたサンプリングクロツク
を用いて前記受信したフレーム同期信号を検出し
て、そのフレーム同期信号の一定時間内での検出
回数を計数することによりその受信誤り率を測定
する第１の誤り率測定部と、前記受信したPN信
号の受信誤り率を測定して表示する第２の誤り率
測定部とを有し、前記フレーム同期信号の受信誤
り率が予め設定された値より大きくなつたことを
検出した時に前記PN信号の受信誤り率の測定を
停止せしめるようにしたことを特徴とする誤り率
検出装置。 ２ PN信号に対する受信誤り率とフレーム同期
信号に対する受信誤り率の両方を表示できるよう
にしたことを特徴とする特許請求の範囲第１項記
載の誤り率検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2917581A JPS57142089A (en) | 1981-02-27 | 1981-02-27 | Error rate detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2917581A JPS57142089A (en) | 1981-02-27 | 1981-02-27 | Error rate detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57142089A JPS57142089A (en) | 1982-09-02 |
| JPS6357992B2 true JPS6357992B2 (ja) | 1988-11-14 |
Family
ID=12268891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2917581A Granted JPS57142089A (en) | 1981-02-27 | 1981-02-27 | Error rate detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57142089A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145182U (ja) * | 1989-05-12 | 1990-12-10 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157584A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu General Ltd | 文字放送受信機 |
| JP4950780B2 (ja) * | 2006-06-26 | 2012-06-13 | アンリツ株式会社 | ビット誤り率測定装置 |
-
1981
- 1981-02-27 JP JP2917581A patent/JPS57142089A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145182U (ja) * | 1989-05-12 | 1990-12-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57142089A (en) | 1982-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249050A (en) | Closed captioned data line detection system | |
| US4931877A (en) | Method and apparatus for producing a test signal for use in a video recorder | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| EP0056649B1 (en) | Digital signal receiver | |
| US5453795A (en) | Horizontal line counter insensitive to large phase shifts of video | |
| US4461002A (en) | Digital signal receiver | |
| JPS6357992B2 (ja) | ||
| US4561100A (en) | Digital signal receiver | |
| EP0782329A2 (en) | Horizontal synchronizing signal-generating circuit and method therefor | |
| US6784943B1 (en) | Auxiliary digital data extractor in a television | |
| KR100272734B1 (ko) | 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터 | |
| JPS6252996B2 (ja) | ||
| JP3603962B2 (ja) | ビデオ信号中の情報検出装置 | |
| KR100239980B1 (ko) | 비디오 수신기의 안정화를 위한 수평 라인 카운터 | |
| GB2225519A (en) | Teletext data encoding/decoding method | |
| GB2129249A (en) | Apparatus for generating a signal for driving the field deflection in a picture reproducing device | |
| US7321397B2 (en) | Composite color frame identifier system and method | |
| JP3311533B2 (ja) | ラッチクロック発生回路 | |
| KR0166860B1 (ko) | 복합영상 신호의 특정라인 위치검출장치 | |
| KR100480413B1 (ko) | 텔레비전 내의 보조 디지털 데이터 추출기 | |
| JPH0131354B2 (ja) | ||
| JPS6332316B2 (ja) | ||
| KR940023244A (ko) | 고선명 텔리비젼용 디지탈 오디오 기기의 동기 신호 검출장치 | |
| JPS58168391A (ja) | 文字多重放送受信装置 | |
| JPS625501B2 (ja) |