KR100239980B1 - 비디오 수신기의 안정화를 위한 수평 라인 카운터 - Google Patents

비디오 수신기의 안정화를 위한 수평 라인 카운터 Download PDF

Info

Publication number
KR100239980B1
KR100239980B1 KR1019930704092A KR930704092A KR100239980B1 KR 100239980 B1 KR100239980 B1 KR 100239980B1 KR 1019930704092 A KR1019930704092 A KR 1019930704092A KR 930704092 A KR930704092 A KR 930704092A KR 100239980 B1 KR100239980 B1 KR 100239980B1
Authority
KR
South Korea
Prior art keywords
signal
delay
generating
horizontal line
vertical
Prior art date
Application number
KR1019930704092A
Other languages
English (en)
Other versions
KR940701623A (ko
Inventor
쥬리 툴츠
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR940701623A publication Critical patent/KR940701623A/ko
Application granted granted Critical
Publication of KR100239980B1 publication Critical patent/KR100239980B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명은 비디오 신호에 포함된 비디오의 소정 수평 라인을 식별하는 시스템에 관한 것으로, 수평 라인 카운터(100)는 클리어되어, 수직 동기 신호(VER)로부터 야기되는 리셋 신호(VERDEL)에 의해 수직 구간의 시작을 표시한다.
라인 카운터는 수평 동기 신호의 조파(N_FH)로 부터 유도되는 신호에 의해 수평 동기 속도로 클록된다. 수평 라인 카운터의 클록 신호와 리셋 신호간의 상대적 위상 시프트가 측정된다(105, 120). 측정된 위상 시프트는 가변 위상 시프터(110)의 입력으로 사용되어 수평 라인 카운터 제어 신호와 최초의 동기 신호간의 위상을 조정한다. 이 위상 조정에 의해, 수평 라인 카운터의 감도가 크게 감소되어 수직 동기가 지터된다.

Description

[발명의 명칭]
비디오 수신기의 안정화를 위한 수평 라인 카운터
[도면의 간단한 설명]
제1도는 본 발명의 한 실시예의 블록도이다.
제2도는 제1도의 실시예의 동작을 설명하는데 유용한 신호 파형도이다.
제3도는 제1도의 실시예의 동작을 설명하는데 유용한 흐름도이다.
제4도는 제1도의 실시예의 디지탈 회로 구현도이다.
[발명의 상세한 설명]
[발명의 분야]
본 발명은 수직 귀선 소거 구간 동안 비디오 신호에 존재할 수 있는 정보의 검출 장치에 관한 것이다.
[발명의 배경]
일반적으로, NTSC 비디오 시스템에서 비디오 신호는 수직 라인 구간당 다수의, 예를들면 525 라인의 수평 라인 구간으로 구성되는 수직 디스플레이 구간을 포함한다. 각 수직 구간의 일부분은 보통 수직 귀선 소거 구간으로 지정된다. 수직 귀선 소거 구간은 다수의, 예를 들면 20을 초과하는 수평 라인 구간에 걸쳐 있다. 합성 비디오 신호에 포함되는 각각의 수직 및 수평 동기 펄스에 의해 각각의 수직 및 수평 구간의 시작이 식별된다.
귀선 소거 구간 동안의 비디오 신호의 내용은 대체로 정상 비디오 이미지부로 표시되지는 않는다. 귀선 소거 구간의 이미지 정보가 부족함에 따라, 텔레텍스트 및 클로즈드 캡션(closed caption)데이타 같은 보조 정보를 귀선 소거 구간에 삽입할 수 있다. 각 유형의 보조 정보의 표준에 의해 수직 귀선 구간 내 정보의 위치가 지정된다. 예컨대, 본 발명의 클로즈드 캡션 표준(47 CFR 15,119 및 73,682 참조)에 따르면, 클로즈드 캡션의 ASCII 문자에 해당하는 디지탈 데이타는 수직 귀선 소거의 라인 21에 존재해야 한다는 점이 지정된다.
보조 정보를 회복하는 한 방법은 수평 동기 펄스를 카운트함으로써 수직 귀선 소거 구간 동안 보조 정보를 포함하는 특정 라인 구간, 예를 들면 라인 21을 정확하게 식별하는 것이다. 예컨대, 수평 라인 카운터는 수직 동기 펄스에 의해 초기화 되고 수평 동기 펄스에 의해 클록을 인가받을 수 있다. 이상적으로는, 그 카운트 값은 라인 수를 나타낼 것이다.
그러나, 텔레비전 수상기 새시같은 비이상적인 환경에서는 상기 간단한 라인 카운더 방법은 비신뢰적일 수도 있다. 실례로, 음극선관(CRT)같은 이미지 디스플레이 장치에 관련된 편향 회로에 의해 유도되는 잡음과 온도 효과에 의해 수평 라인 카운터의 제어에 사용될 수 있는 수평 및 수직 동기 버젼들 간의 시구간 또는 지터같은 변하는 타이밍 관계가 생성될 수 있다. 수평 및 수직동기간의 지연과 결합한 지터는 수직 동기에 의한 수평 라인 카운터의 초기화와 수평 동기에 의한 수평 라인 카운터의 클록인가 간의 임계 레이스(critical race) 조건을 유도할 수 있다. 임계 레이스 조건으로 인해 라인 카운트가 부정확해지고 예측을 할 수 없게 될 수도 있다. 예컨대, 라인(21)이 실제로 수신되는 경우 한 필드에서의 카운트 값은 22인데, 다른 필드에서의 카운트 값은 라인 21로 식별될 수도 있다. 따라서, 상기 방법으로는 비디오 신호에서 보조 데이타를 추출하기 의해 요구되는 특정 수평 라인을 신뢰성 있게 식별할 수 없었다.
라인 카운트 에러 발생의 상기 잠재된 가능성은 텔레비전 수상기의 내부에 포함된 클로즈드 캡션 디코더에 있어서 특히 커진다. 수상기 새시 외부의 셋-톱 디코더는 상기 노이즈 및 온도 문제를 나타내지 않을 수도 있다. 온-스크린 디스플레이(OSD)같은 그래픽 시스템은 라인 수를 식별하는데 참여할 수도 있다. 상기한 1 정도의 에러 같은 사소한 라인 카운터 에러는 데이타 손실은 아닌 OSD 이미지의 사소한 시프트만을 발생할 수 있다. 데이타가 라인 21에서만 나타나기 때문에 라인 카운트 에러는 클로즈드 캡션 데이타의 손실을 야기한다. 빈번한 라인 카운트 에러는 수용할 수 없을 정도의 클로즈드 캡션 데이타 손실을 야기할 수도 있다.
[발명의 개요]
본 발명의 한 특징에 따르면, 수평 라인 카운터는 수직 동기 신호로 부터 야기되는 리셋 신호에 의해 수직 구간의 개시를 표시하기 위해 클리어 된다. 라인 카운터는 수평 동기 신호의 조파로 부터 유도되는 신호에 의해 수평 동기 속도로 클록된다. 수평 라인 카운터의 리셋 신호와 클록 신호간의 상대적인 위상 시프트가 측정되어, 수평 라인 카운터 제어 신호 및 원래의 동기 신호간의 위상 조정을 수행하는 가변 위상 시프터의 입력으로 사용된다. 위상 조정에 의해 바람직하게는 수평 라인 카운터의 감도는 수평 및 수직 동기 신호 간의 지터같은 불안정한 위상 시프트로까지 감소된다.
제1도에서, 수직 동기 신호(VER)는 카운터(115)의 CLEAR 입력단에 인가되어 수평 동기 펄스의 발생에 응답하여 카운터(115)의 값을 클리어 즉 0으로 만든다. 카운터(115)는 수평 동기 주파수(FH)의 조파(N_FH)에 의해 클록되는데, 명칭 N_FH 의 접두사 ''N'' 은 신호(FH)의 특정 조파를 나타낸다.
예컨대, N은 수평 동기 주파수(FH)의 16 배인 신호(N_FH)의 주파수를 표시하는 값(16)을 가질 수도 있다. 신호(N_FH)는 온 스크린 디스플레이(OSD) 또는 클로즈드 캡션 신호 처리 기능같은 다른 기능에 관련하여 비디오 수신기에 존재할 수도 있다. 선택적으로, 신호(N_FH)는 수평 주파수(FH)에 고정 위상 고정 루프(PLL)를 포함하는 크리스탈 제어 신호원으로부터 발생될 수 있다. 카운터(115)의 출력은 신호(VER)의 논리 0에서 논리 1로의 소정 전환후에 발생하는 신호(N_FH)의 사이클 수를 표시하는 카운트 값(CNT1)이다.
신호(N_FH)는 분할기(125)에서 N 으로 나누어져서 수평 동기 신호의 주파수와 동일한 주파수를 갖는 신호(HOR)를 생성한다. 신호(HOR)는 카운터(120)의 CLEAR 입력단과 수평 라인 카운터(100)의 클록 입력단에 인가된다. 카운터(120)는 신호(HOR)에 의해 리셋되고 신호(N_FH)에 의해 클록되어 O에서 N까지 카운트함으로써, 신호(HOR)의 펄스 후에 발생하는 N_FH의 사이클 수를 나타내는 카운트 값(CNT2)을 생성한다. 이하 상세히 설명되는 바와 같이, 카운트 값(CNT2)은 또한 (신호 (VER)의 지연 버젼인) 신호(VERDEL)와 신호(HOR)간의 상대적 지연을 표시한다.
비교기(110)는 제어부(105)의 지연값(DELIN)과 카운트값(CNT1)을 비교한다. 비교기(110)의 출력은 CNT1이 지연값(DELIN)과 동일해지는 때를 표시하는 신호(VERDEL)이다. 신호(VERDEL)의 발생은 신호(VER)의 펄스 발생 후 소정의 지연(DELIN)이 경과하여 수평 라인의 카운트가 시작해야 하는 것을 표시한다.
따라서, 수평 라인 카운터(100)는 신호(VERDEL)에 응답하여 초기화 되거나 클리어 된다. 신호(HOR)에 의해 라인 카운터(100)가 클록된다.
신호(VERDEL)는 수직 동기 신호(VER)로 부터 유도된다. 신호(VER)의 지터는 신호(VERDEL)의 펄스가 신호(HOR)의 펄스에 대해 발생하는 신호의 해당 변동을 야기할 수 있다. 신호(HOR, VER)의 펄스들의 에지가 거의 일치한다면 (지연이 거의 0), 라인 카운터(100)의 클록 입력 및 클리어 입력, 즉, 각 신호(HOR, VERDEL)에 임계 레이스 조건이 존재할 수 있다. 이러한 임계 레이스 조건에 의해 바람직하지 않게도 신호(VER)상의 지터는 신호(HOR)가 비확정적인 방법으로 라인 카운터(100)를 클록할 수 있게 한다. 예컨대, 상기 임계 레이스 조건은 신호(VERDEL)에 의하여 카운터(100)가 클리어되기 직전이나 직후에 발생하는 카운터(100)의 클록 펄스를 야기할 수도 있다. 그 결과, 라인 카운트는 부정확하고 예측할 수 없게 되기도 한다.
그러나, 신호(VERDEL)에 의해 제어부(105)는 또한 카운터(120)의 카운트 값(CNT2)을 읽을 수 있다. 이하 설명되는 바와 같이, 제어부(105)는 카운트 값(CNT2)을 사용하여 지연값(DELIN)을 조정한다. 지연값(DELIN)이 조정됨에 따라 신호(HOR)이 펄스에 대해 신호(VERDEL)의 펄스의 위치가 결정되어 수평 라인 카운터(100)의 감도가 감소되어 수직 동기 신호(VER)에 지터가 발생한다. 그 결과, 라인 카운터(100)의 신뢰도가 크게 향상된다.
바람직한 지연값(DELIN)은 관련 비디오 신호의 포맷에 의존한다. 수직 및 수평 동기 신호간의 거의 0에 가까운 지연에 의해 지터 신호의 최대 포텐셜이 유도되어 수평 라인 카운터의 제어 입력단에서 신호(VERDEL, HOR)간의 임계 레이스가 야기된다. 수평 라인 주기의 0.5배 되는 지연 신호(VERDEL)는 신호(VERDEL, HOR)의 에지들 간에 최대 시간격을 만들고 임계 레이스의 가능성을 최소화하는 것처럼 보일 것이다. 그러나, NTSC 표준 신호같은 비디오 신호에 포함된 비디오 정보 필드 간의 타이밍에 의해 0.5라인 주기 지연의 선택이 바람직하지 않게 된다.
특히, NTSC 비디오 신호는 각 프레임의 비디오 이미지 데이타의 두 격행 필드를 포함한다. 각 필드는 수직 동기로 시작하고 262.5 수평 라인을 포함한다. 필드(1)에서 지터 둔감도를 최소화 하기 위해 신호(HOR)에 대해 1/2 라인 주기에 의해 필드(1)에서 신호(VERDEL)를 시프트함으로 인해 필드(2)에서 신호(VERDEL)는 필드(2)에서 신호(HOR)에 대해 실질적으로 0의 지연값을 갖는다. 이에 따라, 임계 타이밍 문제가 방지되기보다는 0.5 라인 주기 지연이 야기될 수 있다. 수평 라인 카운터 입력에서 수직 및 수평 동기 신호간의 바람직한 지연은 수평 라인 주기의 0.25 또는 0.75 배의 값으로 선택된다. 이러한 값들을 선택함으로써 필드(1, 2)에서 신호들(VERDEL, HOR)간에 0.25 라인 주기(NTSC 에서 16 us)의 간격이 제공된다. 제1도에서 상기 타이밍 상태가 도시된다.
제1도의 실시예의 동작에 대한 한 실례로, NTSC 비디오 신호가 약 64 us의 수평 라인 주기를 갖는 경우를 고려하자. N의 값이 제2도에 도시된 바와 같이 16으로 선택됨으로써 각 수평 라인 구간 동안(각 사이클이 4 us의 주기를 갖는) 16사이클의 N_FH가 발생한다. N 의 값으로 16을 선택하는 것은 카운터(115, 120)가 4 비트 디지탈 카운터로 선택될 수 있게 하므로 유리하다. N 이 16 인 경우에, 수평 주기의 0.25 또는 0.75 배의 바람직한 지연값은 신호(N_FH)의 4 또는 12주기로 해석된다.
제3도의 흐름도는 제1도의 실시예, 특히 제어부(105)의 동작을 설명한다. 제3도의 단계(200)에서, 제어부(105)는 낮은 지연값(DELIN)을 예를 들면 4 us (1 의 카운트)로 초기화 한다. 이후, 제어부(105)는 카운트 값(CNT1)이 지연값(DELIN)과 동일함을 표시하는 신호(VERDEL)의 논리 0에서 논리 1로의 전이같은 전이가 발생하기를 대기한다(단계 205). 카운트 값(CNT1)이 지연값(DELIN)과 동일하게 되면, 신호(VER)의 펄스가 발생한 후 N_FH배의 지연값(DELIN)의 주기와 동일한 지연이 경과한다. 신호(VERDEL)가 전이됨으로 인해 수평 라인 카운터(100)가 클리어되고 제어부(105)가 카운트 값(CNT2)을 읽게 된다(단계 (210)). 1) 두 카운터(115, 120)가 동일 신호(N_FH)에 의해 클록되고, 2) 펄스가 신호(HOR) 상에 발생하면 카운트 값(CNT2)이 초기화되고, 3) 펄스가 신호(HOR) 상에 발생하면 카운트 값(CNT2)이 제어부(105)에 의해 체크되기 때문에, 카운트 값(CNT2)은 신호(HOR, VERDEL)의 펄스들간의 상대적 지연을 표시한다. 카운트 값(CNT2)에 의해 표시되는 지연은 카운터(120)가 신호(HOR)의 펄스에 의해 클리어 된 이후로 발생하는 신호(N_FH)의 사이클 수에 관해 환산된다.
단계(215)에서, 제어부(105)는 카운트 값(CNT2)에 의해 표시되는 신호들(VERDEL, HOR)간의 상대적 지연과 신호(16_FH)의 4 또는 12사이클같은 요구 지연을 비교한다. 예컨대, 카운트 값(CNT2)이 요구 지연(DELDES)에서 감산되어 지연 에러(DELTA1)가 생성된다. 이후, 제어부(105)는 지연값(DELIN)을 신호들(HOR, VERDEL)간의 요구 지연에 더욱 근접하게 조정한다(단계 (220)).
예컨대, 지연 에러(DELTA1)를 현재 지연값(DELIN)에 가산하여 새로운 지연값(DELIN)을 생성함으로써 지연값이 조정될 수 있다. 이후 제어부는 상기 동작이 반복되는 때에 지연값이 다시 체크될때까지 대기한다(단계 (225)). 이 지연값은 매 필드마다 또는 덜 빈번하게 체크될 수 있다.
제4도는 제1도의 블록도의 한 부분의 상세한 디지탈 논리 구현도를 도시한다. 제1도와 제4도의 서로 대응하는 부분들은 제1도에서와 동일한 부호를 갖는다. 제4도에는 제1도의 제어부(105)와 라인 카운터(100)가 도시되어 있지 않지만, 제4도에서 제1도의 제어부(105)는 마이크로 프로세서 또는 마이크로 컴퓨터로 존재한다. 또한, 제4도에는 제1도의 카운터(115, 120)와 분할기(125)의 예시적인 실시예가 도시되어 있다. 제4도에는 또한 비교 기능 및 카운터를 제어하기 위한 디지탈 신호 극성이 표시된다. 특히 인버터(430)와 레지스터(420)는 신호 극성을 변경한다. 제1도에 포함되지 않는 제4도의 한 특징은 현재 필드가 필드(1)인 경우를 표시하는 신호를 발생하는 필드 표시 회로(405)가 구비되는 점이다. 래치회로(410, 415)는 NOR 게이트(440) 및 인버터(425)의 출력 신호에 의해 각각 제어되어, 제1도의 제어부(105)의 기능을 수행할 수 있는 마이크로프로세서와의 인터페이스를 돕는다. 회로(435)는 최대 카운트 값에 도달되면 카운터(115)를 정지시켜, 카운터(115)의 출력에서 카운트 값이 카운트 값들을 통해 반복적으로 사이클링되는 것을 방지해준다. 카운터(115)가 사이클링 됨으로 인해 신호(VER)의 펄스들 간에 신호(VERDEL)의 많은 전이가 바람직하지 않게 발생한다.
본 발명은 비디오 카세트 레코더(VCR)에 관해서도 유용하다. VCR은 다수의 판독 헤드를 포함하기도 한다. VCR은 예컨대 수직 귀선 소거 동안에 주기적으로 판독 헤드들 사이에서 스위칭 한다. 이 스위칭 동작에 의해 동기 타이밍에 타이밍 과도 에러가 유도된다. 과도 위상 에러는 수직 귀선 소거가 끝날때 까지 지속될 수 있다. 예컨대, 라인(21) 부근에서 타이밍 에러는 10 us에 근접한다. 상기한 바와 같이 본 발명은 동기 타이밍을 조정하고 VCR에 관련된 과도 위상을 보상하는데 사용되어 라인 카운터 동작을 크게 향상시킨다.

Claims (7)

  1. 각각의 수직 표시 구간이 다수의 수평 표시 구간을 포함하는 수직 표시 구간과 상기 수평 표시 구간을 갖는 비디오 신호 처리 장치에 있어서, 상기 각 수직 표시 구간의 시작을 표시하며, 제2신호에 대하여 제1지연을 나타내는 제1신호와 상기 수평 표시 구간의 발생을 표시하는 상기 제2신호를 생성하는 수단과; 상기 제2신호에 대하여 제2지연을 나타내는 지연 신호를 생성하도록 제어 신호에 의해 정해지는 가변 지연에 의해 상기 제1신호를 지연시키는 수단을 포함하는데, 상기 제2지연은 상기 제1지연의 변화에 응답하여 변경하기 쉬우며; 상기 지연 신호와 상기 제2신호에 응답하여 상기 각 수직 구간동안 발생하는 상기 수평 표시 구간을 카운트하며, 상기 제2지연이 소정 범위에 있으면 부정확하게 카운트하는 경향이 있는 카운트 수단과; 상기 제1지연의 상기 변화에 의해 상기 제2지연이 상기 소정 범위에 있게 되는 것을 방지하게 해 주는 소정 지연으로 상기 제2지연을 변경하기 위하여 상기 신호 생성 수단과 상기 지연 수단에 결합되어 상기 제2신호를 평가하고 상기 제어 신호를 발생하는 수단을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제1신호를 지연하는 상기 수단은 제1신호를 입력하기 위한 상기 제1입력단과 상기 제어 신호를 입력하기 위한 제2입력단 및 상기 지연 신호가 생성되는 출력단을 갖는 비교기를 포함하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제2지연을 평가하고 상기 제어 신호를 발생하는 상기 수단은 마이크로컴퓨터를 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 제1 및 제2신호를 생성하는 상기 수단은 제1특성 주파수를 갖는 입력 클록 신호를 입력하기 의한 클록 입력단과 상기 각 수직 표시 구간의 상기 시작을 표시하는 수직 동기 신호를 입력하기 위한 리셋 입력단 및 상기 제1신호를 생성하는 출력단을 갖는 카운터와; 상기 입력 클록 신호를 입력하기 위한 입력단과 인자(N)에 의해 분할되는 상기 제1특성 주파수와 동일한 제2특성 주파수를 갖는 상기 제2신호를 출력하는 출력단을 갖는 주파수 분할기를 포함하는데, 상기 제2특성 주파수는 상기 수평 표시 구간의 발생 주파수와 실질적으로 동일한 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 제2지연을 평가하고 상기 제어신호를 발생하는 상기 수단은 상기 입력 클록 신호를 입력하기 위한 클록 입력단과 상기 제2신호를 입력하기 위한 리셋 입력단 및 중간 신호를 생성하기 위한 출력단을 갖는 카운터와; 상기 중간 신호를 입력하기 위한 제1입력단과 상기 지연 신호를 입력하기 위한 제2입력단 및 상기 제어신호를 생성하기 위한 출력단을 갖는 마이크로컴퓨터를 포함하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 소정 지연을 상기 수평 표시 구간들 중 하나의 ¼과 동일한 것을 특징으로 하는 장치.
  7. 제1항에 있어서, 상기 소정 지연을 상기 수평 표시 구간들 중 하나의 ¼과 동일한 것을 특징으로 하는 장치.
KR1019930704092A 1991-07-02 1992-06-15 비디오 수신기의 안정화를 위한 수평 라인 카운터 KR100239980B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9114248.9 1991-07-02
GB919114248A GB9114248D0 (en) 1991-07-02 1991-07-02 Horizontal line counter stabilization in a video receiver
PCT/US1992/004826 WO1993001681A1 (en) 1991-07-02 1992-06-15 Horizontal line counter stabilization in a video receiver

Publications (2)

Publication Number Publication Date
KR940701623A KR940701623A (ko) 1994-05-28
KR100239980B1 true KR100239980B1 (ko) 2000-01-15

Family

ID=10697666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930704092A KR100239980B1 (ko) 1991-07-02 1992-06-15 비디오 수신기의 안정화를 위한 수평 라인 카운터

Country Status (12)

Country Link
EP (1) EP0592533B1 (ko)
JP (1) JP3458957B2 (ko)
KR (1) KR100239980B1 (ko)
CN (1) CN1033127C (ko)
BR (1) BR9206213A (ko)
CA (1) CA2110602C (ko)
DE (1) DE69228243T2 (ko)
GB (1) GB9114248D0 (ko)
IN (1) IN177635B (ko)
MX (1) MX9203915A (ko)
SG (1) SG67925A1 (ko)
WO (1) WO1993001681A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170730B1 (ko) * 1996-01-12 1999-03-20 김광호 필드 동기신호 검출회로 및 그 방법
JP3840803B2 (ja) * 1998-05-26 2006-11-01 ソニー株式会社 信号処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU507872B2 (en) * 1977-05-16 1980-02-28 Matsushita Electric Industrial Co., Ltd. Circuitry for lira recognition ofa television signal
US4160993A (en) * 1977-12-12 1979-07-10 Zenith Radio Corporation VIR line recognition system
US4198651A (en) * 1978-06-01 1980-04-15 Fairchild Camera And Instrument Corporation Television reference signal digital indentification system

Also Published As

Publication number Publication date
BR9206213A (pt) 1994-12-20
CN1033127C (zh) 1996-10-23
CA2110602C (en) 2001-08-28
DE69228243D1 (de) 1999-03-04
SG67925A1 (en) 1999-10-19
WO1993001681A1 (en) 1993-01-21
EP0592533B1 (en) 1999-01-20
CA2110602A1 (en) 1993-01-21
IN177635B (ko) 1997-02-15
CN1068463A (zh) 1993-01-27
JPH06509451A (ja) 1994-10-20
KR940701623A (ko) 1994-05-28
JP3458957B2 (ja) 2003-10-20
MX9203915A (es) 1993-07-01
DE69228243T2 (de) 1999-06-17
GB9114248D0 (en) 1991-08-21
EP0592533A1 (en) 1994-04-20

Similar Documents

Publication Publication Date Title
JP3289106B2 (ja) 補助ビデオ・データ・デコーダ装置
KR100243799B1 (ko) 비디오 신호의 기수/우수 필드 검출기
EP0249281B1 (en) Television picture display device
US6297850B1 (en) Sync signal generating apparatus and method for a video signal processor
JPS6231289A (ja) テレビジヨン表示方式
EP0899945B1 (en) Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method
US5436668A (en) Horizontal line counter stabilization in a video receiver
US5619275A (en) TV line and field detection apparatus with good noise immunity
KR940003050B1 (ko) 비디오 신호 처리 시스템
WO1995034987A1 (en) Synchronizing arrangement and method
KR100239980B1 (ko) 비디오 수신기의 안정화를 위한 수평 라인 카운터
EP0024476B1 (en) Improvements relating to line scan circuits for cathode ray tube displays
US6130719A (en) Method and apparatus for accurately recovering the synchronization signals contained in composite video signals
KR100279167B1 (ko) 양호한노이즈면역성을갖는tv라인및필드검출장치
EP0592518B1 (en) Horizontal line counter insensitive to large phase shifts of video
EP1405503B1 (en) Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
GB2140241A (en) Television synchronization especially for on-screen alphanumeric display
US7002635B1 (en) Method for superimposing pictures
JP2766547B2 (ja) 水平同期信号分離回路
KR0173734B1 (ko) 와이드 스크린 디스플레이장치에서 영상의 수직 크기 자동조정회로
KR960004815B1 (ko) 모니터의 자막 떨림 방지 회로
JPS6357992B2 (ko)
JP2549673Y2 (ja) 文字放送再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101020

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee