JPS63114431A - Pcm transmission concealing system - Google Patents

Pcm transmission concealing system

Info

Publication number
JPS63114431A
JPS63114431A JP61259665A JP25966586A JPS63114431A JP S63114431 A JPS63114431 A JP S63114431A JP 61259665 A JP61259665 A JP 61259665A JP 25966586 A JP25966586 A JP 25966586A JP S63114431 A JPS63114431 A JP S63114431A
Authority
JP
Japan
Prior art keywords
pattern
frame
transmission
dsc
initial value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61259665A
Other languages
Japanese (ja)
Inventor
Hitoshi Nishiyama
西山 均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61259665A priority Critical patent/JPS63114431A/en
Publication of JPS63114431A publication Critical patent/JPS63114431A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To conceal a PCM signal with a simple constitution by changing the initial values of scramble and frame patterns for concealment on the transmission side and the reception side. CONSTITUTION:On the transmission side, the initial values of a scramble pattern generator 6 and a frame pattern generator 8 are optionally changed to change their random sequences. Simultaneously, the initial value data are multiplexly transmitted by a DSC. On the reception side, the initial value data are separated from the DSC, the same initial values as that of the transmission side are set up as the initial values of the pattern generators 6, 8 and the same random sequences are generated so as to reproduce the data. When the number of steps of the pattern generators 6, B is set up to (n), 2n patterns of different sequences can be generated and optionally specified. Thus, the PCM transmission equipment itself can be processed as a concealing device.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、PCM伝送秘匿化方式に関し、特に既存の一
般のPCM伝送装置の秘匿装置化、あるいはローコスト
にて容易に、実用に十分供し得る秘匿性を有した伝送を
得るに適したPCM伝送秘匿化方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a PCM transmission concealment method, and particularly to a method for converting an existing general PCM transmission device into a concealment device, or to easily and sufficiently put it into practical use at low cost. The present invention relates to a PCM transmission concealment method suitable for obtaining secure transmission.

[従来の技術] 従来、この種のPCM伝送秘匿化方式は、第3図及び第
4図のような構成となっていた。第3図及び第4図で専
用のDATA秘匿化装置が前段に付かない場合(第1の
方式)と、付く場合(第2の方式)とに分けて説明する
[Prior Art] Conventionally, this type of PCM transmission concealment system has a configuration as shown in FIGS. 3 and 4. In FIGS. 3 and 4, the case where a dedicated DATA anonymizing device is not installed at the front stage (first method) and the case where it is installed (second method) will be explained separately.

第1の方式として秘匿化装置が付かない場合を考える。As a first method, consider a case where a concealing device is not attached.

これは、従来の無線PCM伝送方式に等しいが、本来伝
送秘匿効果も兼ね備えている。第3図に示すように、送
信側では入力されたPCM信号は、伝送りit Rat
eに合うようにスタッフ回路1によりスタッフインクさ
れる。そして次に、n段うンダムパターン発生器6によ
り出される擬似ランダムパターンであるスクランブルパ
ターンとスクランブル回路2にて排他的論理和をとるな
どして混合され、スクランブルされる。
This is equivalent to the conventional wireless PCM transmission method, but also inherently has the effect of concealing transmission. As shown in FIG. 3, on the transmitting side, the input PCM signal is
Stuffing is performed by the stuffing circuit 1 to match e. Then, it is mixed with a scramble pattern, which is a pseudo-random pattern generated by the n-stage random pattern generator 6, and scrambled by performing an exclusive OR operation in the scramble circuit 2.

第5図に一般的なn段うンダムパターン発生器6の回路
構成を示す、この様な構成で、2l−1bitの同期性
を持つ擬似ランダムパターンを発生する。nが十分大き
ければ同期性は長くなりランダム性は強くなる。ただし
、この場合、第5図でパターンの初期値は固定されてい
る。この操作により、入力PCM信号は一応秘匿化され
る0次にDSC多重回路3にてDSC多重を行ない、受
信側でフレーム同期を可能にするためフレーム同期パル
ス挿入器4にてフレームパターン発生器8によるフレー
ム同期ハルスを挿入する。このフレームパターン発生器
8もn段うンダムパターン発生器(スクランブルパター
ン発生器)6と同様のものであるが、一般に、nの値は
小さい、そして。
FIG. 5 shows the circuit configuration of a general n-stage random pattern generator 6, which generates a pseudo-random pattern with 21-1 bit synchronization. If n is sufficiently large, the synchronicity will be long and the randomness will be strong. However, in this case, the initial value of the pattern in FIG. 5 is fixed. Through this operation, the input PCM signal is subjected to DSC multiplexing in the 0-order DSC multiplexing circuit 3, which is temporarily concealed, and the frame pattern generator 8 is used in the frame synchronization pulse inserter 4 to enable frame synchronization on the receiving side. Insert frame synchronization Hals by. This frame pattern generator 8 is also similar to the n-stage random pattern generator (scramble pattern generator) 6, but the value of n is generally small.

最後に、位相変調器5にて位相変調されて伝送路へと送
られる。
Finally, the signal is phase modulated by a phase modulator 5 and sent to a transmission path.

次に、第4図に示すように、受信側でPCM信号は、位
相復調器12により位相復調された後、送信側と同じパ
ターンを発生するフレームパターン発生器6からのパタ
ーンとフレーム同期回路13にて比較され、フレーム同
期する0次に、DSC分離回路14にてDSCを分離し
、そして、やはり送信側と全く同じ擬似ランダム系列を
もつスクランブルパターン発生器8からのスクランブル
パターンとデスクランブル回路15にて排他的論理和を
とることにより再生され、さらに、デスタッフ回路16
にてデスタッフされて出方される。
Next, as shown in FIG. 4, on the receiving side, the PCM signal is phase demodulated by a phase demodulator 12, and then combined with a pattern from a frame pattern generator 6, which generates the same pattern as that on the transmitting side, and a frame synchronization circuit 13. Then, the DSC is separated by the DSC separation circuit 14, and the scramble pattern from the scramble pattern generator 8, which also has the same pseudo-random sequence as the transmitting side, and the descrambling circuit 15 are compared and frame synchronized. is reproduced by taking the exclusive OR in the destuffing circuit 16.
He was destuffed and released.

一方、第2の方式として、第3図及び第4図のように、
DATA秘匿化装置18.19を、前に述べた第1の方
式の前後に付は加える方法がある。入力されたPCM信
号はこのDATA秘匿化装ff118.19により秘匿
化される。後の構成は第1の方式と同じである。この場
合、DATAの秘匿化強度はこのDATA秘匿化装fi
18.19の方式によって決定される。
On the other hand, as a second method, as shown in Figs. 3 and 4,
There is a method of adding DATA anonymization devices 18 and 19 before and after the first method described above. The input PCM signal is concealed by this DATA concealment device ff118.19. The subsequent configuration is the same as the first method. In this case, the DATA anonymization strength is this DATA anonymization device fi.
18.19.

[解決すべき問題点] 上述したPCM伝送秘匿化方式には次に述べるような問
題点がある。すなわち第1の方式の問題点として。
[Problems to be Solved] The above-mentioned PCM transmission concealment method has the following problems. That is, as a problem with the first method.

■スクランブルパターン、フレームパターンが固定して
いるので秘匿効果が弱い。
■Since the scramble pattern and frame pattern are fixed, the concealment effect is weak.

■第三者が同じ装置を所有していたとすると完全にDA
TAを再生されてしまう。
■If a third party owns the same device, it is completely DA.
TA will be played.

■、の理由として、前述したように、第3図のようなn
段うンダムパターン発生器6は2n−1bitの周期性
を持つため、解読が比較的容易であり1、秘匿効果とし
ては弱い、また、nの値を大きくすれば2’−1bit
の周期性が延び効果は向上するが、フレーム周期時間も
増大してしまい現実的ではない0本来この構成でのスク
ランブルの意味は、DATA信号スペクトラムの平滑化
にあるので、秘匿化という効果は第2次的な要素となっ
ている。
■ As mentioned above, the reason for this is that n
Since the duplex pattern generator 6 has a periodicity of 2n-1 bits, it is relatively easy to decode (1), but the concealment effect is weak, and if the value of n is increased, it becomes 2'-1 bits.
This increases the periodicity and improves the effect, but the frame period time also increases, making it impractical.Originally, the meaning of scrambling in this configuration is to smooth the DATA signal spectrum, so the effect of secrecy is secondary. It is a secondary element.

第2の方式の問題点としては、 ■、秘匿化強度を強くできるが、別にDATA秘匿化装
置18.19が必要なのでコストが高くなる。
Problems with the second method include: (1) Although the anonymization strength can be increased, separate DATA anonymization devices 18 and 19 are required, which increases the cost.

■、DATA秘匿化装!18.19の制御用パルス、フ
レームパルス挿入の必要があるので、その分の旧t R
ate増加が問題となる。などが挙げられる。
■, DATA anonymization device! 18.19 control pulses and frame pulses need to be inserted, so the old tR
ate increase becomes a problem. Examples include.

そこで1本発明の目的は、PCB伝送にあって、専用の
DATA秘匿化装置を付加することなく、構成が簡単に
して効果の大きい秘匿化を行なえるPCM伝送秘匿化方
式を提供することにある。
Accordingly, one object of the present invention is to provide a PCM transmission concealment method that can simplify the configuration and perform highly effective concealment without adding a dedicated DATA concealment device in PCB transmission. .

[問題点を解決するための手段] 本発明は、上記問題を解決しかつ目的を達成するために
次のような構成とする。すなわち、スタッフインクされ
たPCM信号をスクランブルパターンによりスクランブ
ルし、その後DSC(Data 5ervice Ch
annel)多重を行ない、かつフレーム同期パルスを
挿入した後に位相変調を行なうPCM伝送送信系にあっ
て、上記スクランブルパターン及びフレーム同期パルス
の初期値を任意に設定可働とし、位相復調されたPCM
信号をフレームパターンによりフレーム同期をとり、そ
の後DSC分離を行ない、かつスクランブルパターンに
よりデスクランブルし、その後デスタッフするPCM伝
送受信系にあって、上記送信系に対応して上記スクラン
ブルパターン及びフレームパターンの初期値を任意に設
定可能にした構成としである。
[Means for Solving the Problems] The present invention has the following configuration in order to solve the above problems and achieve the objectives. That is, the stuffed PCM signal is scrambled using a scramble pattern, and then DSC (Data 5 service channel
In a PCM transmission transmission system that performs multiplexing and performs phase modulation after inserting a frame synchronization pulse, the scramble pattern and initial values of the frame synchronization pulse can be arbitrarily set, and the phase demodulated PCM
In a PCM transmission/reception system that performs frame synchronization on a signal using a frame pattern, then performs DSC separation, descrambles it using a scramble pattern, and then destuffs the signal, the scramble pattern and frame pattern are used in correspondence with the transmission system. This configuration allows initial values to be set arbitrarily.

[実施例1 次に、本発明の一実施例について図面を参照して説明す
る。
[Embodiment 1] Next, an embodiment of the present invention will be described with reference to the drawings.

第1図及び第2図は1本発明の一実施例のブロック図で
あり、第1図は送信側、第2図は受信側のブロック図で
ある。
1 and 2 are block diagrams of an embodiment of the present invention, with FIG. 1 being a block diagram of the transmitting side and FIG. 2 being a block diagram of the receiving side.

第1図において、送信側にて入力されたPCM信号は、
前述した第1の方式と同様に伝送りit Rateに合
うようにスタッフ回路1にてスタッフインクされる0次
に第5図に示されるn段うンダムパターン発生器の(ス
クランブルパターン発生器)6の出すスクランブルパタ
ーンとスクランブル回路2にて混合されるわけであるが
、異なる点はそのパターンの初期値をn bitのスク
ランブルパターン初期値ストアメモリ9によって設定で
きる点にある。第5図に示されるような発生器6は、系
列の周期性は2’−1bitであるが、そのD型Fli
p−Flopの初期値によってそのランダム系列は全て
異なってくるので、n段構成のランダム系列の場合分け
は20とうり存在する。またその初期値は、初期値設定
制御器10により自動あるいは手動で制御できる。また
マイクロコンピュータを使用すればソフトウェア−的処
理を行なうことも可能となる。この操作により任意に異
なるランダム系列のパターンとの混合が可能となる。同
時にそのn bitのパターン初期値DATAは、パラ
レルシリアル変換器7にてパラレル→シリアル変換され
た後DSC多重回路3にてDSC多重され伝送される。
In Figure 1, the PCM signal input on the transmitting side is
Similarly to the first method described above, the zero order is stuffed in the stuffing circuit 1 to match the transmission rate, and then the n-stage undam pattern generator (scramble pattern generator) 6 shown in FIG. The scrambling pattern generated by the scrambling circuit 2 is mixed in the scrambling circuit 2, but the difference is that the initial value of the pattern can be set by the n-bit scrambling pattern initial value storage memory 9. The generator 6 shown in FIG. 5 has a series periodicity of 2'-1 bit, but its D type Fli
Since all the random sequences are different depending on the initial value of p-Flop, there are over 20 cases of the random sequence with n-stage configuration. Further, the initial value can be automatically or manually controlled by the initial value setting controller 10. Furthermore, if a microcomputer is used, it is also possible to perform software processing. This operation allows mixing with arbitrary different random series patterns. At the same time, the n-bit pattern initial value DATA is converted from parallel to serial by a parallel-serial converter 7, and then DSC multiplexed by a DSC multiplexing circuit 3 and transmitted.

そして次に、フレーム同期を可能にするためフレームパ
ターン発生器8によるフレーム周期パルスをフレーム同
期ハルス挿入器4にて挿入する。
Next, a frame periodic pulse generated by a frame pattern generator 8 is inserted by a frame synchronization Hals inserter 4 to enable frame synchronization.

このフレームパターン発生器8もスクランブルパターン
発生器6と同様な構成であり、フレームパターン初期値
ストアメモリ11と初期値設定制御器10により、任意
にその系列を変換させることが可ス剋となる。そしてや
はりその初期値DATAは、パラレルシリアル変換器7
にてパラレル→シリアル変換され、DSC多重回路13
にてDSC多重され、伝送される。そして最後に、従来
同様、位相変調器5にて位相変調されて伝送路へと送ら
れる。
This frame pattern generator 8 also has the same configuration as the scramble pattern generator 6, and the frame pattern initial value store memory 11 and initial value setting controller 10 allow the sequence to be arbitrarily converted. And as expected, the initial value DATA is the parallel serial converter 7
Parallel → serial conversion is performed at DSC multiplex circuit 13
The signals are DSC-multiplexed and transmitted. Finally, as in the conventional case, the signal is phase modulated by the phase modulator 5 and sent to the transmission path.

また、第2図に示すように、受信側で、PCM信号は位
相復調器12にて位相復調された後、送信側と同じパタ
ーンを発生するフレームパターン発生器6からのパター
ンとフレーム同期回路13にて比較され、フレーム同期
されるわけだが、送信側では、任意にパターン系列を変
化させているので、常に同じ系列のパターンでは同期で
きない、そのため、送信側よりDSC多重されたフレー
ムパターン初期値DATAをDOS分離回路14にて分
離し、シリアルパラレル変換器17にてシリアルパラレ
ル変換器 ターン初期値ストアメモリ9に送信側と同じ初期値をス
トアさせる。同時にその初期値DATAは、初期値設定
制御回路lOに送られる。
Further, as shown in FIG. 2, on the receiving side, the PCM signal is phase demodulated by a phase demodulator 12, and then combined with a pattern from a frame pattern generator 6 that generates the same pattern as that on the transmitting side and a frame synchronization circuit 13. However, since the pattern sequence is arbitrarily changed on the transmitting side, it is not possible to always synchronize with the same sequence of patterns.Therefore, the frame pattern initial value DATA multiplexed by DSC from the transmitting side is separated by the DOS separation circuit 14, and the serial-to-parallel converter 17 stores the same initial value as that on the transmitting side in the serial-to-parallel converter turn initial value store memory 9. At the same time, the initial value DATA is sent to the initial value setting control circuit IO.

次に同様にDSC多重されたスクランブルパターン初期
値をDSC分離回路14にて分離しシリアルパラレル変
換器17にてシリアルパラレル変換器、スクランブルパ
ターン初期値ストアメモリ11に記憶される。その結果
、常に送信側と同じ系列のパターンを発生し、デスクラ
ンブル回路15にてデスクランブル可能となる。そして
最後に、デスタッフ回路16にてデスタッフされて出力
される。
Next, similarly, the DSC multiplexed scramble pattern initial value is separated by the DSC separation circuit 14 and stored in the serial-to-parallel converter 17 and the scramble pattern initial value store memory 11. As a result, a pattern of the same series as that on the transmitting side is always generated, and can be descrambled by the descrambling circuit 15. Finally, the signal is destuffed by a destuffing circuit 16 and output.

以上説明したように本実施例は、送り側でそのスクラン
ブルパターン、フレームパターン発生器6.8の初期値
を任意に変化させ、そのランダム系列を変化させる。同
時にその初期値DATAをDSCにより多重し伝送する
。受は側ではDSCよりこの初期値DATAを分離し送
り側と同じ初期値をパターン発生器6,8の初期値とし
て設定し、同じランダム系列を発生させDATAの再生
を可能とした。この結果、パターン発生器6.8の段数
をn段とすれば2nとうりもの異なった系列のパターン
を発生でき、それを任意に指定できるようになった。こ
の結果、本実施例は下記に示す効果がある。
As explained above, in this embodiment, the scramble pattern and the initial value of the frame pattern generator 6.8 are arbitrarily changed on the sending side, and the random sequence is changed. At the same time, the initial value DATA is multiplexed by DSC and transmitted. On the receiving side, this initial value DATA is separated from the DSC and the same initial value as on the sending side is set as the initial value of the pattern generators 6 and 8, thereby generating the same random sequence and making it possible to reproduce the DATA. As a result, if the number of stages of the pattern generator 6.8 is n, it is possible to generate 2n different series of patterns, and it has become possible to specify them arbitrarily. As a result, this example has the following effects.

■PCM伝送装置自体を秘匿装置化できる。■The PCM transmission device itself can be made a secret device.

■秘匿化装置挿入によるBit Rate増加はない。■There is no increase in Bit Rate due to the insertion of a concealing device.

■前述した従来の第1の方式よりは、はるかに強い秘匿
効果を有する。
(2) It has a much stronger concealment effect than the first conventional method described above.

■ソフトウェアー的処理ができる。■Can be processed using software.

■第三者が同じ装置を所有していたとしても、装置自体
が使用者の考えで任意にパターン設定できるため再生で
きない。
■Even if a third party owns the same device, it cannot be reproduced because the device itself can be configured with any pattern according to the user's ideas.

■従来の第2の方式に比べてはるかにコストが安くでき
る。
■Much lower cost than the conventional second method.

[発明の効果] 以上のように本発明では、送信側及び受信側で、秘匿化
のためのスクランブル、フレームパターンの初期値を変
化させるようにしたことにより、専用のDATA秘匿化
装置を付加せずとも、構成が簡単で効果大なるPCM信
号の秘匿化を行なえるという効果がある。
[Effects of the Invention] As described above, in the present invention, by changing the initial values of scrambling and frame patterns for ciphering on the transmitting side and the receiving side, a dedicated DATA ciphering device is not added. The advantage is that the configuration is simple and the PCM signal can be concealed with great effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明にがかる一実施例のPCM伝
送秘匿化方式のブロック図、第3図及び第4図は従来の
PCM伝送秘匿化方式のブロック図、第5図はn段うン
ダムパターン発生器回路図である。 1:スタッフ回路   2ニスクランプル回路3 : 
DSC多重回路 4:フレーム同期パルス挿入回路 5:位相変調器 6:スクランブルパターン発生器 7:パラレル峠シリアル変換器 8:フレームパターン発生器 9ニスクランプルパタ一ン初期値ストアメモリ10:初
期値設定制御器 11:フレームパターン初期値ストアメモリ12二位相
復調器 13:フレーム同期回路14:DSC分離回路 15:デスクランブル回路 16:デスタッフ回路 17:シリアルパラレル変換器 代理人 弁理士 渡 辺 喜 平 11図 第 2 図 第3図
1 and 2 are block diagrams of a PCM transmission concealment method according to an embodiment of the present invention, FIGS. 3 and 4 are block diagrams of a conventional PCM transmission concealment method, and FIG. 5 is a block diagram of an n-stage PCM transmission concealment method. FIG. 2 is a circuit diagram of a random pattern generator. 1: Stuff circuit 2 Niscrumple circuit 3:
DSC multiplex circuit 4: Frame synchronization pulse insertion circuit 5: Phase modulator 6: Scramble pattern generator 7: Parallel to serial converter 8: Frame pattern generator 9 Scramble pattern initial value store memory 10: Initial value setting Controller 11: Frame pattern initial value store memory 12 Two-phase demodulator 13: Frame synchronization circuit 14: DSC separation circuit 15: Descrambling circuit 16: Destuffing circuit 17: Serial to parallel converter Agent Patent attorney Kihei Watanabe 11 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] スタッフインクされたPCM信号をスクランブルパター
ンによりスクランブルし、その後DSC(Data S
ervice Channel)多重を行ない、かつフ
レーム同期パルスを挿入した後に位相変調を行なうPC
M伝送送信系にあって、上記スクランブルパターン及び
フレーム同期パルスの初期値を任意に設定可能とし、位
相復調されたPCM信号をフレームパターンによりフレ
ーム同期をとり、その後DSC分離を行ない、かつスク
ランブルパターンによりデスクランブルし、その後デス
タッフするPCM伝送受信系にあって、上記送信系に対
応して上記スクランブルパターン及びフレームパターン
の初期値を任意に設定可能にしたことを特徴とするPC
M伝送秘匿方式。
The stuffed PCM signal is scrambled using a scramble pattern, and then DSC (Data S
Service Channel) A PC that performs multiplexing and performs phase modulation after inserting a frame synchronization pulse.
In the M transmission transmission system, the initial values of the scramble pattern and frame synchronization pulse can be set arbitrarily, the phase demodulated PCM signal is frame synchronized using the frame pattern, and then DSC separation is performed, and the scramble pattern is used to perform frame synchronization. A PC in a PCM transmission/reception system that descrambles and then destuffs, wherein the initial values of the scrambling pattern and frame pattern can be arbitrarily set corresponding to the transmission system.
M transmission secrecy method.
JP61259665A 1986-10-31 1986-10-31 Pcm transmission concealing system Pending JPS63114431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61259665A JPS63114431A (en) 1986-10-31 1986-10-31 Pcm transmission concealing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61259665A JPS63114431A (en) 1986-10-31 1986-10-31 Pcm transmission concealing system

Publications (1)

Publication Number Publication Date
JPS63114431A true JPS63114431A (en) 1988-05-19

Family

ID=17337198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61259665A Pending JPS63114431A (en) 1986-10-31 1986-10-31 Pcm transmission concealing system

Country Status (1)

Country Link
JP (1) JPS63114431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123226A (en) * 1989-10-06 1991-05-27 Nec Corp Scrambled data transmission system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123226A (en) * 1989-10-06 1991-05-27 Nec Corp Scrambled data transmission system

Similar Documents

Publication Publication Date Title
US4221931A (en) Time division multiplied speech scrambler
US4004100A (en) Group frame synchronization system
EP0132007B1 (en) Authorising coded signals
JPH04256238A (en) Spectrum diffusion modulation device
JP2003504946A (en) Apparatus and method for generating scrambling code in mobile communication system
GB2140656A (en) Television transmission system
JPS60229545A (en) Two-way digital communication system
US4937867A (en) Variable time inversion algorithm controlled system for multi-level speech security
US4305152A (en) Security communication system
JPS61141231A (en) Transmission system
EP0232043A2 (en) Scrambling data signals
WO1992017970A1 (en) Channel codec apparatus and method utilizing flat codes
US4302628A (en) Analog signal encrypting and decrypting system
JPS63114431A (en) Pcm transmission concealing system
JP2850858B2 (en) CDMA transmission / reception method
JPS61131637A (en) Scramble device
KR930004908B1 (en) Scrambler communication system
JPS6035865B2 (en) Data transmission method
JPS61186088A (en) Signal multiplex system
GB1591805A (en) Electric signal generators
JPS61191139A (en) Receiver
JPH0275240A (en) Transmission scramble system
JPS59210750A (en) Privacy communication system
JP2734399B2 (en) Digital transmission equipment
US4651205A (en) Television transmission system