JPH03123226A - Scrambled data transmission system - Google Patents
Scrambled data transmission systemInfo
- Publication number
- JPH03123226A JPH03123226A JP1261614A JP26161489A JPH03123226A JP H03123226 A JPH03123226 A JP H03123226A JP 1261614 A JP1261614 A JP 1261614A JP 26161489 A JP26161489 A JP 26161489A JP H03123226 A JPH03123226 A JP H03123226A
- Authority
- JP
- Japan
- Prior art keywords
- scrambler
- series
- initial value
- data
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はPN系列(擬似雑音)系列によるスクランブル
化データ伝送方式に利用され、特に、データの0連続ま
たは1連続を防止するスクランブル化データ伝送方式に
関する。Detailed Description of the Invention [Industrial Field of Application] The present invention is utilized for a scrambled data transmission method using a PN sequence (pseudo-noise) sequence, and particularly for scrambled data transmission that prevents consecutive 0s or 1s in data. Regarding the method.
本発明は、PN系列によるスクランブル化データ伝送方
式において、
スクランブラ初期値を1フレームごとに変更し、スクラ
ンブラ初期値として長期間のPN系列のうちの連続する
ビット列を区切って使用することにより、
悪意をもった加入者が、入力データにスクランブラを打
消すパターンを故意に挿入して連続した「0」ビットま
たは「1」ビットを発生させ通信断を発生させることを
、防止できるようにしたものである。The present invention, in a scrambled data transmission system using a PN sequence, changes the scrambler initial value for each frame and separates and uses consecutive bit strings of a long-term PN sequence as the scrambler initial value. It is now possible to prevent a malicious subscriber from intentionally inserting a pattern that cancels the scrambler into the input data, generating consecutive "0" bits or "1" bits and causing communication interruptions. It is something.
従来、この種のスクランブル化データ伝送方式は、スク
ランブラおよびデスクランブラの初期値に固定値を使用
していた。(例えば、ANSI (米国規格協会)TI
XI/87−129R1参照)。Conventionally, this type of scrambled data transmission system has used fixed values as the initial values of the scrambler and descrambler. (For example, ANSI (American National Standards Institute) TI
XI/87-129R1).
前述した従来のスクランブル化データ伝送方式では、ス
クランブラおよびデスクランブラの初期値に固定値を使
用しているため、バルク化されたデータを伝送する場合
などに、悪意をもった加入者がスクランブラを打消すよ
うなパターンのデータを故意に挿入して連続した「0」
ビットあるいは「1」ビットを発生させ、特に、NRZ
またはAMI符号などを使用しているシステムにおいて
通信断を発生できる危険性がある欠点がある。In the conventional scrambled data transmission method described above, fixed values are used as the initial values of the scrambler and descrambler, so when transmitting bulk data, a malicious subscriber can use the scrambler. Continuous "0" by intentionally inserting data with a pattern that cancels out
bit or "1" bit, in particular, the NRZ
Another drawback is that there is a risk of communication interruption in systems using AMI codes.
本発明の目的は、前記の欠点を除去することにより、悪
意をもった加入者が入力データにスクランブラを打消す
パターンを故意に挿入して連続した「0」ビットまたは
「1」ビットを発生させ、通信断を発生させることがで
きないスクランブル化データ伝送方式を提供することに
ある。It is an object of the present invention to eliminate the above-mentioned drawbacks so that a malicious subscriber can intentionally insert a pattern in the input data to counteract the scrambler and generate consecutive ``0'' bits or ``1'' bits. The object of the present invention is to provide a scrambled data transmission method that does not cause communication interruption.
本発明は、入力データをスクランブルして送出する手段
を有する送信部と、受信データをデスクランブルして前
記入力データを再生する手段を有する受信部とを備えた
スクランブル化データ伝送方式において、前記送信部は
、PN系列発生回路と、このPN系列発生回路出力をス
クランブラ初期値入力とし1フレームごとにスクランブ
ラ初期値を変えて前記入力データをスクランブルするリ
セット形スクランブラと、このリセット形スクランブラ
出力と前記PN系列発生回路出力とを多重化する多重化
回路とを含み、前記受信部は、受信データを入力とする
PN系列同期回路と、このPN系列同期回路出力をスク
ランブラ初期値入力として前記受信データをデスクラン
ブルするリセット形デスクランブラとを含むことを特徴
とする。The present invention provides a scrambled data transmission system comprising a transmitter having a means for scrambling input data and transmitting the scrambled data, and a receiver having a means for descrambling received data and reproducing the input data. The unit includes a PN sequence generation circuit, a reset type scrambler that takes the output of the PN sequence generation circuit as an input to a scrambler initial value, and scrambles the input data by changing the scrambler initial value every frame, and the reset type scrambler. The receiving section includes a multiplexing circuit that multiplexes the output and the output of the PN sequence generation circuit, and the receiving section includes a PN sequence synchronization circuit that receives received data as an input, and the output of the PN sequence synchronization circuit as a scrambler initial value input. The apparatus is characterized in that it includes a reset type descrambler that descrambles the received data.
リセット形スクランブラおよびリセット形デスクランブ
ラは、スクランブラ初期値として固定値ではなく、長期
間のPN系列のうちの連続するビット列を区切って、ス
クランブラ初期値として1フレームごとに変えて使用す
る。The reset type scrambler and the reset type descrambler do not use a fixed value as the scrambler initial value, but separate continuous bit strings of a long-term PN sequence and use the scrambler initial value by changing it every frame.
従って、入力データ系列を発生する加入者は、スクラン
ブラ初期値を容易には見出せなくなり、スクランブラを
打ち消すようなパターンの入力データを発生することが
極めて困難となり、それによる通信断を防止することが
可能となる。Therefore, the subscriber who generates the input data series cannot easily find the initial value of the scrambler, and it becomes extremely difficult to generate input data with a pattern that cancels out the scrambler, thereby preventing communication interruptions. becomes possible.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例の要部を示すブロック構成図
および第2図はそのフレーム構成例を示す説明図である
。FIG. 1 is a block diagram showing a main part of an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing an example of its frame configuration.
第1図によると、本実施例は、入力データ11をスクラ
ンブルして送出する手段を有する送信部1と、受信デー
タ12をデスクランブルして前記入力データを再生する
手段を有する受信部5とを備えたスクランブル化データ
伝送方式において、本発明の特徴とするところの、
送信部1は、PN系列発生回路2と、このPN系列発生
回路出力をスクランブラ初期値入力としlフレームごと
にスクランブラ初期値9を変えて前記入力データ11を
スクランブルするリセット形スクランブラ3と、このリ
セット形スクランブラ出力と前記PN系列発生回路出力
とを多重化する多重化回路4とを含み、
受信部5は、受信データ12を入力とするPN系列同期
回路6と、このPN系列同期回路出力をスクランブラ初
期値入力として受信データ12をデスクランブルするリ
セット形デスクランブラ7とを含んでいる。According to FIG. 1, the present embodiment includes a transmitting section 1 having means for scrambling input data 11 and transmitting the same, and a receiving section 5 having means for descrambling received data 12 and reproducing the input data. In the scrambled data transmission method, the present invention is characterized in that the transmitting unit 1 includes a PN sequence generating circuit 2, and the output of the PN sequence generating circuit is used as a scrambler initial value input, and initializes the scrambler every l frame. The receiving section 5 includes a reset type scrambler 3 that scrambles the input data 11 by changing the value 9, and a multiplexing circuit 4 that multiplexes the output of the reset type scrambler and the output of the PN sequence generation circuit. It includes a PN series synchronization circuit 6 which receives received data 12 as input, and a reset type descrambler 7 which descrambles received data 12 by using the output of this PN series synchronization circuit as a scrambler initial value input.
第2図によると、フレームは、フレームパ9−ン8、ス
クランブラ初期値9およびリセット形スクランブラ出力
9を含んでいる。According to FIG. 2, the frame includes a frame pattern 9, a scrambler initial value 9 and a reset scrambler output 9.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
送信部1において、PN系列発生回路2は、リセット形
スクランブラ3の段数に比べて十分長い周期のPN系列
を発生する。リセット形スクランブラ3は、このPN系
列から1フレームごとに順次リセット形スクランブラ3
0段数分の連続したビット列を取り込み、これをスクラ
ンブラ初期値9として入力データ11をスクランブルす
る。In the transmitter 1, a PN sequence generation circuit 2 generates a PN sequence with a cycle sufficiently long compared to the number of stages of the reset type scrambler 3. The reset type scrambler 3 sequentially resets each frame from this PN sequence.
A continuous bit string corresponding to the number of stages 0 is taken in, and input data 11 is scrambled using this as the scrambler initial value 9.
15段PN系列と7段のスクランブラを用いる場合のス
クランブラ初期値9のとり方の具体例を第3図に示す。FIG. 3 shows a specific example of how to take the scrambler initial value 9 when using a 15-stage PN sequence and a 7-stage scrambler.
第3図中 11110001011 0PN系列に対し
、第1フレーム、第2フレーム、第3フレーム、 のス
クランブラ初期値9は、例えば、No、 1、NO12
、N003、・・の7ビツトパターンとする。In Fig. 3, for the 11110001011 0PN sequence, the scrambler initial values 9 for the first frame, second frame, and third frame are, for example, No, 1, and No12.
, N003, . . .
送信部1において、多重化回路4は、PN系列発生回路
2の出力であるスクランブラ初期値9とリセット形スク
ランブラ出力10とを1フレームごとに、第2図のフレ
ーム構成に従って多重化し送出する。In the transmitting section 1, the multiplexing circuit 4 multiplexes the scrambler initial value 9 and the reset type scrambler output 10, which are the outputs of the PN sequence generation circuit 2, for each frame according to the frame structure shown in FIG. 2, and transmits the multiplexed data. .
受信部5において、PN系列同期回路6は受信データ1
2からスクランブラ初期値9を取り込み、PN系列の同
期をとってもとのPN系列を再生し、スクランブラ初期
値9のビット誤り保護を行う。In the receiving section 5, the PN sequence synchronization circuit 6 receives the received data 1.
The scrambler initial value 9 is taken in from 2, the PN sequence is synchronized, the original PN sequence is reproduced, and bit error protection for the scrambler initial value 9 is performed.
リセット形デスクランブラ7は、PN系列同期回路6の
出力である再生されたPN系列から、1フレームごとに
受信フレーム位相に同期してリセット形デスクランブラ
7の段数分の連続したビット列を取り込み、これをスク
ランブラ初期値9としてスクランブルされた受信データ
12をデスクランブルし、もとのデータ系列を復元する
。The reset type descrambler 7 takes in consecutive bit strings for each stage of the reset type descrambler 7 from the reproduced PN sequence that is the output of the PN sequence synchronization circuit 6 in synchronization with the received frame phase for each frame. The scrambled received data 12 is descrambled using the scrambler initial value 9 to restore the original data sequence.
本発明のスクランブル化データ伝送方式において、PN
系列の周期を十分長くとっておけば、入力データ系列を
発生する加入者は、スクランブラ初期値を容易に見出せ
ないため、スクランブラを打消すようなパターンの入力
データを発生することが極めて困難となる。In the scrambled data transmission method of the present invention, PN
If the cycle of the sequence is long enough, the subscriber who generates the input data sequence cannot easily find the initial value of the scrambler, so it is extremely difficult to generate input data with a pattern that cancels the scrambler. becomes.
以上説明したように、本発明は、悪意を持った加入者が
入力データにスクランブラを打消すパターンを故意に挿
入して連続した「0」ビットあるいは連続した「1」ビ
ットを発生させ通信断を発生させることを極めて困難と
し、これを防止できる効果がある。As explained above, the present invention allows a subscriber with malicious intent to intentionally insert a pattern that cancels the scrambler into input data to generate consecutive "0" bits or consecutive "1" bits, resulting in communication interruption. This has the effect of making it extremely difficult for this to occur and preventing it.
第1図は本発明の一実施例の要部を示すブロック構成図
。
第2図は本発明によるフレーム構成の一例を示す説明図
。
第3図はスクランブラ初期値の使用例を示す説明図。
1・・・送信部、2・・・PN系列発生回路、3・・・
リセット形スクランブラ、4・・・多重化回路、5・・
・受信部、6・・・PN系列同期回路、7・・・リセッ
ト形デスクランブラ、8・・・フレームバタン、9・・
・スクランブラ初期値、10・・・リセット形スクラン
ブラ出力、11・・・入力データ、12・・・受信デー
タ。FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention. FIG. 2 is an explanatory diagram showing an example of a frame structure according to the present invention. FIG. 3 is an explanatory diagram showing an example of use of the scrambler initial value. DESCRIPTION OF SYMBOLS 1... Transmission part, 2... PN sequence generation circuit, 3...
Reset type scrambler, 4... Multiplexing circuit, 5...
- Receiving section, 6... PN series synchronization circuit, 7... Reset type descrambler, 8... Frame slam, 9...
- Scrambler initial value, 10... Reset type scrambler output, 11... Input data, 12... Received data.
Claims (1)
る送信部と、受信データをデスクランブルして前記入力
データを再生する手段を有する受信部とを備えたスクラ
ンブル化データ伝送方式において、 前記送信部は、PN系列発生回路と、このPN系列発生
回路出力をスクランブラ初期値入力とし1フレームごと
にスクランブラ初期値を変えて前記入力データをスクラ
ンブルするリセット形スクランブラと、このリセット形
スクランブラ出力と前記PN系列発生回路出力とを多重
化する多重化回路とを含み、 前記受信部は、受信データを入力とするPN系列同期回
路と、このPN系列同期回路出力をスクランブラ初期値
入力として前記受信データをデスクランブルするリセッ
ト形デスクランブラとを含む ことを特徴とするスクランブル化データ伝送方式。[Claims] 1. A scrambled data transmission system comprising a transmitter having means for scrambling input data and transmitting the same, and a receiver having means for descrambling received data and reproducing the input data. In the transmitter, the transmitting section includes a PN sequence generation circuit, a reset type scrambler that takes the output of the PN sequence generation circuit as an input to an initial value of the scrambler, and scrambles the input data by changing the initial value of the scrambler every frame; The receiving section includes a multiplexing circuit that multiplexes the output of the reset type scrambler and the output of the PN sequence generation circuit, and the receiving section includes a PN sequence synchronization circuit that receives received data as an input, and a multiplexing circuit that multiplexes the output of the PN sequence generation circuit. A scrambled data transmission method comprising: a reset type descrambler that descrambles the received data as an initial value input.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1261614A JPH0817364B2 (en) | 1989-10-06 | 1989-10-06 | Scrambled data transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1261614A JPH0817364B2 (en) | 1989-10-06 | 1989-10-06 | Scrambled data transmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03123226A true JPH03123226A (en) | 1991-05-27 |
JPH0817364B2 JPH0817364B2 (en) | 1996-02-21 |
Family
ID=17364352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1261614A Expired - Lifetime JPH0817364B2 (en) | 1989-10-06 | 1989-10-06 | Scrambled data transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0817364B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186183A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Exchange and scrambling method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114431A (en) * | 1986-10-31 | 1988-05-19 | Nec Corp | Pcm transmission concealing system |
-
1989
- 1989-10-06 JP JP1261614A patent/JPH0817364B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114431A (en) * | 1986-10-31 | 1988-05-19 | Nec Corp | Pcm transmission concealing system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186183A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Exchange and scrambling method |
Also Published As
Publication number | Publication date |
---|---|
JPH0817364B2 (en) | 1996-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4771463A (en) | Digital scrambling without error multiplication | |
US5703882A (en) | Cyclic line coding apparatus for error detection and frame recovery | |
US4214206A (en) | Digital transmission system having direct bit extraction from scrambled bit streams | |
US6122376A (en) | State synchronized cipher text scrambler | |
US5629983A (en) | Parallel transmission through plurality of optical fibers | |
US20070165698A1 (en) | Pre-whitened DC free line coding | |
US4856063A (en) | No-overhead synchronization for cryptographic systems | |
EP0232043A2 (en) | Scrambling data signals | |
JP4254201B2 (en) | Scrambler, transmitter and receiver | |
US4636854A (en) | Transmission system | |
US5946398A (en) | State synchronized cipher text scrambler | |
JPH03123226A (en) | Scrambled data transmission system | |
JPS61131637A (en) | Scramble device | |
JPS61191139A (en) | Receiver | |
JP2682321B2 (en) | Frame synchronization circuit | |
JPS61186088A (en) | Signal multiplex system | |
JPH0275240A (en) | Transmission scramble system | |
JP2603498B2 (en) | Digital multiplex radio equipment | |
JPH05292050A (en) | Sdh transmission system | |
WO1983003731A1 (en) | Audio scrambler utilizing an auxiliary channel for synchronizing the descrambler | |
JP2767107B2 (en) | Frame format conversion method | |
JPS61125243A (en) | Scrambling method | |
JP2908185B2 (en) | Package connection monitoring method | |
JP4339150B2 (en) | SDH wireless communication device | |
JPS61191138A (en) | Scrambling method |