JPS61262787A - Large-scale integrated circuit for crt display - Google Patents

Large-scale integrated circuit for crt display

Info

Publication number
JPS61262787A
JPS61262787A JP60105173A JP10517385A JPS61262787A JP S61262787 A JPS61262787 A JP S61262787A JP 60105173 A JP60105173 A JP 60105173A JP 10517385 A JP10517385 A JP 10517385A JP S61262787 A JPS61262787 A JP S61262787A
Authority
JP
Japan
Prior art keywords
output
character
screen
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60105173A
Other languages
Japanese (ja)
Other versions
JPH067315B2 (en
Inventor
哲也 木村
水谷 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60105173A priority Critical patent/JPH067315B2/en
Publication of JPS61262787A publication Critical patent/JPS61262787A/en
Publication of JPH067315B2 publication Critical patent/JPH067315B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCRT画面上に数字2文字2図形等を表示させ
るための映像信号を発生し、しかもこれらのキャラクタ
出力を1文字毎に7色のうちから1色を選んでCRT画
面上にきわめて鮮明に表示させることのできるCRT表
示用大規模集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates a video signal for displaying two numbers, two characters, two figures, etc. on a CRT screen, and outputs these characters in one of seven colors for each character. The present invention relates to a large-scale integrated circuit for CRT display, which is capable of selecting one color from the list and displaying it extremely clearly on a CRT screen.

従来の技術 従来、単一のCRT表示用半導体集積回路を用いてCR
T画面上に色の異なるキャラクタを表示させる場合、第
3図に示すように、CRT表示用半導体集積回路1のキ
ャラクタ表示用出力2を、RGBO色出力10〜12を
出力するだめのANDゲート3〜5に入力し、制御用マ
イクロコンピュータ6からの制御信号7〜9によって、
これらのANDゲートをオン、オフすることによシ、キ
ャラクタ表示の色を変えていた。この従来例ではマイク
ロコンピュータ6の演算速度の制限からキャラクタ1文
字毎に色を変えることは不可能で、一般に画面の1フイ
ールド毎に色を変えるのが限界であった。
Conventional technology Conventionally, a single CRT display semiconductor integrated circuit was used to perform CR.
When displaying characters of different colors on the T screen, as shown in FIG. -5, and by control signals 7-9 from the control microcomputer 6,
By turning on and off these AND gates, the color of the character display was changed. In this conventional example, it is impossible to change the color for each character due to limitations in the calculation speed of the microcomputer 6, and generally the limit is to change the color for each field on the screen.

また、従来例では、CRT画面上でTV放送の画像にキ
ャラクタをスーパーインポーズして表示する場合、画面
上にキャラクタ表示信号のみを出力すると、キャラクタ
の表示されている部分にTV両画像重なって表示される
ために、TV両画像動きなどによるキャラクタのちらつ
きが発生するので、これを防止するために、画面に表示
されるTV両画像うち、キャラクタが表示される部分の
みをブランキングするという方式がとられていた。また
、画面上でキャラクタに重なる部分のTV放送の画像を
ブランキングするためには、CRT表示用半導体集積回
路1の外部に、第3図に示される様にORゲート14を
設け、RGBの各色の出力3〜5のいずれかがハイレベ
ルならばブランキング用の背景出力17が出力されるよ
うにするのが一般的であった。
In addition, in the conventional example, when displaying a character superimposed on a TV broadcast image on a CRT screen, if only the character display signal is output on the screen, both TV images overlap the part where the character is displayed. In order to display the characters, flickering occurs due to the movement of both TV images, so in order to prevent this, a method of blanking only the portion of the TV images displayed on the screen where the characters are displayed. was taken. In addition, in order to blank the TV broadcast image in the portion that overlaps with the character on the screen, an OR gate 14 is provided outside the CRT display semiconductor integrated circuit 1 as shown in FIG. Generally, if any of the outputs 3 to 5 is at a high level, the background output 17 for blanking is output.

発明が解決しようとする問題点 しかし、第3図に示されるような方式でキャラクタ表示
を行う場合、ムNDゲート3〜6やORゲート14が必
然的に離れて実装されることになる。ところが背景出力
信号は、キャラクタ表示用信号と同じく、その周波数が
高いため、配線容量による信号遅延が無視できない問題
となる。すなわち、この信号遅延が第4図に示すように
、CRT画面上で、そのまま、キャラクタ表示とTV放
送の画像がブランキングされた部分とのずれとなって現
われる。また、CRT表示用大規模集積回路1と’OR
・ゲート14とが異なるチップ上に存在することから、
両者のトラ、ンジスタ特性を揃えることが難かしいので
使用環境の温度変化による影響を受けやすいという欠点
を有していた。さらに、CRT表示用大規模集積回路の
他に論理ゲートを実装することによる実装面積の増大な
どの問題が存在した。
Problems to be Solved by the Invention However, when characters are displayed using the method shown in FIG. 3, the ND gates 3 to 6 and the OR gate 14 are inevitably mounted separately. However, since the background output signal, like the character display signal, has a high frequency, signal delay due to wiring capacitance becomes a problem that cannot be ignored. That is, as shown in FIG. 4, this signal delay appears on the CRT screen as a misalignment between the character display and the blanked portion of the TV broadcast image. In addition, 'OR' with the large-scale integrated circuit 1 for CRT display.
- Since the gate 14 is on a different chip,
Since it is difficult to match the characteristics of both transistors, they have the disadvantage of being easily affected by temperature changes in the environment in which they are used. Furthermore, there are problems such as an increase in the mounting area due to mounting logic gates in addition to the large-scale integrated circuit for CRT display.

問題点を解決するための手段 本発明は、前述の問題点を解決するものであシ、1画面
分の表示データと画面制御データを記憶する第1のメモ
リと文字2図形等のキャラクタを記憶する第2のメモリ
と、これらを制御する制御回路で構成されるデータメモ
リ部及び同データメモリ部から出力されるデータをCR
T表示用データとして出力し、併せてこの出力と同期し
たTV画像ブランキング用の背景出力を発生する出力回
路部から構成され、前記背景出力がCRT画面上でキャ
ラクタ出力の存在する部分のみ、TV両画像ブランキン
グすることが可能で、かつ、前記キャラクタ表示出力の
オン、オフが独立に制御できる3つのCRT表示用キャ
ラクタ出力端子を具備するCRT表示用大規模集積回路
である。
Means for Solving the Problems The present invention is intended to solve the above-mentioned problems, and includes a first memory for storing one screen's worth of display data and screen control data, and a first memory for storing characters such as characters, two figures, etc. A data memory section consisting of a second memory that controls these, a control circuit that controls these, and a CR that outputs data from the data memory section.
It is composed of an output circuit section that outputs T display data and also generates a background output for TV image blanking that is synchronized with this output. This is a large-scale integrated circuit for CRT display, which is capable of blanking both images and is equipped with three character output terminals for CRT display, which can independently control on and off of the character display output.

作用 本発明によシ、CRT画面上でキャラクタ出力の存在す
る部分のみ、TV両画像ブランキングすることが可能な
ため、同キャラクタを鮮明に表示できる。加えて、背景
出力回路およびキャラクタ表示回路が同一チップ上に構
成されているために、特性もよく揃い、安定性がよい。
Effects According to the present invention, since it is possible to perform blanking of both TV images only on the portion where a character output exists on the CRT screen, the same character can be displayed clearly. In addition, since the background output circuit and the character display circuit are configured on the same chip, their characteristics are well matched and stability is good.

実施例 第1図は本発明実施例の回路図でCRT画面上でキャラ
クタがスーパーインポーズされた部分のみ背景の画像を
ブランキングする背景出力信号の出力回路部である。こ
の図でx、y、zはそれぞれキャラクタ出力端子R,G
、B各色信号出力を独立にオン、オフさせるための信号
で、これらの3つの信号を1文字毎に切換えることによ
って、1文字毎に7色のうちから1色を選んで表示でき
る。すなわちシリアル・キャラクタ・データ27(VO
W)と色制御信号19,20.21(X、Y。
Embodiment FIG. 1 is a circuit diagram of an embodiment of the present invention, showing a background output signal output circuit section for blanking a background image only in a portion where a character is superimposed on a CRT screen. In this figure, x, y, and z are character output terminals R and G, respectively.
, B are signals for turning each color signal output on and off independently. By switching these three signals for each character, one color from among seven colors can be selected and displayed for each character. That is, serial character data 27 (VO
W) and color control signals 19, 20, 21 (X, Y.

2)のNOR22,23,24がDFF 29.30゜
31にそれぞれ表示用クロック1s(HCK)で入力さ
れてキャラクタ表示出力33 、34 、35(R,G
、B)となる。
2) NOR22, 23, 24 are input to DFF 29.30°31 at a display clock of 1 s (HCK), and character display outputs 33, 34, 35 (R, G
, B).

また、キャラクタ表示出力R,G、B(33゜s4.s
s)のうち1つでもオン、すなわち゛色制御信号19,
20,21(X、Y、Z)のうち1つでも出力がロウレ
ベ/I/(以下、−L・と略す)の場合にはムNDゲー
ト25の出力が’L・となるので背景出力イネ−グル信
号28(BLK)がL・の時、NORORゲート14キ
ャラクタ・テ=l’ 27 (VO’W) カD F 
F 32に表示用りa7り1s(HCK)で入力されて
、画面上でキャラクタのある部分のみ画像をブランキン
グするための背景出力as(Y)となる。
Also, character display output R, G, B (33°s4.s
s) is on, that is, the color control signal 19,
If the output of any one of 20, 21 (X, Y, Z) is low level /I/ (hereinafter abbreviated as -L), the output of the ND gate 25 becomes 'L', so the background output - When the group signal 28 (BLK) is L, NOROR gate 14 character te = l' 27 (VO'W) KaD F
It is input to F 32 as a7i1s (HCK) for display, and becomes the background output as (Y) for blanking the image only in the part where the character is on the screen.

次にこの背景出力信号36(Y)によって017画面上
の画像をブランキングする回路の実施例を第2図に示す
。この図で画像信号37 、38 。
Next, FIG. 2 shows an embodiment of a circuit for blanking the image on the 017 screen using this background output signal 36 (Y). In this figure, image signals 37 and 38.

39(R,G、B)は017画面上に表示すルTVなど
の画像信号、オン・スクリーンR,G、B(40,41
,42)は本発明0CRT表示用大規模集積回路のキャ
ラクタ表示出力をそれぞれ表わしている。第2図で背景
出力信号43(Y)が入力されているトランジスタ50
(Q7)は背景出力信号43(Y) を+5Vレベyか
ら+12vレベルへ変換する。
39 (R, G, B) is the image signal of the TV displayed on the 017 screen, on-screen R, G, B (40, 41
, 42) respectively represent character display outputs of the large-scale integrated circuit for 0CRT display of the present invention. The transistor 50 to which the background output signal 43 (Y) is input in FIG.
(Q7) converts the background output signal 43(Y) from +5V level y to +12V level.

この信号が′″L′の時、トラ、ンジスタ51(QB)
はオンしてトランジスタ51(QB)の出力がL#とな
るので、トランジスタ44,415゜46(Ql 1Q
31Q5)が動作して、017画面上に画像を表示する
。背景出力43(Y)がハイレベ/L/(以下、H′と
略す)の場合はトランジスタ51(Qj)がオフ状態と
なるので画像はOR丁両画面上ブランキング状態となる
。この時トランジスタ47,48,49(Q2.Q4゜
Q6)が動作してキャラクタ出力のみが017画面上に
表示される。
When this signal is ``L'', the controller 51 (QB)
turns on and the output of transistor 51 (QB) becomes L#, so transistors 44, 415°46 (Ql 1Q
31Q5) operates and displays an image on the 017 screen. When the background output 43 (Y) is at high level /L/ (hereinafter abbreviated as H'), the transistor 51 (Qj) is turned off, so that the image is in a blanking state on both screens. At this time, transistors 47, 48, and 49 (Q2, Q4, and Q6) operate, and only the character output is displayed on the 017 screen.

背景出力43 (Y)は、キャラクタ表示出力4o・4
1.42(R,G、B)のうち1つでも1H′ならば、
H′となるので017画面上でキャラクタがスーパーイ
ンポーズされた部分のみ画像がブランキングされる。
Background output 43 (Y) is character display output 4o/4
If even one of 1.42 (R, G, B) is 1H',
H', the image is blanked only in the part where the character is superimposed on the 017 screen.

発明の効果 以上のように本発明によれば1チツプの半導体集積回路
でキャラクタを1文字ごとに7色のうちから1色を選ん
で017画面上に表示出来るのみならず、同一の集積回
路から出力される背景出力によってキャラクタに重なる
部分の画像をブランキングすることによシキャラクタを
画像の動きに妨害されることなくきわめて鮮明に表示す
ることが出来る。しかも背景出力回路とキャラクタ表示
出力回路が同一の半導体チップ上に構成されているため
にトランジスタの温度環境に差が無く、特性が揃えやす
いので、画面上で背景出力とキャラクタがずれるのを抑
制する効果と実装面積の低減という効果がある。
Effects of the Invention As described above, according to the present invention, not only can characters be displayed on the 017 screen by selecting one color from seven colors for each character using a single-chip semiconductor integrated circuit, but also characters can be displayed on the 017 screen using one color from the same integrated circuit. By blanking the portion of the image that overlaps the character using the background output, the character can be displayed extremely clearly without being disturbed by the movement of the image. Moreover, since the background output circuit and the character display output circuit are configured on the same semiconductor chip, there is no difference in the temperature environment of the transistors, and the characteristics can be easily matched, which suppresses misalignment between the background output and the character on the screen. This has the effect of reducing the mounting area.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の要部回路図、第2図は本発明実
施例回路によるCRTR動部回路図、第3図は従来例の
回路図、第4図は従来例によるCRT表示表示−ターフ
図形る。 22〜24.26・・・・・・NORゲート、26・・
・・・・ANDゲート、29〜32・・・・・・DFF
、33,34゜35・・・・・・キャラクタ出力R,G
、B各端子、36・・・・・・背景出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図
Fig. 1 is a circuit diagram of a main part of an embodiment of the present invention, Fig. 2 is a circuit diagram of a CRTR operating part according to an embodiment of the present invention, Fig. 3 is a circuit diagram of a conventional example, and Fig. 4 is a CRT display display according to a conventional example. - Shape the turf. 22~24.26...NOR gate, 26...
...AND gate, 29-32...DFF
, 33, 34° 35... Character output R, G
, B each terminal, 36... Background output terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person 1st
Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1画面分の表示データと画面制御データを記憶する第1
のメモリと文字、図形等のキャラクタを記憶する第2の
メモリと、これらを制御する制御回路で構成されるデー
タメモリ部及び同データメモリ部から出力されるデータ
をCRT表示用データとして出力し、併せてこの出力と
同期したTV画像ブランキング用の背景出力を発生する
出力回路部から構成され、前記背景出力がCRT画面上
でキャラクタ出力の存在する部分のみ、TV画像をブラ
ンキングすることが可能で、かつ、前記キャラクタ表示
出力のオン、オフが独立に制御できる3つのCRT表示
用キャラクタ出力端子を具備するCRT表示用大規模集
積回路。
The first one stores display data and screen control data for one screen.
A data memory section consisting of a second memory for storing characters such as letters and figures, and a control circuit for controlling these; and outputting the data output from the data memory section as CRT display data; It also includes an output circuit section that generates a background output for TV image blanking in synchronization with this output, and the background output can blank the TV image only in the portion where character output exists on the CRT screen. A large-scale integrated circuit for a CRT display, further comprising three CRT display character output terminals capable of independently controlling on/off of the character display output.
JP60105173A 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display Expired - Lifetime JPH067315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60105173A JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60105173A JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Publications (2)

Publication Number Publication Date
JPS61262787A true JPS61262787A (en) 1986-11-20
JPH067315B2 JPH067315B2 (en) 1994-01-26

Family

ID=14400286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60105173A Expired - Lifetime JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Country Status (1)

Country Link
JP (1) JPH067315B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500331A (en) * 1978-03-13 1980-06-12
JPS6036692U (en) * 1983-08-22 1985-03-13 パイオニア株式会社 display device
JPS6420595A (en) * 1987-07-16 1989-01-24 Mitsubishi Electric Corp Liquid crystal display device
JPS6453555A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Resin molding apparatus for semiconductor device
JPH0353832A (en) * 1989-07-20 1991-03-07 Kaiyo Kogyo Kk Method for supplying oxygen to culture pond and apparatus therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6036692B2 (en) * 1978-12-13 1985-08-22 株式会社東芝 Ground fault protection method for DC transmission lines

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500331A (en) * 1978-03-13 1980-06-12
JPS6036692U (en) * 1983-08-22 1985-03-13 パイオニア株式会社 display device
JPS6420595A (en) * 1987-07-16 1989-01-24 Mitsubishi Electric Corp Liquid crystal display device
JPS6453555A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Resin molding apparatus for semiconductor device
JPH0353832A (en) * 1989-07-20 1991-03-07 Kaiyo Kogyo Kk Method for supplying oxygen to culture pond and apparatus therefor

Also Published As

Publication number Publication date
JPH067315B2 (en) 1994-01-26

Similar Documents

Publication Publication Date Title
DE102008025915B4 (en) Video display driver with data enable learning function
US5874934A (en) Sample hold circuit for LCD driver
US6091459A (en) On-screen-display circuit
JPS61262787A (en) Large-scale integrated circuit for crt display
JPH06149181A (en) Video displaying device
US20010043201A1 (en) Matrix-type panel driving circuit and method and liquid crystal display device
US4818982A (en) Brightness control for an electro-luminescent display
US5479604A (en) Image processing apparatus which provides an indication of whether an odd or an even field is displayed
JPH09101764A (en) Driving method for matrix type video display device
JP3482357B2 (en) Driving method of liquid crystal display device
JPS63169884A (en) Picture display device
JPH055114B2 (en)
JPS5958472A (en) Video display
JPS62269197A (en) Liquid crystal display unit
JP3448879B2 (en) Liquid crystal display device and driving method thereof
TW546620B (en) OSD controlling method
JPS6269288A (en) Display circuit for computer
JPS60205589A (en) Driving system for liquid crystal display unit
JPH0194323A (en) Liquid crystal panel
Wei et al. A universal high performance digital performance television controller
JPH05216428A (en) Color liquid crystal display system
JPH04204491A (en) Display mode switching device of lcd display element
JP2000032296A (en) Planar display device
JPH11282423A (en) Liquid crystal display device
JPH05232897A (en) Liquid crystal display device