JPH067315B2 - Large scale integrated circuit for CRT display - Google Patents

Large scale integrated circuit for CRT display

Info

Publication number
JPH067315B2
JPH067315B2 JP60105173A JP10517385A JPH067315B2 JP H067315 B2 JPH067315 B2 JP H067315B2 JP 60105173 A JP60105173 A JP 60105173A JP 10517385 A JP10517385 A JP 10517385A JP H067315 B2 JPH067315 B2 JP H067315B2
Authority
JP
Japan
Prior art keywords
output
character
display
screen
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60105173A
Other languages
Japanese (ja)
Other versions
JPS61262787A (en
Inventor
哲也 木村
哲夫 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60105173A priority Critical patent/JPH067315B2/en
Publication of JPS61262787A publication Critical patent/JPS61262787A/en
Publication of JPH067315B2 publication Critical patent/JPH067315B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCRT画面上に数字,文字,図形等を表示させ
るための映像信号を発生し、しかもこれらのキャラクタ
出力を1文字毎に7色のうちから1色を選んでCRT画
面上にきわめて鮮明に表示させることのできるCRT表
示用大規模集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Industrial Field of the Invention The present invention generates a video signal for displaying numbers, characters, figures, etc. on a CRT screen, and outputs these characters out of 7 colors for each character. The present invention relates to a large-scale integrated circuit for CRT display that can select one color from the above and display it extremely clearly on a CRT screen.

従来の技術 従来、単一のCRT表示用半導体集積回路を用いてCR
T画面上に色の異なるキャラクタを表示させる場合、第
3図に示すように、CRT表示用半導体集積回路1のキ
ャラクタ表示用出力2を、RGBの色出力10〜12を
出力するためのANDゲート3〜5に入力し、制御用マイ
クロコンピュータ6からの制御信号7〜9によって、こ
れらのANDゲートをオン,オフすることにより、キャ
ラクタ表示の色を変えていた。この従来例ではマイクロ
コンピュータ6の演算速度の制限からキャラクタ1文字
毎に色を変えることは不可能で、一般に画面の1フィー
ルド毎に色を変えるのが限界であった。
2. Description of the Related Art Conventionally, CR is achieved by using a single CRT display semiconductor integrated circuit.
When displaying characters of different colors on the T screen, as shown in FIG. 3, an AND gate for outputting the character display output 2 of the CRT display semiconductor integrated circuit 1 and the RGB color outputs 10-12. The color of the character display is changed by inputting 3 to 5 and turning on and off these AND gates by the control signals 7 to 9 from the control microcomputer 6. In this conventional example, it is impossible to change the color for each character due to the limitation of the calculation speed of the microcomputer 6, and it is generally limited to change the color for each field of the screen.

また、従来例では、CRT画面上でTV放送の画像にキ
ャラクタをスーパーインポーズして表示する場合、画面
上にキャラクタ表示信号のみを出力すると、キャラクタ
の表示されている部分にTV画像が重なって表示されるた
めに、TV画像の動きなどによるキャラクタのちらつき
が発生するので、これを防止するために、画面に表示さ
れるTV画像のうち、キャラクタが表示される部分のみを
ブランキングするという方式がとられていた。また、画
面上でキャラクタに重なる部分のTV放送の画像をブラ
ンキングするためには、CRT表示用半導体集積回路1
の外部に、第3図に示される様にORゲート14を設
け、RGBの各色の出力3〜5のいずれかがハイレベル
ならばブランキング用の背景出力17が出力されるよう
にするのが一般的であった。
Further, in the conventional example, when a character is superimposed and displayed on a TV broadcast image on a CRT screen, if only a character display signal is output on the screen, the TV image overlaps the part where the character is displayed. Since the flicker of the character occurs due to the movement of the TV image because it is displayed, the method of blanking only the part of the TV image displayed on the screen to prevent the flicker of the character. Was taken. Further, in order to blank the image of the TV broadcast in the portion overlapping the character on the screen, the semiconductor integrated circuit for CRT display 1
As shown in FIG. 3, an OR gate 14 is provided externally to the background output 17 for blanking if any of the outputs 3 to 5 of each color of RGB is at a high level. It was common.

発明が解決しようとする問題点 しかし、第3図に示されるような方式でキャラクタ表示
を行う場合、ANDゲート3〜5やORゲート14が必
然的に離れて実装されることになる。ところが背景出力
信号は、キャラクタ表示用信号と同じく、その周波数が
高いため、配線容量による信号遅延が無視できない問題
となる。すなわち、この信号遅延が第4図に示すよう
に、CRT画面上で、そのまま、キャラクタ表示とTV放
送の画像がブランキングされた部分とのずれとなって現
われる。また、CRT表示用大規模集積回路1と“O
R”ゲート14とが異なるチツプ上に存在することか
ら、両者のトランジスタ特性を揃えることが難かしいの
で使用環境の温度変化による影響を受けやすいという欠
点を有していた。さらに、CRT表示用大規模集積回路
の他に論理ゲートを実装することによる実装面積の増大
などの問題が存在した。
Problems to be Solved by the Invention However, when displaying characters by the method shown in FIG. 3, the AND gates 3 to 5 and the OR gate 14 are inevitably mounted separately. However, since the background output signal has a high frequency like the character display signal, the signal delay due to the wiring capacitance is a problem that cannot be ignored. That is, as shown in FIG. 4, this signal delay appears as it is on the CRT screen as a deviation between the character display and the blanked portion of the TV broadcast image. In addition, the CRT display large-scale integrated circuit 1 and "O
Since the R "gate 14 and the R" gate 14 are on different chips, it is difficult to make the transistor characteristics of both transistors uniform, and therefore, there is a drawback that the R "gate 14 is easily affected by temperature changes in the operating environment. In addition to the large scale integrated circuit, there are problems such as an increase in the mounting area due to mounting the logic gate.

問題点を解決するための手段 本発明は、前述の問題点を解決するものであり、1画面
分の表示データと画面制御データを記憶する第1のメモ
リと文字,図形等のキャラクタを記憶する第2のメモリ
と、これらを制御する制御回路で構成されるデータメモ
リ部及び同データメモリ部から出力されるデータをCR
T表示用データとして出力し、併せてこの出力と同期し
たTV画像ブランキング用の背景出力を発生する出力回
路部から構成され、前記背景出力がCRT画面上でキャ
ラクタ出力の存在する部分のみ、TV画像をブランキン
グすることが可能で、かつ、前記キャラクタ表示出力の
オン,オフが独立に制御できる3つのCRT表示用キャ
ラクタ出力端子を具備するCRT表示用大規模集積回路
である。
Means for Solving the Problems The present invention is to solve the above problems, and stores a first memory for storing display data and screen control data for one screen and a character such as a character or a graphic. A data memory unit including a second memory and a control circuit for controlling the second memory and data output from the data memory unit are CR.
It is composed of an output circuit section for outputting as T display data and also generating a background output for TV image blanking synchronized with this output, and the background output is only for a portion where a character output is present on the CRT screen. A large-scale integrated circuit for CRT display having three CRT display character output terminals capable of blanking an image and independently controlling ON / OFF of the character display output.

作用 本発明により、CRT画面上でキャラクタ出力の存在す
る部分のみ、TV画像をブランキングすることが可能な
ため、同キャラクタを鮮明に表示できる。加えて、背景
出力回路およびキャラクタ表示回路が同一チップ上に構
成されているために、特性もよく揃い、安定性がよい。
Effect According to the present invention, since it is possible to blank the TV image only on the portion where the character output exists on the CRT screen, the character can be displayed clearly. In addition, since the background output circuit and the character display circuit are formed on the same chip, the characteristics are well aligned and the stability is good.

実施例 第1図は本発明実施例の回路図でCRT画面上でキャラ
クタがスーパーインポーズされた部分のみ背景の画像を
ブランキングする背景出力信号の出力回路部である。こ
の図でX,Y,Zはそれぞれキャラクタ出力端子R,
G,B各色信号出力を独立にオン,オフさせるための信
号で、これらの3つの信号を1文字毎に切換えることに
よって、1文字毎に7色のうちから1色を選んで表示で
きる。すなわちシリアル・キャラクタ・データ27(▲
▼)と色制御信号19,20,21(X,Y,
Z)のNOR22,23,24がDFF29,30,31にそれ
ぞれ表示用クロック18(HCK)で入力されてキャラク
タ表示出力33,34,35(R,G,B)となる。
Embodiment FIG. 1 is a circuit diagram of an embodiment of the present invention, which is a circuit for outputting a background output signal for blanking a background image only in a portion where a character is superimposed on a CRT screen. In this figure, X, Y and Z are character output terminals R and R, respectively.
These signals are for turning on and off the G and B color signal outputs independently, and by switching these three signals for each character, one of seven colors can be selected and displayed for each character. That is, the serial character data 27 (▲
▼) and color control signals 19, 20, 21 (X, Y,
NORs 22, 23 and 24 of Z) are input to the DFFs 29, 30 and 31 by the display clock 18 (HCK) and become character display outputs 33, 34 and 35 (R, G, B).

また、キャラクタ表示出力R,G,B(33,34,3
5)のうち1つでもオン,すなわち色制御信号19,2
0,21(X,Y,Z)のうち1つでも出力がロウレベ
ル(以下、“L”と略す)の場合にはANDゲート25
の出力が“L”となるので背景出力イネーブル信号28
(BLK)が“L”の時、NORゲート26からキャラク
タ・データ27(▲▼)がDFF32に表示用ク
ロック18(HCK)で入力されて、画面上でキャラクタ
のある部分のみ画像をブランキングするための背景出力
36(Y)となる。
In addition, character display outputs R, G, B (33, 34, 3
5) even one of them is on, that is, the color control signals 19, 2
If even one of 0, 21 (X, Y, Z) has a low level output (hereinafter abbreviated as “L”), AND gate 25
Output becomes “L”, the background output enable signal 28
When (BLK) is "L", the character data 27 (▲ ▼) is input from the NOR gate 26 to the DFF 32 by the display clock 18 (HCK), and the image is blanked only on the portion where the character is on the screen. For the background output 36 (Y).

次にこの背景出力信号36(Y)によってCRT画面上の
画像をブランキングする回路の実施例を第2図に示す。
この図で画像信号37,38,39(R,G,B)はC
RT画面上に表示するTVなどの画像信号、オン・スクリ
ーンR,G,B(40,41,42)は本発明のCRT
表示用大規模集積回路のキャラクタ表示出力をそれぞれ
表わしている。第2図で背景出力信号43(Y)が入力さ
れているトラジスタ50(Q7)は背景出力信号43(Y)
を+5Vレベルから+12Vレベルへ変換する。
Next, FIG. 2 shows an embodiment of a circuit for blanking the image on the CRT screen by the background output signal 36 (Y).
In this figure, the image signals 37, 38, 39 (R, G, B) are C
The image signals of the TV or the like displayed on the RT screen and the on-screen R, G, B (40, 41, 42) are the CRT of the present invention.
The respective character display outputs of the large scale integrated circuit for display are shown. In FIG. 2, the transistor 50 (Q7) to which the background output signal 43 (Y) is input is the background output signal 43 (Y).
Is converted from + 5V level to + 12V level.

この信号が“L”の時、トラジスタ51(Q8)はオンしてト
ランジスタ51(Q8)の出力が“L”となるので、ト
ランジスタ44,45,46(Q1,Q3,Q5)が動
作して、CRT画面上に画像を表示する。背景出力43
(Y)がハイレベル(以下、“H”と略す)の場合はトラ
ンジスタ51(Q8)がオフ状態となるので画像はCR
T画面上でブランキング状態となる。この時トランジス
タ47,48,49(Q2,Q4,Q6)が動作してキ
ャラクタ出力のみがCRT画面上に表示される。
When this signal is "L", the transistor 51 (Q8) is turned on and the output of the transistor 51 (Q8) becomes "L", so that the transistors 44, 45, 46 (Q1, Q3, Q5) operate. , Display an image on the CRT screen. Background output 43
When (Y) is at a high level (hereinafter abbreviated as “H”), the transistor 51 (Q8) is turned off, and the image is CR.
Blanking occurs on the T screen. At this time, the transistors 47, 48, 49 (Q2, Q4, Q6) are operated and only the character output is displayed on the CRT screen.

背景出力43(Y)は、キャラクタ表示出力40,41,
42(R,G,B)のうち1つでも“H”ならば、
“H”となるのでCRT画面上でキャラクタがスーパー
インポーズされた部分のみ画像がブランキングされる。
Background output 43 (Y) is character display output 40, 41,
If even one of 42 (R, G, B) is "H",
Since it is "H", the image is blanked only on the portion where the character is superimposed on the CRT screen.

発明の効果 以上のように本発明によれば1チップの半導体集積回路
でキャラクタを1文字ごとに7色のうちから1色を選ん
でCRT画面上に表示出来るのみならず、同一の集積回
路から出力される背景出力によってキャラクタに重なる
部分の画像をブランキングすることによりキャラクタを
画像の動きに妨害されることなくきわめて鮮明に表示す
ることが出来る。しかも背景出力回路とキャラクタ表示
出力回路が同一の半導体チップ上に構成されているため
にトランジスタの温度環境に差が無く、特性が揃えやす
いので、画面上で背景出力とキャラクタがずれるのを抑
制する効果と実装面積の低減という効果がある。
As described above, according to the present invention, not only can a character be selected from 7 colors for each character in a 1-chip semiconductor integrated circuit and displayed on the CRT screen, but also from the same integrated circuit. By blanking the image of the portion overlapping the character by the output background, the character can be displayed very clearly without being disturbed by the movement of the image. Moreover, since the background output circuit and the character display output circuit are formed on the same semiconductor chip, there is no difference in the temperature environment of the transistors and the characteristics are easily aligned, so that the background output and the character are prevented from being misaligned on the screen. There is an effect and a reduction in mounting area.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明実施例の要部回路図、第2図は本発明実
施例回路によるCRT駆動部回路図、第3図は従来例の
回路図、第4図は従来例によるCRT表示パターン図形
である。 22〜24,26……NORゲート、25……ANDゲ
ート、29〜32……DFF、33,34,35……キ
ャラクタ出力R,G,B各端子、36……背景出力端
子。
FIG. 1 is a circuit diagram of an essential part of an embodiment of the present invention, FIG. 2 is a circuit diagram of a CRT drive part according to an embodiment circuit of the present invention, FIG. 3 is a circuit diagram of a conventional example, and FIG. 4 is a CRT display pattern according to a conventional example. It is a figure. 22-24, 26 ... NOR gate, 25 ... AND gate, 29-32 ... DFF, 33, 34, 35 ... Character output R, G, B terminals, 36 ... Background output terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】1画面分の表示データと画面制御データを
記憶する第1のメモリと文字、図形等のキャラクタを記
憶する第2のメモリと、これらを制御する制御回路で構
成されるデータメモリ部及び同データメモリ部から出力
されるデータをCRT表示用データとして出力し、併せ
てこの出力と同期したTV画像ブランキング用の背景出
力を発生する出力回路部から構成され、前記背景出力が
CRT画面上でキャラクタ出力の存在する部分のみ、T
V画像をブランキングすることが可能で、かつ、前記キ
ャラクタ表示出力のオン,オフが独立に制御できる3つ
のCRT表示用キャラクタ出力端子を具備するCRT表
示用大規模集積回路。
1. A data memory comprising a first memory for storing display data for one screen and screen control data, a second memory for storing characters such as characters and figures, and a control circuit for controlling these. And a data output from the data memory unit as CRT display data, and an output circuit unit for generating a background output for TV image blanking synchronized with this output, and the background output is a CRT. Only the part where the character output exists on the screen, T
A large-scale integrated circuit for CRT display having three CRT display character output terminals capable of blanking a V image and independently controlling ON / OFF of the character display output.
JP60105173A 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display Expired - Lifetime JPH067315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60105173A JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60105173A JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Publications (2)

Publication Number Publication Date
JPS61262787A JPS61262787A (en) 1986-11-20
JPH067315B2 true JPH067315B2 (en) 1994-01-26

Family

ID=14400286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60105173A Expired - Lifetime JPH067315B2 (en) 1985-05-17 1985-05-17 Large scale integrated circuit for CRT display

Country Status (1)

Country Link
JP (1) JPH067315B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6036692B2 (en) * 1978-12-13 1985-08-22 株式会社東芝 Ground fault protection method for DC transmission lines
JPH0353832A (en) * 1989-07-20 1991-03-07 Kaiyo Kogyo Kk Method for supplying oxygen to culture pond and apparatus therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218698A (en) * 1978-03-13 1980-08-19 Rca Corporation TV Graphics and mixing control
JPS6036692U (en) * 1983-08-22 1985-03-13 パイオニア株式会社 display device
JPS6420595A (en) * 1987-07-16 1989-01-24 Mitsubishi Electric Corp Liquid crystal display device
JPH0687470B2 (en) * 1987-08-25 1994-11-02 三菱電機株式会社 Resin encapsulation equipment for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6036692B2 (en) * 1978-12-13 1985-08-22 株式会社東芝 Ground fault protection method for DC transmission lines
JPH0353832A (en) * 1989-07-20 1991-03-07 Kaiyo Kogyo Kk Method for supplying oxygen to culture pond and apparatus therefor

Also Published As

Publication number Publication date
JPS61262787A (en) 1986-11-20

Similar Documents

Publication Publication Date Title
US5844539A (en) Image display system
US4569019A (en) Video sound and system control circuit
EP0590961B1 (en) Image processing apparatus
JPH0377118A (en) Computer
EP0487299A2 (en) Mosaic picture display apparatus and external storage unit used therefor
JP3190834B2 (en) OSD display circuit
JPH067315B2 (en) Large scale integrated circuit for CRT display
US5253093A (en) Row electrode driving circuit for a display apparatus
JP3776539B2 (en) Device for generating drive signal for matrix display device
JPH08202310A (en) Screen driving circuit
JP2588433B2 (en) 16 color generation circuit of color liquid crystal display
EP0121810B1 (en) Microprocessor
JPH04297891A (en) Clock device
Wei et al. A universal high performance digital performance television controller
JPH0125071B2 (en)
JPH0277793A (en) Image display device
RU1824633C (en) Device for displaying information from personal computer on tv screen
JPH0214717B2 (en)
JPH07104660B2 (en) Video RAM access control system
JPH09179531A (en) Liquid crystal display device
JPH05297862A (en) Display device
JPH05158465A (en) Graphic display method in crt device
JPH0237389A (en) Gradation display controller
JPH0746268B2 (en) Character graphic display
JPH02202182A (en) Screen display device