JPS58165490A - 一方通路式デ−タ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディトン（ＤＩＤＯＮ　）システム型の置方
通路式送信システムに関する。これは例えに。

出願人が実際に使用している放送用テレテキストｆ−に
’スである出・願人の所有する商標アンチオーデ（ＡＮ
ＴＩＯＰＫ　）の如きものである。

送信システム・ディトン（同商＠ＤＩＤＯＮ）は。

尚詳細には、米ａｉ特許館４，０５８，８３０号；籐４
．１１８，６６！号、第、４．３１７，１３２号明細書
及び米国特許出願書号第１８９，０８０号（１９８０Ｊ
Ｆ９月２２日提出）及び出願番号第３７６．７９０号（
１９８２年６月１０日提出）中に記載せられている。

上記米国特許及び特許出願中に記載されている一１方通
路式送信俵置において社、送出されたデータはノ臂ケッ
トの形に整列−寝れ、各々のノ臂ケットの最大持続時間
祉テレビジ、ンの絵のライン（−線）の実際持続時間に
対応する。このノ−ケラトは、典麗的なテレビジ、ンラ
インの同期信号の間に、絵の信号の場所か又、は場の７
ライン寸ツク、するラインかのいづれかの間に挿入され
る・ （２） 各々の送出した／母ケットは接頭語で始まるが。

これは、♂、ト又はバイトによる同期信号とチャンネル
認知ブード信号の外に、　＃＊ｆＲ＠に続いて来たるデ
ータの長さを示す束の型式の信号を有する。一層詳細に
言えば、有効データ及びｌ１１ｍ語データは、どのパケ
ットにおいてもバイトを以て排列しである。即わち型式
信号は、かくして４１１１語に続く有効データノ脅イト
の数を示す−Ｐ量イトである。

現今にいえる迄に、送出されたデジタル情報に関するデ
ータ送信システムの明瞭性は、Ｗｉ式用バイトの使用が
可能になったと言う事実によシパケットのレベルで、一
方においては、データの流れの規正によ〕、又他方にお
いて嬬ディトン（ＤＩＤＯＮ）システムをテレ２０＠準
に合致せしめるヒとで実現できた。パ ：。

然し乍ら、・譬ケ・トのレベル畝伝達媒貢の電−□。

気的特性によるものであシ、かつ了、、“、データ送出
システムの明瞭性をそのレベルで確保する代シに。

本発明においては′、該明瞭性の確保を新らしいデータ
の本質のレベル、即わちこれを１データグルーｆ’と称
するレベルで保持した。との様なグループレベル線、伝
達媒質の特性によること危く。

異な、５九サイズの（ダル−ｆ）の本質を取扱かう仁と
を得しめ、かつ下記の如き数個の機能を得しめる様に選
択されたものである。

一層なり九性質のデータを同じデジタルチャンネル中に
多重通信化すること、＃データ゛は、輸送に関する送出
特性を測定するため、切断し、接合して使用する様に意
図したものである０例えば。

送出エラーを感知する情報を搬送するある数のデータグ
ループを組織的に反覆するこ”゛とである。

−異′＆うた性質を有するグループを同じデジタルチャ
ンネル中に多−通信化すること、これはこ処理器官の方
に移行１・ｉせることか許されるからで：・：：。

ある・　　　　　　１１１１ 一特殊化したデ」ｉ′□”葎グループを、＊送のレベル
で有効なデータに対１数字化プロセスを完遂すること、
これはある加入者のクラスのみがこの様なデータの使用
が可能ならしめる為である。

本発明０１個の特徴としては、−盲通路送信システムに
おいて、送信ステージ、ンは、デジタルデータを、可能
とする数個のチャンネルによジノ譬ケットの形を以て送
信し、各々のパケットには接ｊＩｉ語を有し、これは典
型的な同期信号とチャンネル認知コード信号を有し、か
つ又パケットの連続を示す信号及びｉ４ケットの構造に
関する情報をも有シている。各々のチャンネルは多数の
データ源に対応するが、各々のデータ源から移出するデ
ータは、データブロックの連続によ）形成されるデータ
グループとして整列せしめられ、各々のデータブロック
はパケットのデータフィールドを形成し、各々のグルー
ｆ（Ｄ最初のブロックは、グループの型式を限定するバ
イトを以て作られたグループの先頭部を有し、グループ
の連続の指標、＊初のプロ、夕の後に来るグループ中の
プロ、夕の数及び皺グループの最後のブロックの大きさ
、各々の／ｌｌケラト接尾語は、）臂ケットのプロ、り
が。

グループの最初のプｏ、りであるか否かを示す情報を有
している。

（５） この外の特徴について言えば、グループの先頭部は、こ
のグループが適用されるべきデータ受信器中のｉ運用回
路を規定する処理範囲の情報を有しているととである。

又この外の特徴としてはｌ初のブｐ、りの先頭部は、こ
のグループが何回反復されたかを示す情報を有している
ことである。

又これ以外の特徴としては、各々のデータ／４ケツトは
、有効なデータフィールドのあとで、接尾字の形である
が、ある数のエラー探知及び引止用のバイトを有し、か
つ各々のノ譬ケッ゛トの接尾飴状。

接尾字の形を表すある数のバイトを以て示す情報を有し
ているしとである。

本発明による上記の及びその他の特徴については、下記
に配述した実施例を以て一層明瞭にするを得ると思われ
る。故に該記述は添付した図面と共に行なう。

こζに配述した実施例では、その想定を特にディトン（
ＤＩＤＯＮ　）システムにょシワデータパンクファイル
（記入部）から放送する場合とする。第（６） １図を参照すれば、データパンク送信システムにおいて
は、データベース（基本部）１．ディトン（ＤＩＤＯＮ
　）　Ｗｌの送信装［２，これはデータＷＩ３からぜデ
オプログラムを送信することを得るものである。それに
テレビジ、ン放送ネットワーク４゜受信アンテナ６を有
する多数のデータ受信器５゜ビデオ信号を解変調する為
の部分船室７．データ取得装置８及び各々の受曹器の周
辺にある対話儀を有している・ 送信装置２０目的とするところは、データパンクから供
給された情報をネットワーク・ティトン（ＤＩＤＯＮ　
）　Ｋ送信する様に適合せしめることである。その他の
２種の機能！送信装置２に委託しである０、。

−いわゆるアクセスメツセージ情報を発振し、１搬送の
レベルでデータを□、″：！−ド付けする仁と。

−リアルタイムデータ及び時間情報を、データー、１ 受信器５０時計を再同期イヒする為に発振すること。

である。

第２図に示している送信装置は、過ｆｊｉＯ結節点であ
ル、その入力部拡どのデータ源からの出力信号９例えに
データベース１からの出力信号をも受取るが、この出力
は変調器１０を通じて主ネット、ワークに出力信号を印
加する。この様な主ネットワークは例えばテレぜジョン
放送ネットワーク４の如きものであ〕０本発明によ〕改
修されたディトン（ＤＩＤＯＮ　’）スタンメートによ
るデータを放送する。データ源３かものビデオ信号も又
変調器１Ｇに印加することを得る。

送信装置を形成する部品は、Ｓ単化され九パス（連結＠
　）　ｌｌＵ３によシ相互連絡し、−数の下記の如きも
のを含んでいる。入力カップラ（連結器）１２、七ント
ラルｆｖｘセッサ（中央処理部）１３゜多重通信回路１
４．羨調器１０．デジタル時計１５、操作−置１６及び
ノログラムメモリー９で１： ある・こζｋ・記述した実施例において杜、送信懺、１
１ 置２は、只、！′−の入力カップラ１２を有し、それが
データベース１と連結しているものと仮定している。

この特定化した入力カップラのレベルで祉、情報の本質
の管理は１データグループと称される方式で実施せられ
、上述した時間デートグループ・アクセスメツセージグ
ループ、ファイルグルー！及びディトン（ＤＩＤＯＮ　
）ネットワークのｒ−夕処理を含んでいる。入力カップ
ラ１２の構造及び操作については後述する。ここで注意
すべき事轄。

入力カップラ１２から多重回路１４に行くに当たシ／母
ケットからパケットへと変換が行なわれることである。

セントラルプロセッサ１３は、操作装置１６と結合して
取扱かい、数個の入力カップラがある時は、入力カップ
ラ１２の走査を管理し、かつ多重通信回路１４に送信す
る束があるｗＰは指示を与える。最後に、セントラルｆ
ロセッサ１３は、全システムに対し、システムが始動し
た時に同期を行なわしめる。

多重通（１１１１１１４は、入力カップラ１２中に形成
され九ｒ−ＩＩｌケットを、それを送信する為に集める
様に委任されている。この様に、多重通信回路１４は２
文書の形になりた簡単なメモリー（９） （記憶部）を有する非情報的な部品であ〕、その−ペー
ジに１個のディトン（ＤＩＤＯＮ　）　パケットを収納
しているが、入力カップラから訪ページメモリー、にい
たる直接なアクセスシステムであシ、かつ送信ウィンド
ー（窓）即わち放送するデータを保存するビデオライン
を監視するための回路である。

変調器１０は″データの形状を作成し、かつ、それ等を
送信ウィンドーに対応するテレビジ、ンライン中のビデ
オ信号中に挿入する。

デジタル時計１５は、′″クロツクカードと称せられる
カードの形で冥体を作られ、リアルタイムＯＩＩ！ｌＦ
１％１１及び日付を供給するが、それに対応するデータ
グループは、セントツルプロセッサ１３中に発生する。

操作装ｓ′１６は、送信装置をその構成通シに作動させ
る。（即わち、スイッチをオンにし、全搬を始動させ１
時間及び日付の同期化等々である）。

本発明によれば、データ源１からの有効なデータフィー
ルドは、′データーグループ１と称せら（１０） れる基本的な本質を有するある数に分割される。

ついで順次に、各々のデータグループ社、もつと小さい
１データープロ、り“と称する基本的本質に分割される
。そＯ結果生じた各々のデータプロ、り拡、ディトン（
ＤＩＤＯＮ　）ネットワークを通じて送信されるデータ
パケット中に挿入される・それ故に、入力カップラ１２
は、　２＠ｔ）＠能部品を有する・即わち、第３図に示
すデータダルーデ発振器１７と、第４図に示すデータパ
ケット発振器１Ｂとである・ データグループ発振器１フにおいて、ソース（データ源
）１からのデータは、、フランスｍｓ許第２．２６８，
３０８号に公示しである如き型式のジャンクシ、ンＪ１
を通じて送信されゐ、ジャンクションＪ１は、／考イＦ
を並列送信す邊８本のワイヤ（電線）と、データが存在
する。−・否かを指示する目的で、ソースＩＫ０そのビ
ールを管理される１本のワイヤＤＯＰと、入力カッｌう
１２がデータを受取れる準備が完了しているか否かを示
す、入力カップラ１２によシそのレベルを管理されてい
る一本のワイヤＰＡＲを有する。ジャンクシ、ンＪ１は
論理回路ＣＬＩの入力部と結するが、その回路の出力部
は一方において第２の論理回路ＣＬ２と、他方において
バイトレジスタＢ１と結線する。

回路ＣＬＩの管理する入力部は、結１１３６を通じてＢ
ＵＳに連結し、これで操作装置１６からオン／オフの命
令を伝達する。ワイヤＤＯＰは、ソースｌから送信した
各々のバイトの状態の変化を伝達する為に使用するので
あるが、ＡＮＤ回路グー）Ｐｌの１個と連結し、又その
回路の出力部はカウンタ（計算装置）ＣＩの入力部に連
結する。レジスタＲ１の出力部はデジタルコンノ譬レー
タ（比較装置）の第１の入力部に連結するが、その第２
の入力部祉メモリーＭ１の出力部と連結し、このメモリ
ーにはデータベース１：から送信されたファイル（デー
タ収納部２の始−一対応する２進法コード付け：１じ・ を行り九アイデン７′：１ティバイトを含んでいる。

比較装置ＣＮＩの出力部社一方において脚回路ｆ−）Ｐ
ｉの他の入力部に連結し、他方において論理回路ＣＬ２
の管理入力部に連結する。メモリーＭｌ中に貯わ見られ
ているコード付けされたアイデンティティ−バイトが論
理回路ＣＬＩから送信されたｒ−夕の流れによシ認識さ
れるや否中。

比較装置ＣＮＩは信号を発信し、これが論理回路ＣＬ２
を発動する引金となシかつに０回路のｒ−）Ｐｌをオン
にする・レジスタＢ１は結＠３７を通じてＢＵ！ｉ　Ｋ
連結するが、これはや〕直しの命令を伝達する為に使用
する。メモリーＭ１は結線３８を通じてＢＵＳに連結す
るが、これは終局的に該メモリーＭｌの内容物を変更す
る為にセント２ルプロセッサ１３によって使用される。

論理回路ＣＬ２の出力部は付加器（モチ１口２）ＣＥＸ
の入力部と連結するが、このｃｍの出力部社メモリーＭ
Ｇの入力部と連結する。カウンタＣ１の出力部はバイト
レジスタＲ２と連結するが、これはＣＬ２からメモリー
ＭＧＫ伝達されたある数のバイトを含んでいる。レジス
タＲ２のや〕なおし用人力部は、結線３９を通じてＢＵ
Ｓに連結しているが、その出力部はデジタル比較装＊Ｃ
Ｎ２の館１の入力部に連結する。比較装置ＣＮ２の＃！
２（１３） の入力部は論理回路ＣＬ３の出力部と連結するが。

この回路は、データグルーｌ中の有効なバイトを最大数
貯蔵している。論理回路ＣＬ３紘情報部ＴＭＢ又は１最
大グループサイズからのグループのバイト数を計算する
が、これ尋拡結線４０及び４１を通じて夫々ＢＵ８から
伝達される。比１装置ＣＮ２の出力部社、一方において
、論理回路ＣＬ２０停止を；ントロールする入力部に連
結し、他方において、他の論理回路ＣＬ５の入力部に連
結する。論！！＠路ＣＬ＆の他の入力部社レジスタＲ２
の出力部と連結する・Ｂ２の収容物が論理回路ＣＬ３の
収容物に対応した時抹、比較装置ＣＮ２は論理回路ＣＬ
２をオフにし、メモリーＭＧ中にデータの入り込むのを
禁止する。

メモ９ＭＧａ２個の部分を有する。１個の部分ＫＧは、
グループの先願バイトを貯蔵し、他の部分ＧＤは、デー
タ源からのデータバイトを論理回路ＣＬＩ及びＣＬ２を
通じて貯蔵する。メモリ部ＥＧは６個の入力部Ｅｌｆ乃
至Ｅ１６を有する。

入力部Ｅｌｌは、＠データグルーｆ型バ（）”（１４） と称するバイトＴＧを収容するメモリーＭ２の出る。メ
モリーＭ２は、結ｌ５４−を通 じてＢＵＳと連結するが、これはメモリーＭ２の収容物
を変更する丸めにプロセッサが使用する−のである。

バイトＴＧは処理する一対し特別のクラスを示すもので
あって、処理紘データレシーバで実施しなければなら嫌
い。ここに記述し九実施例にあっては、４個の型のデー
タグループがある。諮１のグループはセントラルプロセ
ッサ１３により形成され、リアルタイム時間−日付情報
に関連し、かつ４間−日付クルージを構成する。第２の
データグループも又セントラルア’ａセッサ１３によシ
形成されるが、アクセス・メツセージ情報に関連し。

とれはファイルの中に収容されている情報をコード付け
することを得る。第３・及び籐４のデータグループは、
ファイルデータに関連し、それがブー２付ｉゎえ７．６
７、ｔオ讐、２９行、３７、ら１．給された情報は、同
じデジタルチャンネル上にある。

異った性格のグループを限定し、＃グループがレジ−・
前２受信器）中にある特定の処理器官に向かう様に命令
する。（時間及び日付処理器官、メツセージ情報−理器
官、）・イー情報処理器官、）ことに記述した実施例で
は、データ源ｌから送信され、かつメモリ二ＭＧ中に貯
蔵されたデータは。

コニド付けされていると仮定している。エキスクルージ
ｆ（独占）０８回路ＣＥＸがこの終端部にあシ、その第
２の入力部紘コード付けし九ノ々イト発振器ＧＯＣに連
結している。コード付けを行なうプロセスについては本
発明の一部をなすものではなく１例えば公示されている
仏国特許出願第２．４４８，８２５号中に記述しである
。

入力部Ｅ１２はカウンタＣ２の出力部と連結するが、と
のカラシタ拡バイトＣ即わち１データグループ連続性指
栖バイト”を収容している。バイトＣは同じタイレのＴ
Ｇのデータグループの順序立てを行なわし’ｈ；ｊｂ、
連続性の指示は０から１５迄変動し、かつそれは同じタ
イｆＴＧのデータグループの各送信に対し、増進量が１
である（モヂ、−ルは１６）、カウンタＣ２の信号入力
部は結線４４により　ＢＵＳと結合しているが、これは
プロセ、す１３によりて、信号ＰＡＧの送信を行なうに
幽たシ各身の送信の序列を定めるように使用される。

カウンタＣ”２は結線４４を通じて伝達するグループＰ
ＡＧの送信序列の増進を行なう。カウンタＣ２の出力部
は、入力部Ｅ１２−と連結し、これはグループ数、即わ
ちパイ）Ｃを受信する。

カウンタＣ，Ｒ３の出力部は、比較装置ｃＮ３の第１０
人力部に連結し、カウンタＣＲ３の信号入力部は結！Ｉ
４４に連結される。比較装置ＣＮ３の第２の入力部社メ
モリーＭ３゜の出力部と連結し。

かつその出力部−は論理回路ＣＬ４のコ゛ントロール入
力部と、カウンタＣＲ３のリセット（やシ直し）入力部
の両者と連結する。カウンタＣＲ３の内容物がＭ３の内
容物と対応した時祉、比較装置ＣＮ３は信号を供給し、
論理回路ＣＬＡをオフにし、かつカウンタＣＲ３をリセ
ットする。メモリーＭ３は結線４５を通じてＢＵＳと連
結し、これはメモリーＭ３の内容物を変更するために使
用する。

結線４４も又可逆カウンタＣ３の信号入力部に（１７） 連結し、これの開始の入力部は比較装置ＣＮ３の出力部
に連結する０反復するグループを各々送信するに轟たシ
、可逆カウンターＣ３紘逓減し、かつ１デーメダル−ｆ
Φ繰返しインチキス１即わちΔイトＲを形成する。可逆
カウンタＣ３の出力部はメ毎す−ＭＧの部分ＫＯの入力
部１１３と連結する・ 実際的に、繰返しのインデキスＲは、残留している再送
信すべきデータグループの数を示している。この様なイ
ンデキスを使用することによって。

送信エラーを感知する情報を繰返して送る可能性を生ず
る０例えば、こむに記述した実施例においては、アクセ
スメツセージ情報が、２回繰返すグループで送信される
。即わち３回送信されることになる。この様にして、メ
ツセージ情報は、いかなる送信エラーからも保饅せられ
、これは、若し−これがなければ、データフィルタが極
めて難解になると１５損失の原因になることが有シ得る
。故に、パイ）Ｒは搬送のレベルにおいて特性を調整す
ることを得しめ、＃送信の希望する質に関して（１８） は−１ある有効な情報の感度及び信号の伝播の条件から
、残留工、ラーレートとして表現している。

入力１１４紘論理回路ＣＬ５の出力部、８１と連結して
いて、ヒの回路の入力％１１ａし、ジスタＲ２の出力部
−と連結し、他の入力１１ＳＩ２ｐ比＊＊置ＣＮ２の出
力部と連結している。−１２及びＣＮ２゜から供給され
た情報によ）、論理回路ＣＬ！ａその出力１１ｓ８１に
おい７２個のパイトチ１及びＦ２を含む信号を発信し、
かつ１データ・グループサイズ１を示す、ｆＩ号↑１．
Ｔ２ｕ、データグループ中に次のデータブロックの数を
示すが・その値は０から２２［）Ｉｋを示すであろう、
それ故に。

送信すべきデータの性質によ東データグループの長さを
測定する為に切断するこ・とを可能にする。

例えば、ここに記述した実施例、２、においては１ｇｉ
号ＴＩ、Ｔ２の値は時間−日付ｍ！グループ対しては０
である。何故ならば、グル→、し先頭部及び有効な時間
−日付、情報は、只１、個のノｆケットにだけ対応する
からである。、これに反し、アア、イル情報グループで
は、１１データブロツクの最大サイズを入力部′Ｅ１５
は回路ＣＬ５の出力部Ｓ２に連竺するが、この回路は２
個のパイ）Ｆｌ及びＦ２を供給し、かつ１データグルー
プの最後のｆａｙりのサイ−”即わちデータグループの
最後のデータブロック中にある情報／考イトの弊を示し
ている。

例えば、メツセージ情報中の有効データのフィールドは
４６バイトで１．かつ、それ、故に、対応するグループ
は２個のデータプロ、夕を有し、これがグループサイズ
〒１及びＦ２が１に等しいものに対応する。データブロ
ックの長さの最大は３０ノ青イＦ″ｅ！夛、かつグルー
プ先頭部は８バイトに対応するから、２番目に伝達する
プロ、りは充分でない、Ｆｌ及びｌ＋′２によシ与えら
れる最後及び２番目の′−，・り？サイ′は・それ故に
・２４バイトである：、。

入力部Ｅ１６シ１．モリ−Ｍ４と連結しているが。

ζζにはバイトＮ即わち１データグループの道筋をきめ
る情報“が貯蔵されている。パイ）Ｎは放送装置により
てコントロールされ、かつ送信ネットワークを通じて関
連するデータグループに対して道筋を定める。パイ）Ｎ
は０から１シ、の値を有し、かつ時間帯を考鍮、するタ
イミングステージ。

ンを通る通路の様なものの機能を監視することを得る。

典型的には、この様な情報はデータ受信器中では利用さ
れず、リレーステージ、ンで使用される。実際上、ルー
ティン／４イトはζこでは記述し表い。

論理回路ＣＬ５の入力部Ｅ３−は、結線４６を通じてＢ
Ｈ３に連結するが、これは１ロ七ツサ１３よ〕の最大／
ｆケットサイズに関する情報を受取る為に論理回路ＣＬ
５によル使用される。

＆？理回路ＣＬ４のデータ入力部は、メモリーＭＧの読
＊ｎ出力部に連結している。ＣＬ４の出力部はジャンク
シ、ンＪ２に連結しているか、これの構造はジャンクシ
、ンＪｌと全く同様である。

ジャンクシ、ンＪ２は並列送信バイトの為に、８本のワ
イヤ２５と、ワイヤＰＡＲ及びワイヤＤＯＰとを有する
。

グループ送信信号ＰＡＧを結線４４を通じて受取（２１
） りた時Ｋ、は、同時に結線４３を通じてリセット信号を
受取シ、カウンタＲ３はリセットされ、それ故に、比較
装置ＣＮ３の出力は高し、ベルに転じ。

かつ論理回路、ＣＬ　４．はオンになる０、メモリーＭ
Ｇ−の内容物は次に論理回路ＣＬ４によ）、６読、取−
られ。

これによ〕、この様な内容物を１．信、号ＰＡＲ及びＤ
ＯＰから生ずる、既知の原−によりてジ曳ンノシ、ンＪ
２に送信する。グル７ｆが希望す、る回数だけ繰返しを
行りた後に、カウンタＲ３ｄメモリーＭ３中に貯！され
、九カウント数に達し、−かつ比較装置ＣＮ３の出力は
低い、レベルに転向し、この様にし′て論理回路ＣＬ４
はオフになる、。にループが最終回数を繰返しし先後ア
は、プ、ロセッサ１３はり、セット信号をレジスｊｌＲ
１及びＲ子の両者に、未々結線３７及び３９を通じて印
瑯すや、ついでプロセッサ１３．は、結線３６ｔ″通じ
て１、論理回路ＣＬＩに作動命令を下すが、これでメモ
リーＭＧの次のグルニーを形感せしめ今・　　　　　、
−第４図を参照すると、データフ９ケアト発振鼎路１８
、中にセいて、ジャンクシ、ンＪ２は論理回路（２２） ＣＬ６０入力部と連結し、この回路の出力部はパックア
メモリＭＰの入力部と連結しているが、このメモリーは
データパケットを貯蔵することを得る０回路ＣＬ６はワ
イヤ２６を通じ］ｍＵＳと連結し。

これはセントラルプロセッサ１３が作動命令を伝達する
為に使用する。ジャンクシ、ンＪ２のワイヤＤＯＰは、
論理回路ＣＬ４から発信し良各々のバイトの条件変化を
伝達するのであるが、バイトカウンタＣ４の入力部と連
結し、カウンタの出力部線、レジスタＲ４０入力部と連
結する＠　Ｒ４ｔｆＣＬ６からバッファメモリＭＰに伝
達されたある数のバイトを貯蔵する。レジスタＢ４のリ
セット入力部ａム２はワイヤ２７を通じてＢＤ８に連結
し。

かつレジスタＢ４の出力部はデジタル比較装置ＣＮ４の
第１の入力部と連結する。

バッフアメそりＭＰには鼾−の部分ＥＰ　、　ＢＤ及び
Ｓがある。第１の部分１Ｐはデータパケット先頭部のバ
イトを貯蔵する様にａｍされている。

［２の部分ＢＤは、論理回路ＣＬ６よシ受取ったデータ
ノ童イトを貯蔵する為に設置されている。第ｓＯ部分１
　ａ　ｅ　Ａケラ）０接尾語を貯蔵するためのものであ
るが、ｅれについて紘後述するΦ部分ｚＰ社、６個Ｏ入
力部Ｅ２１乃厘ＬＩを有する＠１１１４Ｄ入力部冨２１
紘メＪ！＆リーＭＩＯ出力部に連結し、これはＶット岡
期信号１．即わち一２佃のΔイト１１及び１２と、ノ嗜
イト同期信号。

即わち１個ＯＡイト１とを貯蔵する。メそリーＭｌｌ拡
、結線２８を通じて１υＢと連結する。

ＳＺの入力部１ｃ２２は、３個Ｏハ電ンダを＝−ド付け
し九パイトム１．ム２及びム３を貯蔵するメ（リーＭＩ
ＩＩＯ出力部と連結し、これでデー／Ａケットのアドレ
スを形成する。メモリーＭ６紘結−２９を通じて富ＵＳ
と連結する。

第３の入力部１２３はデー／／４ケットヵウンタＣｓＯ
出力部とｍ′結するが、ζＯＣ１！の入カ部紘結曽ｓ４
で１υ８セ゛・連結し、かつその出方部は、／％電ンダ
で；−ド持すし九データ／４ケフ）０数を示ｆＡ４トＩ
Ｃ１即わち連続性のインデキスをなす一嗜イトを送信す
る・この連続性のインデキスは。

ｒ−ｆｉＡケットを同じデジタルチャンネル上に咎ｌ＾
ＩＩ％ 各送信する時ＫＯから１５迄、増進量ｌを以りて装動す
る・ 第４０人力部１２４はラッチ１１１０出力部と連結する
が、これＯ信号入力部及びリセット入力部状、夫々＃Ｉ
ＩＩＩｌｓＯ及び３１を通じて躬８に連結する。ラッテ
１１は送信中ＯｆＷツタＫｆｈ−タダループ先馴部を有
する時はＩＦｒ％セットされるが、Ｉｋの場合ではＯに
す七ットされる・ 第ｓＯ入力部１ｇ２５は、ラッチ１１０出力部と連結す
るが、Ｎ２ｔ）Ｍ号入力部はＪｔ＠装置１ｃＮ４０出力
部と連結する。比較装置ＣＮ４１１り［１の入力部拡、
ＣＩｌから送信された成獣Ｏｄイトを貯蔵するし？ｘｌ
凰４の出力部と連鎖し、かりそＯ第２０人力部紘、デー
メツ−？？中のデーｊｌ！／骨イトの最大数を貯蔵する
メモリーＭ’ＩＯ出力部と連結するが、その数は０例え
ばこむＫＫ述する実施例においで線３０バイトである。

ラッチ１２のリセット入力Ｉｌ紘紬曽３２を通じて藤υ
Ｂと連結する。

第６０人力ｍ鳶２６はメモリーＭ８と連結すゐが、ｍ＠
ｏ入力部は結線３３を通じてＩＵＩＩと連結（２５） する・メモリーＭ８はデーｊｌ　／ｌｌケラト終端部に
位置する接尾語のサイズを貯蔵する。

事実上、入力部８２４乃至１ｃ２６は、いわゆるデー！
／譬ケ、ト構成ΔイトＫｌｌする情報８Ｐを受信する。

これはへ々ンダでコード付けしたバイトであシ、流れて
いるデータ束から出るデータグルーｆｏｕｔｅ）に対応
する同期化Δり、トを明瞭化するととを得る。更に又、
これ紘、データＩ４ケットに情報バイトが充満している
か否かを知る仁とを得る。最後に、これはデータフ四ツ
ク中の送信エラーを探知及び／又は訂正する為に使用す
ることを得る接尾語のサイズを規定する。下記の表は。

バイトＢＰ中にある４個の♂ットの各ｋ（Ｄ意義を４え
る。

以下余日 （２６） ビット　　　　　　　意味 ｂ８　　ｂ６　　ｂ４　　ｂ２ ＯＳ準ノ譬ケット １　　　同期化パケット ０　　　　　　　情報バイトで充満しｆ＃−パケット１
　　　　　　　バイトで充満した／譬ケットｏｏ　　　
　　　　　　　　ｍ尾語なし０　　１　　　　　　　　
　　接尾語が１バイト１　　０　　　　　　　　　　接
尾語が２Ａイト１　　１　　　　　　　　　　　！！尾
語が３バイト比較装置ＣＮ４１１０＊２の入力部はメモ
リーＭ７の出力部と連結するが、Ｍ７１ｉデー、／／ｌ
ケ、ト中の有効パイ）０最大数を貯蔵し、かつその入力
部は結線４６を通じてＢＵ８に連結する。比較装置ＣＮ
４の出力部はＣｌ６のコシトレール入力部と１１ 連結するが、Ｂ４のバイト数・がメモリーＭ７の内容物
に対応する時ＣＬ４と連結する・然し、若しデータ／４
ケツトが充満しているならけ０ｗ１信号社壁尾語のバイ
トを誘起するであろう、＃接尾語は論理回路Ｃ８υによ
〕計算され、七の活性化した入力部は比較装置ＣＮ４の
出力部と連結し、かつ出力部は、メモ１７−　Ｍ　Ｐの
部分８の入力部と連結する０本発−の場合において轄、
接尾語紘常にデーメツ臂ケットＯ終端部に置かれている
。データ／母ケ、ト構成バイトのピッ）ｂ８及び′ｂ６
によりて規定され九接尾語のバイト数は、データプロ、
り中Ｏバイト数と同じ比例で減少する０本実施例におい
ては、！Ｉ尾語は２バイトのサイズを有し、かつデータ
プルツクは３０バイト迄有することを得る。

入力力、ｆう１２は、送信シ建、レータを有するが、こ
れ拡バッファメモリーＭＰＣ＞投げ出しをシ這、レート
するが、それは受信装置中での処理作用持続時間を考１
して、データ／４ケツトがあまシに早すぎる割會で放送
されるのを防ぐ為である。

この様なシｔ、ｉ＜−夕れ、上述した米Ｉｉｌ特許番号
第４．０　！＄　８，８３０号中・、、−記述しである
。

メモ９−ＭＰの出力部は、送信用論理回路ＣＬ７と連結
するが、ＣＬ７０時計人カ部社時針ＨＯ出力部と連結し
ておシ、Ｈはビット周波数信号Ｆｉｌを供給し、かつＢ
ＵＳＫ連結する開始入力部ｙを有する６　Ｃｌ３のコン
トロール入力部社結線３４を通じてＢＵ８　Ｋ連結する
が、これはセントツルプロセッサ１３によりて命令ＯＥ
Ｐを転送せしめる為に使用され、かつその出力部は＃１
１３！５を通じてＢＵＩｉ　Ｋ連結する。結［３４は又
カウンタＣ！ｓＯ入力部と連結するが、これはセントラ
ルデロセ、す１３からの命令ＯＥＰによ〕、４重通信装
置１４に入力カップラ１２から送信されたデーター臂ケ
ットを計算する。デーメパケ、ト紘バイトからバイトへ
と次々に、結線３５を通じメモリーＭＰから多重通信装
置１４に転送される・ バイトパケットはビット毎に次々に多重通信装置１４か
ら変調器１０に送信されるが、これはデータを形成する
ことを託されている。好ましくは。

変調器１０は、上述した米ａＥ１％許番号蕗４，０５８
，８３０号に記載されているものと同じであることであ
る。

データがビデオ信号中に挿入されると、デジタル情報は
ネットワーク４にょ）放送される。放送された情報は多
数の受信機器で受取られるが、こ（２Ｇ） れらの各々には受信アンテナ６、解変調用部分組立７．
データ認知装置８及び局辺対話器９を有する。

以下示ｌ （３０） ここに記述された実施例においては、受信装置の目的は
データファイルを取得し、かつそれを周辺装置に参照せ
しめることにある。第５図はデータ受信装置の機能的構
造を描いているが、これは下記の器具を有するものであ
る。

−　アンテナ６゜ −テレビジ、ンを受信するステージ５０゜−部分組立Ｄ
ＩＤＯＮ　５１　、これには部分組立７を構成している
解変調器５０及び解多重通信装置５１゜ −　テレビジ、ン受信ステージ及び解多重通信装置ＤＩ
ＤＯＮ　５２に使用するプログラムを行表うインタフェ
ース。

−　ファイルの有効性チ、寡、りの為の時針回路５３、
　　　　　　　　　・“ 冨ニ ー　送信されたファイル、、、、の全部を収容するに充
分な能力を有する大型メ’４％、−’５４゜−／臂ケッ
トＤ　Ｉ　ＤＯＮ及びデータフ９ケツトを処理しかつ管
理する部分組立。

−マイクロプロセッサ５６ −　　ＥＰＲＯＭ　ｆログツムメモリ９０．これはマイ
クロプロセッサ５６０ソフトウエアを含む。

−データの解＝−一作業を正当であると認めるアクセス
カードに対するインタフ、−ス５６゜−受信器メモリ内
に収容されたファイルを参照す為ことを得しめる周辺対
話装置。

−簡単Ｋ　ＢＵＳと称しているパス（共通電線）。

受信ステージ−はテレビジ、フチヤンネル上で調律され
て出力のビデオ信号を受信しかつ供給するが、その中に
はデジタルデータを搬送する多数の纏を有する。＃信号
は部分組立ＤＩＤＯＮ　５１上に転移されるが、その中
では。

−デジタル信号は解変調される。即ち、ビデオ信号中に
挿入されたすべてのデジタルデータは引き出される一］
・ −データ略解多重通信される。即ち、データは分類され
、−ｉタノ臂ケットアドレスム１．ム２゜ム３によりて
親御された０選択されたデジタルチャンネル一対応する
・解多重通信装置は、／譬ケ。

トの連続性指示Ｒ４イ）　Ｉ　Ｃ、ｐ＊ケット構成バイ
トｓｐ−、及び接尾語８を有するデータブロックを供給
する０、゛ 受信ステージは、専問家にはよく知られているものであ
る・かつ解変調及び解多重通信回路ＤＩＤＱＮの操作に
ついては、上述し九米国特許番号第　。

４．０５８，８３０−１ｔＫ記述されている。故に、デ
ータ／譬ケット及びグループを処理し管理する為に具備
せられた回路の構造及び操作は特に下記の如く考慮すべ
きであろう０部分組立５ｓには２個の機能部分がある。

−第ａｌｌ中に示すデータＩ譬ケ、トを処理する様に具
見られた部分５８・ −第７図に示すデジタル信号を処理し管理する為に具見
られた部分５９゜ 解多重遥信回路５０によ如供給されたデータは。

デジタル・ジャンクシ四ンＪ３を通って第６図中の論理
回路ＣＬ８に転移され、ＣＬ８のコントロール入力部は
結線６０を通じてＢＵＳ中に連結される０回路ＣＬ８Ｏ
出力部はメモリーＭＰＴに連結するが、これはｒ−タフ
９ケ、トを保有することが可（３３） 能であるが、ビット及びバイトで同期化したバイト及び
３個のＩ彎ケットのアドレス、Ｉｆベイト除くものであ
り、これは本実施例中の３４バイトの記憶容量に対応す
るものである。デジタルジャンクシ、ンＪ３のワイヤＤ
ＯＰは・電イトカウ：／ＩＣ６の入力部と連結するが、
これの出力部はバイトレジスタＲ５の入力部と連結し、
Ｒ５のψセリト入力部は結＠６１を通じてＢＵＳと連結
する。＃結線はマイクロプロセッサが使用して、該レジ
スタがデータ束を受信する毎に作用を再開せしめ−る。

レジスタＲ５の出力部はデジタル比較装置ＣＮ５の第１
の入力部と連結し、その第２の入力部はメモリーＭ９の
出力部と連結するが、これはデータ束の最大サイズ・即
わち本実°施例にお凶ては３４バイトを収容している。

比較装置ＣＮ５の′出力゛部は回路ＣＬ８のインヒビデ
ィング入力部に連結している。

Ｒ５の内容物がＭ９の内容物と対応した時は一回路ＣＮ
５の出力信号は回路ＣＬ８をオフにし、メ−％　９−　
ＭＰＴＯ充填作用は停止する。

メモリー町には３個の部分ＰＴ　、ＢＤ及び８（３４） がある、連続を指示するＩ４イトＩＣ及び／＃ケットの
構成Ｉ奇イ）ＢＰは、第１の部分ＦＴ中に貯蔵される。

データブロックＢＤは、第２の部分ＢＤ中に貯蔵される
。２個の接尾語ｊｆベイトは、第３の部分Ｓ中１ｃＩＩ
？蔵され′る０部分ＰＴは第１の出力端８２１を有し＝
ノ為キ゛ングコレクシ嘗ン回路ＣＭＩに連結するが、と
れによって連続性指示・ぐイトｔＣは転移される。受信
−したバイトｌ　’Ｃにより１回路ＣＭＩは第１の出力
部に４個Ｏイｙデキス情゛報の２進法デジツ）Ｉを供給
するが、その第２の出力部ではインデキス中の複数のエ
ラーを示す信号ＥＭＩ’を供給する。ＣＭＩの第１の出
力部はレジスタ６０入力部と連結するが、これは４個の
有効なインデキスピットを貯蔵す羞、レジスタａ６の出
力部は比較装置ＣＮ６の第１の入力部と連結゛す１−す るが、その第２の入力部は、：′期待するデータ／臂ケ
２．。□、イｙｙ”や。綻）蒜、１い、、□−ＭＩＯと
連結する。ＣＭｌの第２の出力部ＥＭＩは結線６２を通
じてＢｕｓと連結する」メモリーＭＩＯの入力部は、結
線６４を通じてＢＵＧに連結する。メモリーＭＩＯの内
容物はｉインロプロセッサ５６により計算され、かりＢ
ｕｓと結線６４を通じて転移される。比較装置ＣＮ６の
出力部は。

結ｍ６５を通じてＢｖｓに連結する。レジスタＲ６の６
容物がメモリー１０の内容物と一致し嫌い時は、比較装
置ＣＮ６は一臂ケットのインデキスの不連続性を示す信
号Ｄ１を、　Ｂｕｓ及び結線６５を通じてマイクロプロ
セッサに印加する。該警戒信号は、データグループを管
理する為に、マイクロプロセッサ５６が使用する。

メモリーの部分ＰＴには第２の出力部８２２を有し、こ
れが第２のハミング訂正回路ＣＭ２と連結するが、これ
はその第１の出力部においては。

Ｉ々ケットを構成するバイトＳＰの４個の有効な２進法
デジツトを倶、給し、その第２の出力部で社。

バイトＢＰ中に被数のエラーの存在することを示１・、
。

す信号ｍｐを供給する０回路ＣＮ２の第１及び第２の出
力部は一９夫々結ｌ／ｓ６６及び６７を通じてＢ′ＵＳ
と連結する。６６及び４Ｂを経由してマイクロプロセッ
サに伝達された情報には、特に、その中に同期作用をす
る／９ケットの有無を示すビットｂ２を有している。

メモリー　ＭＰＴＯ部分ＢＤ及び８の読取υ出力部は１
回路ＣＤＣの入力部に連結し、これはデータプロ、り中
のエラーを探知しかつ訂正する能力を有する０回路ＣＤ
Ｃのコントロール出力部は、結線６８を通じてＢＴＪ８
と連結し、かつ回路ＣＤＣのデータ出力部は、ム殿回路
ｆ−）Ｐ２Ｏ３個の入力部と連結する・回路ＣＤＣのコ
ント■−〉入力部は。

結線６９を通じてＢＵＳと連結する・ＡＮＤ回路Ｃ−）
Ｐ２の他の入力部は結線７０を通じてＢＵＧと連結する
。Ａ卸回路デー）Ｐ：ｌ）出力部は、プロ。

クメモリ−１１ＤＣの入力部と連結する。

ｂ２１１１を有する同期をする型式の／譬ケットがＣｕ
２よシ送信した・臂ケットの流れの中で発見されない＠
）では、マイクロプロセッサは対応する情報を６６を通
じて受信せず、かつム鴎回路Ｃ−、トＰ２を７０を通じ
てオンにしないし、かつメモ９−　ＢＤＣは（信号を）
充填する事ができず、又ＢＤＣに伝達された最初のブロ
ックは、同期化し九（３７） ／譬ケットに対応するブロックであることを確認してい
る。

その上に、メモＩＪ　−ＭＰＴの第２の部分ＢＤと第３
の部分５中に貯蔵されたバイトは回路ＣＤＣで読み取ら
れ、かつ処理される。データブロック中の複数のエラー
情報ＥＭＤは６８を通じて転移され。

データグループの処理のため＃マイクロプロセッサｓ６
によシ使用される。最後のエラーがＣＤＣで訂正された
時に、データブロックバイトは、プロ、クメモリーＢＤ
Ｃ中に貯わ見られる。

メモリーＢＤＣの能力は、ｌＩメモリ′−がデータブロ
ックを収容できる、こと、即わち上記の実施例では、３
０バイトであることである。結線６９を通じ１回路ＣＤ
Ｃはマイクロプロセッサからの信号を受信するが、これ
はメモリー　ＢＤＣに転送されるべきデータプロ、りの
サイズを示している。

メモリーＢＤＣの２出力部は論理回路ＣＬ９０入力部に
連結されるが、この回路の出力部は、ジャンクク璽ンＪ
４に連結する。メモリーＢＤＣが充満するや否や、論理
回路ＣＬ９は、ジャンクシ、ンＪ６（３８） を通じて、データグループ処理用部分組立に、そのバイ
トをバイト毎に転送する。その変換は信号ＰＡＲ及びＤ
ＯＰによって行われる。ジャンクシ、ンＪ４のワイヤＤ
ＯＰはカウンタＣ７の入力部と連結するが、そのリセッ
ト入力部は結４１７１を通じてＢＵＳに連結し、かつ出
力部はレジスタＲ７の入力部に連結する。バイトが送信
される度ごとに、カウンタＣ７は増量し、かつその内容
物はバイトレジスタ１７に転移される。レジスタＲ７の
出力部はデジタル比較装置ＣＮ７の第１の入力部と連結
し、その第２の入力部は結線７２を通じてＢＵＳに連結
する。レジスタＲ７のリセット入力部に結線７３を通じ
てｌｕＳに連結する。比較装置ＣＮ７の出力部は１回路
ＣＬ９のインヒビディンダ入力部と連結する。　　　　
　　　１ Ｒ７の収容物がＭｘｌｏ竺、（害物と一致すると。

比較装置ＣＮ７は信号を供・・船）、□、シ、これが回
路ＣＬ９をオフにし、かつデータはＪ４を通ずるグルー
プ処理部分組立中に転移させることができない。

ジャンクシ冒ンＪ４は、論理回路０ＬＩＯと第７図中に
示した機能部分５９で連結する・論理回路ＣＬＩＯは、
結１１７４を通じてＢＵＳと連結し、それでマイクロプ
ロセッサ５６が命令を下す為に使用する０回路ＣＬＩＯ
の出力部はノＳ建ング訂正回路ＣＨＩの入力部と、論理
回路ＣＬＩＩの入力部と。

論理回路Ｃｕ１ｇの入力部と連結する。ハ々ング訂正回
路ｅＨ３はレジス月目と連結するが、それは第１のデー
タブロックの第１のバイトの４個の有効ビットｂ２．ｂ
４．ｂ６及びｂ８を該レジスタＲ８に発信するためであ
る。レジメ月１の出力部はデジタル比較装置ＣＮ８の第
１の入力部と連結するが、その第２の入力部は、グルー
ｆＷｉの情報ＴＧを貯蔵しているメモリーＭ１２の出力
部と連結する。レジスタＲ８のリセット入力部は結線７
Ｓを通じてＢＵＳと連９４、結し、かつメモリーＭ１２
の入力部□ 部祉、結線７６、を通じてＢＵＳに連結する。ハ々ング
訂正回路ｃｍ”ｓ、の第２の出力部は、結線７７を通じ
てＢＵＳと連結する。比較装置ＣＮ８の出力部は論理回
路ＣＬ１１のエネーブル入力部と、ＡＮＤ回路？−）　
Ｐ　４０入力部と連結する。ＡＮＤ回路？　−）Ｆ４の
出力部はム殿回路ｆ−）　Ｐ　３０１個の入力部と連結
するが、それの他の入力部はジャンクシ冒ンＪ４のワイ
ヤＤＯＰに連結し、かつ出力部はカウンタＣ８の入力部
と連結する。カウンタＣ８の出力部は一方において論理
回路Ｃ１ｌのインヒビシ、ン入力部と連結し、他方ＫＴ
ｈいて論理回路０１２のアクチペーシ、ン入力部と連結
する・グループは、コード付けされたファイルを運んで
いると仮定すべきであろう０期待した温式のＴＧが理解
されるや否や、比較装置ＣＮ８は信号を送＃）、これが
論理回路ＣＬＩ　１をオンにする。その結果、論理回路
ＣＬＩＩは、第１のデータプロ、りの第２のバイトから
始まるＣＬＩＯから発信したデータを受信する。

ＡＮＤ回路？　−）　？　４の第２の入力部は結線７８
を通じてＢＵＩＩと連結するが、これは一般的に活性化
している。ＣＬ８の出方部が高レベルに転化すると、Ｍ
Ｄ回路？　−）　？　４の出方部はＡＮＤ回路ｒ−）　
Ｐ　３ｔ）入力部を活性化し、これがジャンクＶ曹ンＪ
４の信号ＤＯＰをオンに転する。

（４１） 蔚の回路ｒ−）！’３の出力部はバイトカウンタ０８に
連結するが、これはその計量値が１９”の値になった時
に論理回路ＣＬＩＩをオフにする。それ改番で、論理回
路Ｃし■紘、最初のデータプロνり中Ｋｔまれているグ
ループ先頭部のａ４イト２−８を受信している。ＣＬＩ
ＩＯ出力部はハ電ンダ訂正回路ＣＭ４に連結するが、仁
の回路の出力部紘メモリー■の入力部に連結する。ハ電
ンダ訂正回路ＣＨ４は有効な情報ビットをメモリー劇に
発信する。ハ建ンダ訂正回路ＣＨ４の第２の出力部は、
ダルーデ先頭部バイトの各々の中にある複数のエラーＥ
Ｍをマイクロノロ七、す５６に示すために、結線７９を
通じてＢＵＳ　Ｋ連結する・メモリー　ＭＩＧに貯わ見
られる最初の情報はグループの連続性インデキスＣであ
る。メモリーＭＥＧ　１１　、情報Ｃ，Ｒ，ＴＩ及びＴ
２　、Ｆｌ及びＦ２及びＮを発信する５個の出力部８３
１乃至８３５を有する。

出力部８３１はデジタル比較装置ＣＮ９の第１の入力部
と連結し、これの第２の出方部は０期待する連続性イン
デキスを貯ゎえているメモリーＭ１３（４２） の出力部と連結する。メモリーＭ１３の入力部は結線８
０を通じてＢＵＲと連結し、かつ比較装置Ｃ９の出力部
は、結線８１を通じてＢＵＩｉに連結する。

ＭＩＧから受信したインデΦスＣの値は、メモリーＭ１
Ｂの内容物と比較される。この２つの値が一致しない場
合は、比較装置ＣＮ９は！インロプロセッサ５６に、８
１を通じて、インデキスの不連続の信号を発信する。

メ毫り−■の第２の入力一部β３２はデジタル比較装置
ＣＮｌ０の第１の入力部と連結するが９、ＣＮｌ０　ｔ
）第２の入力部はメモリーＭ１４の出力部と連結し、そ
の入力部は結線８２を通じてＢＵＲと連結する。比較装
置ＣＮｌ０　Ｏ出力部は結ａＳＳを通じてＩＵＩＩと連
結する。８Ｂ・□・２から発信する情報はダルーデ反復
インデキスにである。比較装置ＣＮＩ　Ｏは、ＲＯ値を
メモリー、Ｍ１４中に貯わ見られた値と比較する。そし
て号塵値が一致しないと。

比較装置Ｃ）１１０は反復インデキスの進行中に不連続
があることを示す信号をマイクロプロセッサ５６に発信
する。

同様な手法で、カウンタＣ８は、その計量値が。

グループ先頭データを除いて＃ＣＬ１２を通じて転換す
ることを得るデータプロ、りのデータが１９＃の値に達
し九時論理回路ＣＬ１２をオンにする。カウンタＣ８の
リセット入力部は結＃！８４を通じてＢＵＲと連結し、
かつ論理回路ＣＬ１２のインヒビシ嘗ン入力部は結線８
Ｓを通じて−Ｂυ８に連結する拳論理回路ＣＬ１２Ｄ出
力部は独占ＯＲ回路？−）ＣＩＸの１個の入力部と連結
し、その２番＠Ｏ入力部はコード付けするバイト発振器
ＧＯＣの出力部と連結するが、　ＧＯＣの入力部は結線
８６を通じてＢＵＲと連結スる。コーディングバイト発
振器ＧＯＣの内容はバスを通じて訓練用制御インターフ
ェース５７によって制御される。

す 独占ｏｎ回路ｒ二）　Ｃ）ｊＣは、メモリーＭＯＤの入
力１゛１ 部と連結する０、、）、１１′、、 データはコード台けされたと云う仮定をすれば。

ＣＬ１２から供給された情報は１発振器ＧＯＣと連結し
た独占ＯＲ回路？−）　ＣＥＸを通じて転換し、骸独占
ＯＲ回路ｒ−）はデータの解コード作業を行っている。

解コードをされると、明瞭になった一一タはメモリーＭ
ＧＤ中に転換される。メモリーＭＧＤの充満作用は、マ
イクロプロセッサ５６から１１０８及び結！Ｉ８５を通
じて発信される信号で停止するが、この信号は論理回路
ＣＬ１２をオフにする。

この信号はメモリーＭＥＧ中に貯わ見られた情報によシ
マイン四プロセッサ５６によって発振したものであシ、
即わち１ダルーデサイズ及び１最終データプロツタのサ
イズである・データグループが反復される場合では、か
つ若し以前に貯わえたブロックが修正できないエラーに
影響されると考えられえならば、メモリー内の対応する
位置にある内容物は成るプロ、りで、それが修正する事
が不能なエラーの影響を受けないものであれば−その反
復ｆＷラックデータを以て置換される。この様々処理は
１反復ブロックが使用し尽される壕で反復して実施され
る。

メモリーＭＧＤの出力部は論理回路ＣＬ１Ｂの入力部に
連結しているが、その出方部はジャンクシ。

（４５） ンＪ５．ワイヤＰＡＲ、ＤＯＰ及びＢＵｌｌに連結して
いる咳ジャンクシ■ンのデータ送信ワイヤ８７に連結す
る。その上に尚、ワイヤＤＯＰは、カウンタＣ９の入力
部と連結しているが、それのリセット入″゛力部は、結
線８８を通じてＢＵＲＫ連結している。

カウンタｄ９の出力部は比較装置（’Ｎｌ　１の第１０
人力部と連結するが、これの第２の入力部はメモリーＭ
１ｓの出力部に連結し、“又Ｍ１Ｂの入力部は結線８９
を通じてＢｔＴｌｌに連結している。メモリーＭｉｓは
データグループのサイズを収容する。・比較装置ＣＮ１
１の出力部は１回路ＣＬ１Ｂのインヒビテ４ンダ入力部
と連結する０回路１３のエネーブル入力部は結＠９０を
通じてＢＵＲに連結する。

ダル−ｌデータメモリＭＧＤの充填作用が達成された時
は、マイクロｆロセッサ５６社受信器のメモリー引Ｍに
データを２回路ＣＬ１３　、８７及びＢＵＲを通じて転
換する。送信の終りでは、骸メモリーはデータベースか
ら伝達されたファイルの全部を収容するが、骸ファイル
は周辺対話器と参照することがある。

（４６） こむで了解すべきは、ここに記述したシステムは２本発
明の範囲から離れることなく改修することを得ると云う
事である。

該システムは、空中放送テレＣジ曹ンチャンネルの代シ
に１例えば有線プログラム放送ネットワークの様な方法
によシ、標準ビデオ信号を、一方通行式伝達法のいがな
るもＯＫも使用できるであろう。

本発明によるシステムは、データ束を送信する様に意図
した一方通行製媒質にも使用でき９例えばデジタルフロ
ーを印加する為の変調されたキャリヤの様１ｋＣデオ信
号を同期化した信号として供給する臨時Ｏ構造の如何を
問□わず、使用することを得る・上述したところで、′
メモリーＭＰＴとＭＥＧは別々の一出力を示す直列の入
力と並列の出力を有するバイトシフトレジスターに事実
上見える。勿論ＲＡＭメモ：′：。

リーはそれらのために使用して・・、、もよい。この場
合出力バイトはそれらを処理し得る手晟に茹して読まれ
る前に先ずアドレスされる。並列入力直列入力を有する
バイトシフトレジスターに見られるメモリーＭＰとＭＧ
に対しても同様であ′る。

（４７）

【図面の簡単な説明】

第１図は、タイｆ　ＤＩＤＯＮ　Ｃ）一方通路式送信シ
メテムの７”　ａ　ｙクダイ千ダラム。 第２図は、第１図のシステム中に使用された送信システ
ムのｆ口、り〆イヤグラム。 第３図は、第２図の装置中にあるデータグループを処理
する部分組立の論理部分のブロックダイヤダラム。 第４図は、第２図の装置中での、データＩ＃ケットを発
振する部分組立の論理部分のプロ、クダイヤダラム。 第５図は１本発１１１１による受信装置の：ｊ”　ａ　
ｙり〆イヤグラム。 第６ａは、第５図の装置中のデータΔヶ、トを処理する
部分組卒の論理部分のｆｔ！ツクダイヤグラ・、及び　
　：： （： 第７図は、　ｓ、、４．１．図の装置中のデータグルー
プを処理する部分組立□の論理部分のツロックダイヤダ
（４８） フ五〇 図において。 １・・・データベース、２−・・送信装置、３・・・デ
ータ源＃４・−放送ネットワーク、　５−・・受信器、
６・・・アンテナ、　７−・・解変調用部分組立、Ｓ−
・・データ取得装置、　１　Ｇ−＝・変調器、　１２−
・・入力カップラ、１３・・・セントラルｆロセッサ、
　１４−・・多重通信回路。 １ｓ・・・デジタル時計、１６−・操作装置、１丁・−
データグループ発振器、１８・−データ／々ケット発振
器、２６．２７．２８．２９．３Ｇ、３１．３２゜＄　
３　、３４　、３５、−・・結線、３６．３７．３８゜
３９−４０ｅ４１−４２−４３−４４＊４Ｂ−４６−・
・結線、ＳＯ・・・解装調器、　５１−・部分組立ＤＩ
ＤＯＮ　、　！＄　４−・大部メモリー、５＠−ｗイン
ｏｆ（４９） 手続補正書（方式） １．事件の表示゛ 昭和５７年特許願第１８１２２８号 ２、発明の名称 置方通路式データ伝送方式 ３、補正をする者 事件との関係　　特許出願人 名　称　　エタプリッスモン　ビュプリックトディフユ
ジオン　ディ　テレディ７エジオンド　フランス ４、代理人　〒１０５ ６、補正の対象 １）願書の出願人の代表者の欄 ２）図　面 ３）委任状および訳文 ４）優先権証明書および訳文 ｌ　補正の内容 １）別紙願書のとおシ ２）図面の浄書（内容に変更なし） ３）別紙のとおり ４）別紙のとおり

Claims (1)

1. 【特許請求の範囲】 １、　ディジタルデータを送信することができる一方通
   路式伝送系に接続された送信局１．２を含み、前記送信
   局１，２は送信されるデータフ４ンクフアイルを取得し
   データノ々ンクから利用される一方通路式送信系統４に
   伝達される情報を表示するに適応し、かかる情報を放送
   し、夫々の受信装置５には一方通路式送信系統に適合す
   る復調用アセンブリーと受信した情報を蓄積することが
   できるメモリー５４を含むデータ取得装置８と前記メモ
   リ５４に蓄積された情報を取得するための端末装置を有
   する複数個の受信装置５に対してデータ・９ンクフアイ
   ルの内容を放送する置方通路式データ伝送方式 ２、夫々の受信装置においてデータ取得装置８は、母線
   ＢＵ８とテログラムメモリー９０．一方母線に接続され
   他方復調アセンブリー７に接続され１−ま たグログラムインターフェース、入力は復調アッセンブ
   リー７の出力から接続され出力は母線に接　−統されて
   いるデータＩ’？　ラケットプロセラシングアーセンブ
   リ−５５と、母線に接続され送信されたファイルの総て
   を蓄積することのできるＲＡＭメモリー５４と、前記メ
   モリー５４に蓄積されたファイルを参照するための対話
   端末器５４を含む特許請求の範囲第１項記載の置方通路
   式データ送信方式３、　データはバケツ）１式で送信局
   １．２によって放送され、各ノ譬ケットはパケット連続
   指数信号ＩＣよりなる接頭部とノ母ケット構造情報ｓｐ
   よりなり更に通常の同期信号Ｒ１ｈ　ａｇ、ｎとチャン
   ネル符号コード信号Ａｌ　　ｅ　Ａｔ　　ｒ　Ａ３と一
   連のデータブロックを含むデータグルーｆ（群）とされ
   て送信されるファイルデータと、ノクケットのデータ領
   域を構成する各データブロックとグループＩＧの型を規
   定するバイトを有するグループの接頭部よりなる各グル
   ープの最初のグループと、グループ連続指数Ｃと、グル
   ープＴｌ、Ｔ２における最初のブロックとグルーｆＦ１
   ．Ｆ２の最後のプロ−２ ツクの形に基づくブロック数と、ノぐケラトのブロック
   がグループの最初のブロックであるか否かを示す情報を
   含む各パケットの接雇字よりな、シ、そこでプロセッシ
   ングアセンブリー５５がノＪ？ケット５８を処理する第
   １部分とグループ５９を処理する第２部分よりなる特許
   請求の範囲第２項記載の路ＣＬ８の禁止入力に接続され
   た出力の予め規定された容量を有する入カッ４イト計数
   手段Ｃ６，Ｒ５゜ＣＮ５．Ｎ９を有する各入力・母ケッ
   トを蓄積する第１メモリー（ＭＰＴ）に接続された入力
   回路ＣＬ８を含み、前記第１メモ＋７−　（ＭＰＴ）は
   連続指数・々イ）ＩＣと・母ッケージ構成パイ）ＳＰを
   確認するため確認手段Ｒ６、ＣＮ６．ＭＩｏ、５６に夫
   々接続された２つの出力８２１．８２２を有する第１デ
   ータメモリＭＰＴと、第２のイングツ。カーは母線から
   接続され出力がグループ処理部分５９に接続されたデー
   タプローツクを蓄積する第２のデータメモリＢＤＣに接
   続される出力を有するアンド回路Ｐ２の入力にツヤ−３ ケラトの残部を送出する出力と、入力回路計数千−段確
   認手段は母線によってマイクロプロセッサに接続される
   ようになっている特許請求の範囲第３項記載の置方通路
   式データ送信方式 ５、　グループプロセッシング部分５９はグループタイ
   グパイ）　ＴＧを検出するため出力が検出回路Ｒ８，Ｃ
   Ｎ８．Ｎ１２に並列に接続された第２入力回路ＣＬＩＯ
   と、出力がグループ接頭部メモリーＭＥＧに接続された
   第３入力回路ＣＬＩ　１と、出力が母線に接続された出
   力回路ＣＬＩ　３に接続された第４入力回路ＣＬ１２と
   よりなシ、第３入力回路ＣＬＩＩはバイトカウンタｃＢ
   ［関連せしめられ、グループ接頭メモ！７７　ＭＥＧは
   バイト解析手段ＣＮ９．ＣＮｌ０゜５６に接続された出
   力を有し、第３入力回路ＣＬＩＩの成し得る入力は検出
   回路Ｒ８、ＣＮ８．Ｎ１２の出力に接続され１．ｐウン
   タＣ８の出力は第３インプット回路ｃＬｘｘ６Ｊ止入力
   に第４人力回路ＣＬ１２の成し得る入力に接続され、検
   出回路と解析手段は母線を通じてマイクロプロセッサ−
   ５６に接続される特許請求の範囲第３項又は第４項記載
   の置方−４ 通路式データ送信方式 ６、　第４入力回路ＣＬ１２とデータメモリーＭＧＤと
   の間に解読回路があって母線を通して判読定数が供給さ
   れる特許請求の範囲第５項記載の置方通路式データ伝送
   方式 ７、検出回路Ｒ８、ＣＮ８．Ｎ１２の出力はゲートＰ３
   ．Ｐ４装置を通してバイトカウンタＣ８の成し得る入力
   に接続される特許請求の範囲５又は６項記載の置方通路
   式データ送信装置 以下余白 −５