JPH0630017A - Atm cell flow converter - Google Patents

Atm cell flow converter

Info

Publication number
JPH0630017A
JPH0630017A JP17815392A JP17815392A JPH0630017A JP H0630017 A JPH0630017 A JP H0630017A JP 17815392 A JP17815392 A JP 17815392A JP 17815392 A JP17815392 A JP 17815392A JP H0630017 A JPH0630017 A JP H0630017A
Authority
JP
Japan
Prior art keywords
cell
random number
burst
cell flow
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17815392A
Other languages
Japanese (ja)
Inventor
Yoshiaki Takahata
由彰 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17815392A priority Critical patent/JPH0630017A/en
Publication of JPH0630017A publication Critical patent/JPH0630017A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To provide a burst cell flow which is suited to be accurately evaluated by providing a means to store the inputted ATM cell flow and reading out this cell flow as a burst cell flow to control it. CONSTITUTION:An ATM cell flow 10 is inputted to a valid cell selecting circuit 1 and only a valid cell 11 is selected and stored in a cell buffer 2. When the buffer 2 becomes empty, a buffer empty signal 14 is generated. Then a counter 4 is reset and the transmission of the cell 11 is discontinued from the buffer 2. When the buffer 2 is filled, a buffer full signal 16 is generated. Then a counter 3 is reset and the cell 11 is transmitted from the buffer 2. In this method, however, a burst cell flow may possibly be excluded out of the setting. Then the generating states of the random number generating circuits 7 and 8 are set so that the burst generating probability is secured in accordance with the generating probability of the input cell flow 10. Thus the preceding problem can be evaded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力されるATMセル
流をバースト性を有するセル流に変換して出力するAT
Mセル流変換装置に係り、特にバーストトラヒック特性
や輻輳制御の性能評価のためにATM通信システムに入
力されるセル流を作り出すのに適したATMセル流変換
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is an AT which converts an input ATM cell stream into a cell stream having a burst property and outputs it.
The present invention relates to an M cell flow converter, and more particularly to an ATM cell flow converter suitable for creating a cell flow input to an ATM communication system for burst traffic characteristics and performance evaluation of congestion control.

【0002】[0002]

【従来の技術】最近、音声、データおよび画像といった
各種メディアからの通信情報を一元化して扱うことので
きる広帯域ISDN(B−ISDN:Broad-Band Integ
ratedServices Digital Network)が注目されている。
このB−ISDNにおいては、ATM(非同期転送モー
ド)方式の通信システムが用いられる方向で現在研究が
進められている。
2. Description of the Related Art Recently, a broadband ISDN (B-ISDN: Broad-Band Integ) capable of unifying and handling communication information from various media such as voice, data and images.
ratedServices Digital Network) is attracting attention.
In this B-ISDN, research is currently underway in the direction of using an ATM (asynchronous transfer mode) communication system.

【0003】ATM通信方式は、端末において情報が発
生する毎に情報をセルに乗せて送出する非同期転送であ
るため、情報がCBR(Constant Bit Rate :定ビット
レート)でなく、ランダムなタイミングでネットワーク
に送信される。特に、画像情報のような高ビットレート
の情報が送信される場合には、ATMセルがバースト的
に発生し、セル衝突などのいわゆる輻輳状態が生じるこ
とが予想される。このような輻輳状態は、ATM交換に
おいてはセル廃棄を引き起こす原因となるため大きな問
題とされている。輻輳状態を制御してセル廃棄をできる
だけ少なくすることが、交換機の性能向上につながるこ
とになる。このことから、輻輳状態を生じさせる最大の
原因と考えられるバースト状態を作り出すことは、AT
M通信システムの評価を行う上で重要と考えられる。
Since the ATM communication system is an asynchronous transfer in which information is placed in a cell and transmitted every time information is generated in a terminal, the information is not a CBR (Constant Bit Rate) but a network at random timing. Sent to. In particular, when high bit rate information such as image information is transmitted, ATM cells are expected to occur in bursts and a so-called congestion state such as cell collision occurs. Such a congestion state is a major problem because it causes cell discard in the ATM exchange. Controlling the congestion state and minimizing cell discard will improve the performance of the exchange. From this, it is the AT that creates the burst condition, which is considered to be the largest cause of congestion.
It is considered to be important for evaluating the M communication system.

【0004】しかし、従来のATM通信システムの評価
のためのセル発生装置は、ある一定周期のセル発生パタ
ーンを手入力で指定する方法か、もしくはポアソン分布
に従うセル発生確率によるセルの発生しか行うことがで
きない。このような従来のセル発生装置では、バースト
セル流、特にバースト状態のシミュレーションで行われ
ているようなバーストの発生タイミングとバースト長の
両方がポアソン分布に従う発生確率となるセル流を発生
することはできない。このことは、ATM交換システム
の実験機を製作した場合などに、バーストセル流による
セル廃棄率などの交換システムの評価を行う上で、また
輻輳制御の効果を正確に評価する上で、さらには現在多
くのシミュレーションが行われているバーストトラヒッ
ク制御のシミュレーション結果と実際の測定結果との比
較を行う上でも、大きな問題点であるといえる。
However, a conventional cell generator for evaluating an ATM communication system uses a method of manually inputting a cell generation pattern of a certain fixed period, or performs only cell generation according to a cell generation probability according to Poisson distribution. I can't. In such a conventional cell generator, it is not possible to generate a burst cell flow, in particular, a cell flow in which both the burst generation timing and the burst length, which are performed in a simulation of a burst state, have a generation probability according to Poisson distribution. Can not. This means that when an experimental machine for an ATM switching system is manufactured, it is necessary to evaluate the switching system such as the cell loss rate due to the burst cell flow, and to accurately evaluate the effect of congestion control. It can be said that this is a big problem when comparing the simulation results of burst traffic control, which is currently being subjected to many simulations, with the actual measurement results.

【0005】さらに、このようなATM通信システムの
適切な評価に適したバーストセル流を作成するために、
ポアソン分布に従うセル発生確率によるセルを発生する
セル発生装置を含めてバーストセル流発生装置を構成す
ると、セル発生装置が複雑であるために、全体の回路規
模が極めて大きくなるという問題が生じる。
Furthermore, in order to create a burst cell flow suitable for proper evaluation of such an ATM communication system,
If a burst cell flow generator is configured to include a cell generator that generates cells with a cell generation probability according to the Poisson distribution, the cell generator is complicated, resulting in an extremely large overall circuit scale.

【0006】[0006]

【発明が解決しようとする課題】上述したように、従来
のATMセル発生装置ではATM通信システムの評価に
際して、バーストセル流によるセル廃棄率や、輻輳制御
の効果を評価したり、バーストトラヒック制御のシミュ
レーション結果と実際の測定結果との比較を行う上で適
したバーストセル流を簡易な構成により発生することが
できないという問題があった。
As described above, in the conventional ATM cell generator, when evaluating the ATM communication system, the cell discard rate due to the burst cell flow, the effect of congestion control, and the burst traffic control are evaluated. There is a problem that a burst cell flow suitable for comparing the simulation result with the actual measurement result cannot be generated with a simple configuration.

【0007】本発明は、ATM通信システムの適切な評
価に適したバーストセル流を簡単な構成によって生成す
ることができるATMセル流変換装置を提供することを
目的とする。
It is an object of the present invention to provide an ATM cell flow converter capable of generating a burst cell flow suitable for proper evaluation of an ATM communication system with a simple structure.

【0008】[0008]

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るATMセル流変換装置は、入力された
ATMセル流を蓄積する蓄積手段と、この蓄積手段に蓄
積されたATMセル流をバーストセル流として読み出す
制御を行う制御手段とを備えたことを基本的な特徴とす
る。
In order to solve the above problems, an ATM cell flow converter according to the present invention comprises a storage means for storing an input ATM cell flow and an ATM cell stored in the storage means. The basic feature is that the control means is provided for controlling the flow to be read as a burst cell flow.

【0009】本発明の一つの態様によると、前記制御手
段は、第1および第2の乱数発生手段と、これら第1お
よび第2の乱数発生手段から発生される第1および第2
の乱数値がそれぞれロードされ、前記ATMセル流に同
期したクロックを計数する第1および第2の計数手段と
を有し、第1の計数手段が第1の乱数値に相当する数の
前記クロックを計数する毎に前記蓄積手段からのセルの
読み出しを開始し、この読み出し開始時点から第2の計
数手段が第2の乱数値に相当する数の前記クロックを計
数する毎に前記蓄積手段からのセルの読み出しを終了す
る。
According to one aspect of the present invention, the control means comprises first and second random number generating means, and first and second random number generating means.
First and second counting means for respectively counting the clocks synchronized with the ATM cell stream, the first counting means corresponding to the first random number value of the clocks. The reading of the cells from the storage means is started every time the counting is performed, and from the time when the reading is started, the second counting means counts the number of clocks corresponding to the second random number value from the storage means. The cell reading is completed.

【0010】本発明の他の態様によると、前記制御手段
は、第1および第2の乱数発生手段と、これら第1およ
び第2の乱数発生手段から発生される第1および第2の
乱数値がロードされ、前記ATMセル流に同期したクロ
ックを計数する第1および第2の計数手段とを有し、第
1の計数手段が第1の乱数値に相当する数の前記クロッ
クを計数する第1の期間中前記蓄積手段からのセルの読
み出しを行い、この第1の期間終了後第2の計数手段が
第2の乱数値に相当する数の前記クロックを計数する第
2の期間中前記蓄積手段からのセルの読み出しを休止す
る。
According to another aspect of the present invention, the control means includes first and second random number generating means and first and second random number values generated from the first and second random number generating means. And a first and second counting means for counting a clock synchronized with the ATM cell stream, the first counting means counting a number of the clocks corresponding to a first random number value. The cells are read from the storage means during the period of 1, and the second counting means counts the number of the clocks corresponding to the second random number value after the end of the first period. Pause reading of cells from the means.

【0011】[0011]

【作用】本発明では入力されたATMセル流を一旦蓄積
し、これを読み出す際にバーストセル流に変換する。す
なわち、ATM通信システムを評価するためのセル発生
装置から送られてくるポアソン分布に従うセル発生確率
で発生されるセル流などをそのまま入力信号源として利
用し、これをバーストセル流に変換する。このため、バ
ーストセル流を発生する装置を新たに用意することな
く、簡易な構成によって、ATM通信システムをより正
確に評価するのに適したバーストセル流が得られる。
According to the present invention, the input ATM cell flow is once accumulated and converted into a burst cell flow when reading out. That is, a cell flow or the like generated with a cell generation probability according to the Poisson distribution sent from a cell generation device for evaluating an ATM communication system is directly used as an input signal source and converted into a burst cell flow. Therefore, a burst cell flow suitable for more accurately evaluating the ATM communication system can be obtained with a simple configuration without newly preparing an apparatus for generating the burst cell flow.

【0012】また、各々2つの乱数発生手段と計数手段
を用いて蓄積手段の読み出し動作を制御することによ
り、バースト発生タイミング(バースト周期またはバー
スト間隔)やバースト長が任意の確率分布に従って設定
された種々のタイプのバーストセル流が得られる。従っ
て、このバーストセル流をATM通信システムに入力す
ることで、シミュレーションなどでの計算によって予想
されている輻輳制御の効果と実際のシステムを使用した
実験による評価結果との比較検討が可能となり、より一
層正確なシステム評価およびシミュレーション評価がで
きる。
Further, by controlling the read operation of the accumulating means by using two random number generating means and two counting means respectively, the burst generation timing (burst period or burst interval) and burst length are set according to an arbitrary probability distribution. Various types of burst cell streams are available. Therefore, by inputting this burst cell flow into the ATM communication system, it becomes possible to compare and examine the effect of the congestion control expected by the calculation in the simulation and the evaluation result by the experiment using the actual system. More accurate system evaluation and simulation evaluation can be performed.

【0013】[0013]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明の一実施例に係るATMセル流変
換装置のブロック図である。このATMセル流変換装置
は、入力されたATMセル流10から有効セル11を選
択して出力する有効セル選択回路1、有効セル選択回路
1からのセル11を蓄積するセルバッファ2、セルバッ
ファ2を制御するための第1、第2のカウンタ3,4、
ディレイ回路6および第1、第2の乱数発生器7,8に
よって構成される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an ATM cell flow converter according to an embodiment of the present invention. This ATM cell flow converter includes a valid cell selection circuit 1 that selects and outputs a valid cell 11 from an input ATM cell flow 10, a cell buffer 2 that stores the cell 11 from the valid cell selection circuit 1, and a cell buffer 2. For controlling the first and second counters 3, 4,
The delay circuit 6 and the first and second random number generators 7 and 8 are used.

【0014】次に、この実施例の動作を説明する。ま
ず、初期状態として乱数発生器7,8から発生される乱
数値17,18が初期設定信号19によってカウンタ
3,4にロードされる。入力されるATMセル流10
は、図示しないセル発生装置から例えば60%のポアソ
ン確率分布に従って発生されるセル流であり、その一例
を図3に示す。このATMセル流10は有効セル選択回
路1に入力され、ここで有効セル11のみが選択されて
セルバッファ2に蓄積される。
Next, the operation of this embodiment will be described. First, as an initial state, the random number values 17 and 18 generated from the random number generators 7 and 8 are loaded into the counters 3 and 4 by the initial setting signal 19. ATM cell flow 10 input
Is a cell flow generated according to a Poisson probability distribution of 60% from a cell generator (not shown), an example of which is shown in FIG. This ATM cell stream 10 is input to the valid cell selection circuit 1, where only valid cells 11 are selected and stored in the cell buffer 2.

【0015】ATMセル流10の最初のセルが到着する
と、セルクロックCCKによりカウンタ3,4がカウン
トダウンを開始する。カウンタ3の内容がオール“0”
になると、つまりカウンタ3が乱数値17に相当する数
のセルクロックCCKを計数すると、カウンタ3からセ
ルバッファ2にバースト周期設定信号15が供給され
る。このバースト周期設定信号15によりセルバッファ
2の読み出し動作が開始されることにより、セルバッフ
ァ2に蓄積されたセルがセルクロックCCKのタイミン
グに合わせて読み出され、バーストセル流12として出
力に送出される。
When the first cell of the ATM cell stream 10 arrives, the cell clock CCK causes the counters 3 and 4 to start counting down. The contents of counter 3 are all "0"
Then, when the counter 3 counts the number of cell clocks CCK corresponding to the random number value 17, the burst cycle setting signal 15 is supplied from the counter 3 to the cell buffer 2. When the read operation of the cell buffer 2 is started by the burst cycle setting signal 15, the cells accumulated in the cell buffer 2 are read at the timing of the cell clock CCK and sent to the output as a burst cell stream 12. It

【0016】また、カウンタ3の内容がオール“0”に
なると、乱数発生器7が駆動された後、ディレイ回路6
を介して乱数発生器7から発生される乱数値17がカウ
ンタ3にロードされ、カウンタ3は再びカウントダウン
を始める。すなわち、カウンタ3が乱数値17に相当す
る数のセルクロックCCKを計数する毎に、セルバッフ
ァ2からのセルの読み出しが開始される。
When the contents of the counter 3 become all "0", the delay circuit 6 is driven after the random number generator 7 is driven.
The random number value 17 generated from the random number generator 7 is loaded into the counter 3 via the, and the counter 3 starts counting down again. That is, every time the counter 3 counts the number of cell clocks CCK corresponding to the random number value 17, the reading of cells from the cell buffer 2 is started.

【0017】カウンタ3の内容がオール“0”になる
と、同時に乱数発生器8から発生される乱数値18がカ
ウンタ4にロードされると共に、カウンタ4がカウント
ダウンを開始する。そして、カウンタ4の内容がオール
“0”になると、つまりカウンタ4が乱数値18に相当
する数のセルクロックCCKを計数すると、カウンタ4
からバースト長設定信号13がセルバッファ2に供給さ
れ、セルバッファ2からのセルの読み出しが終了すると
共に、カウンタ4はホールド状態となる。すなわち、読
み出し開始時点からカウンタ4が乱数値18に相当する
数のセルクロックCCKを計数する毎に、セルバッファ
2からの読み出しが終了する。
When the contents of the counter 3 become all "0", the random number value 18 generated from the random number generator 8 is simultaneously loaded into the counter 4 and the counter 4 starts counting down. Then, when the contents of the counter 4 become all “0”, that is, when the counter 4 counts the number of cell clocks CCK corresponding to the random number value 18, the counter 4
Then, the burst length setting signal 13 is supplied to the cell buffer 2, the reading of the cells from the cell buffer 2 is completed, and the counter 4 is in the hold state. That is, every time the counter 4 counts the number of cell clocks CCK corresponding to the random number value 18 from the start of reading, the reading from the cell buffer 2 ends.

【0018】このような動作により、図2に示すように
第1のカウンタ3で発生されるバースト周期設定信号1
5により定まるバースト周期tB (i) (i=1,2,
…)を持ち、かつ第2のカウンタ4で発生されるバース
ト長設定信号13により定まるバースト長tL (i) (i
=1,2,…)を持つバーストセル流12がセルバッフ
ァ2から読み出され、出力に送出される。
By such an operation, as shown in FIG. 2, the burst cycle setting signal 1 generated by the first counter 3 is generated.
Burst period t B (i) (i = 1, 2,
, And has a burst length t L (i) (i) determined by the burst length setting signal 13 generated by the second counter 4.
= 1, 2, ...) is read from the cell buffer 2 and sent to the output.

【0019】このとき出力に送出されるセル流は、バー
ストセル流を想定しているため、1セル毎に送出される
が、このセル送出タイミングも外部から設定可能として
おけば、バースト発生期間中のセル流のセル間隔をセル
クロックCCKが2個到来する毎に1セルを送出した
り、バースト発生期間中のセル発生をポアソン分布に従
うセル発生確率にするなど、任意に設定することが可能
である。
At this time, since the cell flow sent to the output is assumed to be a burst cell flow, it is sent for each cell. However, if the cell sending timing can also be set from the outside, during the burst generation period. It is possible to arbitrarily set the cell interval of the cell flow such that one cell is transmitted every two cell clocks CCK arrive, or the cell generation during the burst generation period is made to be a cell generation probability according to Poisson distribution. is there.

【0020】ここで、カウンタ4がカウントダウンして
いる間にセルバッファ2内のセルが空になってしまった
り、逆にカウンタ4がホールド状態のときにセルバッフ
ァ2が満杯の状態になったときの対策が問題となる。こ
の対策のため、本実施例ではセルバッファ2が空になっ
たときには、セルバッファ2からその旨を示すバッファ
空信号14を発生させて該信号14によりカウンタ4を
リセットすることによって、セルバッファ2からのセル
送出を停止させ、またセルバッファ2が満杯になったと
きにはセルバッファ2からその旨を示すバッファ満杯信
号16を発生させて該信号16によりカウンタ3をリセ
ットすることによって、セルバッファ2からセル送出を
行うようにしている。なお、この方法では出力に送出さ
れるバーストセル流12が設定から外れる可能性がある
が、入力のATMセル流10のセル発生確率に見合った
バースト発生確率となるように乱数発生器7,8の乱数
発生状態を設定するなどの方法により、このような問題
を回避できる。
Here, when the cell in the cell buffer 2 becomes empty while the counter 4 is counting down, or conversely, when the cell buffer 2 is full when the counter 4 is in the hold state. The problem is that. As a countermeasure, in the present embodiment, when the cell buffer 2 becomes empty, the cell buffer 2 is caused to generate a buffer empty signal 14 to that effect, and the counter 14 is reset by the signal 14 to reset the cell buffer 2. From the cell buffer 2 by stopping the cell transmission from the cell buffer 2 and generating a buffer full signal 16 from the cell buffer 2 when the cell buffer 2 is full and resetting the counter 3 by the signal 16. It is designed to send cells. In this method, the burst cell flow 12 sent to the output may be out of the setting, but the random number generators 7 and 8 are set so that the burst occurrence probability matches the cell occurrence probability of the input ATM cell flow 10. Such a problem can be avoided by a method such as setting the random number generation state of.

【0021】乱数発生器7,8は、予め外部入力により
設定された確率分布関数に従って乱数値17,18をそ
れぞれ発生する。図4に、この確率分布関数の一例を示
す。このような関数を用いることによって、バースト周
期tB (i) およびバースト長tL (i) を図2に示したよ
うにランダムに変化させることができる。
The random number generators 7 and 8 generate random number values 17 and 18, respectively, according to a probability distribution function preset by an external input. FIG. 4 shows an example of this probability distribution function. By using such a function, the burst period t B (i) and the burst length t L (i) can be randomly changed as shown in FIG.

【0022】なお、本発明は図1のような構成に限定さ
れるものではなく、例えばバーストセル流のセルが送出
されている時間と、セルが送出されていない時間または
ポアソン分布に従うセル発生確率でセルが発生する時間
の2つの時間を2つのカウンタと乱数発生器によって決
定することで、上述とは別のパターンのバーストセル流
を発生するように構成することも可能である。
The present invention is not limited to the configuration as shown in FIG. 1. For example, the time when a cell of the burst cell flow is transmitted, the time when the cell is not transmitted, or the cell occurrence probability according to the Poisson distribution. It is also possible to configure to generate a burst cell flow of a pattern different from that described above by determining the two times of the cells to be generated by the two counters and the random number generator.

【0023】この場合のバーストセル流のセル発生タイ
ミングと、第1および第2のカウンタの値との関係を図
6に示す。すなわち、この例では第1のカウンタによっ
てバーストセル流のバースト長tL (i) (i=1,2,
…)を決定し、第2のカウンタによってバーストセル流
のバースト間隔tN (i) (i=1,2,…)を決定して
いる。この場合、第1のカウンタが第1の乱数値に相当
する数のセルクロックCCKを計数する第1の期間(t
L (i) に相当)中に、セルバッファ2からのセルの読み
出しを行い、第1の期間終了後、第2のカウンタが第2
の乱数値に相当する数のセルクロックCCKを計数する
第2の期間(tN (i) に相当)中に、セルバッファ2か
らのセルの読み出しを休止するようにすればよい。
FIG. 6 shows the relationship between the cell generation timing of the burst cell flow and the values of the first and second counters in this case. That is, in this example, the burst length t L (i) (i = 1, 2,
, And the burst interval t N (i) (i = 1, 2, ...) Of the burst cell flow is determined by the second counter. In this case, the first period (t) in which the first counter counts the number of cell clocks CCK corresponding to the first random number value
(Corresponding to L (i)), the cell is read from the cell buffer 2, and after the end of the first period, the second counter is set to the second
During the second period (corresponding to t N (i)) of counting the number of cell clocks CCK corresponding to the random number value of 1, the reading of cells from the cell buffer 2 may be suspended.

【0024】また、図1におけるセルバッファ2に代え
てセル発生装置を設けてもよい。その場合、図1の装置
はセル流変換装置でなく、バーストセル流発生装置とな
る。さらに、図1において第1のカウンタ3のみを動作
させ、第2のカウンタ4のロード値を常に1に設定して
おけば、図1の装置は通常のポアソン分布に従ったセル
発生確率でセルを発生することも可能である。その他、
本発明は種々変形して実施することができる。
A cell generator may be provided instead of the cell buffer 2 shown in FIG. In that case, the device of FIG. 1 is not a cell flow converter but a burst cell flow generator. Further, if only the first counter 3 is operated in FIG. 1 and the load value of the second counter 4 is always set to 1, the device of FIG. 1 has a cell generation probability according to a normal Poisson distribution. Can also occur. Other,
The present invention can be implemented with various modifications.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、簡
単な構成によって、入力されるATMセル流を全てバー
ストセル流にしたり、一部のセル流のみをバーストセル
流にするなどにより、ATM通信システムの大きな課題
とされていた輻輳制御やバーストトラヒック特性につい
ての適切な評価が可能となる。また、乱数発生のための
確率分布関数を外部から設定するだけで、現在盛んに行
われているバーストセル流のシミュレーション結果との
比較検討が容易となるため、より正確なATM通信シス
テム全体の評価が可能となる。
As described above, according to the present invention, the input ATM cell flow is all burst cell flow or only a part of the cell flow is burst cell flow with a simple structure. It becomes possible to appropriately evaluate congestion control and burst traffic characteristics, which have been major problems in ATM communication systems. In addition, by simply setting the probability distribution function for random number generation from the outside, it becomes easy to compare and study with the simulation results of the burst cell flow that is currently popular, so a more accurate evaluation of the ATM communication system as a whole is possible. Is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るATMセル流変換装置
のブロック図
FIG. 1 is a block diagram of an ATM cell flow converter according to an embodiment of the present invention.

【図2】図1のATMセル流変換装置から出力されるバ
ーストセル流を示す図
FIG. 2 is a diagram showing a burst cell flow output from the ATM cell flow converter of FIG.

【図3】図1のATMセル流変換装置に入力されるAT
Mセル流を示す図
3 is an AT input to the ATM cell flow converter of FIG.
Diagram showing M-cell flow

【図4】図1の乱数発生器が発生する乱数値を設定する
ための確率分布関数を示す図
4 is a diagram showing a probability distribution function for setting a random number value generated by the random number generator of FIG.

【図5】図1のATMセル流を決定する乱数を設定する
ための確率分布関数を示す図
5 is a diagram showing a probability distribution function for setting a random number that determines the ATM cell flow of FIG. 1;

【図6】本発明の他の実施例において出力されるバース
トセル流の一例を示す図
FIG. 6 is a diagram showing an example of a burst cell flow output in another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…有効セル選択回路 2…セルバッフ
ァ(蓄積手段) 3…第1のカウンタ 4…第2のカウ
ンタ 5…ゲート回路 6…ディレイ回
路 7…第1の乱数発生器 8…第2の乱数
発生器 10…入力ATMセル流 11…有効セル 12…バーストセル流 13…バースト
長設定信号 14…バースト空信号 15…バースト
周期設定信号 16…バースト満杯信号 17…第1の乱
数値 18…第2の乱数値 19…初期設定
信号
DESCRIPTION OF SYMBOLS 1 ... Effective cell selection circuit 2 ... Cell buffer (storage means) 3 ... 1st counter 4 ... 2nd counter 5 ... Gate circuit 6 ... Delay circuit 7 ... 1st random number generator 8 ... 2nd random number generator 10 ... Input ATM cell flow 11 ... Effective cell 12 ... Burst cell flow 13 ... Burst length setting signal 14 ... Burst empty signal 15 ... Burst period setting signal 16 ... Burst full signal 17 ... First random number value 18 ... Second random number Numerical value 19 ... Initial setting signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力されたATMセル流を蓄積する蓄積手
段と、 この蓄積手段に蓄積されたATMセル流をバーストセル
流として読み出す制御を行う制御手段とを備えたことを
特徴とするATMセル流変換装置。
1. An ATM cell comprising: an accumulating means for accumulating an inputted ATM cell flow; and a control means for controlling to read out the ATM cell flow accumulated in the accumulating means as a burst cell flow. Flow converter.
【請求項2】前記制御手段は、第1および第2の乱数発
生手段と、前記ATMセル流に同期したクロックを計数
する第1および第2の計数手段と、前記第1および第2
の乱数発生手段から発生される第1および第2の乱数値
を前記第1および第2の計数手段にそれぞれロードする
手段とを有し、 第1の計数手段が第1の乱数値に相当する数の前記クロ
ックを計数する毎に前記蓄積手段からのセルの読み出し
を開始し、この読み出し開始時点から第2の計数手段が
第2の乱数値に相当する数の前記クロックを計数する毎
に前記蓄積手段からのセルの読み出しを終了することを
特徴とする請求項1記載のATMセル流変換装置。
2. The control means includes first and second random number generating means, first and second counting means for counting clocks synchronized with the ATM cell flow, and first and second counting means.
Means for loading the first and second random number values generated from the random number generating means into the first and second counting means, respectively, and the first counting means corresponds to the first random number value. Each time the number of the clocks is counted, the reading of the cells from the storage means is started, and the second counting means counts the number of the clocks corresponding to the second random number value from the reading start time. 2. An ATM cell flow converter according to claim 1, wherein reading of cells from the storage means is completed.
【請求項3】前記制御手段は、第1および第2の乱数発
生手段と、前記ATMセル流に同期したクロックを計数
する第1および第2の計数手段と、前記第1および第2
の乱数発生手段から発生される第1および第2の乱数値
を前記第1および第2の計数手段にそれぞれロードする
手段とを有し、 第1の計数手段が第1の乱数値に相当する数の前記クロ
ックを計数する第1の期間中前記蓄積手段からのセルの
読み出しを行い、この第1の期間終了後第2の計数手段
が第2の乱数値に相当する数の前記クロックを計数する
第2の期間中前記蓄積手段からのセルの読み出しを休止
することを特徴とする請求項1記載のATMセル流変換
装置。
3. The control means includes first and second random number generating means, first and second counting means for counting clocks synchronized with the ATM cell stream, and the first and second counting means.
Means for loading the first and second random number values generated from the random number generating means into the first and second counting means, respectively, and the first counting means corresponds to the first random number value. During the first period of counting the number of clocks, the cells are read from the storage means, and after the end of the first period, the second counting means counts the number of clocks corresponding to the second random number value. 2. An ATM cell flow converter according to claim 1, wherein reading of cells from said storage means is suspended during the second period of time.
JP17815392A 1992-07-06 1992-07-06 Atm cell flow converter Pending JPH0630017A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17815392A JPH0630017A (en) 1992-07-06 1992-07-06 Atm cell flow converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17815392A JPH0630017A (en) 1992-07-06 1992-07-06 Atm cell flow converter

Publications (1)

Publication Number Publication Date
JPH0630017A true JPH0630017A (en) 1994-02-04

Family

ID=16043565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17815392A Pending JPH0630017A (en) 1992-07-06 1992-07-06 Atm cell flow converter

Country Status (1)

Country Link
JP (1) JPH0630017A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065465B1 (en) * 2009-06-10 2011-11-22 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US8325194B1 (en) 2009-06-10 2012-12-04 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US9367487B1 (en) 2009-06-10 2016-06-14 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065465B1 (en) * 2009-06-10 2011-11-22 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US8325194B1 (en) 2009-06-10 2012-12-04 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US9367487B1 (en) 2009-06-10 2016-06-14 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types

Similar Documents

Publication Publication Date Title
US5602845A (en) Method of generating a random element as well as a method for traffic mixing, random element generator and system component therewith
US5555264A (en) Methods and devices for prioritizing in handling buffers in packet networks
JP2769746B2 (en) Data packet reordering device for high-speed data switch
US5313579A (en) B-ISDN sequencer chip device
JP4439154B2 (en) Method and apparatus for interleaved non-blocking packet buffer
US5481536A (en) Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology
US20040095885A1 (en) Priority queuing method and apparatus
US6415363B1 (en) Memory statistics counter and method for counting the number of accesses to a portion of memory
JPH0630017A (en) Atm cell flow converter
US3644895A (en) Buffer store arrangement for obtaining delayed addressing
US6442136B1 (en) Traffic shaping device for ATM communication network
US5854783A (en) Cell interval determination apparatus for usage parameter control
JPH04294654A (en) Cell delay fluctuation absorption circuit
US7158527B2 (en) Protocol multiplexing
JP3106756B2 (en) Alarm status control device
JPH06216929A (en) Atm switch
CN106161274B (en) Frame information physical copy method and system in Ethernet switching chip
JPH0583284A (en) Access control system for buffer in concentrator
JP2000261458A (en) Band management circuit
CN116991330A (en) Data storage device, data reading and writing method and electronic equipment
JP2580395B2 (en) Cell monitoring device and cell flow control device using the same
JPH08249273A (en) Asynchronous transfer circuit with transfer speed switching function
JPH04329044A (en) Packet generator
JPH11136253A (en) Burst traffic generator
Kariniemi et al. ATM switch for 2.488 Gbit/s CATV network on FPGA with a high-throughput buffering architecture