JPH01243120A - Firmware control device - Google Patents
Firmware control deviceInfo
- Publication number
- JPH01243120A JPH01243120A JP7079188A JP7079188A JPH01243120A JP H01243120 A JPH01243120 A JP H01243120A JP 7079188 A JP7079188 A JP 7079188A JP 7079188 A JP7079188 A JP 7079188A JP H01243120 A JPH01243120 A JP H01243120A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- control
- memory
- read
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000011068 loading method Methods 0.000 claims abstract description 9
- 230000005055 memory storage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
皮権欠■
本発明はファームウェア制御装置に関し、特にファーム
ウェア実行部に設けられた制御メモリの容量よりも全フ
ァームウェア容量のほうが多いファームウェア制御装置
のファームウェアロード方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a firmware control device, and particularly to a firmware loading method for a firmware control device in which the total firmware capacity is greater than the capacity of a control memory provided in a firmware execution unit.
従】す１街
従来、この種のファームウェア制御装置においては、全
ファームウェアロードデータを格納するメモリから必要
とするファームウェアロードデータを読出して、そのフ
ァームウェアロードデータをファームウェア実行部の制
御メモリ上に格納する場合には、既に制御メモリ内に格
納されているファームウェアによってメモリから必要と
するファームウェアロードデータが読出され、該制御メ
モリにそのファームウェアロードデータが格納されてい
た。Conventionally, in this type of firmware control device, necessary firmware load data is read out from a memory that stores all firmware load data, and the firmware load data is stored in the control memory of the firmware execution section. In some cases, firmware already stored in the control memory reads the required firmware load data from the memory and stores the firmware load data in the control memory.
このような従来のファームウェアロード方式では、既に
制御メモリ内に格納されているファームウェアによって
メモリから必要とするファームウェアロードデータを読
出し、該制御メモリにそのファームウェアロードデータ
を格納しなければならなかったので、このファームウェ
アロード動作が終了するまでは本来実行すべきファーム
ウェア動作が停止することとなり、本来実行すべきファ
ームウェアの実行性能が低下するという欠点がある。In such a conventional firmware loading method, the required firmware load data had to be read from the memory using the firmware already stored in the control memory, and the firmware load data had to be stored in the control memory. Until this firmware loading operation is completed, the firmware operation that should originally be executed will stop, resulting in a drawback that the execution performance of the firmware that should originally be executed will be degraded.
魚曹しと目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、本来実行すべきファームウェアの実行性
能を向上させることができるファームウェア制御装置の
提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made to eliminate the drawbacks of the conventional devices as described above, and an object of the present invention is to provide a firmware control device that can improve the execution performance of firmware that is originally supposed to be executed.
几匪座且輩
本発明によるファームウェア制御装置は、メモリから読
出されたファームウェアデータを格納する複数の制御メ
モリと、前記複数の制御メモリのうち一つから読出され
たファームウェアデータによりファームウェアが実行さ
れているときに、他め前記制御メモリに前記メモリから
読出された前記ファームウェアデータをロードする口・
−ド手段とを有することを特徴とする。A firmware control device according to the present invention includes a plurality of control memories that store firmware data read from the memories, and a firmware that is executed by the firmware data read from one of the plurality of control memories. another port for loading the firmware data read from the memory into the control memory;
- code means.
衷豊忽
次に、本発明の一実施例について図面を参照して説明す
る。Next, an embodiment of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるファームウェ
ア制御装置はファームウェアロータ部１とファームウェ
ア実行部２とを含んで構成されており、ファームウェア
ロータ部１によって共通バス４を介してメモリ（ＭＥＭ
）３と＃続されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, a firmware control device according to an embodiment of the present invention includes a firmware rotor section 1 and a firmware execution section 2.
)3 is followed by #.
ファームウェアロータ部１はメモリアドレスレジスタ（
ＡＤＲ）１．０と、メモリリードデータレジスタ（ＤＡ
ＴＡ）１１と、制御メモリ格納アドレスレジスタ（Ｃ３
Ａ）１２と、加算器１３と、制御部１４とにより構成さ
れている。Firmware rotor section 1 has a memory address register (
ADR) 1.0 and memory read data register (DA
TA) 11 and control memory storage address register (C3
A) 12, an adder 13, and a control section 14.
ファームウェア実行部２は制御メモリ実行アドレスレジ
スタ（ＣＩＡ）２０と、制御メモリ（Ｃ３）２１．２２
と、制御メモリ選択回路２３と、ファームウェアコマン
ドレジスタ（Ｃ３１２４とにより構成されている。The firmware execution unit 2 includes a control memory execution address register (CIA) 20 and a control memory (C3) 21.22.
, a control memory selection circuit 23, and a firmware command register (C3124).
メモリ３には全ファームウコーアロードデータが格納さ
れており、その一部のファームウェアはファームウェア
実行部２の制御メモリ２１．２２に格納されている。こ
の制御メモリ２１．２２に格納されたファームウェアに
よってファームウェア実行部２は動作している。All firmware load data is stored in the memory 3, and part of the firmware is stored in the control memories 21 and 22 of the firmware execution section 2. The firmware execution unit 2 is operated by the firmware stored in the control memories 21 and 22.
すなわち、制御メモリ実行アドレスレジスタ２０によっ
て示される制御メモリ２１．２２のアドレスから読出さ
れたファームウェアは、ファームウェアロータ部１の制
御部１４によって制御される制御メモリ選択回路２３で
選択されてファームウェアコマンドレジスタ２４に格納
され、ファームウェアコマンドレジスタ２４に格納され
たファームウェアによりファームウェア実行部２はファ
ームウェア動作を実行する。That is, the firmware read from the address of the control memory 21 , 22 indicated by the control memory execution address register 20 is selected by the control memory selection circuit 23 controlled by the control unit 14 of the firmware rotor unit 1 and is sent to the firmware command register 24 . The firmware execution unit 2 executes firmware operations based on the firmware stored in the firmware command register 24.
このとき、制御部１４からの格納指示が入力されない制
御メモリ２１．２２からファームウェアが読出される。At this time, the firmware is read from the control memories 21 and 22 to which no storage instruction from the control unit 14 is input.
ファームウェア実行部２において制御メモリ２１内のフ
ァームウェアによるファームウェア動作が実行されてい
るときに、このファームウェア動作か終了して次のファ
ームウェアを行おうとする場合には、制御メモリ２１内
のファームウェアによる動作が終了する前にファームウ
ェアコマンドレジスタ２４からファームウェアロータ部
１にフアームウェアロード指示が出力される。When the firmware execution unit 2 is executing a firmware operation using the firmware in the control memory 21, if this firmware operation ends and the next firmware is to be executed, the operation using the firmware in the control memory 21 ends. Before this, a firmware load instruction is output from the firmware command register 24 to the firmware rotor unit 1.
ファームウェアロータ部１ではメモリアドレスレジスタ
１０に予め設定されているアドレスをメモリ３に送出し
、そのアドレスによって示されるメモリ３の番地からフ
ァームウェアロードデータを読出す。メモリ３から読出
されたファームウェアロードデータはファームウェアロ
ーダ部１のメモリリードデータレジスタ１１に格納され
る。The firmware rotor unit 1 sends the address preset in the memory address register 10 to the memory 3, and reads firmware load data from the address in the memory 3 indicated by the address. The firmware load data read from the memory 3 is stored in the memory read data register 11 of the firmware loader section 1.
メモリリードデータレジスタ１１に格納されたファーム
ウェアロードデータは、制御メモリ格納アドレスレジス
タ１２によって示される制御メモリ２２のアドレスに、
制御部１４の制御によって格納される。この制御メモリ
格納アドレスレジスタ１２に保持されたアドレスは加算
器１３によって＋１ずつ加算され、このアドレスにより
制御メモリ２２にメモリ３からのファームウェアロード
データが順次格納される。The firmware load data stored in the memory read data register 11 is stored at the address of the control memory 22 indicated by the control memory storage address register 12.
It is stored under the control of the control unit 14. The address held in the control memory storage address register 12 is incremented by +1 by an adder 13, and firmware load data from the memory 3 is sequentially stored in the control memory 22 using this address.
よって、制御メモリ２１内のファームウェアによるファ
ームウェア動作の実行と、制御メモリ２２へのメモリ３
からのファームウェアロードデー夕の格納とを並列に制
御することが可能となる。Therefore, execution of the firmware operation by the firmware in the control memory 21 and transfer of the memory 3 to the control memory 22
It becomes possible to control the storage of firmware load data from and in parallel.
このように、メモリ３からのファームウェアロードデー
タを格納する複数の制御メモリ２１．２２を設け、一方
の制御メモリ２１内のファームウェアからファームウェ
アロータ部１にファームウェアロード指示を出力するこ
とにより、他の制御メモリ２２にメモリ３からのファー
ムウェアロードデータを格納するようにすることによっ
て、見掛は上メモリ３からのファームウェアロードデー
タのロード時間をなくし、ファームウェアの実行性能を
高速化することができ、本来実行すべきファームウェア
の実行性能を向上させることができる。In this way, by providing a plurality of control memories 21 and 22 that store firmware load data from the memory 3, and outputting a firmware load instruction from the firmware in one control memory 21 to the firmware rotor unit 1, the other control By storing the firmware load data from the memory 3 in the memory 22, it is possible to eliminate the apparent loading time of the firmware load data from the upper memory 3 and speed up the firmware execution performance. It is possible to improve the execution performance of firmware that should be used.
発明の詳細
な説明したように本発明によれは、複数の制御メモリの
うち一つから読出されたファームウェアデータによりフ
ァームウェアが実行されているときに、他の制御メモリ
にメモリから読出されたファームウェアデータをロード
するようにすることによって、本来実行すべきファーム
ウェアの実行性能を向上させることができるという効果
がある。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when firmware is being executed by firmware data read from one of a plurality of control memories, firmware data read from the memory is transferred to another control memory. By loading the firmware, the execution performance of the firmware that should be executed can be improved.
第１図は本発明の一実施例の構成を示すブロック図であ
る９
主要部分の符号の説明
１・・・・・・ファームウェアローダ部２・・・・・・
ファームウェア実行部
３・・・・・・メモリ
１０・・・・・・メモリアドレスレジスタ１１・・・・
・・メモリリードデータレジスタ１２・・・・・・制御
メモリ格納アドレスレジスタ
１４・・・・・・制御部
２１．２２・・・・・・制御メモリ
２３・・・・・・制御メモリ選択回路
２４・・・・・・ファームウェアコマンドレジスタFIG. 1 is a block diagram showing the configuration of an embodiment of the present invention 9 Explanation of symbols of main parts 1 . . . Firmware loader section 2 . . .
Firmware execution unit 3...Memory 10...Memory address register 11...
...Memory read data register 12...Control memory storage address register 14...Control unit 21.22...Control memory 23...Control memory selection circuit 24 ...Firmware command register
Claims (1)
納する複数の制御メモリと、前記複数の制御メモリのう
ち一つから読出されたファームウェアデータによりファ
ームウェアが実行されているときに、他の前記制御メモ
リに前記メモリから読出された前記ファームウェアデー
タをロードするロード手段とを有することを特徴とする
ファームウェア制御装置。(1) A plurality of control memories that store firmware data read from the memory, and when firmware is being executed by firmware data read from one of the plurality of control memories, the firmware data is stored in the other control memory. A firmware control device comprising: loading means for loading the firmware data read from the memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079188A JPH01243120A (en) | 1988-03-24 | 1988-03-24 | Firmware control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079188A JPH01243120A (en) | 1988-03-24 | 1988-03-24 | Firmware control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243120A true JPH01243120A (en) | 1989-09-27 |
Family
ID=13441710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079188A Pending JPH01243120A (en) | 1988-03-24 | 1988-03-24 | Firmware control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243120A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219765A (en) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | Microprogram controller |
-
1988
- 1988-03-24 JP JP7079188A patent/JPH01243120A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219765A (en) * | 1994-01-28 | 1995-08-18 | Kofu Nippon Denki Kk | Microprogram controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58115673A (en) | System and device for stored information control | |
| JPH01243120A (en) | Firmware control device | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| KR100259073B1 (en) | Error handling device of a flash memory | |
| JP2845746B2 (en) | Micro program controller | |
| JPS6074033A (en) | Instruction readout system | |
| JP2716563B2 (en) | Data write control method | |
| JPS59189407A (en) | Sequence control device | |
| JP2531822B2 (en) | Instruction read-ahead device | |
| JPH0287227A (en) | Data processor | |
| JP2000029508A (en) | Programmable controller | |
| JPH0216651A (en) | Disk cache control system | |
| JPH03158943A (en) | Buffer storage/transfer system | |
| JPS59144090A (en) | Stack memory device | |
| JPH06214939A (en) | Dma controller | |
| JPS62296231A (en) | Subroutine processing system in microprogram processor | |
| JPH05134934A (en) | Storage controller | |
| JPH0844570A (en) | System and method for program execution | |
| JPS5837747A (en) | Instruction read only buffer storage device | |
| JPS5922151A (en) | Addressing system of electronic computer | |
| JPH0335335A (en) | Storage device | |
| JPH08297583A (en) | Processor and method for interruption processing | |
| JPH04245556A (en) | Instruction memory | |
| JPS63214806A (en) | Programmable controller | |
| JPH06161720A (en) | Computer system |