KR100259073B1 - Error handling device of a flash memory - Google Patents

Error handling device of a flash memory Download PDF

Info

Publication number
KR100259073B1
KR100259073B1 KR1019970015706A KR19970015706A KR100259073B1 KR 100259073 B1 KR100259073 B1 KR 100259073B1 KR 1019970015706 A KR1019970015706 A KR 1019970015706A KR 19970015706 A KR19970015706 A KR 19970015706A KR 100259073 B1 KR100259073 B1 KR 100259073B1
Authority
KR
South Korea
Prior art keywords
flash memory
data
host
error
sectors
Prior art date
Application number
KR1019970015706A
Other languages
Korean (ko)
Other versions
KR19980078238A (en
Inventor
한상욱
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970015706A priority Critical patent/KR100259073B1/en
Publication of KR19980078238A publication Critical patent/KR19980078238A/en
Application granted granted Critical
Publication of KR100259073B1 publication Critical patent/KR100259073B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE: An error managing apparatus for a flash memory is provided to reduce the size of the region required for error information, a pointer, an external memory and the initial time, and to suppress timing error between host data and that of the flash memory. CONSTITUTION: The error managing apparatus for the flash memory includes a flash memory(30), a data buffer(32), an external memory(33) and a controller(34). The flash memory includes an overhead for error information and position information for each sector and plurality of sectors for data. The data buffer stores data of the host and the sectors of the flash memory temporarily. The external memory stores error and position information of all sectors of the flash memory. The controller(34) compares the address of the host and the error information position of the external memory and the flash memory and controls the host or the flash memory to correct the host data or the flash memory during read or write operation.

Description

플래쉬 메모리의 오류 처리 장치Error Handling Device in Flash Memory

본 발명은 플래쉬 메모리(Flash memary)의 오류 처리 장치에 관한 것으로, 특히 외부 메모리 용량이 적으며 호스트의 데이타와 플래쉬 메모리간의 타이밍 에러 발생을 억제 하는 플래쉬 메모리의 오류 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error processing apparatus of a flash memory, and more particularly, to an error processing apparatus of a flash memory which has a small external memory capacity and suppresses the occurrence of a timing error between data of a host and a flash memory.

플래쉬 메모리(Flash memary)에 프로그램 시, 오류가 있을 경우 그 셀에 데이타를 쓰게되면 IVR(Imbeded verify routine)에 의해 그 블록 전체가 에러임을 표시하게 된다.When programming the flash memory, if there is an error, writing data to the cell indicates that the entire block is an error by the embedded verify routine (IVR).

그러므로 상기 플래쉬 메모리에 쓰기 동작을 하기 전에 오류된 비트를 정보에 맞게 수정하여야 한다.Therefore, before performing a write operation to the flash memory, an error bit must be corrected for information.

종래의 플래쉬 메모리의 오류 처리 장치은 도 1에서와 같이, 데이타만을 가지며 데이타와 오버 헤드(Over head)로 구성된 다수 개의 섹터(Sector)를 가지는 플래쉬 메모리(11), 호스트(Host)의 데이타 및 어드레스(Adress)를 임시 저장 및 정보에 맞게 수정하는 DMU(Data Manipulation unit)(12), 오류의 정보들을 저장하는 ILS(Information List Storage)(13), 상기 각 오류들의 위치를 저장하는 포인터즈(Pointers)(14), 상기 오류의 정보들과 그 위치 중 상기 호스트의 데이타 및 어드레스와 관련된 하나의 오류 정보와 그 위치를 선택하여 출력시키는 것을 포함하여 모든 동작을 제어하는 제어 부(15), 호스트의 어드레스와 상기 포인터즈(14)의 선택된 위치를 비교하는 비교 부(16)로 구성된다.The conventional error processing apparatus of the flash memory has a flash memory 11 having only data and a plurality of sectors composed of data and overhead, as shown in FIG. 1, data and address of a host. Data management unit (DMU) 12 for modifying the address for temporary storage and information, information list storage (ILS) 13 for storing information of errors, and pointers for storing locations of each error. (14), the control unit 15 for controlling all operations including selecting and outputting one error information related to the data and address of the host and the location among the information of the error and its location, the address of the host And a comparison unit 16 for comparing the selected positions of the pointers 14.

상기 상술한 종래의 플래쉬 메모리의 오류 처리 장치의 동작 설명은 다음과 같다.The operation description of the error processing apparatus of the conventional flash memory described above is as follows.

초기 동작으로 상기 플래쉬 메모리(11)의 모든 섹터들의 오류 정보와 그 오류 위치를 각각 상기 ILS(13)와 포인터즈(14)에 저장한 후, 호스트로 부터 데이타 및 어드레스가 상기 DMU(12)에 입력되면 상기 제어 부(15)는 상기 ILS(13)와 포인터즈(14)를 제어하여 상기 호스트의 데이타 및 어드레스와 관련된 하나의 오류 정보와 그 위치를 선택하고 상기 비교 부(16)에 출력시킨다.In an initial operation, error information of all sectors of the flash memory 11 and the error location thereof are stored in the ILS 13 and the pointers 14, respectively, and then data and an address from the host are transferred to the DMU 12. When input, the control unit 15 controls the ILS 13 and the pointers 14 to select one error information related to the data and the address of the host and the location thereof, and output the same to the comparison unit 16. .

상기 비교 부(16)는 상기 DMU(12)에 임시 저장된 호스트의 어드레스와 상기 제어 부(15)에 의해 선택된 하나의 오류 정보 위치를 입력 받아 비교하여 같은 위치일 경우에는 상기 오류 정보를 참조하여서 호스트 데이타를 수정하여 상기 플래쉬 메모리(11)로 보내고, 다른 위치일 경우에는 호스트 데이타를 수정 없이 상기 플래쉬 메모리(11)로 보낸다.The comparison unit 16 receives and compares the address of the host temporarily stored in the DMU 12 with one error information position selected by the control unit 15, and compares the host with reference to the error information when the comparison unit 16 is the same location. Data is modified and sent to the flash memory 11, and at other locations, host data is sent to the flash memory 11 without modification.

상기 상술한 종래의 플래쉬 메모리의 오류 처리 장치의 동작은 호스트의 데이타를 플래쉬 메모리로 보내는 동안 이루어 진다.The operation of the error processing apparatus of the conventional flash memory described above is performed while sending data of the host to the flash memory.

종래의 플래쉬 메모리의 오류 처리 장치는 오류 정보 및 그 포인터를 저장하기 위해 ILS나 포인터즈와 같은 특별한 영역이 필요하며 그에 따른 외부 메모리 용량이 많이 필요하게 되고, 또한, 초기에 모든 오류 정보와 그 위치를 각각 ILS와 포인터즈에 저장하여야 하므로 초기 시간이 길어지고, 호스트의 데이타를 플래쉬 메모리로 보내는 동작 진행 중에 데이타를 수정하므로 상기 호스트의 데이타와 플래쉬 메모리간의 타이밍 에러(Timing error)가 발생하는 문제점이 있었다.Conventional flash memory error handling devices require special areas such as ILS or pointers to store error information and their pointers, and thus require a large amount of external memory. Since the data must be stored in the ILS and the pointers, the initial time is long, and the data is modified during the operation of sending the host data to the flash memory, thereby causing a timing error between the host data and the flash memory. .

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 오류 정보들 및 그 포인터를 저장하기 위해 필요한 영역 및 외부 메모리 용량이 적고 초기 시간을 단축시키며, 호스트의 데이타와 플래쉬 메모리간의 타이밍 에러 발생을 억제 하는 플래쉬 메모리의 오류 처리 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has a small area for storing error information and its pointer, external memory capacity, and shortens initial time, and suppresses the occurrence of timing error between data of the host and flash memory. It is an object of the present invention to provide an error handling apparatus of flash memory.

도 1은 종래의 플래쉬 메모리의 오류 처리 장치를 나타낸 블럭도1 is a block diagram showing an error processing apparatus of a conventional flash memory

도 2는 본 발명의 실시예에 따른 플래쉬 메모리의 오류 처리 장치를 나타낸 블럭도2 is a block diagram illustrating an error processing apparatus of a flash memory according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플래쉬 메모리의 오류 처리 장치의 EEPROM의 구성도3 is a configuration diagram of an EEPROM of an error processing apparatus of a flash memory according to an embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

31: 플래쉬 메모리 32: 데이타 버퍼31: flash memory 32: data buffer

33: EEPROM 34: 제어 부33: EEPROM 34: control unit

본 발명의 플래쉬 메모리의 오류 처리 장치는 각 섹터의 오류 정보 및 위치를 가지는 오버 헤드와 데이타로 구성되는 복수 개의 섹터들을 가지는 플래쉬 메모리, 호스트의 데이타 및 어드레스와 플래쉬 메모리의 섹터를 일시 저장하는 데이타 버퍼, 상기 플래쉬 메모리의 모든 섹터의 오류 정보 및 그 위치를 저장하는 외부 메모리와 상기 호스트의 어드레스와 외부 메모리 및 플래쉬 메모리의 오류 정보 위치를 비교하고 비교 결과에 따라 쓰기 또는 읽기 동작시 호스트 데이타 또는 플래쉬 메모리를 수정하도록 각 부를 제어하는 제어 부로 구성됨을 특징으로 한다.An error processing apparatus of a flash memory of the present invention includes a flash memory having a plurality of sectors composed of overhead and data having error information and position of each sector, and a data buffer for temporarily storing data and addresses of a host and sectors of a flash memory. And comparing the error information of all sectors of the flash memory and its location with the address of the host and the location of the error information of the external memory and the flash memory, and depending on the result of the comparison, the host data or flash memory. Characterized in that it consists of a control unit for controlling each unit to modify the.

상기와 같은 본 발명에 따른 플래쉬 메모리의 오류 처리 장치의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.A preferred embodiment of the error processing apparatus of the flash memory according to the present invention as described above will be described in detail with reference to the accompanying drawings.

본 발명의 플래쉬 메모리의 오류 처리 장치은 도 2에서와 같이, 각 섹터의 오류 정보 및 그 위치를 가지는 오버 헤드와 데이타로 구성된 다수 개의 섹터를 가지는 플래쉬 메모리(31), 호스트의 데이타 및 어드레스와 상기 플래쉬 메모리(31)의 데이타, 오류 정보 및 그의 위치를 일시 저장 하는 데이타 버퍼(Buffer)(32), 상기 플래쉬 메모리(31)의 모든 섹터의 오류 정보들 및 그의 위치를 저장하는 EEPROM(33), 상기 호스트의 어드레스와 EEPROM(33) 및 플래쉬 메모리의 오류 정보 위치를 비교하고 그 비교 결과에 따라 쓰기 또는 읽기 동작시 호스트의 데이타 또는 플래쉬 메모리의 데이타를 수정하도록 모든 부를 제어하는 제어 부(34)로 구성된다.The error processing apparatus of the flash memory of the present invention, as shown in Figure 2, the flash memory 31 having a plurality of sectors composed of overhead and data having error information and the position of each sector, the data and address of the host and the flash A data buffer 32 temporarily storing data of the memory 31, error information and its location, an EEPROM 33 storing error information of all sectors of the flash memory 31 and their location; The control unit 34 compares the address of the host with the location of the error information of the EEPROM 33 and the flash memory, and controls all the units to correct the data of the host or the data of the flash memory during a write or read operation according to the comparison result. do.

그리고 상기 EEPROM(33)은 도 3에서와 같이, 상기 플래쉬 메모리(31) 섹터들과 연결된 하나의 비트(Bit) 라인의 오류 정보들 및 그 위치를 저장하는 13 비트의 BLD(Bit line defect position), 상기 비트 라인이 1 또는 0으로 셋팅(Setting)되었음을 표시하는 1 비트의 DI(Defect infomation)와 리절브드(Reserved)로 구성된 다수 개(6개)의 섹터를 가진다.As shown in FIG. 3, the EEPROM 33 is a 13-bit bit line defect position (BLD) storing error information and a position of one bit line connected to the sectors of the flash memory 31. In addition, the bit line has a number (six) of 1 bit DI (Defect infomation) and reserved (Reserved) indicating that the bit line is set to 1 or 0.

상기 상술한 본 발명의 실시예에 따른 플래쉬 메모리의 오류 처리 장치의 동작 설명은 다음과 같다.The operation description of the error processing apparatus of the flash memory according to the above-described embodiment of the present invention is as follows.

먼저, 쓰기 동작은 호스트의 데이타 및 어드레스가 상기 데이타 버퍼(32)에 저장되면 상기 제어 부(34)는 상기 호스트의 데이타 및 어드레스와 관련된 하나의 오류 정보 및 그 위치를 선택하여 출력하도록 상기 플래쉬 메모리(31)와 EEPROM(33)을 제어하고, 상기 선택된 하나의 오류 정보 위치와 상기 데이타 버퍼(32)에 저장된 호스트의 어드레스를 비교하여 위치가 같을 경우에는 상기 선택된 하나의 오류 정보를 참조로 하여서 호스트 데이타를 수정하여 상기 플래쉬 메모리(31)로 보내고, 다른 위치일 경우에는 호스트 데이타를 수정 없이 상기 플래쉬 메모리(31)로 보낸다.First, in a write operation, when data and an address of a host are stored in the data buffer 32, the control unit 34 selects and outputs one error information related to the data and address of the host and the location thereof. 31 and the EEPROM 33, and compares the selected one error information position with the address of the host stored in the data buffer 32, and when the positions are the same, the host is referred to with reference to the selected one error information. Data is modified and sent to the flash memory 31, and at other locations, host data is sent to the flash memory 31 without modification.

그리고 읽기 동작은 읽혀질 하나의 상기 플래쉬 메모리(31) 섹터의 데이타와 오버 헤드를 상기 데이타 버퍼(32)에 저장되면 상기 제어 부(34)는 상기 EEPROM(33)을 제어하여 상기 데이타 버퍼(32)에 저장된 하나의 상기 플래쉬 메모리(31) 섹터의 데이타와 오버 헤드에 관련된 오류 정보 위치를 입력 받은 후, 호스트의 어드레스와 상기 플래쉬 메모리(31)의 오버 헤드 및 EEPROM(33)의 오류 정보 위치를 비교하여 위치가 같을 경우에는 플래쉬 메모리(31) 섹터의 데이타를 수정하여 호스트로 보내고, 다른 위치일 경우에는 상기 플래쉬 메모리(31) 섹터의 데이타를 수정 없이 호스트로 보낸다.When the read operation stores data and overhead of one sector of the flash memory 31 to be read in the data buffer 32, the control unit 34 controls the EEPROM 33 to control the data buffer 32. After receiving the data of one sector of the flash memory 31 and the error information location related to the overhead, the address of the host and the overhead of the flash memory 31 and the error information location of the EEPROM 33 are compared. If the location is the same, the data of the sector of the flash memory 31 is modified and sent to the host. If the location is the same, the data of the sector of the flash memory 31 is sent to the host without modification.

본 발명의 플래쉬 메모리의 오류 처리 장치는 플래쉬 메모리의 오버 헤드에 각 섹터의 오류 정보 및 그 위치를 저장하고 모든 섹터들의 오류 정보 위치를 EEPROM에 저장하기 때문에 그 만큼 필요한 영역 및 외부 메모리 용량이 적게 되고, 초기 동작에서 플래쉬 메모리의 하나의 섹터만 읽어오면 되므로 초기 시간을 절약하며, 호스트의 데이타를 데이타 버퍼에 저장시킨 후, 데이타를 수정하므로 상기 호스트의 데이타와 플래쉬 메모리간의 타이밍 에러 발생을 억제 하는 효과가 있다.The error processing apparatus of the flash memory of the present invention stores the error information and the position of each sector in the overhead of the flash memory and stores the error information positions of all the sectors in the EEPROM, so the required area and external memory capacity are reduced by that much. In the initial operation, since only one sector of the flash memory needs to be read, the initial time is saved, and the data of the host is stored in the data buffer, and the data is modified to suppress the timing error between the host data and the flash memory. There is.

Claims (2)

각 섹터의 오류 정보 및 위치를 가지는 오버 헤드와 데이타로 구성되는 복수 개의 섹터들을 가지는 플래쉬 메모리;A flash memory having a plurality of sectors composed of data and an overhead having error information and a location of each sector; 호스트의 데이타 및 어드레스와 플래쉬 메모리의 섹터를 일시 저장하는 데이타 버퍼;A data buffer for temporarily storing data and addresses of the host and sectors of the flash memory; 상기 플래쉬 메모리의 모든 섹터의 오류 정보 및 그 위치를 저장하는 외부 메모리;An external memory for storing error information and locations of all sectors of the flash memory; 상기 호스트의 어드레스와 외부 메모리 및 플래쉬 메모리의 오류 정보 위치를 비교하고 비교 결과에 따라 쓰기 또는 읽기 동작시 호스트 데이타 또는 플래쉬 메모리를 수정하도록 각 부를 제어하는 제어 부로 구성됨을 특징으로 하는 플래쉬 메모리의 오류 처리 장치.A control unit configured to compare the address of the host with the location of error information of the external memory and the flash memory and control each unit to modify the host data or the flash memory during a write or read operation according to a comparison result. Device. 제 1 항에 있어서,The method of claim 1, 상기 외부 메모리는 EEPROM임을 특징으로 하는 플래쉬 메모리의 오류 처리 장치.And the external memory is an EEPROM.
KR1019970015706A 1997-04-25 1997-04-25 Error handling device of a flash memory KR100259073B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970015706A KR100259073B1 (en) 1997-04-25 1997-04-25 Error handling device of a flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015706A KR100259073B1 (en) 1997-04-25 1997-04-25 Error handling device of a flash memory

Publications (2)

Publication Number Publication Date
KR19980078238A KR19980078238A (en) 1998-11-16
KR100259073B1 true KR100259073B1 (en) 2000-06-15

Family

ID=19503995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015706A KR100259073B1 (en) 1997-04-25 1997-04-25 Error handling device of a flash memory

Country Status (1)

Country Link
KR (1) KR100259073B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050623B1 (en) * 2004-04-28 2011-07-19 삼성전자주식회사 Error recovery method of NAD flash memory block
KR101308616B1 (en) * 2011-12-14 2013-09-23 주식회사 디에이아이오 Non-volatile memory system

Also Published As

Publication number Publication date
KR19980078238A (en) 1998-11-16

Similar Documents

Publication Publication Date Title
US6202138B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6728851B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JPH0350651A (en) Storage rearranging method and hierarchical storage system
JPS6376034A (en) Multiple address space control system
KR20030065355A (en) Storage, data processing method and data processing program
EP3057100B1 (en) Memory device and operating method of same
US20070047308A1 (en) Memory controller, flash memory system and control method for flash memory
KR100259073B1 (en) Error handling device of a flash memory
JP2003296199A (en) Recording device, data processing method and data processing program
US7996598B2 (en) Memory management module
JPH1125006A (en) Memory tester
KR100281102B1 (en) ATA card using the flash memory
JPH10222460A (en) Data transfer controller
JP3350866B2 (en) Memory test equipment
JPH05210566A (en) Memory device and data read/write method of memory
JPH08195098A (en) Flash memory device
JPS60117353A (en) Substitute memory control method of memory
JPH1063577A (en) Memory control method and its device
JPH0793243A (en) Channel device
JP2002259204A (en) Storage processing method for flash memory
JPH01255943A (en) Buffer storage control device
JPH0216623A (en) Electronic disk device
JPH10340221A (en) Flash memory device
JPS5854421B2 (en) information processing equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee