JP4608727B2 - Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method - Google Patents

Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method Download PDF

Info

Publication number
JP4608727B2
JP4608727B2 JP2000113267A JP2000113267A JP4608727B2 JP 4608727 B2 JP4608727 B2 JP 4608727B2 JP 2000113267 A JP2000113267 A JP 2000113267A JP 2000113267 A JP2000113267 A JP 2000113267A JP 4608727 B2 JP4608727 B2 JP 4608727B2
Authority
JP
Japan
Prior art keywords
data
frequency
synchronization
buffer
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000113267A
Other languages
Japanese (ja)
Other versions
JP2001292338A (en
Inventor
愼一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000113267A priority Critical patent/JP4608727B2/en
Publication of JP2001292338A publication Critical patent/JP2001292338A/en
Application granted granted Critical
Publication of JP4608727B2 publication Critical patent/JP4608727B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば非同期式映像同期周波数を判別する同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法に関するものである。
【０００２】
【従来の技術】
画像の同期周波数判別は、マイクロコンピュータ（以下、マイコンという）内部のフリーランカウンタを用いて同期信号の間隔をカウントし、実周波数化する方式が−般的である。
【０００３】
ところで、このように実周波数化する方式において、インターレース信号の場合、垂直同期区間およびその前後に等価パルスが含まれることから、同パルスによる水平周波数の誤判別を避ける目的で、垂直同期近傍の水平パルスをカウントに用いない方法がとられていた。
この方法では、通常、垂直同期が入力されてからある一定時間（約１msec）後から、水平パルスの取り込みを開始する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した方法は、垂直同期が入力されてからある一定時間（約１msec）後から、水平パルスの取り込みを開始する方式であるため、水平周波数の測定開始トリガとして垂直同期信号が必要となり、垂直同期に不具合が発生した場合、水平周波数測定に影響を与えるという不利益がある。
【０００５】
また、垂直同期区間に水平同期の取り込みができない従来の方式では、水平同期の取り込み時間を１Ｖ（１垂直同期区間）以下に収める必要があることから、垂直周期の制約を受ける欠点がある。
そのため、同期周波数が水平／垂直共に広範囲に亘るマルチスキャンシステムには不向きである。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、等価パルスおよび外乱ノイズ等の影響を受け難く、また水平／垂直を各々独立で判定することが可能な同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別回路であって、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【０００８】
また、本発明の画像処理装置は、入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、を有し、上記周波数判別回路は、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【０００９】
また、本発明の画像処理装置は、入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、画像信号から画像同期パルスを分離し、上記第１の回路および第２の回路に供給する同期分離回路と、を有し、上記周波数判別回路は、上記周波数判別回路は、複数のデータを格納するための複数のバッファと、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、上記第１の手段は、基準周波数の基準クロックを出力するクロック発生部と、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、上記第３の手段は、上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、上記第４の手段は、上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める。
【００１０】
また、本発明では、上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う。
【００１１】
また、本発明では、上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する。
【００１２】
また、本発明では、上記画像同期パルスは、水平同期信号パルスを含む。
【００１３】
また、本発明は、入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別方法であって、基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを順次確保する第１のステップと、上記確保した複数のデータを、値の大きさに従って並べ替える第２のステップと、並べ替え後に、誤データが含まれる可能性の高いデータを除いたデータを選択し、選択したデータ値を平均化する第３のステップと、上記基準周波数および平均化データに基づいて周波数を求める第４のステップと、を有し、上記第１のステップは、上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を得るステップと、基準周波数の基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするステップと、上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納するステップと、を含み、上記第３のステップは、上記第２のステップで並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出すステップと、上記読み出されたバッファのデータを加算するステップと、加算値を上記選択して読み出したデータ数により除して平均化して平均化データを得るステップと、を含み、上記第４のステップは、上記基準クロックの基準周波数を上記平均化データにより除して周波数を求めるステップを含む。
【００１４】
また、本発明では、上記第２のステップでは、バッファに格納したデータに対して昇順または降順に並び替え処理を行う。
【００１５】
また、本発明では、上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する。
【００１６】
本発明によれば、基準周波数に基づいて連続して入力される同期パルス、たとえば水平同期信号のパルス間隔が順次に求められ、求められたデータはそれぞれバッファに順次に格納される。
バッファに格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなるが、これらのデータがたとえば昇順（または降順）に並び替られる。これにより、誤データをバッファの上下限エリアに集中させることで誤データ群の一括削除が可能となる。
そして、削除後の残したバッファのデータ値のみの平均化データが求められ、たとえばこの平均化データで、基準周波数を除して周波数が求められる。
これにより、外乱の影響を抑制することが可能となる。
また、水平同期に含まれる等価パルスを一旦バッファに取込むことが前提となっていることから、垂直同期信号とのタイミング調整が不要となり、水平／垂直独立で周波数判別が可能となる。
【００１７】
【発明の実施の形態】
図１は、本発明に係る同期周波数判別回路を採用した画像処理装置の一実施形態を示しブロック構成図である。
【００１８】
本画像処理装置１０は、図１に示すように、アナログ／デジタル（Ａ／Ｄ）コンバータ１１、同期分離回路１２、第１の回路としてのシステムマイコン１３、第２の回路としてのスキャンコンバータ等の信号処理回路１４、およびディスプレイ１５を有している。
【００１９】
Ａ／Ｄコンバータ１１は、入力されるアナログ画像信号ＡＩＭをデジタル信号に変換して信号処理回路１４に供給する。
【００２０】
同期分離回路１２は、アナログ画像信号ＡＩＭから水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを分離して、システムマイコン１３、および信号処理回路１４に供給する。
【００２１】
システムマイコン１３は、同期分離回路１２による水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを受けて水平同期信号のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）に並び替え（ソートを行った後）処理を行い、最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求め、求めた周波数に基づいて信号処理回路１４で必要な画像用処理データを生成して、信号処理回路１４に供給する。
【００２２】
図２は、システムマイコン１３における同期周波数判別回路部分の機能を説明するための機能ブロック図である。
【００２３】
本実施形態に係る同期周波数判別回路は、図２に示すように、クロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３、入力側スイッチング部１３１４、バッファメモリ部１３１５、ソート部１３１６、出力側スイッチング部１３１７、スイッチ切替部１３１８、加算部１３１９、平均化部１３２０、および周波数化部１３２１を含んでいる。
たとえばこれらの要素のうち、クロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３の機能部はハードウエアにより実現され、残りの機能部はソフトウエアにより実現される。
また、本発明の第１の手段にはクロック発生部１３１１、エッジ検出部１３１２、カウンタ１３１３、および入力側スイッチング部１３１４が含まれ、第２の手段にはソート部１３１６が含まれ、第３の手段には出力側スイッチング部１３１７、スイッチ切替部１３１８、加算部１３１９、および平均化部１３２０が含まれ、第４の手段には周波数化部１３２１が含まれる。
【００２４】
クロック発生部１３１１は、水晶発振器ＸＴＡＬによる発振信号を受けてたとえば周波数１ＭＨｚの基準クロックφをカウンタ１３１３、および周波数化部１３２１に供給する。
【００２５】
エッジ検出部１３１２は、水平同期信号Ｈ−ＳＹＮＣのたとえば立ち下がりエッジを検出して同期エッジ信号Ｓ1312をカウンタ１３１３に供給する。
【００２６】
カウンタ１３１３は、クロック発生部１３１１による基準クロックφ、およびエッジ検出部１３１２による同期エッジ信号Ｓ1312に基づいて、入力された同期エッジから次のエッジが入力されるまでの基準クロック数をカウントする。
【００２７】
入力側スイッチング部１３１４は、入力水平同期信号パルスの割り込みによりカウンタ１３１３のカウンタ値データをバッファメモリ部１３１５に順次格納する。
【００２８】
バッファメモリ部１３１５は、複数のデータを格納するための複数のバッファを有し、入力側スイッチング部１３１４によりカウンタ１３１３のカウンタ値データが順次格納され、格納されたデータがソート部１３１６によりソートされ、ソートされたデータが、出力側スイッチング部１３１７により選択的に読み出される。
バッファメモリ部１３１５に格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなる。
なお、バッファメモリ部１３１５は、たとえばＲＡＭ(Random Access Memory)により構成される。
【００２９】
ソート部１３１６は、バッファメモリ部１３１５に格納された入力側スイッチング部１３１４によりカウンタ１３１３のカウンタ値データを、昇順（または降順）に並び替える。
【００３０】
出力側スイッチング部１３１７は、スイッチ切替部１３１８による選択信号Ｓ1318に基づいて、ソート後の最小および最大付近のデータを切り捨て、残したｍ個のデータ群を読み出し、加算部１３１９に供給する。
【００３１】
スイッチ切替部１３１８は、あらかじめ設定されたあるいは外部から与えられたデータに基づいて、バッファメモリ部１３１５におけるソート後の最小および最大付近の切りデータを切り捨て、読み出すべきデータを選択させるための選択信号Ｓ1318を出力側スイッチング部１３１７に供給し、また、選択して読み出すデータ数ｍを平均化部１３２０に供給する。
【００３２】
加算部１３１９は、出力側スイッチング部１３１７を介して読み出されたｍ個の選択データを加算し、その加算値Ａを平均化部１３２０に供給する。
【００３３】
平均化部１３２０は、加算部１３１９により加算値Ａを、スイッチ切替部１３１８による選択データ数ｍにより除して、平均データＡｖを算出して、周波数化部１３２１に供給する。
【００３４】
周波数化部１３２１は、クロック発生部１３１１による基準クロックφの周波数（たとえば１ＭＨｚ）を平均化部１３２０による平均データＡｖにより除して判別周波数ｆを算出する。
【００３５】
信号処理回路１４は、たとえばスキャンコンバータからなり、システムマイコン１３により供給された処理データに基づいて、Ａ／Ｄコンバータ１１によるデジタル画像信号に対して所定処理、たとえばデジタル信号を所定クロックで画像メモリに書き込み、次に書き込まれたデータをたとえば書き込み用クロックと異なる周波数のクロックに同期させて読み出して、たとえばプラズマディスプレイの縦横の画素数に合わせた映像信号Ｓ１４を生成して、ディスプレイ１５に供給する。
【００３６】
次に、上記構成による動作を、図３および図４に関連付けて説明する。
ここで、図３は動作を説明するためのタイミングチャート、図４は動作を説明するためのフローチャートである。
【００３７】
アナログ画像信号ＡＩＭがＡ／Ｄコンバータ１１、および同期分離回路１２に供給される。
Ａ／Ｄコンバータ１１では、入力されたアナログ画像信号ＡＩＭがデジタル信号に変換されて信号処理回路１４に供給される。
また、同期分離回路１２においては、入力されたアナログ画像信号ＡＩＭから水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣが分離されて、システムマイコン１３、および信号処理回路１４に供給される。
【００３８】
システムマイコン１３においては、たとえば図３（ａ）に示すような周波数５０ｋＨｚの水平同期信号Ｈ−ＳＹＮＣがエッジ検出部１３１２に入力される。
エッジ検出部１３１２では、水平同期信号Ｈ−ＳＹＮＣのたとえば立ち下がりエッジが検出され、同期エッジ信号Ｓ1312がカウンタ１３１３に供給される（ＳＴ１）。
カウンタ１３１３には、エッジ検出部１３１２による同期エッジ信号Ｓ1312に加えて、クロック発生部１３１１で発生された周波数１ＭＨｚの基準クロックφが供給される（ＳＴ２）。
そして、カウンタ１３１３においては、クロック発生部１３１１による基準クロックφ、およびエッジ検出部１３１２による同期エッジ信号Ｓ1312に基づいて、図３（ｂ）に示すように、入力された同期エッジから次のエッジが入力されるまでの基準クロック数ｔがカウントされる。
【００３９】
これと並行して、入力側スイッチング部１３１４を介して、図３（ｃ）に示すように、入力水平同期信号パルスの割り込みによりカウンタ１３１３のカウンタ値データｔがバッファメモリ部１３１５に順次格納される。
このとき、図４に示すように、バッファ総数をｎ（図３の例では１６）、取り込み位置設定用変数をｘとすると、バッファへのデータｔの取り込みがｘがバッファ総数２ｎ以上になるまで繰り返される（ＳＴ４〜ＳＴ６）。
【００４０】
なお、この段階において、バッファメモリ部１３１５に格納された一連のデータ中には同期の欠落等によるカウント値の大きい誤データおよび、等価パルス／ノイズ等によるカウント値の小さい誤データが不規則に含まれることとなる。
仮に、この段階において、バッファに格納したデータのみから平均値を計算する場合、
全データ和／バッファ数＝２６０／１６＝１６．２５
より、周波数計算結果は、
１ＭＨｚ／１６．２５＝６１．５ｋＨｚ
となり、等価パルス等の誤データが周波数演算に多大な影響を与えることとなる。
【００４１】
したがって、本実施形態では、この段階での周波数演算は行わず、以下に説明するように、バッファデータに対し、最大値および最小値付近の誤データをある程度削除した後、周波数演算を行う必要があるが、バッファには正常なデータと誤データが不規則に混在しているため、そのままでは削除すべきデータの抽出が困難である。
【００４２】
そこで、次に、ソート部１３１６において、ノイズを除去するため、図３（ｄ）に示すように、ｎ個のバッファ１３１５に格納されたバッファデータが昇順（または降順）に並び替えられる（ＳＴ６）。
これにより、誤データをバッファの上下限付近に集中させ、データの一括削除を容易にしている。
【００４３】
ここで、スイッチ切替部１３１８においては、あらかじめ設定されたあるいは外部から与えられたデータに基づいて、バッファメモリ部１３１５におけるソート後の最小および最大付近の切りデータを切り捨て、読み出すべきデータを選択させるための選択信号Ｓ1318が生成されて出力側スイッチング部１３１７に供給される。また、スイッチ切替部１３１８から選択して読み出すデータ数ｍが平均化部１３２０に供給される。
そして、出力側スイッチング部１３１７により、スイッチ切替部１３１８による選択信号Ｓ1318に基づいて、ソート後の最小および最大付近のデータが切り捨てられ、残したｍ個のデータ群が読み出されて加算部１３１９に供給される。
【００４４】
図３の例では、（ｅ）に示すように、最大付近１データ、最小付近で６データを一括削除して、残りの９データを加算部１３１９に供給している。
【００４５】
そして、加算部１３１９において、出力側スイッチング部１３１７を介して読み出されたｍ個の選択データの加算処理が行われ、その加算値Ａが平均化部１３２０に供給される（ＳＴ７〜ＳＴ１３）。
【００４６】
平均化部１３２０では、加算部１３１９により加算値Ａが、スイッチ切替部１３１８による選択データ数ｍにより除して、平均データＡｖが算出され、周波数化部１３２１に供給される（ＳＴ１４）。
周波数化部１３２１においては、クロック発生部１３１１による基準クロックφの周波数１ＭＨｚが平均化部１３２０による平均データＡｖにより除して判別周波数ｆが算出される（ＳＴ１５）。
【００４７】
このように、最大付近１データ、最小付近６データを一括削除した場合の平均値は、
残データ和／バッファ数＝１６５／９＝１８．３３
となり、周波数計算結果は、
１ＭＨｚ／１８．３３＝５４．５ｋＨｚ
となる。
すなわち、水平同期／垂直同期各々のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）の並び替え（ソートを行った後）を行い、ソート後のバッファデータの最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求めることにより、周波数演算精度が向上することになる。
【００４８】
また、本アルゴリズムでは、バッファデータに対して最大付近データ（同期欠落時）の削除数および最小付近データ（等価パルスおよびノイズ混入時）の削除数が独立で、かつ容易に設定できる。
このため、信号の種類（ノイズを多く含むＶＴＲ等の判別、周波数測定精度を必要とするＰＣ信号等）に応じてノイズ除去性能を切り替えることが可能であり、さらに、測定した周波数の安定度を検出することでリアルタイムにノイズ除去レベルを変化させることも可能である。
図３（ｆ）は一括削除エリアを最大付近２データ、最小付近８データに変更した場合の平均計算結果である。この場合、平均値は２０となり、
水平周波数＝１ＭＨｚ／２０．００＝５０．０ｋＨｚ
より、測定結果は周波数演算誤差０となる。
【００４９】
また、上記の処理においては、等価パルスを正規の同期信号と同様にバッファに格納してから、削除処理を施すため、垂直同期信号の影響を受けずに信号判別が可能となっている。
すなわち、上記した処理を行うことにより、従来の回路では、水平等価パルス自体をバッファに取り込まない構成のため、垂直同期信号に数msecを加えたタイミングを水平取り込みトリガとする必要があり、垂直同期が乱れた場合、若しくは同期自体が入力されなかった場合、水平パルスの取り込みが正常に行われなくなるという課題が解決される。
【００５０】
システムマイコン１３においては、上記した処理により求めた周波数に基づいて信号処理回路１４で必要な画像用処理データが生成されて、信号処理回路１４に供給される。
【００５１】
信号処理回路１４では、システムマイコン１３により供給された処理データに基づいて、Ａ／Ｄコンバータ１１によるデジタル画像信号が所定クロックで画像メモリに書き込まれ、次に書き込まれたデータがたとえば書き込み用クロックと異なる周波数のクロックに同期させて読み出されて、ディスプレイ１５の縦横の画素数に合わせた映像信号Ｓ１４が生成されて、ディスプレイ１５に供給される。
【００５２】
以上説明したように、本実施形態によれば、同期分離回路１２による水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを受けて水平同期のパルス間隔をデータ群としてバッファに確保し、確保したデータに対して昇順（または降順）に並び替え（ソートを行った後）処理を行い、最小および最大付近のデータを切り捨て、残したデータ群を平均値化することにより周波数を求め、求めた周波数に基づいて信号処理回路１４で必要な画像用処理データを生成して、信号処理回路１４に供給するシステムマイコン１３を設けたので、外乱の影響を抑制することが可能となる。
すなわち、水平同期パルスの測定開始位置が垂直同期の影響を受けないため、取り込み時間の制約が無く、測定精度のダイナミックレンジを広く取ることが可能となる。
また、同期パルス幅を昇順に並べ替えることで、切り捨てるデータの指定が簡素になることから、
１）ノイズ除去レベルの変更が容易である。
２）信号の種類に応じてノイズ除去レベルの変更が可能である。
３）ノイズ除去レベルがリアルタイムで変更可能である。
等の利点がある。
【００５３】
また、本実施形態では、水平同期信号に含まれる等価パルスを一旦バッファに取込むことが前提となっているため、垂直同期信号とのタイミング調整が不要となり、水平／垂直独立で周波数判別が可能となる。
このように、水平／垂直同期判別が各々独立であることから、
１）個別に測定精度、耐ノイズ性の設定が可能である。
２）同期信号の断線／回路故障時の不具合部位の特定が容易となる。
等の利点がある。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、水平同期パルスの測定開始位置が垂直同期の影響を受けないため、取り込み時間の制約が無く、測定精度のダイナミックレンジを広く取ることが可能となる。
また、同期パルス幅を昇順に並べ替えることで、切り捨てるデータの指定が簡素になることから、ノイズ除去レベルの変更が容易、信号の種類に応じてノイズ除去レベルの変更が可能、ノイズ除去レベルがリアルタイムで変更可能である等の利点がある。
【００５５】
また、本発明によれば、水平／垂直同期判別が各々独立であることから、個別に測定精度、耐ノイズ性の設定が可能であり、同期信号の断線／回路故障時の不具合部位の特定が容易となる等の利点がある。
【図面の簡単な説明】
【図１】本発明に係る同期周波数判別回路を採用した画像処理装置の一実施形態を示しブロック構成図である。
【図２】図１のシステムマイコンにおける同期周波数判別回路部分の機能を説明するための図である。
【図３】動作を説明するためのタイミングチャートである。
【図４】動作を説明するためのフローチャートである。
【符号の説明】
１０…画像処理装置、１１…Ａ／Ｄコンバータ、１２…同期分離回路、１３…システムマイクロコンピュータ、１４…信号処理回路、１５…ディスプレイ、１３１１…クロック発生部、１３１２…エッジ検出部、１３１３…カウンタ、１３１４…入力側スイッチング部、１３１５…バッファメモリ部、１３１６…ソート部、１３１７…出力側スイッチング部、１３１８…スイッチ切替部、１３１９…加算部、１３２０…平均化部、１３２１…周波数化部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a synchronous frequency discriminating circuit that discriminates, for example, an asynchronous video synchronizing frequency, an image processing apparatus using the same, and a synchronous frequency discriminating method.
[0002]
[Prior art]
Generally, the image synchronization frequency is discriminated by using a free-run counter in a microcomputer (hereinafter referred to as a microcomputer) to count the interval of the synchronization signal to obtain an actual frequency.
[0003]
By the way, in the method of converting to an actual frequency in this way, in the case of an interlaced signal, an equivalent pulse is included in the vertical synchronization section and before and after that, so that the horizontal frequency near the vertical synchronization is avoided in order to avoid erroneous determination of the horizontal frequency due to the pulse. A method was used in which pulses were not used for counting.
In this method, generally, horizontal pulse capturing is started after a certain time (about 1 msec) after vertical synchronization is input.
[0004]
[Problems to be solved by the invention]
However, since the above-described method is a method in which horizontal pulse capturing is started after a certain time (about 1 msec) after vertical synchronization is input, a vertical synchronization signal is required as a horizontal frequency measurement start trigger. If a malfunction occurs in the vertical synchronization, there is a disadvantage of affecting the horizontal frequency measurement.
[0005]
Further, the conventional method in which the horizontal synchronization cannot be captured in the vertical synchronization section has a drawback in that it is limited by the vertical period because the horizontal synchronization capture time needs to be 1 V (one vertical synchronization section) or less.
Therefore, it is not suitable for a multi-scan system in which the synchronization frequency covers a wide range both horizontally and vertically.
[0006]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a synchronous frequency discriminating circuit that is not easily affected by equivalent pulses, disturbance noise, and the like, and that can independently determine horizontal / vertical. An object of the present invention is to provide an image processing apparatus and a synchronization frequency discrimination method using the same.
[0007]
[Means for Solving the Problems]
To achieve the above object, the present invention is input Image with equivalent pulse A synchronization frequency discriminating circuit for discriminating the frequency of a sync pulse, which is continuously input based on a plurality of buffers for storing a plurality of data and a reference frequency image A first means for obtaining the pulse interval of the synchronization pulse, and sequentially storing the obtained pulse interval data in the plurality of buffers; a second means for rearranging the data stored in each of the buffers according to the magnitude of the value; A third means for selecting buffer data excluding a buffer for storing data that is likely to contain erroneous data after rearrangement, and averaging the data value of the selected buffer; the reference frequency and the averaging And a fourth means for obtaining a frequency based on the data, The first means includes a clock generation unit that outputs a reference clock having a reference frequency, an edge detection unit that detects a falling or rising edge of the image synchronization pulse and outputs a synchronization edge signal, and the reference clock and A counter that counts the number of basic clocks from one edge of the input image synchronization pulse to the input of the next edge based on the synchronization edge signal, and the counter in response to the input image synchronization pulse The counter value data is sequentially stored in the plurality of buffers, and the third means is the buffer data rearranged by the second means, and is preset. Or a buffer for storing data that is likely to contain the above-mentioned erroneous data based on data given from the outside The output side switching unit that selects and reads the data of the buffer that has been read, the addition unit that adds the buffer data read by the output side switching unit, and the number of data that is read by selecting the addition value of the addition unit And an averaging unit that averages and outputs averaged data, and the fourth means obtains the frequency by dividing the reference frequency of the reference clock by the averaged data of the averaging unit. .
[0008]
The image processing apparatus of the present invention is Including a frequency discriminating circuit for discriminating and determining the frequency of an image synchronization pulse including an equivalent pulse to be input; A first circuit that generates image processing data based on the obtained frequency, and a second circuit that performs predetermined processing on the input image signal based on the image processing data from the first circuit; The frequency discrimination circuit has A plurality of buffers for storing a plurality of data and a pulse interval of image synchronization pulses continuously input based on a reference frequency are obtained, and the obtained pulse interval data is sequentially stored in the plurality of buffers. Means, second means for rearranging the data stored in each of the buffers according to the magnitude of the value, and data in the buffer excluding the buffer for storing data that is likely to contain erroneous data after the rearrangement. A third means for selecting and averaging the data values of the selected buffer; and a fourth means for obtaining a frequency based on the reference frequency and the averaged data. And the first means includes a clock generation unit that outputs a reference clock having a reference frequency, an edge detection unit that detects a falling or rising edge of the image synchronization pulse and outputs a synchronization edge signal, and Based on the reference clock and the synchronization edge signal, a counter that counts the number of basic clocks from one edge of the input image synchronization pulse to the input of the next edge, and responds to the input image synchronization pulse. An input side switching unit that sequentially stores the counter value data of the counter in the plurality of buffers, and the third means is data of the buffer rearranged by the second means, A database that stores data that is likely to contain the above-mentioned erroneous data based on data set in advance or given externally. An output side switching unit that selects and reads the buffer data excluding the buffer, an addition unit that adds the buffer data read by the output side switching unit, and selects and reads the addition value of the addition unit An averaging unit that divides by the number of data and averages and outputs the averaged data, and the fourth means divides the reference frequency of the reference clock by the averaged data of the averaging unit. Find the frequency .
[0009]
The image processing apparatus of the present invention is Including a frequency discriminating circuit for discriminating and determining the frequency of an image synchronization pulse including an equivalent pulse to be input; A first circuit that generates image processing data based on the obtained frequency, a second circuit that performs predetermined processing on the input image signal based on image processing data by the first circuit, and an image from the image signal A synchronization separation circuit that separates synchronization pulses and supplies them to the first circuit and the second circuit And the frequency discrimination circuit includes the frequency discrimination circuit, A plurality of buffers for storing a plurality of data and a pulse interval of image synchronization pulses continuously input based on a reference frequency are obtained, and the obtained pulse interval data is sequentially stored in the plurality of buffers. Means, second means for rearranging the data stored in each of the buffers according to the magnitude of the value, and data in the buffer excluding the buffer for storing data that is likely to contain erroneous data after the rearrangement. A third means for selecting and averaging the data values of the selected buffer; and a fourth means for obtaining a frequency based on the reference frequency and the averaged data. And the first means includes a clock generation unit that outputs a reference clock having a reference frequency, an edge detection unit that detects a falling or rising edge of the image synchronization pulse and outputs a synchronization edge signal, and Based on the reference clock and the synchronization edge signal, a counter that counts the number of basic clocks from one edge of the input image synchronization pulse to the input of the next edge, and responds to the input image synchronization pulse. An input side switching unit that sequentially stores the counter value data of the counter in the plurality of buffers, and the third means is data of the buffer rearranged by the second means, A database that stores data that is likely to contain the above-mentioned erroneous data based on data set in advance or given externally. An output side switching unit that selects and reads the buffer data excluding the buffer, an addition unit that adds the buffer data read by the output side switching unit, and selects and reads the addition value of the addition unit An averaging unit that divides by the number of data and averages and outputs the averaged data, and the fourth means divides the reference frequency of the reference clock by the averaged data of the averaging unit. Find the frequency .
[0010]
In the present invention, the second means performs a rearrangement process on the data stored in the buffer in ascending or descending order.
[0011]
In the present invention, the third means truncates a predetermined number of data on at least one of the minimum value side data and the maximum value side data, and averages the remaining data group.
[0012]
In the present invention, the image synchronization pulse includes a horizontal synchronization signal pulse.
[0013]
Also, the present invention is input Image with equivalent pulse A synchronization frequency determination method for determining the frequency of a synchronization pulse, which is continuously input based on a reference frequency image A first step of obtaining the pulse interval of the synchronization pulse and sequentially securing the obtained pulse interval data, a second step of rearranging the plurality of secured data according to the magnitude of the value, and error data after the rearrangement A third step of selecting data excluding data that is likely to be included, averaging the selected data values, and a fourth step of obtaining a frequency based on the reference frequency and the averaged data, The first step includes a step of detecting a falling edge or a rising edge of the image synchronization pulse to obtain a synchronization edge signal, a reference clock of a reference frequency and the synchronization edge signal based on the input A step of counting the number of basic clocks from one edge of an image synchronization pulse to the input of the next edge, and the counter value data of the counter in response to the input image synchronization pulse The third step is the data of the buffer rearranged in the second step, and is based on the data set in advance or given from the outside Select and read buffer data except for the buffer that stores data that is likely to contain erroneous data. And adding the read buffer data, and dividing the added value by the number of selected and read data and averaging to obtain averaged data, The step includes a step of obtaining a frequency by dividing the reference frequency of the reference clock by the averaged data. .
[0014]
In the present invention, in the second step, the data stored in the buffer is rearranged in ascending or descending order.
[0015]
In the present invention, in the third step, a predetermined number of data on at least one of the minimum value side data and the maximum value side data is rounded down, and the remaining data group is averaged.
[0016]
According to the present invention, the pulse intervals of synchronization pulses that are continuously input based on the reference frequency, for example, the pulse interval of the horizontal synchronization signal, are sequentially obtained, and the obtained data are sequentially stored in the buffers.
In the series of data stored in the buffer, erroneous data having a large count value due to lack of synchronization and the like, and erroneous data having a small count value due to equivalent pulses / noise, etc. are irregularly included. Are rearranged in ascending order (or descending order), for example. As a result, the erroneous data group can be collectively deleted by concentrating the erroneous data in the upper and lower limit areas of the buffer.
Then, averaged data of only the data value of the remaining buffer after deletion is obtained. For example, the frequency is obtained by dividing the reference frequency by this averaged data.
Thereby, it becomes possible to suppress the influence of disturbance.
In addition, since it is premised on that the equivalent pulse included in the horizontal synchronization is once taken into the buffer, the timing adjustment with the vertical synchronization signal is unnecessary, and the frequency can be discriminated independently in the horizontal / vertical directions.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing an embodiment of an image processing apparatus that employs a synchronous frequency discrimination circuit according to the present invention.
[0018]
As shown in FIG. 1, the image processing apparatus 10 includes an analog / digital (A / D) converter 11, a synchronization separation circuit 12, a system microcomputer 13 as a first circuit, a scan converter as a second circuit, and the like. It has a signal processing circuit 14 and a display 15.
[0019]
The A / D converter 11 converts the input analog image signal AIM into a digital signal and supplies it to the signal processing circuit 14.
[0020]
The synchronization separation circuit 12 separates the horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC from the analog image signal AIM and supplies them to the system microcomputer 13 and the signal processing circuit 14.
[0021]
The system microcomputer 13 receives the horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC from the synchronization separation circuit 12 and secures the pulse interval of the horizontal synchronization signal in the buffer as a data group, and ascending order (or (Descending order) is performed (after sorting), the data near the minimum and maximum is rounded down, the frequency is obtained by averaging the remaining data group, and the signal processing circuit 14 is based on the obtained frequency. Then, necessary image processing data is generated and supplied to the signal processing circuit 14.
[0022]
FIG. 2 is a functional block diagram for explaining the function of the synchronous frequency discrimination circuit portion in the system microcomputer 13.
[0023]
As shown in FIG. 2, the synchronous frequency discrimination circuit according to the present embodiment includes a clock generation unit 1311, an edge detection unit 1312, a counter 1313, an input side switching unit 1314, a buffer memory unit 1315, a sort unit 1316, and an output side switching unit. 1317, a switch switching unit 1318, an adding unit 1319, an averaging unit 1320, and a frequency unit 1321 are included.
For example these Among the elements, the function units of the clock generation unit 1311, the edge detection unit 1312, and the counter 1313 are realized by hardware, and the remaining function units are realized by software.
Further, the first means of the present invention includes a clock generation unit 1311, an edge detection unit 1312, a counter 1313, and an input side switching unit 1314, and the second means includes a sorting unit 1316, The means includes an output side switching unit 1317, a switch switching unit 1318, an adding unit 1319, and an averaging unit 1320, and the fourth means includes a frequency unit 1321.
[0024]
The clock generator 1311 receives an oscillation signal from the crystal oscillator XTAL and supplies a reference clock φ having a frequency of 1 MHz, for example, to the counter 1313 and the frequency generator 1321.
[0025]
The edge detection unit 1312 detects, for example, a falling edge of the horizontal synchronization signal H-SYNC, and supplies the synchronization edge signal S1312 to the counter 1313.
[0026]
The counter 1313 counts the number of reference clocks from the input synchronization edge to the input of the next edge based on the reference clock φ by the clock generation unit 1311 and the synchronization edge signal S1312 by the edge detection unit 1312.
[0027]
The input side switching unit 1314 sequentially stores the counter value data of the counter 1313 in the buffer memory unit 1315 by interruption of the input horizontal synchronization signal pulse.
[0028]
The buffer memory unit 1315 includes a plurality of buffers for storing a plurality of data. Have, input The counter value data of the counter 1313 is sequentially stored by the side switching unit 1314, the stored data is sorted by the sort unit 1316, and the sorted data is selectively read by the output side switching unit 1317.
The series of data stored in the buffer memory unit 1315 irregularly includes erroneous data having a large count value due to lack of synchronization or the like, and erroneous data having a small count value due to equivalent pulses / noise or the like.
Note that the buffer memory unit 1315 is configured by, for example, a RAM (Random Access Memory).
[0029]
The sorting unit 1316 sorts the counter value data of the counter 1313 in ascending order (or descending order) by the input side switching unit 1314 stored in the buffer memory unit 1315.
[0030]
Based on the selection signal S1318 from the switch switching unit 1318, the output side switching unit 1317 discards the data near the minimum and maximum after sorting, reads the remaining m data groups, and supplies them to the addition unit 1319.
[0031]
The switch switching unit 1318 is set in advance. Or Based on the data given from the outside, the cut data near the minimum and maximum after sorting in the buffer memory unit 1315 is cut off, and a selection signal S1318 for selecting data to be read is supplied to the output side switching unit 1317. The number m of data to be selected and read is supplied to the averaging unit 1320.
[0032]
The adding unit 1319 adds the m selection data read out via the output side switching unit 1317 and supplies the added value A to the averaging unit 1320.
[0033]
The averaging unit 1320 calculates the average data Av by dividing the addition value A by the adding unit 1319 by the number m of selection data by the switch switching unit 1318 and supplies the average data Av to the frequency unit 1321.
[0034]
The frequency converting unit 1321 calculates the discrimination frequency f by dividing the frequency (for example, 1 MHz) of the reference clock φ by the clock generating unit 1311 by the average data Av by the averaging unit 1320.
[0035]
The signal processing circuit 14 For example Based on the processing data supplied from the system microcomputer 13 based on processing data, the digital image signal by the A / D converter 11 is subjected to predetermined processing, for example, the digital signal is written to the image memory at a predetermined clock, and then written. Data is read out in synchronization with a clock having a frequency different from that of the writing clock, for example, and a video signal S14 that matches the number of vertical and horizontal pixels of the plasma display is generated and supplied to the display 15, for example.
[0036]
Next, the operation according to the above configuration will be described with reference to FIGS.
Here, FIG. 3 is a timing chart for explaining the operation, and FIG. 4 is a flowchart for explaining the operation.
[0037]
The analog image signal AIM is supplied to the A / D converter 11 and the synchronization separation circuit 12.
In the A / D converter 11, the input analog image signal AIM is converted into a digital signal and supplied to the signal processing circuit 14.
In the synchronization separation circuit 12, the horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC are separated from the input analog image signal AIM and supplied to the system microcomputer 13 and the signal processing circuit 14.
[0038]
In the system microcomputer 13, for example, a horizontal synchronization signal H-SYNC having a frequency of 50 kHz as shown in FIG. 3A is input to the edge detection unit 1312.
The edge detector 1312 detects, for example, a falling edge of the horizontal synchronization signal H-SYNC, and supplies a synchronization edge signal S1312 to the counter 1313 (ST1).
The counter 1313 is supplied with a reference clock φ having a frequency of 1 MHz generated by the clock generator 1311 in addition to the synchronous edge signal S1312 by the edge detector 1312 (ST2).
Then, in the counter 1313, based on the reference clock φ by the clock generation unit 1311 and the synchronization edge signal S1312 by the edge detection unit 1312, as shown in FIG. The reference clock number t until it is input is counted.
[0039]
In parallel with this, as shown in FIG. 3C, the counter value data t of the counter 1313 is sequentially stored in the buffer memory unit 1315 through the input horizontal synchronization signal pulse interrupt via the input side switching unit 1314. .
At this time, as shown in FIG. 4, assuming that the total number of buffers is n (16 in the example of FIG. 3) and that the variable for setting the capture position is x, until the capture of data t into the buffer reaches x or more than the total number of buffers 2n. Repeated (ST4 to ST6).
[0040]
At this stage, the series of data stored in the buffer memory unit 1315 irregularly includes erroneous data having a large count value due to lack of synchronization or the like and erroneous data having a small count value due to equivalent pulses / noise or the like. Will be.
If the average value is calculated only from the data stored in the buffer at this stage,
Total data sum / number of buffers = 260/16 = 16.25
Therefore, the frequency calculation result is
1MHz / 16.25 = 61.5kHz
Thus, erroneous data such as an equivalent pulse has a great influence on the frequency calculation.
[0041]
Therefore, in this embodiment, the frequency calculation at this stage is not performed, and will be described below. Like However, it is necessary to perform frequency calculation after deleting some erroneous data near the maximum and minimum values to the buffer data, but normal data and erroneous data are irregularly mixed in the buffer. Therefore, it is difficult to extract data to be deleted.
[0042]
Therefore, next, in order to remove noise in the sorting unit 1316, as shown in FIG. Stored buffer data Are rearranged in ascending order (or descending order) (ST6).
This concentrates erroneous data near the upper and lower limits of the buffer, facilitating batch deletion of data.
[0043]
Here, in the switch switching unit 1318, based on data set in advance or given from the outside, the cut data near the minimum and maximum after sorting in the buffer memory unit 1315 is cut off, and the data to be read is selected. Selection signal S1318 is generated and supplied to the output side switching unit 1317. In addition, the number m of data selected and read from the switch switching unit 1318 is supplied to the averaging unit 1320.
Based on the selection signal S1318 from the switch switching unit 1318, the output-side switching unit 1317 truncates the data near the minimum and maximum after sorting, and the remaining m data groups are read out to the adding unit 1319. Supplied.
[0044]
In the example of FIG. 3, as shown in (e), 1 data near the maximum and 6 data near the minimum are deleted at a time, and the remaining 9 data are supplied to the adder 1319.
[0045]
Then, the adding unit 1319 performs an addition process on the m selection data read out via the output-side switching unit 1317, and the added value A is supplied to the averaging unit 1320 (ST7 to ST13).
[0046]
In the averaging unit 1320, the adding unit 1319 divides the added value A by the number m of selection data by the switch switching unit 1318 to calculate average data Av, which is supplied to the frequency unit 1321 (ST14).
In frequency converting section 1321, discrimination frequency f is calculated by dividing frequency 1 MHz of reference clock φ by clock generating section 1311 by average data Av by averaging section 1320 (ST15).
[0047]
In this way, the average value when 1 data near the maximum and 6 data near the minimum is deleted at once is
Remaining data sum / number of buffers = 165/9 = 18.33
The frequency calculation result is
1MHz / 18.33 = 54.5kHz
It becomes.
That is, each pulse interval of horizontal synchronization / vertical synchronization is secured in the buffer as a data group, and the secured data is rearranged in the ascending order (or descending order) (after sorting), and the sorted buffer data By calculating the frequency by truncating the data near the minimum and maximum and averaging the remaining data group, the frequency calculation accuracy is improved.
[0048]
Further, in this algorithm, the number of deletions of the maximum vicinity data (when synchronization is lost) and the deletion number of the minimum vicinity data (when equivalent pulses and noise are mixed) can be set independently and easily with respect to the buffer data.
For this reason, it is possible to switch the noise removal performance according to the type of signal (discriminating a VTR containing a lot of noise, a PC signal that requires frequency measurement accuracy, etc.), and the stability of the measured frequency It is also possible to change the noise removal level in real time by detecting.
FIG. 3F shows an average calculation result when the batch deletion area is changed to 2 data near the maximum and 8 data near the minimum. In this case, the average value is 20,
Horizontal frequency = 1MHz / 20.00 = 50.0kHz
Accordingly, the measurement result is a frequency calculation error of zero.
[0049]
Further, in the above processing, the equivalent pulse is stored in the buffer in the same manner as the normal synchronization signal, and then the deletion processing is performed, so that signal discrimination is possible without being affected by the vertical synchronization signal.
In other words, by performing the above processing, the conventional circuit does not capture the horizontal equivalent pulse itself into the buffer. Therefore, it is necessary to use a timing obtained by adding several milliseconds to the vertical synchronization signal as a horizontal capture trigger. When the signal is disturbed or when the synchronization itself is not input, the problem that the horizontal pulse is not captured normally is solved.
[0050]
In the system microcomputer 13, necessary image processing data is generated by the signal processing circuit 14 based on the frequency obtained by the above-described processing, and is supplied to the signal processing circuit 14.
[0051]
In the signal processing circuit 14, the digital image signal by the A / D converter 11 is written into the image memory with a predetermined clock based on the processing data supplied from the system microcomputer 13, and the next written data is, for example, a writing clock. The video signal S14 is read out in synchronization with clocks having different frequencies to match the number of pixels in the vertical and horizontal directions of the display 15, and supplied to the display 15.
[0052]
As described above, according to the present embodiment, the horizontal synchronization pulse interval is secured in the buffer as a data group by receiving the horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYNC by the synchronization separation circuit 12 and secured. Sort the data in ascending order (or descending order) (after sorting), truncate the data near the minimum and maximum, find the frequency by averaging the remaining data group, and find the frequency Since the system microcomputer 13 that generates necessary image processing data by the signal processing circuit 14 based on the above and supplies it to the signal processing circuit 14 is provided, the influence of disturbance can be suppressed.
That is, since the measurement start position of the horizontal synchronization pulse is not affected by the vertical synchronization, there is no restriction on the capture time, and the dynamic range of measurement accuracy can be widened.
Also, by rearranging the sync pulse width in ascending order, it becomes easier to specify the data to be discarded.
1) The noise removal level can be easily changed.
2) The noise removal level can be changed according to the signal type.
3) The noise removal level can be changed in real time.
There are advantages such as.
[0053]
Further, in this embodiment, since it is assumed that the equivalent pulse included in the horizontal synchronization signal is once taken into the buffer, timing adjustment with the vertical synchronization signal is not necessary, and frequency discrimination can be performed independently of horizontal / vertical. It becomes.
in this way , Since the horizontal / vertical synchronization discrimination is independent,
1) Measurement accuracy and noise resistance can be set individually.
2) It becomes easy to identify the faulty part at the time of disconnection / circuit failure of the synchronization signal.
There are advantages such as.
[0054]
【The invention's effect】
As described above, according to the present invention, since the measurement start position of the horizontal synchronization pulse is not affected by the vertical synchronization, there is no restriction on the capture time, and the dynamic range of measurement accuracy can be widened.
Also, by rearranging the sync pulse widths in ascending order, it is easy to specify the data to be discarded, so the noise removal level can be easily changed, the noise removal level can be changed according to the signal type, and the noise removal level is There is an advantage that it can be changed in real time.
[0055]
In addition, according to the present invention, since the horizontal / vertical synchronization determination is independent of each other, it is possible to individually set the measurement accuracy and the noise resistance, and it is possible to specify the faulty part at the time of the disconnection of the synchronization signal / circuit failure. There are advantages such as being easy.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of an image processing apparatus employing a synchronous frequency discrimination circuit according to the present invention.
2 is a diagram for explaining a function of a synchronization frequency discrimination circuit portion in the system microcomputer of FIG. 1; FIG.
FIG. 3 is a timing chart for explaining the operation.
FIG. 4 is a flowchart for explaining an operation;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Image processing apparatus, 11 ... A / D converter, 12 ... Synchronous separation circuit, 13 ... System microcomputer, 14 ... Signal processing circuit, 15 ... Display, 1311 ... Clock generation part, 1312 ... Edge detection part, 1313 ... Counter , 1314 ... input side switching unit, 1315 ... buffer memory unit, 1316 ... sort unit, 1317 ... output side switching unit, 1318 ... switch switching unit, 1319 ... addition unit, 1320 ... averaging unit, 1321 ... frequency conversion unit.

Claims (15)

入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別回路であって、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
同期周波数判別回路。A synchronization frequency discrimination circuit for discriminating the frequency of an image synchronization pulse including an equivalent pulse to be input,
Multiple buffers to store multiple data,
First means for obtaining a pulse interval of image synchronization pulses continuously input based on a reference frequency, and sequentially storing the obtained pulse interval data in the plurality of buffers;
A second means for rearranging the data stored in each of the buffers according to the value size;
A third means for selecting buffer data excluding a buffer for storing data that is likely to contain erroneous data after sorting, and averaging data values of the selected buffer;
And a fourth means for determining a frequency based on the reference frequency and the averaged data,
The first means includes
A clock generator for outputting a reference clock of a reference frequency;
An edge detection unit for detecting a falling edge or a rising edge of the image synchronization pulse and outputting a synchronization edge signal;
Based on the reference clock and the synchronization edge signal, a counter that counts the number of basic clocks from the one edge of the input image synchronization pulse to the next edge input;
An input-side switching unit that sequentially stores counter value data of the counter in the plurality of buffers in response to the input image synchronization pulse,
The third means is
Except for the buffer data rearranged by the second means, which stores data that is likely to contain the erroneous data based on data set in advance or supplied from the outside An output side switching unit for selecting and reading out the buffer data;
An adder for adding the buffer data read by the output side switching unit;
An averaging unit that outputs the averaged data by dividing the added value of the adding unit by the number of data selected and read out, and an averaged data,
The fourth means is
A synchronous frequency discriminating circuit for obtaining a frequency by dividing the reference frequency of the reference clock by the averaged data of the averaging unit . 上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項１記載の同期周波数判別回路。The synchronous frequency discriminating circuit according to claim 1, wherein the second means rearranges the data stored in the buffer in ascending or descending order. 上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１記載の同期周波数判別回路。The synchronous frequency discriminating circuit according to claim 1, wherein the third means truncates a predetermined number of data on at least one side of the minimum value side data and the maximum value side data, and averages the remaining data group. 上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項２記載の同期周波数判別回路。The synchronous frequency discriminating circuit according to claim 2, wherein the third means truncates a predetermined number of data on at least one side of the minimum value side data and the maximum value side data, and averages the remaining data group. 入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、
上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、を有し、
上記周波数判別回路は、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
画像処理装置。 A first circuit for generating image processing data based on the determined frequency, including a frequency determining circuit for determining and determining a frequency of an image synchronization pulse including an equivalent pulse to be input ;
A second circuit for performing predetermined processing on the input image signal based on the image processing data by the first circuit ,
The frequency discrimination circuit
Multiple buffers to store multiple data,
First means for obtaining a pulse interval of image synchronization pulses continuously input based on a reference frequency, and sequentially storing the obtained pulse interval data in the plurality of buffers;
A second means for rearranging the data stored in each of the buffers according to the value size;
A third means for selecting buffer data excluding a buffer for storing data that is likely to contain erroneous data after sorting, and averaging data values of the selected buffer;
And a fourth means for determining a frequency based on the reference frequency and the averaged data ,
The first means includes
A clock generator for outputting a reference clock of a reference frequency;
An edge detection unit for detecting a falling edge or a rising edge of the image synchronization pulse and outputting a synchronization edge signal;
Based on the reference clock and the synchronization edge signal, a counter that counts the number of basic clocks from the one edge of the input image synchronization pulse to the next edge input;
An input-side switching unit that sequentially stores counter value data of the counter in the plurality of buffers in response to the input image synchronization pulse,
The third means is
Except for the buffer data rearranged by the second means, which stores data that is likely to contain the erroneous data based on data set in advance or supplied from the outside An output side switching unit for selecting and reading out the buffer data;
An adder for adding the buffer data read by the output side switching unit;
An averaging unit that outputs the averaged data by dividing the added value of the adding unit by the number of data selected and read out, and an averaged data,
The fourth means is
An image processing apparatus for obtaining a frequency by dividing the reference frequency of the reference clock by the averaged data of the averaging unit. 入力される等価パルスを含む画像同期パルスの周波数を判別して求める周波数判別回路を含み、求めた周波数に基づいて画像処理データを生成する第１の回路と、
上記第１の回路による画像処理データに基づいて、入力画像信号に所定の処理を行う第２の回路と、
画像信号から画像同期パルスを分離し、上記第１の回路および第２の回路に供給する同期分離回路と、を有し、
上記周波数判別回路は、
複数のデータを格納するための複数のバッファと、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを上記複数のバッファに順次格納する第１の手段と、
上記各バッファに格納したデータを、値の大きさに従って並べ替える第２の手段と、
並べ替え後に、誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択し、選択したバッファのデータ値を平均化する第３の手段と、
上記基準周波数および平均化データに基づいて周波数を求める第４の手段と、を有し、
上記第１の手段は、
基準周波数の基準クロックを出力するクロック発生部と、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を出力するエッジ検出部と、
上記基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするカウンタと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納する入力側スイッチング部と、を含み、
上記第３の手段は、
上記第２の手段で並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出す出力側スイッチング部と、
上記出力側スイッチング部により読み出されたバッファのデータを加算する加算部と、
上記加算部の加算値を上記選択して読み出したデータ数により除して平均化して平均化データを出力する平均化部と、を含み、
上記第４の手段は、
上記基準クロックの基準周波数を上記平均化部の平均化データにより除して周波数を求める
画像処理装置。 A first circuit for generating image processing data based on the determined frequency, including a frequency determining circuit for determining and determining a frequency of an image synchronization pulse including an equivalent pulse to be input ;
A second circuit for performing predetermined processing on the input image signal based on the image processing data by the first circuit;
A synchronization separation circuit that separates an image synchronization pulse from an image signal and supplies the image synchronization pulse to the first circuit and the second circuit ;
The frequency discrimination circuit
Multiple buffers to store multiple data,
First means for obtaining a pulse interval of image synchronization pulses continuously input based on a reference frequency, and sequentially storing the obtained pulse interval data in the plurality of buffers;
A second means for rearranging the data stored in each of the buffers according to the value size;
A third means for selecting buffer data excluding a buffer for storing data that is likely to contain erroneous data after sorting, and averaging data values of the selected buffer;
And a fourth means for determining a frequency based on the reference frequency and the averaged data ,
The first means includes
A clock generator for outputting a reference clock of a reference frequency;
An edge detection unit for detecting a falling edge or a rising edge of the image synchronization pulse and outputting a synchronization edge signal;
Based on the reference clock and the synchronization edge signal, a counter that counts the number of basic clocks from the one edge of the input image synchronization pulse to the next edge input;
An input-side switching unit that sequentially stores counter value data of the counter in the plurality of buffers in response to the input image synchronization pulse,
The third means is
Except for the buffer data rearranged by the second means, which stores data that is likely to contain the erroneous data based on data set in advance or supplied from the outside An output side switching unit for selecting and reading out the buffer data;
An adder for adding the buffer data read by the output side switching unit;
An averaging unit that outputs the averaged data by dividing the added value of the adding unit by the number of data selected and read out, and an averaged data,
The fourth means is
An image processing apparatus for obtaining a frequency by dividing the reference frequency of the reference clock by the averaged data of the averaging unit. 上記第２の手段は、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項５または６記載の画像処理装置。The image processing apparatus according to claim 5 , wherein the second means performs rearrangement processing on the data stored in the buffer in ascending order or descending order. 上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項５または６記載の画像処理装置。The image processing apparatus according to claim 5 , wherein the third means truncates a predetermined number of data on at least one side of the minimum value side data and the maximum value side data, and averages the remaining data group. 上記第３の手段は、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項７記載の画像処理装置。The image processing apparatus according to claim 7, wherein the third means truncates a predetermined number of data on at least one of the minimum value side data and the maximum value side data, and averages the remaining data group. 上記画像同期パルスは、水平同期信号パルスを含む
請求項５または６記載の画像処理装置。The image processing apparatus according to claim 5 , wherein the image synchronization pulse includes a horizontal synchronization signal pulse. 上記画像同期パルスは、水平同期信号パルスを含む
請求項８記載の画像処理装置。The image processing apparatus according to claim 8, wherein the image synchronization pulse includes a horizontal synchronization signal pulse. 入力される等価パルスを含む画像同期パルスの周波数を判別する同期周波数判別方法であって、
基準周波数に基づいて連続して入力される画像同期パルスのパルス間隔を求め、求めたパルス間隔データを順次確保する第１のステップと、
上記確保した複数のデータを、値の大きさに従って並べ替える第２のステップと、
並べ替え後に、誤データが含まれる可能性の高いデータを除いたデータを選択し、選択したデータ値を平均化する第３のステップと、
上記基準周波数および平均化データに基づいて周波数を求める第４のステップと、を有し、
上記第１のステップは、
上記画像同期パルスの立ち下がりまたは立ち上がりのエッジを検出して同期エッジ信号を得るステップと、
基準周波数の基準クロックおよび上記同期エッジ信号に基づいて、入力される画像同期パルスの一のエッジから次のエッジが入力されるまでの基本クロック数をカウントするステップと、
上記入力される画像同期パルスに応答して上記カウンタのカウンタ値データを上記複数のバッファに順次格納するステップと、を含み、
上記第３のステップは、
上記第２のステップで並べ替えられた上記バッファのデータであって、あらかじめ設定されたまたは外部から与えられたデータに基づいた上記誤データが含まれる可能性の高いデータを格納するバッファを除いたバッファのデータを選択して読み出すステップと、
上記読み出されたバッファのデータを加算するステップと、
加算値を上記選択して読み出したデータ数により除して平均化して平均化データを得るステップと、を含み、
上記第４のステップは、
上記基準クロックの基準周波数を上記平均化データにより除して周波数を求めるステップを含む
同期周波数判別方法。A synchronization frequency determination method for determining a frequency of an image synchronization pulse including an equivalent pulse to be input,
A first step of obtaining a pulse interval of image synchronization pulses continuously input based on a reference frequency and sequentially securing the obtained pulse interval data;
A second step of rearranging the plurality of secured data according to the magnitude of the value;
After sorting, a third step of selecting data excluding data likely to contain erroneous data and averaging the selected data values;
A fourth step of determining a frequency based on the reference frequency and the averaged data ,
The first step is
Detecting a falling or rising edge of the image synchronization pulse to obtain a synchronization edge signal;
Counting the number of basic clocks from one edge of an input image synchronization pulse to the next input based on a reference clock of a reference frequency and the synchronization edge signal;
Sequentially storing counter value data of the counter in the plurality of buffers in response to the input image synchronization pulse,
The third step is
The buffer data rearranged in the second step, except for the buffer that stores data that is likely to include the erroneous data based on data set in advance or given from the outside. Selecting and reading buffer data; and
Adding the read buffer data;
Dividing the added value by the number of selected and read data and averaging to obtain averaged data,
The fourth step is
A method for discriminating a synchronization frequency , comprising: calculating a frequency by dividing a reference frequency of the reference clock by the averaged data . 上記第２のステップでは、バッファに格納したデータに対して昇順または降順に並び替え処理を行う
請求項１２記載の同期周波数判別方法。The synchronization frequency determination method according to claim 12, wherein in the second step, rearrangement processing is performed on the data stored in the buffer in ascending order or descending order. 上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１２記載の同期周波数判別方法。13. The synchronization frequency determination method according to claim 12, wherein in the third step, a predetermined number of data on at least one side of the minimum value side data and the maximum value side data is discarded, and the remaining data group is averaged. 上記第３のステップでは、最小値側データおよび最大値側データのうち少なくとも一方側の所定数のデータを切り捨て、残したデータ群を平均値化する
請求項１３記載の同期周波数判別方法。The synchronization frequency determination method according to claim 13, wherein in the third step, a predetermined number of data on at least one side of the minimum value side data and the maximum value side data is discarded, and the remaining data group is averaged.
JP2000113267A 2000-04-10 2000-04-10 Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method Expired - Fee Related JP4608727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000113267A JP4608727B2 (en) 2000-04-10 2000-04-10 Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113267A JP4608727B2 (en) 2000-04-10 2000-04-10 Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method

Publications (2)

Publication Number Publication Date
JP2001292338A JP2001292338A (en) 2001-10-19
JP4608727B2 true JP4608727B2 (en) 2011-01-12

Family

ID=18625262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000113267A Expired - Fee Related JP4608727B2 (en) 2000-04-10 2000-04-10 Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method

Country Status (1)

Country Link
JP (1) JP4608727B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04274061A (en) * 1991-02-28 1992-09-30 Olympus Optical Co Ltd Digital signal reproducing device
JPH066835A (en) * 1992-06-23 1994-01-14 Sanyo Electric Co Ltd Horizontal frequency measurement circuit
JPH0620249B2 (en) * 1984-09-14 1994-03-16 株式会社東芝 Horizontal sync detection circuit
JPH08327686A (en) * 1995-06-02 1996-12-13 Nissin Electric Co Ltd Insulation diagnostic apparatus for electric machine
JPH1083174A (en) * 1996-09-09 1998-03-31 Fujitsu General Ltd Display device
JPH10198319A (en) * 1997-01-14 1998-07-31 Nec Home Electron Ltd Horizontal synchronizing signal shaping device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097084B2 (en) * 1989-07-26 2000-10-10 松下電器産業株式会社 Horizontal sync frequency discrimination circuit
JP2871746B2 (en) * 1989-10-04 1999-03-17 松下電器産業株式会社 Clock signal regeneration circuit
JPH04331986A (en) * 1991-05-07 1992-11-19 Seiko Instr Inc Frequency discrimination circuit
JPH1173733A (en) * 1997-08-28 1999-03-16 Nec Corp Information recording and reproducing device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620249B2 (en) * 1984-09-14 1994-03-16 株式会社東芝 Horizontal sync detection circuit
JPH04274061A (en) * 1991-02-28 1992-09-30 Olympus Optical Co Ltd Digital signal reproducing device
JPH066835A (en) * 1992-06-23 1994-01-14 Sanyo Electric Co Ltd Horizontal frequency measurement circuit
JPH08327686A (en) * 1995-06-02 1996-12-13 Nissin Electric Co Ltd Insulation diagnostic apparatus for electric machine
JPH1083174A (en) * 1996-09-09 1998-03-31 Fujitsu General Ltd Display device
JPH10198319A (en) * 1997-01-14 1998-07-31 Nec Home Electron Ltd Horizontal synchronizing signal shaping device

Also Published As

Publication number Publication date
JP2001292338A (en) 2001-10-19

Similar Documents

Publication Publication Date Title
KR100904017B1 (en) Automatic format identification of analog video input signals
JP4230027B2 (en) Signal processing method for analog image signal
US5519444A (en) Phase synchronizing loop apparatus for digital audio signals
JP4353828B2 (en) False detection prevention circuit
US5686970A (en) Average luminance level detection apparatus and aspect ratio auto-discrimination apparatus for a television signal using the same
JP4608727B2 (en) Synchronization frequency discrimination circuit, image processing apparatus using the same, and synchronization frequency discrimination method
US6160589A (en) Video frame detector readily adaptable to video signal formats without manual programming and method for same
US4335403A (en) Horizontal countdown system for television receivers
KR950006356B1 (en) Synchronizing circuit
US7777813B2 (en) Color burst automatic detection device
JP3541529B2 (en) Automatic Aspect Ratio Identification System for Television Signals
JP2789616B2 (en) Vertical automatic synchronization circuit
JP2714221B2 (en) Television system discriminator
JPS62245870A (en) Field discrimination system
JP3082197B2 (en) Synchronous signal separation circuit
KR0136468B1 (en) Circuit for separating vertical synchronization signals
JP2001268390A (en) Vertical synchronizing separation circuit
JP3525697B2 (en) Scanning method discriminator
US6052153A (en) Synchronization circuit and methods for screens with scanning circuits that reduce the effects of variations in frequency of an input signal
JPS61227484A (en) Video signal detecting circuit
JPH0767079A (en) Video signal converter
JPS61192173A (en) Ghost eliminating device
KR950002212Y1 (en) Apparatus for separating vertical synchronizing signal
GB2221816A (en) Television picture-in-picture display system
JPH0654225A (en) Field deciding device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees