JP4586627B2 - データアクセス装置、データアクセス方法、プログラムおよび記録媒体 - Google Patents
データアクセス装置、データアクセス方法、プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP4586627B2 JP4586627B2 JP2005145802A JP2005145802A JP4586627B2 JP 4586627 B2 JP4586627 B2 JP 4586627B2 JP 2005145802 A JP2005145802 A JP 2005145802A JP 2005145802 A JP2005145802 A JP 2005145802A JP 4586627 B2 JP4586627 B2 JP 4586627B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data
- pixels
- access
- access pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 title 1
- 230000015654 memory Effects 0.000 claims description 327
- 238000013500 data storage Methods 0.000 claims description 65
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 7
- 239000013598 vector Substances 0.000 description 4
- 230000012447 hatching Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100036848 C-C motif chemokine 20 Human genes 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
Description
複数のメモリバンクからなるメモリ部と、
水平または垂直の方向に伸びる画素列が垂直または水平の方向に順次配列された所定画面における各画素列の画素を順に注目画素とし、該注目画素の画素データを、複数の中心画素および各中心画素の周辺に位置する周辺画素からなり、上記所定画面上に設定される複数の画素のパターンであるアクセスパターンの情報に基づき、上記複数のメモリバンクに振り分けて格納するための制御を行うデータ格納制御部と、
上記複数のメモリバンクから、上記アクセスパターンの設定位置を開始位置から画素列方向に移動した各設定位置で、上記アクセスパターンで特定される複数の画素の画素データを同時に取得するための制御を行うデータアクセス制御部と、
上記複数のメモリバンクから同時に取得される上記アクセスパターンで特定される複数の画素の画素データを入力し、入出力の対応情報に基づいて、それぞれ中心画素と該中心画素の周辺に位置する周辺画素からなる各画素群を構成するそれぞれの画素に対応させて複数の画素データを出力するセレクタとを備え、
上記データ格納制御部は、
上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に基づき、上記注目画素が上記複数の画素のいずれかに最初に該当するとき、上記注目画素の画素データを最初のメモリバンクに格納することを開始し、その後上記注目画素が上記複数の画素のいずれかに該当するとき、上記注目画素の画素データを格納するメモリバンクを順次切り替え、
上記データアクセス制御部は、
上記設定位置が所定位置にあるとき、該所定位置における上記アクセスパターンで特定される複数の画素の画素データを上記複数のメモリバンクから同時に読み出し、上記設定位置が上記画素列方向に移動した際に、上記設定位置における上記アクセスパターンで特定される複数の画素の画素データがそれぞれ異なるメモリバンクに格納されているように、上記所定のメモリバンクから読み出した画素データを該画素データが格納されていたメモリバンクの1つ前のメモリバンクに格納する
ことを特徴とするデータアクセス装置にある。
Claims (12)
- 複数のメモリバンクからなるメモリ部と、
水平または垂直の方向に伸びる画素列が垂直または水平の方向に順次配列された所定画面における各画素列の画素を順に注目画素とし、該注目画素の画素データを、複数の中心画素および各中心画素の周辺に位置する周辺画素からなり、上記所定画面上に設定される複数の画素のパターンであるアクセスパターンの情報に基づき、上記複数のメモリバンクに振り分けて格納するための制御を行うデータ格納制御部と、
上記複数のメモリバンクから、上記アクセスパターンの設定位置を開始位置から画素列方向に移動した各設定位置で、上記アクセスパターンで特定される複数の画素の画素データを同時に取得するための制御を行うデータアクセス制御部と、
上記複数のメモリバンクから同時に取得される上記アクセスパターンで特定される複数の画素の画素データを入力し、入出力の対応情報に基づいて、それぞれ中心画素と該中心画素の周辺に位置する周辺画素からなる各画素群を構成するそれぞれの画素に対応させて複数の画素データを出力するセレクタとを備え、
上記データ格納制御部は、
上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に基づき、上記注目画素が上記複数の画素のいずれかに最初に該当するとき、上記注目画素の画素データを最初のメモリバンクに格納することを開始し、その後上記注目画素が上記複数の画素のいずれかに該当するとき、上記注目画素の画素データを格納するメモリバンクを順次切り替え、
上記データアクセス制御部は、
上記設定位置が所定位置にあるとき、該所定位置における上記アクセスパターンで特定される複数の画素の画素データを上記複数のメモリバンクから同時に読み出し、上記設定位置が上記画素列方向に移動した際に、上記設定位置における上記アクセスパターンで特定される複数の画素の画素データがそれぞれ異なるメモリバンクに格納されているように、上記所定のメモリバンクから読み出した画素データを該画素データが格納されていたメモリバンクの1つ前のメモリバンクに格納する
ことを特徴とするデータアクセス装置。 - 上記データ格納制御部は、
上記注目画素が、上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に一致する画素であるか否かを判定する一致判定部と、
上記一致判定部の判定出力に基づいて、上記注目画素毎に、上記メモリ部に対する書き込みアドレスを生成するアドレス生成部とを有する
ことを特徴とする請求項1に記載のデータアクセス装置。 - 上記データ格納制御部は、
上記複数のメモリバンクのそれぞれに対応した読み出し開始アドレスおよび書き込み開始アドレスを生成する開始アドレス生成部をさらに有し、
上記開始アドレス生成部は、それぞれのメモリバンクに対して、最初の画素データが格納されたアドレスを上記読み出し開始アドレスとし、最後の画素データが格納されたアドレスの次のアドレスを上記書き込み開始アドレスとする
ことを特徴とする請求項2に記載のデータアクセス装置。 - 上記データ格納制御部は、
上記複数のメモリバンクのそれぞれに対応した、読み出しを行うか否かを示す読み出しフラグを生成する読み出しフラグ生成部をさらに有し、
上記読み出しフラグ生成部は、上記複数の画素のいずれかに対応する画素データが格納されるメモリバンクについての読み出しフラグを読み出しを行うことを示すフラグオンの状態とし、その他のメモリバンクについての読み出しフラグを読み出しを行わないことを示すフラグオフの状態とする
ことを特徴とする請求項2に記載のデータアクセス装置。 - 上記データアクセス制御部は、
上記複数のメモリバンクの読み出しアドレスを生成する読み出しアドレス生成部と、
上記複数のメモリバンクの書き込みアドレスを生成する書き込みアドレス生成部とを有し、
上記読み出しアドレス生成部は、
上記複数のメモリバンクのそれぞれに対し、
最初の読み出しアドレスを、外部から与えられる読み出し開始アドレスにセットし、各設定位置で画素データの読み出しが行われるとき、上記読み出しアドレスをインクリメントして次の読み出しアドレスを生成し、
上記書き込みアドレス生成部は、
上記複数のメモリバンクのそれぞれに対し、
最初の書き込みアドレスを、外部から与えられる書き込み開始アドレスにセットし、各設定位置で画素データの書き込みが行われるとき、上記書き込みアドレスをインクリメントして次の書き込みアドレスを生成する
ことを特徴とする請求項1に記載のデータアクセス装置。 - 上記外部から与えられる上記書き込み開始アドレスおよび上記読み出し開始アドレスは、上記データ格納制御部から与えられる
ことを特徴とする請求項5に記載のデータアクセス装置。 - 上記データアクセス制御部は、
上記複数のメモリバンクの、読み出しを行うか否かを示す読み出しフラグを生成する読み出しフラグ生成部をさらに備え、
上記読み出しフラグ生成部は、
上記複数のメモリバンクのそれぞれに対し、外部から与えられる読み出しフラグに基づき、上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素の画素データのいずれかが格納されているメモリバンクについての読み出しフラグを読み出しを行うことを示すフラグオンの状態とし、その他のメモリバンクについての読み出しフラグを読み出しを行わないことを示すフラグオフの状態とする
ことを特徴とする請求項5に記載のデータアクセス装置。 - 上記外部から与えられる上記読み出しフラグは、上記データ格納制御部から与えられる
ことを特徴とする請求項7に記載のデータアクセス装置。 - 上記アクセスパターンの情報を発生すると共に、上記入出力の対応情報を発生するセレクタ設定部をさらに備え、
上記セレクタ設定部は、
上記複数の中心画素の座標情報および上記周辺の情報に基づいて、上記各画素群を構成するそれぞれの画素の座標情報を得るアクセスパターン拡張部と、
上記アクセスパターン拡張部で得られる上記各画素群を構成するそれぞれの画素の座標情報に基づいて、該各画素群を構成するそれぞれの画素が上記注目画素となる順番を示す順番情報を求め、上記各画素群を構成するそれぞれの画素の座標情報を上記順番情報で表した上記アクセスパターンの情報を発生するソート部と、
上記ソート部で求められた、上記各画素群を構成するそれぞれの画素の順番情報に基づいて、上記入出力の対応情報を発生するセレクタ位置設定部とを有する
ことを特徴とする請求項1に記載のデータアクセス装置。 - 水平または垂直の方向に伸びる画素列が垂直または水平の方向に順次配列された所定画面における各画素列の画素を順に注目画素とし、該注目画素の画素データを、複数の中心画素および各中心画素の周辺に位置する周辺画素からなり、上記所定画面上に設定される複数の画素のパターンであるアクセスパターンの情報に基づき、複数のメモリバンクに振り分けて格納するデータ格納工程と、
上記複数のメモリバンクから、上記アクセスパターンの設定位置を開始位置から画素列方向に移動した各設定位置で、上記アクセスパターンで特定される複数の画素の画素データを同時に取得するデータアクセス工程と、
上記複数のメモリバンクから同時に取得される上記アクセスパターンで特定される複数の画素の画素データを入力し、入出力の対応情報に基づいて、それぞれ中心画素と該中心画素の周辺に位置する周辺画素からなる各画素群を構成するそれぞれの画素に対応させて複数の画素データを出力するセレクト工程とを備え、
上記データ格納工程では、
上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に基づき、上記注目画素が上記複数の画素のいずれかに最初に該当するとき、上記注目画素の画素データを最初のメモリバンクに格納することを開始し、その後上記注目画素が上記複数の画素のいずれかに該当するとき、上記注目画素の画素データを格納するメモリバンクを順次切り替え、
上記データアクセス工程では、
上記設定位置が所定位置にあるとき、該所定位置における上記アクセスパターンで特定される複数の画素の画素データを上記複数のメモリバンクから同時に読み出し、上記設定位置が上記画素列方向に移動した際に、上記設定位置における上記アクセスパターンで特定される複数の画素の画素データがそれぞれ異なるメモリバンクに格納されているように、上記所定のメモリバンクから読み出した画素データを該画素データが格納されていたメモリバンクの1つ前のメモリバンクに格納する
ことを特徴とするデータアクセス方法。 - 水平または垂直の方向に伸びる画素列が垂直または水平の方向に順次配列された所定画面における各画素列の画素を順に注目画素とし、該注目画素の画素データを、複数の中心画素および各中心画素の周辺に位置する周辺画素からなり、上記所定画面上に設定される複数の画素のパターンであるアクセスパターンの情報に基づき、複数のメモリバンクに振り分けて格納するデータ格納工程と、
上記複数のメモリバンクから、上記アクセスパターンの設定位置を開始位置から画素列方向に移動した各設定位置で、上記アクセスパターンで特定される複数の画素の画素データを同時に取得するデータアクセス工程と、
上記複数のメモリバンクから同時に取得される上記アクセスパターンで特定される複数の画素の画素データを入力し、入出力の対応情報に基づいて、それぞれ中心画素と該中心画素の周辺に位置する周辺画素からなる各画素群を構成するそれぞれの画素に対応させて複数の画素データを出力するセレクト工程とを備え、
上記データ格納工程では、
上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に基づき、上記注目画素が上記複数の画素のいずれかに最初に該当するとき、上記注目画素の画素データを最初のメモリバンクに格納することを開始し、その後上記注目画素が上記複数の画素のいずれかに該当するとき、上記注目画素の画素データを格納するメモリバンクを順次切り替え、
上記データアクセス工程では、
上記設定位置が所定位置にあるとき、該所定位置における上記アクセスパターンで特定される複数の画素の画素データを上記複数のメモリバンクから同時に読み出し、上記設定位置が上記画素列方向に移動した際に、上記設定位置における上記アクセスパターンで特定される複数の画素の画素データがそれぞれ異なるメモリバンクに格納されているように、上記所定のメモリバンクから読み出した画素データを該画素データが格納されていたメモリバンクの1つ前のメモリバンクに格納する
データアクセス方法をコンピュータに実行させるためのプログラム。 - 水平または垂直の方向に伸びる画素列が垂直または水平の方向に順次配列された所定画面における各画素列の画素を順に注目画素とし、該注目画素の画素データを、複数の中心画素および各中心画素の周辺に位置する周辺画素からなり、上記所定画面上に設定される複数の画素のパターンであるアクセスパターンの情報に基づき、複数のメモリバンクに振り分けて格納するデータ格納工程と、
上記複数のメモリバンクから、上記アクセスパターンの設定位置を開始位置から画素列方向に移動した各設定位置で、上記アクセスパターンで特定される複数の画素の画素データを同時に取得するデータアクセス工程と、
上記複数のメモリバンクから同時に取得される上記アクセスパターンで特定される複数の画素の画素データを入力し、入出力の対応情報に基づいて、それぞれ中心画素と該中心画素の周辺に位置する周辺画素からなる各画素群を構成するそれぞれの画素に対応させて複数の画素データを出力するセレクト工程とを備え、
上記データ格納工程では、
上記設定位置の開始位置における上記アクセスパターンで特定される複数の画素に基づき、上記注目画素が上記複数の画素のいずれかに最初に該当するとき、上記注目画素の画素データを最初のメモリバンクに格納することを開始し、その後上記注目画素が上記複数の画素のいずれかに該当するとき、上記注目画素の画素データを格納するメモリバンクを順次切り替え、
上記データアクセス工程では、
上記設定位置が所定位置にあるとき、該所定位置における上記アクセスパターンで特定される複数の画素の画素データを上記複数のメモリバンクから同時に読み出し、上記設定位置が上記画素列方向に移動した際に、上記設定位置における上記アクセスパターンで特定される複数の画素の画素データがそれぞれ異なるメモリバンクに格納されているように、上記所定のメモリバンクから読み出した画素データを該画素データが格納されていたメモリバンクの1つ前のメモリバンクに格納する
データアクセス方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145802A JP4586627B2 (ja) | 2005-05-18 | 2005-05-18 | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
US11/435,611 US8305383B2 (en) | 2005-05-18 | 2006-05-17 | Data access apparatus and method |
CN2006101646100A CN1956005B (zh) | 2005-05-18 | 2006-05-18 | 数据存取装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145802A JP4586627B2 (ja) | 2005-05-18 | 2005-05-18 | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006323604A JP2006323604A (ja) | 2006-11-30 |
JP2006323604A5 JP2006323604A5 (ja) | 2008-05-08 |
JP4586627B2 true JP4586627B2 (ja) | 2010-11-24 |
Family
ID=37543238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145802A Expired - Fee Related JP4586627B2 (ja) | 2005-05-18 | 2005-05-18 | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8305383B2 (ja) |
JP (1) | JP4586627B2 (ja) |
CN (1) | CN1956005B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101226394B1 (ko) * | 2008-06-30 | 2013-01-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 메모리 장치 |
JP2011090576A (ja) * | 2009-10-23 | 2011-05-06 | Seiko Epson Corp | 画像読取装置及び画像読取装置における画像データの書き込み方法 |
GB2502047B (en) * | 2012-04-04 | 2019-06-05 | Snell Advanced Media Ltd | Video sequence processing |
JP2014199591A (ja) * | 2013-03-29 | 2014-10-23 | 株式会社東芝 | 記憶装置制御システム、記憶装置制御装置及びプログラム |
CN104699219B (zh) * | 2013-12-10 | 2020-06-23 | 联想(北京)有限公司 | 一种电子设备及信息处理方法 |
US10204600B2 (en) * | 2017-03-31 | 2019-02-12 | Apical Ltd. | Storage system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090256A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 記憶装置、並びに書き込み方法および読み出し方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143473A (ja) * | 1983-02-04 | 1984-08-17 | Seiko Instr & Electronics Ltd | ドツト補間式画像処理装置 |
DE3820219A1 (de) * | 1988-06-14 | 1990-01-11 | Bosch Gmbh Robert | Bildspeicher fuer flaechenstrukturierten parallelzugriff |
GB2277012B (en) * | 1993-04-08 | 1997-06-18 | Sony Uk Ltd | Image data storage |
TW311316B (ja) * | 1995-01-30 | 1997-07-21 | Hitachi Ltd | |
JP3803122B2 (ja) * | 1995-05-02 | 2006-08-02 | 松下電器産業株式会社 | 画像メモリ装置および動きベクトル検出回路 |
JP3732593B2 (ja) * | 1996-09-30 | 2006-01-05 | 株式会社東芝 | 画像処理装置 |
JPH10283770A (ja) * | 1997-04-07 | 1998-10-23 | Oki Electric Ind Co Ltd | 半導体メモリ装置およびその読み出しおよび書き込み方法 |
JP4161477B2 (ja) | 1999-08-23 | 2008-10-08 | ソニー株式会社 | 動き検出方法および動き検出装置 |
US6707937B1 (en) * | 2000-07-14 | 2004-03-16 | Agilent Technologies, Inc. | Interpolation of edge portions of a digital image |
JP2002125228A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | ディジタルデータの伸張システムおよび伸張方法 |
US6784944B2 (en) * | 2001-06-19 | 2004-08-31 | Smartasic, Inc. | Motion adaptive noise reduction method and system |
JP3859134B2 (ja) | 2001-10-31 | 2006-12-20 | 株式会社リコー | 画像データ処理装置,画像処理装置,カラー画像形成装置およびパターンマッチング方法 |
US6715024B1 (en) * | 2001-12-31 | 2004-03-30 | Lsi Logic Corporation | Multi-bank memory device having a 1:1 state machine-to-memory bank ratio |
US20040181503A1 (en) * | 2003-03-13 | 2004-09-16 | Motorola, Inc. | Information storage and retrieval method and apparatus |
-
2005
- 2005-05-18 JP JP2005145802A patent/JP4586627B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-17 US US11/435,611 patent/US8305383B2/en not_active Expired - Fee Related
- 2006-05-18 CN CN2006101646100A patent/CN1956005B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090256A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 記憶装置、並びに書き込み方法および読み出し方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1956005A (zh) | 2007-05-02 |
US20060290983A1 (en) | 2006-12-28 |
US8305383B2 (en) | 2012-11-06 |
CN1956005B (zh) | 2011-11-16 |
JP2006323604A (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6421274B1 (en) | Semiconductor memory device and reading and writing method thereof | |
JP3816907B2 (ja) | 表示データの記憶装置 | |
JP4586627B2 (ja) | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 | |
US5598372A (en) | Semiconductor memory | |
EP1936628A1 (en) | Memory device, memory controller and memory system | |
JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
US7401177B2 (en) | Data storage device, data storage control apparatus, data storage control method, and data storage control program | |
US20180314640A1 (en) | Memory Device Accessed In Consideration Of Data Locality And Electronic System Including The Same | |
JP3464621B2 (ja) | バンク可変メモリ | |
JPH0256760B2 (ja) | ||
JPH0687189B2 (ja) | 表示装置 | |
EP1481386A1 (en) | Frame buffer access device, frame buffer access method, computer program and recording medium | |
JP4635687B2 (ja) | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 | |
JP4534488B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP4487568B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP4538737B2 (ja) | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 | |
JP2001256106A (ja) | メモリアクセスシステム | |
JP3288327B2 (ja) | 映像メモリ回路 | |
JPH09212678A (ja) | 3次元画像生成装置 | |
JPH11250660A (ja) | メモリデバイスおよび該メモリデバイスのアドレッシング方法 | |
JP2000339229A (ja) | メモリテスト回路 | |
JP4506256B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP2002163887A (ja) | シンクロナスdram | |
JP2005222530A (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP4655220B2 (ja) | 設計装置および方法、並びにデータ格納装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090918 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |