JP4492054B2 - Reclaimed wafer reclaim processing method and reclaimed wafer - Google Patents

Reclaimed wafer reclaim processing method and reclaimed wafer Download PDF

Info

Publication number
JP4492054B2
JP4492054B2 JP2003209167A JP2003209167A JP4492054B2 JP 4492054 B2 JP4492054 B2 JP 4492054B2 JP 2003209167 A JP2003209167 A JP 2003209167A JP 2003209167 A JP2003209167 A JP 2003209167A JP 4492054 B2 JP4492054 B2 JP 4492054B2
Authority
JP
Japan
Prior art keywords
wafer
polishing
main surface
separation
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003209167A
Other languages
Japanese (ja)
Other versions
JP2005072071A (en
Inventor
悦郎 森田
真司 大川
五十六 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2003209167A priority Critical patent/JP4492054B2/en
Publication of JP2005072071A publication Critical patent/JP2005072071A/en
Application granted granted Critical
Publication of JP4492054B2 publication Critical patent/JP4492054B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、イオンを注入した半導体ウェーハを支持ウェーハに重ね合せて積層体を形成し、この積層体を熱処理してイオン注入領域で半導体ウェーハの薄膜から分離された厚肉の剥離ウェーハを再生処理する方法と、この方法で再生されたウェーハに関する。更に詳しくはSOI(Silicon On Insulator)ウェーハ等の結合ウェーハを製造する、いわゆるイオン注入剥離法において、2回以上副生される剥離ウェーハの再生処理方法及び再生されたウェーハに関するものである。
【0002】
【従来の技術】
従来、この種の剥離ウェーハの再生処理方法として、剥離ウェーハの少なくとも面取り部のイオン注入層を除去した後に、剥離した側のウェーハの主面を研磨する剥離ウェーハの再生処理方法が知られている(例えば、特許文献1参照)。この再生処理方法によれば、剥離ウェーハを、ベースウェーハである支持ウェーハ、通常のシリコン鏡面ウェーハ又はボンドウェーハである半導体ウェーハとして用いることができる。そして剥離ウェーハを支持ウェーハ(ベースウェーハ)又は半導体ウェーハ(ボンドウェーハ)として再利用する場合には、最初の半導体ウェーハの厚さを大きくしておけば、2回以上繰返して再利用することができる。
【0003】
【特許文献1】
特開2001−155978号公報(請求項1、段落番号0019)
【0004】
【発明が解決しようとする課題】
しかしながら、2回以上剥離ウェーハを再利用する場合に、剥離毎に剥離ウェーハを両面研磨することは、再生コストを押上げる問題がある。
本発明の目的は、2回以上剥離ウェーハを再利用する場合に、再生コストを低減し得る剥離ウェーハの再生処理方法及び再生されたウェーハを提供することにある。
【0005】
【課題を解決するための手段】
請求項1に係る発明は、図1及び図2に示すように、(A) ボンドウェーハとしての半導体ウェーハ13の第1主面にイオンを注入して半導体ウェーハ13内部にイオン注入領域13bを形成する工程と、(B) 半導体ウェーハ13の第1主面をベースウェーハとしての第1支持ウェーハ14の主面に重ね合せて第1積層体16を形成する工程と、(C) 第1積層体16を所定の温度で熱処理して半導体ウェーハ13をイオン注入領域13bで薄膜17から分離することにより厚肉の第1剥離ウェーハ12を得る工程と、(D) 分離面12aと反対側の第1剥離ウェーハ12の第2主面12cにイオンを注入して第1剥離ウェーハ12内部にイオン注入領域23bを形成する工程と、(E) 第1剥離ウェーハ12の第2主面12cを第1支持ウェーハ14とは別のベースウェーハとしての第2支持ウェーハ24の主面に重ね合せて第2積層体26を形成する工程と、(F) 第2積層体26を所定の温度で熱処理して第1剥離ウェーハ12をイオン注入領域23bで薄膜27から分離することにより厚肉の第2剥離ウェーハ22を得る工程と、(G) この第2剥離ウェーハ22の両面を研磨して再生ウェーハ32を得る工程とをこの順に含み、工程(C)で得られた第1剥離ウェーハ12の分離面12aがその外周縁にリング状段差12bを有し、工程(F)で得られた第2剥離ウェーハ22の分離面22aがその外周縁にリング状段差22bを有し、工程(G)の第2剥離ウェーハ22の両面研磨により、第1及び第2主面のリング状段差12b及び22bを同時に除去することを特徴とする。
この請求項1に記載された剥離ウエーハの再生処理方法では、半導体ウェーハ13を表裏1回ずつ、計2回剥離して第1剥離ウェーハ12,第2剥離ウェーハ22にした後で、ウェーハ22の両分離面12a及び22aに形成されたリング状段差12b及び22bを1回で除去することができ、再生コストを低減することができる。
【0006】
請求項2に係る発明は、請求項1に係る発明であって、図2に示すように、工程(G)で両面研磨された再生ウェーハ32を工程(B)の第1支持ウェーハ14又は工程(A)の半導体ウェーハ13に用いることを特徴とする。
この請求項2に記載された剥離ウエーハの再生処理方法では、両面研磨のキャリアプレートを調整すれば、再生ウェーハ32を更に2回以上再利用することができる。
【0007】
請求項3に係る発明は、請求項1に係る発明であって、(H) 分離面12aと反対側の第1剥離ウェーハ12の第2主面12cを研磨する工程を工程(C)と工程(D)の間に有することを特徴とする。
この請求項3に記載された剥離ウエーハの再生処理方法では、第1剥離ウェーハ12を別の支持ウェーハ24と重ね合わせる前に、第1剥離ウェーハ12の作製中に形成された第2主面12cのチャック痕等のダメージを研磨により除去しておくことにより、分離面12aにリング状段差12bを残したままでも、第1剥離ウェーハ12から高品質のSOIウェーハ21を得ることができる。
【0008】
請求項4に係る発明は、請求項3に係る発明であって、工程(H)の研磨が、研磨布51a,51bが展張された研磨定盤52a,52bと、研磨定盤52a,52bに対向して設けられ環状のテンプレート56が固着された研磨ヘッド53とを有するワックスレス研磨装置50を用いて、テンプレート56内に設けられた軟質のバックパッド57を第1剥離ウェーハ12の分離面12aに押し当て、第1剥離ウェーハ12の第2主面12cを研磨布51a,51bに摺接させることにより行われることを特徴とする。
この請求項4に記載された剥離ウエーハの再生処理方法では、ワックスレス研磨装置50により第1剥離ウェーハ12の一方のリング状段差のない主面12cを研磨することにより、他方の主面(分離面)12aにリング状段差12bがあっても、一方の主面12cを面内均一に研磨することができる。
【0009】
請求項5に係る発明は、請求項3又は4に係る発明であって、(I) 第1剥離ウェーハ12の少なくとも第2主面12cに形成された酸化膜を除去する工程を工程(H)の研磨前に有することを特徴とする。
この請求項5に記載された剥離ウエーハの再生処理方法では、工程(H)の研磨前に剥離ウェーハ12の第2主面12c上の酸化膜を除去しておくことにより、第2主面12cをパーティクルなどの不純物を残存させずに均一に研磨することができる。
【0010】
請求項6に係る発明は、請求項3又は4に係る発明であって、工程(H)の研磨が、(J) 仕上げ研磨布よりも粗い1次研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する工程と、(K) この1次研磨後に仕上げ研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する工程とを有することを特徴とする。
請求項7に係る発明は、請求項3又は4に係る発明であって、工程(H)の研磨が、(L) 仕上げ研磨布の研磨作用面に、仕上げ研磨剤よりも粗い1次研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する工程と、(M) この1次研磨後に仕上げ研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する工程とを有することを特徴とする。
これらの請求項6又は7に記載された剥離ウエーハの再生処理方法では、2段研磨を行うことにより、第2主面12cのチャック痕等のダメージを除去しかつ第2主面12cを高い平坦度にすることができる。
【0011】
請求項8に係る発明は、請求項1ないし6いずれか1項に記載された方法で再生処理された再生ウエーハ32である。
この請求項8に記載された再生ウェーハ32は、剥離ウェーハ22の両面に形成されたリング状段差12b及び22bを両面研磨により同時に除去しているため、両面研磨時に研磨力が一方の面に偏らず、両主面がそれぞれ均一で高い平坦度を有する。
【0012】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図1に示すように、SOIウェーハ11及び21を製造するときに剥離ウェーハ12及び22が副次的に生成される。SOIウェーハ11及び21を製造するには、ボンドウェーハとしての半導体ウェーハ13及びベースウェーハとしての支持ウェーハ14、24を用意する。この実施の形態ではこれらのウェーハ13、14及び24は、それぞれチョクラルスキー法で製造され、同一の直径と同一の厚さを有する。これらのウェーハ13,14及び24は両面研磨された後、RCA洗浄されたウェーハである。
【0013】
先ず半導体ウェーハ13を熱酸化することによりウェーハ13の第1主面に絶縁膜である酸化膜13a(SiO2膜)を形成した後に、このウェーハ13の第1主面に水素ガスイオンである水素イオン( + )を3.0×1016/cm2以上又は水素分子イオン(H2+)を1.5×1016/cm2以上のドーズ量でイオン注入する(図1(a))。ここで、図1(a)中の符号13bは水素ガスイオン又は水素分子イオンの注入により半導体ウェーハ13内部に形成されたイオン注入領域であり、このイオン注入領域13bは酸化膜13aに平行に、即ち半導体ウェーハ13表面に平行に形成される。また水素ガスイオン(H+)の場合には、水素分子イオン(H2+)の場合の約2倍の注入量が必要である。なお、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンの注入とともに、ヘリウムイオン(He + )を注入してもよい。この場合、ヘリウムイオンのドーズ量は0.5×1016/cm2以上であることが好ましい。なお、図示しないが酸化膜13aは半導体ウェーハの全面(第1主面、第2主面及び両端縁)に形成してもよい。
【0014】
次に図1(b)に示される支持ウェーハ14の主面に半導体ウェーハ13の第1主面を酸化膜23aを介して室温で重ね合せて積層体16を形成する(図1(c))。この積層体16を窒素(N2)雰囲気中で500〜800℃の範囲に昇温し、この温度範囲に5〜30分間保持して薄膜分離熱処理を行う。これにより半導体ウェーハ13がイオン注入領域13bのところで割れて上部の厚肉の第1剥離ウェーハ12と下部の薄膜17に分離する(図1(d))。
【0015】
次に上記半導体ウェーハ13がイオン注入領域13bで割れた積層体16の温度を下げ、酸化膜13aを介して薄膜17が積層された支持ウェーハ14(以下、単に支持ウェーハ14という)から第1剥離ウェーハ12を取除く。上記支持ウェーハ14を酸素(O2)又は窒素(N2)雰囲気中で900〜1200℃の範囲に昇温しこの温度範囲に30〜120分間保持する熱処理を行う(図1(e))。この熱処理は薄膜17の支持ウェーハ14への貼合せを強固にする熱処理である。更に支持ウェーハ14の分離面をアニール処理するか又は研磨(タッチポリッシング)して平滑化する(図1(g))。これにより支持ウェーハ14はSOIウェーハ11となる。
【0016】
一方、第1剥離ウェーハ12の分離面12aの外周縁には、0.3μm程度のリング状段差12bが形成される(図1(f))。このリング状段差12bが発生するメカニズムは未だ解明されていないが、剥離ウェーハ12の分離面12a周縁の面取り部の形状やイオン注入領域の深さが影響しているものと考えられる。剥離ウェーハ12の分離面12a周縁の面取り部の上及び第2主面12c上には、熱処理等で形成された酸化膜が残存するが(図1(f))、次に述べる剥離ウェーハ12の第2主面12cを研磨する前に、図2(a)に示すように、この第1剥離ウェーハ12をフッ酸に浸漬するなどにより上記酸化膜を除去しておくことが好ましい。
【0017】
この第1剥離ウェーハ12の第2主面12cは、図3及び図4に示すワックスレスの枚葉式ウェーハ研磨装置50により研磨される。図3及び図4に示すように、研磨装置50は、上面にそれぞれ研磨布51a及び51bが展張された2つの第1研磨定盤52a及び第2研磨定盤52bと、両研磨定盤52a、52bのいずれか上方に対向可能に配置される1つの研磨ヘッド53とを備える。研磨ヘッド53は、図3(b)の矢印に示すようにアーム54により研磨定盤52a及び52bに択一的に移動可能に設けられる。図4に示すように、研磨ヘッド53の下面には環状のテンプレート56が固着される。このテンプレート56の内側には、剥離ウェーハ12の直径より若干大径な孔部56aが形成され、この孔内にスエードパッド、シリコーンゴム、不織布等の軟質のバックパッド57が収納される。研磨定盤52a及び52bのそれぞれ上方には、研磨布51aに向けて研磨剤を供給するためのノズル55a及び研磨布51bに向けて研磨剤を供給するためのノズル55bが配設される。
【0018】
次にこの研磨装置50を用いて剥離ウェーハ12の第2主面12cの研磨方法について説明する。
図2(a)に示す第1剥離ウェーハ12を、図4に示すように、その分離面12aがバックパッド57に対面するように押し当てて、テンプレート56内に配置する。バックパッド57の発泡層(ナップ部)と剥離ウェーハ12の分離面12aとの間に純水を供給し、その純水の表面張力によって剥離ウェーハ12がバックパッド57に密着する。
【0019】
剥離ウェーハ12の第2主面12cを第1研磨定盤52aの研磨布51aで研磨する2つの方法について述べる。
[1] 第1の研磨方法
図4(a)に示すように、第1研磨定盤52aの上面に仕上げ研磨布よりも粗い1次研磨布51aを展張し、この研磨布51aの上方に設けられたノズル55aからは仕上げ研磨剤を供給するように準備する。一方、図4(b)に示すように、第2研磨定盤52bの上面に仕上げ研磨布51bを展張し、この研磨布51bの上方に設けられたノズル55bからは仕上げ研磨剤を供給するように準備する。図3(a)に示すように、先ずアーム54により第1剥離ウェーハ12を保持した研磨ヘッド53を第1研磨定盤52aの上方に移動し、1次研磨布51aの研磨作用面に、ノズル55aから仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて1次研磨する。この押し付けにより、剥離ウェーハ12のリング状段差12bは軟質のバックパッド57に埋没し、研磨面である剥離ウェーハ12の第2主面12cは面内均一に1次研磨布51aに接触する。次いで図3(b)に示すように、この1次研磨後にアーム54により研磨ヘッド53を第1剥離ウェーハ12を保持したまま第2研磨定盤52baの上方に移動し、仕上げ研磨布51bの研磨作用面に、ノズル55bから仕上げ研磨剤を供給しながら第1剥離ウェーハ12の第2主面12cを押し付けて仕上げ研磨する。この仕上げ研磨時も1次研磨時と同様に、第2主面12cは面内均一に仕上げ研磨布51bに接触する。
[2] 第2の研磨方法
第1研磨定盤52aの上面に仕上げ研磨布を展張し、ノズル55aからは仕上げ研磨剤よりも粗い1次研磨剤を供給するように準備する。一方、第2研磨定盤52bの研磨布は上記第1の研磨方法と同じ仕上げ研磨布51bを用い、ノズル55bからも上記第1の研磨方法と同じ仕上げ研磨剤を供給するように準備する。以下、第1の研磨方法と同様に、剥離ウェーハ12の第2主面12cを第1研磨定盤52aの仕上げ研磨布に押し付けて1次研磨剤を供給しながら1次研磨し、次いでこの第2主面12cを第2研磨定盤52bの仕上げ研磨布に押し付けて仕上げ研磨剤を供給しながら仕上げ研磨する。
【0020】
ここで、上記1次研磨布としては、硬質の発泡ウレタンフォームパッド、不織布にウレタン樹脂を含浸・硬化させた軟質の不織布パッドなどが採用され、仕上げ研磨布としては、不織布からなる基布の上にウレタン樹脂を発泡させたスエードタイプのパッドなどが採用される。また1次研磨剤としては、アルカリ溶液中に平均粒径0.02〜0.1μm程度の焼成シリカやコロイダルシリカ(シリカゾル)からなる遊離砥粒と、加工促進剤であるアミンなどとを含むスラリーが採用される。また仕上げ研磨剤としては、アルカリ溶液中に平均粒径0.02〜0.1μm程度の遊離砥粒のほか、ヘイズ抑制剤である有機高分子などを含むスラリーが採用される。
第1剥離ウェーハ12の第2主面12cはチャック等でダメージを受けるけれども、上記第1又は第2の研磨方法に基づき、第1剥離ウェーハ12の第2主面12cを2段研磨することにより、第2主面12cのチャック痕等のダメージを除去しかつ第2主面12cを高い平坦度にすることができる。
【0021】
次に図1(a)を用いて説明した方法と同様に、仕上げ研磨した第1剥離ウェーハ12を熱酸化することによりウェーハ12の第2主面12cに酸化膜23aを形成した後に、この第2主面12cに水素イオン注入する(図1(h))。これにより、剥離ウェーハ12表面に平行にイオン注入領域23aが形成される。続いて図1(i)に示される別の支持ウェーハ24の主面に剥離ウェーハ12の第2主面12cを酸化膜23aを介して室温で重ね合せて積層体26を形成する(図1(j))。この積層体26を前述した方法と同様にして薄膜分離熱処理を行う。これにより第1剥離ウェーハ12がイオン注入領域23bのところで割れて上部の厚肉の第2剥離ウェーハ22と下部の薄膜27に分離する(図1(k))。更に積層体26の温度を下げ、酸化膜23aと薄膜27が積層された支持ウェーハ24から第2剥離ウェーハ22を取除く。ウェーハ22が取り除かれた支持ウェーハ24を前述した方法と同様に熱処理して薄膜27の支持ウェーハ24への貼合せを強固にした後(図1(l))、支持ウェーハ24の分離面を研磨して平滑化する(図1(n))。これにより支持ウェーハ24はSOIウェーハ21となる。
【0022】
一方、第2剥離ウェーハ22は、その分離面12aの外周縁に先に形成されたリング状段差12bに加えて、上記熱処理により新たな分離面12aの外周縁に0.3μm程度のリング状段差22bが形成される(図1(m))。剥離ウェーハ22の分離面22a周縁の面取り部の上及び分離面12a上には、熱処理等で形成された酸化膜が残存する。これらの酸化膜は第2剥離ウェーハ22をフッ酸に浸漬するなどにより、図2(c)に示すように、除去しておくことが好ましい。
【0023】
図2(c)に示す第2剥離ウェーハ22は、図示しない両面研磨装置により、その両主面が同時に研磨される。具体的には、剥離ウェーハ22は複数枚を同時に研磨可能な両面研磨装置により、図2(d)の符号22cに示される部分が1次研磨された後、枚葉式の片面研磨装置により仕上げ研磨が施される。1次研磨における1次研磨布及び1次研磨剤、並びに仕上げ研磨における仕上げ研磨布及び仕上げ研磨剤は、それぞれ前述したものが用いられる。これらの両面研磨においては、第2剥離ウェーハ22の両主面に形成されたリング状段差12b及び22bが同時に除去される。また研磨時には両主面のリング状段差12b及び22bに均等に研磨力が加わり、段差の除去されかつ仕上げ研磨された再生ウェーハ32の両主面は、高い平坦度を有するようになる(図2(e))。この再生ウェーハ32は半導体ウェーハ13に用いることができる。これによりウェーハの再利用回数が増大し、SOIウェーハの製造コストを低減することができる。
【0024】
【発明の効果】
以上述べたように、本発明によれば、2回以上剥離ウェーハを再利用する場合に、1回目のSOIウェーハの製造時に得られた第1剥離ウェーハの分離面と反対面を、2回目のSOIウェーハの製造時に、別の支持ウェーハに重ね合わせ、このときに分離して得られた第2剥離ウェーハを両面研磨することにより、第2剥離ウェーハの両分離面に形成されたリング状段差を同時に除去でき、再生コストを低減することができる。
また両面研磨のキャリアプレートを調整すれば、再生したウェーハを更に2回以上再利用することができる。
また第1剥離ウェーハを別の支持ウェーハと重ね合わせる前に、第1剥離ウェーハの作製中に形成された第2主面のダメージを研磨により低減しておくことにより、この分離面にリング状段差を残したままでも、この剥離ウェーハから高品質のSOIウェーハを得ることができる。
【0025】
またワックスレス研磨装置により第1剥離ウェーハの一方のリング状段差のない第2主面を研磨することにより、他方の主面(分離面)にリング状段差があっても、第2主面を面内均一に研磨することができる。
またこのワックスレスの研磨前に第1剥離ウェーハの第2主面上の酸化膜を除去しておくことにより、第2主面をパーティクルなどの不純物を残存させずに均一に研磨することができる。
またワックスレス研磨を1次研磨と仕上げ研磨の2段で行うことにより、第2主面のチャック痕等のダメージを除去しかつ第2主面を高い平坦度にすることができる。
更に本発明で再生されたウェーハは、第2剥離ウェーハの両面に形成されたリング状段差を両面研磨により同時に除去しているため、両面研磨時に研磨力が一方の面に偏らず、両主面がそれぞれ均一で高い平坦度を有する。
【図面の簡単な説明】
【図1】 本発明実施形態の剥離ウェーハを含むSOIウェーハの製造方法を工程順に示す図。
【図2】 その第1剥離ウェーハの第2主面を研磨して再生する方法を工程順に示す図。
【図3】 (a)第1剥離ウェーハの第2主面を第1研磨定盤で研磨している状況を示すワックスレスの枚葉式研磨装置の要部平面図。
(b)第1剥離ウェーハの第2主面を第2研磨定盤で研磨している状況を示すワックスレスの枚葉式研磨装置の要部平面図。
【図4】 (a)図3のA−A線断面図。
(b)図3のB−B線断面図。
【符号の説明】
12,22 剥離ウェーハ
12a,22a 分離面
12b,22b リング状段差
12c 第2主面
13 半導体ウェーハ
13b,23b イオン注入領域
14,24 支持ウェーハ
16,26 積層体
17,27 薄膜
32 再生ウェーハ
50 研磨装置
51a,51b 研磨布
52a,52b 研磨定盤
53 研磨ヘッド
56 テンプレート
57 バックパッド
[0001]
BACKGROUND OF THE INVENTION
In the present invention, a semiconductor wafer into which ions have been implanted is superposed on a support wafer to form a laminated body, and the laminated body is heat-treated to regenerate a thick release wafer separated from the thin film of the semiconductor wafer in the ion-implanted region. And a wafer regenerated by this method. More specifically, the present invention relates to a method for reclaiming a separation wafer by-produced twice or more in a so-called ion implantation separation method for manufacturing a bonded wafer such as an SOI (Silicon On Insulator) wafer and the regenerated wafer.
[0002]
[Prior art]
Conventionally, as a method for reclaiming a peeled wafer of this type, a method for reclaiming a peeled wafer in which at least the chamfered portion of the peeled wafer is removed and then the main surface of the peeled wafer is polished is known. (For example, refer to Patent Document 1). According to this regeneration processing method, the peeled wafer can be used as a support wafer as a base wafer, a normal silicon mirror wafer or a semiconductor wafer as a bond wafer. When the peeled wafer is reused as a support wafer (base wafer) or a semiconductor wafer (bond wafer), if the thickness of the first semiconductor wafer is increased, it can be reused more than once. .
[0003]
[Patent Document 1]
JP 2001-155978 A (Claim 1, paragraph number 0019)
[0004]
[Problems to be solved by the invention]
However, when the peeled wafer is reused twice or more, double-side polishing the peeled wafer for each peeling has a problem of raising the regeneration cost.
The objective of this invention is providing the reproduction | regeneration processing method and the regenerated wafer of the peeling wafer which can reduce reproduction | regeneration cost, when reusing a peeling wafer twice or more.
[0005]
[Means for Solving the Problems]
In the invention according to claim 1, as shown in FIGS. 1 and 2, (A) ions are implanted into the first main surface of a semiconductor wafer 13 as a bond wafer to form an ion implantation region 13b inside the semiconductor wafer 13. And (B) a step of superposing the first main surface of the semiconductor wafer 13 on the main surface of the first support wafer 14 as a base wafer to form a first stacked body 16; and (C) a first stacked body. 16 is heat-treated at a predetermined temperature to separate the semiconductor wafer 13 from the thin film 17 at the ion implantation region 13b, thereby obtaining a thick first peeled wafer 12, and (D) a first side opposite to the separation surface 12a. A step of implanting ions into the second main surface 12c of the separation wafer 12 to form an ion implantation region 23b inside the first separation wafer 12, and (E) a first support of the second main surface 12c of the first separation wafer 12. What is wafer 14? Forming a second laminated body 26 by superimposing it on the main surface of a second support wafer 24 as a base wafer, and (F) heat-treating the second laminated body 26 at a predetermined temperature to form the first release wafer 12. The step of obtaining the thick second peeled wafer 22 by separating from the thin film 27 in the ion implantation region 23b, and the step of (G) polishing the both surfaces of the second peeled wafer 22 to obtain the reclaimed wafer 32 in this order. In addition, the separation surface 12a of the first separation wafer 12 obtained in the step (C) has a ring-shaped step 12b on the outer periphery thereof, and the separation surface 22a of the second separation wafer 22 obtained in the step (F) A ring-shaped step 22b is provided on the outer peripheral edge, and the ring-shaped steps 12b and 22b on the first and second main surfaces are simultaneously removed by double-side polishing of the second release wafer 22 in the step (G). .
In the peeling wafer reclaim processing method according to claim 1, after the semiconductor wafer 13 is peeled twice, a total of two times, to make the first peeled wafer 12 and the second peeled wafer 22, The ring-shaped steps 12b and 22b formed on both separation surfaces 12a and 22a can be removed at a time, and the regeneration cost can be reduced.
[0006]
The invention according to claim 2 is the invention according to claim 1, wherein, as shown in FIG. 2, the recycled wafer 32 polished on both sides in the step (G) is replaced with the first support wafer 14 or the step in the step (B). It is used for the semiconductor wafer 13 of (A).
In the method for reclaiming a peeled wafer according to the second aspect, if the double-side polished carrier plate is adjusted, the reclaimed wafer 32 can be reused two more times.
[0007]
The invention according to claim 3 is the invention according to claim 1, wherein (H) the steps of polishing the second main surface 12c of the first release wafer 12 on the side opposite to the separation surface 12a are the steps (C) and It is characterized by having between (D).
In the method for reclaiming a peeled wafer according to the third aspect, the second main surface 12c formed during the production of the first peeled wafer 12 before the first peeled wafer 12 is overlapped with another supporting wafer 24. By removing damage such as the chuck traces by polishing, a high-quality SOI wafer 21 can be obtained from the first peeled wafer 12 while leaving the ring-shaped step 12b on the separation surface 12a.
[0008]
The invention according to claim 4 is the invention according to claim 3, wherein the polishing in the step (H) is performed on the polishing surface plates 52a and 52b on which the polishing cloths 51a and 51b are stretched, and the polishing surface plates 52a and 52b. A soft back pad 57 provided in the template 56 is attached to the separation surface 12a of the first separation wafer 12 by using a waxless polishing apparatus 50 having a polishing head 53 provided oppositely and having an annular template 56 fixed thereto. And the second main surface 12c of the first release wafer 12 is brought into sliding contact with the polishing cloths 51a and 51b.
In the method for reclaiming a peeled wafer according to claim 4, the waxless polishing apparatus 50 polishes one main surface 12c having no ring-shaped step of the first peeled wafer 12 to obtain the other main surface (separation). Even if there is a ring-shaped step 12b on the surface 12a, one main surface 12c can be uniformly polished in the surface.
[0009]
The invention according to claim 5 is the invention according to claim 3 or 4, wherein (I) a step of removing the oxide film formed on at least the second main surface 12c of the first separation wafer 12 is a step (H). It is characterized by having before polishing.
In the method for reclaiming a release wafer according to claim 5, the oxide film on the second main surface 12c of the release wafer 12 is removed before polishing in the step (H), whereby the second main surface 12c. Can be uniformly polished without leaving impurities such as particles.
[0010]
The invention according to claim 6 is the invention according to claim 3 or 4, wherein the polishing in the step (H) is performed on the polishing surface of the primary polishing cloth which is rougher than the finishing polishing cloth (J). Pressing the second main surface 12c of the first release wafer 12 while supplying the first polishing, and (K) first polishing the surface of the finishing polishing cloth while supplying the final polishing agent after the primary polishing. And a step of finish polishing by pressing the second main surface 12c of the one-peeled wafer 12.
The invention according to claim 7 is the invention according to claim 3 or 4, wherein the polishing in the step (H) is (L) a primary abrasive that is rougher than the finish abrasive on the polishing surface of the finish polishing cloth. Pressing the second main surface 12c of the first peeled wafer 12 while supplying the first polishing, and (M) performing the first polishing while supplying the final polishing agent to the polishing surface of the final polishing cloth after the primary polishing. And a step of finish polishing by pressing the second main surface 12c of the one-peeled wafer 12.
In the method for reclaiming a peeled wafer described in claim 6 or 7, the two-step polishing is performed to remove damage such as chuck marks on the second main surface 12c and to make the second main surface 12c highly flat. Can be degrees.
[0011]
The invention according to claim 8 is a reclaimed wafer 32 regenerated by the method according to any one of claims 1 to 6.
In the reclaimed wafer 32 described in claim 8, since the ring-shaped steps 12b and 22b formed on both surfaces of the separation wafer 22 are simultaneously removed by double-side polishing, the polishing force is biased to one surface during double-side polishing. In other words, both main surfaces are uniform and have high flatness.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, when the SOI wafers 11 and 21 are manufactured, the separation wafers 12 and 22 are generated as a secondary. In order to manufacture the SOI wafers 11 and 21, a semiconductor wafer 13 as a bond wafer and support wafers 14 and 24 as base wafers are prepared. In this embodiment, these wafers 13, 14 and 24 are each manufactured by the Czochralski method and have the same diameter and the same thickness. These wafers 13, 14 and 24 are RCA cleaned wafers after being polished on both sides.
[0013]
First, the semiconductor wafer 13 is thermally oxidized to form an oxide film 13a (SiO 2 film) as an insulating film on the first main surface of the wafer 13, and then hydrogen as hydrogen gas ions is formed on the first main surface of the wafer 13. Ions are implanted with ions ( H + ) of 3.0 × 10 16 / cm 2 or more or hydrogen molecular ions (H 2+ ) with a dose of 1.5 × 10 16 / cm 2 or more (FIG. 1A). . Here, reference numeral 13b in FIG. 1 (a) denotes an ion implantation region formed inside the semiconductor wafer 13 by implantation of hydrogen gas ions or hydrogen molecular ions, and this ion implantation region 13b is parallel to the oxide film 13a. That is, it is formed parallel to the surface of the semiconductor wafer 13. Further, in the case of hydrogen gas ions (H + ), an injection amount that is about twice that of hydrogen molecular ions (H 2+ ) is required. Instead of hydrogen gas ions and hydrogen molecular ions, helium ions ( He + ) may be implanted together with hydrogen gas ions or hydrogen molecule ions. In this case, the dose of helium ions is preferably 0.5 × 10 16 / cm 2 or more. Although not shown, the oxide film 13a may be formed on the entire surface of the semiconductor wafer (first main surface, second main surface, and both end edges).
[0014]
Next, a laminated body 16 is formed by superimposing the first main surface of the semiconductor wafer 13 on the main surface of the support wafer 14 shown in FIG. 1B through the oxide film 23a at room temperature (FIG. 1C). . The laminated body 16 is heated to a temperature of 500 to 800 ° C. in a nitrogen (N 2 ) atmosphere, and kept in this temperature range for 5 to 30 minutes to perform a thin film separation heat treatment. As a result, the semiconductor wafer 13 is broken at the ion implantation region 13b and separated into an upper thick first peeled wafer 12 and a lower thin film 17 (FIG. 1D).
[0015]
Next, the temperature of the stacked body 16 in which the semiconductor wafer 13 is broken in the ion implantation region 13b is lowered, and the first peeling is performed from the support wafer 14 (hereinafter simply referred to as the support wafer 14) on which the thin film 17 is stacked via the oxide film 13a. Wafer 12 is removed. The support wafer 14 is heated to 900 to 1200 ° C. in an oxygen (O 2 ) or nitrogen (N 2 ) atmosphere, and heat treatment is performed for 30 to 120 minutes in this temperature range (FIG. 1E). This heat treatment is a heat treatment for strengthening the bonding of the thin film 17 to the support wafer 14. Further, the separation surface of the support wafer 14 is annealed or polished (touch polishing) to be smoothed (FIG. 1 (g)). As a result, the support wafer 14 becomes the SOI wafer 11.
[0016]
On the other hand, a ring-shaped step 12b of about 0.3 μm is formed on the outer peripheral edge of the separation surface 12a of the first release wafer 12 (FIG. 1 (f)). Although the mechanism of the ring-shaped step 12b is not yet elucidated, it is considered that the shape of the chamfered portion around the separation surface 12a of the separation wafer 12 and the depth of the ion implantation region have an effect. An oxide film formed by heat treatment or the like remains on the chamfered portion on the periphery of the separation surface 12a of the separation wafer 12 and on the second main surface 12c (FIG. 1F). Before polishing the second main surface 12c, it is preferable to remove the oxide film by immersing the first peeled wafer 12 in hydrofluoric acid, as shown in FIG.
[0017]
The second main surface 12c of the first peeled wafer 12 is polished by a waxless single wafer polishing apparatus 50 shown in FIGS. As shown in FIG. 3 and FIG. 4, the polishing apparatus 50 includes two first polishing surface plates 52a and 52b on which upper surfaces of polishing cloths 51a and 51b are stretched, both polishing surface plates 52a, One polishing head 53 disposed so as to be opposed to any one of the upper portions 52b. As shown by the arrow in FIG. 3B, the polishing head 53 is provided so as to be selectively movable on the polishing surface plates 52a and 52b by an arm. As shown in FIG. 4, an annular template 56 is fixed to the lower surface of the polishing head 53. Inside the template 56, a hole 56a having a diameter slightly larger than the diameter of the release wafer 12 is formed, and a soft back pad 57 such as a suede pad, silicone rubber, or non-woven fabric is accommodated in the hole. Above each of the polishing surface plates 52a and 52b, a nozzle 55a for supplying an abrasive toward the polishing cloth 51a and a nozzle 55b for supplying an abrasive toward the polishing cloth 51b are disposed.
[0018]
Next, a method for polishing the second main surface 12c of the separation wafer 12 using the polishing apparatus 50 will be described.
As shown in FIG. 4, the first peeled wafer 12 shown in FIG. 2A is pressed so that the separation surface 12 a faces the back pad 57 and is arranged in the template 56. Pure water is supplied between the foam layer (nap portion) of the back pad 57 and the separation surface 12a of the separation wafer 12, and the separation wafer 12 is in close contact with the back pad 57 by the surface tension of the pure water.
[0019]
Two methods for polishing the second main surface 12c of the release wafer 12 with the polishing cloth 51a of the first polishing surface plate 52a will be described.
[1] First Polishing Method As shown in FIG. 4A, a primary polishing cloth 51a rougher than the finishing polishing cloth is spread on the upper surface of the first polishing surface plate 52a and provided above the polishing cloth 51a. A prepared abrasive is supplied from the nozzle 55a. On the other hand, as shown in FIG. 4B, a finish polishing cloth 51b is spread on the upper surface of the second polishing surface plate 52b, and a finish polishing agent is supplied from a nozzle 55b provided above the polishing cloth 51b. Prepare to. As shown in FIG. 3A, first, the polishing head 53 holding the first peeled wafer 12 by the arm 54 is moved above the first polishing surface plate 52a, and the nozzle is formed on the polishing surface of the primary polishing cloth 51a. While supplying the final polishing agent from 55a, the second main surface 12c of the first release wafer 12 is pressed to perform primary polishing. By this pressing, the ring-shaped step 12b of the release wafer 12 is buried in the soft back pad 57, and the second main surface 12c of the release wafer 12, which is a polishing surface, contacts the primary polishing cloth 51a uniformly in the surface. Next, as shown in FIG. 3B, after this primary polishing, the polishing head 53 is moved above the second polishing surface plate 52ba while holding the first release wafer 12 by the arm 54, and polishing of the final polishing cloth 51b is performed. The second main surface 12c of the first peeled wafer 12 is pressed against the working surface while supplying a final polishing agent from the nozzle 55b to perform final polishing. Similarly to the primary polishing, the second main surface 12c contacts the finish polishing cloth 51b evenly in the surface during this final polishing.
[2] Second Polishing Method A finish polishing cloth is spread on the upper surface of the first polishing surface plate 52a, and the nozzle 55a is prepared to supply a primary polishing agent coarser than the finishing polishing agent. On the other hand, as the polishing cloth of the second polishing surface plate 52b, the same finishing polishing cloth 51b as that of the first polishing method is used, and the same finishing abrasive as that of the first polishing method is supplied from the nozzle 55b. Thereafter, similarly to the first polishing method, the second main surface 12c of the release wafer 12 is pressed against the finishing polishing cloth of the first polishing surface plate 52a to perform primary polishing while supplying the primary abrasive, and then this first polishing is performed. 2 The main surface 12c is pressed against the finishing polishing cloth of the second polishing surface plate 52b and finish polishing while supplying a finishing abrasive.
[0020]
Here, as the primary polishing cloth, a hard foamed urethane foam pad, a soft non-woven pad in which a non-woven fabric is impregnated and cured with urethane resin, or the like is employed. Suede type pads made of foamed urethane resin are used. Moreover, as a primary abrasive, a slurry containing free abrasive grains made of calcined silica or colloidal silica (silica sol) having an average particle size of about 0.02 to 0.1 μm in an alkaline solution, and an amine as a processing accelerator. Is adopted. Further, as the final polishing agent, a slurry containing free abrasive grains having an average particle size of about 0.02 to 0.1 μm in an alkaline solution and an organic polymer that is a haze inhibitor is employed.
Although the second main surface 12c of the first release wafer 12 is damaged by a chuck or the like, the second main surface 12c of the first release wafer 12 is polished in two steps based on the first or second polishing method. In addition, damage such as chuck marks on the second main surface 12c can be removed, and the second main surface 12c can have high flatness.
[0021]
Next, in the same manner as described with reference to FIG. 1A, the first peeled wafer 12 that has been subjected to final polishing is thermally oxidized to form an oxide film 23a on the second main surface 12c of the wafer 12, and then this first 2 Hydrogen ions are implanted into the main surface 12c (FIG. 1H). Thereby, an ion implantation region 23a is formed in parallel to the surface of the peeled wafer 12. Subsequently, the second main surface 12c of the separation wafer 12 is superposed on the main surface of another support wafer 24 shown in FIG. 1 (i) through the oxide film 23a at room temperature to form a laminated body 26 (FIG. 1 ( j)). The laminated body 26 is subjected to thin film separation heat treatment in the same manner as described above. As a result, the first peeled wafer 12 is broken at the ion implantation region 23b and separated into an upper thick second peeled wafer 22 and a lower thin film 27 (FIG. 1 (k)). Further, the temperature of the laminated body 26 is lowered, and the second peeled wafer 22 is removed from the support wafer 24 on which the oxide film 23a and the thin film 27 are laminated. After the support wafer 24 from which the wafer 22 has been removed is heat-treated in the same manner as described above, the thin film 27 is firmly attached to the support wafer 24 (FIG. 1 (l)), and then the separation surface of the support wafer 24 is polished. And smoothing (FIG. 1 (n)). As a result, the support wafer 24 becomes the SOI wafer 21.
[0022]
On the other hand, in addition to the ring-shaped step 12b previously formed on the outer periphery of the separation surface 12a, the second peeled wafer 22 has a ring-shaped step of about 0.3 μm on the outer periphery of the new separation surface 12a by the heat treatment. 22b is formed (FIG. 1 (m)). An oxide film formed by heat treatment or the like remains on the chamfered portion on the periphery of the separation surface 22a of the separation wafer 22 and on the separation surface 12a. These oxide films are preferably removed as shown in FIG. 2C by immersing the second peeled wafer 22 in hydrofluoric acid.
[0023]
The main surface of the second release wafer 22 shown in FIG. 2C is simultaneously polished by a double-side polishing apparatus (not shown). Specifically, the peeled wafer 22 is subjected to primary polishing by a double-side polishing apparatus capable of simultaneously polishing a plurality of wafers, and then finished by a single-wafer single-side polishing apparatus. Polishing is performed. As the primary polishing cloth and the primary abrasive in the primary polishing, and the final polishing cloth and the final abrasive in the final polishing, those described above are used. In these double-side polishing, the ring-shaped steps 12b and 22b formed on both main surfaces of the second release wafer 22 are simultaneously removed. Further, during polishing, a polishing force is evenly applied to the ring-shaped steps 12b and 22b on both main surfaces, and both main surfaces of the reclaimed wafer 32 from which the steps have been removed and finish-polished have high flatness (FIG. 2). (E)). The recycled wafer 32 can be used as the semiconductor wafer 13. This increases the number of times the wafer is reused and reduces the manufacturing cost of the SOI wafer.
[0024]
【The invention's effect】
As described above, according to the present invention, when the separation wafer is reused two or more times, the separation surface of the first separation wafer obtained at the time of manufacturing the first SOI wafer is changed to the second time. When manufacturing the SOI wafer, the ring-shaped step formed on both separation surfaces of the second separation wafer is obtained by double-side polishing the second separation wafer obtained by superposing on another supporting wafer and separating at this time. It can be removed at the same time, and the regeneration cost can be reduced.
If the carrier plate for double-side polishing is adjusted, the regenerated wafer can be reused two more times.
In addition, before the first peeled wafer is overlapped with another supporting wafer, damage to the second main surface formed during the production of the first peeled wafer is reduced by polishing, so that a ring-shaped step is formed on the separating surface. Even if this is left, a high-quality SOI wafer can be obtained from this peeled wafer.
[0025]
Moreover, even if there is a ring-shaped step on the other main surface (separation surface), the second main surface is polished by polishing the second main surface without one ring-shaped step of the first peeled wafer with a waxless polishing apparatus. In-plane polishing can be performed uniformly.
Further, by removing the oxide film on the second main surface of the first exfoliated wafer before this waxless polishing, the second main surface can be uniformly polished without leaving impurities such as particles remaining. .
Further, by performing waxless polishing in two stages of primary polishing and finish polishing, damage such as chuck marks on the second main surface can be removed and the second main surface can have high flatness.
Furthermore, since the wafers regenerated in the present invention simultaneously remove the ring-shaped steps formed on both sides of the second peeled wafer by double-side polishing, the polishing force is not biased to one side during double-side polishing, and both main surfaces Each have uniform and high flatness.
[Brief description of the drawings]
FIG. 1 is a view showing a manufacturing method of an SOI wafer including a separation wafer according to an embodiment of the present invention in order of steps.
FIG. 2 is a view showing a method of polishing and regenerating a second main surface of the first peeled wafer in order of steps .
FIG. 3A is a plan view of a principal part of a waxless single wafer polishing apparatus showing a state in which a second main surface of a first peeled wafer is being polished by a first polishing surface plate.
(B) The principal part top view of the waxless single wafer type polisher showing the situation where the 2nd principal surface of the 1st exfoliation wafer is grind | polished with the 2nd polishing surface plate.
4A is a cross-sectional view taken along line AA in FIG.
(B) BB sectional drawing of FIG.
[Explanation of symbols]
12, 22 Separation wafers 12a, 22a Separation surfaces 12b, 22b Ring-shaped step 12c Second main surface 13 Semiconductor wafers 13b, 23b Ion implantation regions 14, 24 Support wafers 16, 26 Laminates 17, 27 Thin film 32 Reproduction wafer 50 Polishing device 51a, 51b Polishing cloth 52a, 52b Polishing surface plate 53 Polishing head 56 Template 57 Back pad

Claims (8)

(A) ボンドウェーハとしての半導体ウェーハ(13)の第1主面にイオンを注入して前記半導体ウェーハ(13)内部にイオン注入領域(13b)を形成する工程と、
(B) 前記半導体ウェーハ(13)の第1主面をベースウェーハとしての第1支持ウェーハ(14)の主面に重ね合せて第1積層体(16)を形成する工程と、
(C) 前記第1積層体(16)を所定の温度で熱処理して前記半導体ウェーハ(13)を前記イオン注入領域(13b)で薄膜(17)から分離することにより厚肉の第1剥離ウェーハ(12)を得る工程と、
(D) 分離面(12a)と反対側の第1剥離ウェーハ(12)の第2主面(12c)にイオンを注入して前記第1剥離ウェーハ(12)内部にイオン注入領域(23b)を形成する工程と、
(E) 前記第1剥離ウェーハ(12)の第2主面(12c)を前記第1支持ウェーハ(14)とは別のベースウェーハとしての第2支持ウェーハ(24)の主面に重ね合せて第2積層体(26)を形成する工程と、
(F) 前記第2積層体(26)を所定の温度で熱処理して前記第1剥離ウェーハ(12)を前記イオン注入領域(23b)で薄膜(27)から分離することにより厚肉の第2剥離ウェーハ(22)を得る工程と、
(G) 前記第2剥離ウェーハ(22)の両面を研磨して再生ウェーハ(32)を得る工程と
をこの順に含み、
前記工程(C)で得られた第1剥離ウェーハ(12)の分離面(12a)がその外周縁にリング状段差(12b)を有し、前記工程(F)で得られた剥離ウェーハの分離面(22a)がその外周縁にリング状段差(22b)を有し、前記工程(G)の前記第2剥離ウェーハ(22)の両面研磨により、前記両分離面(12a,22a)のリング状段差(12b,22b)を同時に除去することを特徴とする剥離ウエーハの再生処理方法。
(A) a step of implanting ions into a first main surface of a semiconductor wafer (13) as a bond wafer to form an ion implantation region (13b) inside the semiconductor wafer (13);
(B) forming a first laminate (16) by superimposing a first main surface of the semiconductor wafer (13) on a main surface of a first support wafer (14) as a base wafer;
(C) The first laminated body (16) is heat-treated at a predetermined temperature, and the semiconductor wafer (13) is separated from the thin film (17) in the ion implantation region (13b), whereby a thick first peeled wafer is obtained. Obtaining (12);
(D) Ions are implanted into the second main surface (12c) of the first separation wafer (12) opposite to the separation surface (12a) to form an ion implantation region (23b) inside the first separation wafer (12). Forming, and
(E) The second main surface (12c) of the first separation wafer (12) is superimposed on the main surface of a second support wafer (24) as a base wafer different from the first support wafer (14). Forming a second laminate (26);
(F) The second laminate (26) is heat-treated at a predetermined temperature to separate the first exfoliated wafer (12) from the thin film (27) in the ion implantation region (23b), thereby increasing the thickness of the second laminated body (26). Obtaining a release wafer (22);
(G) polishing the both surfaces of the second exfoliated wafer (22) to obtain a reclaimed wafer (32) in this order,
The separation surface (12a) of the first exfoliated wafer (12) obtained in the step (C) has a ring-shaped step (12b) on its outer periphery, and the separation of the exfoliated wafer obtained in the step (F) is performed. The surface (22a) has a ring-shaped step (22b) on the outer periphery thereof, and the two separated surfaces (12a, 22a) are ring-shaped by double-side polishing of the second release wafer (22) in the step (G). A method for reclaiming a peeled wafer, wherein the steps (12b, 22b) are simultaneously removed.
工程(G)で両面研磨された再生ウェーハ(32)を工程(A)の半導体ウェーハ(13)に用いる請求項1記載の剥離ウェーハの再生処理方法。  The method for reclaiming a release wafer according to claim 1, wherein the reclaimed wafer (32) polished on both sides in the step (G) is used as the semiconductor wafer (13) in the step (A). (H) 分離面(12a)と反対側の第1剥離ウェーハ(12)の第2主面(12c)を研磨する工程を工程(C)と工程(D)の間に有する請求項1記載の剥離ウェーハの再生処理方法。  The process of (H) polishing the second main surface (12c) of the first peeled wafer (12) opposite to the separation surface (12a) between the steps (C) and (D). Recycled wafer reclaim processing method. 工程(H)の研磨が、研磨布(51a,51b)が展張された研磨定盤(52a,52b)と、前記研磨定盤(52a,52b)に対向して設けられ環状のテンプレート(56)が固着された研磨ヘッド(53)とを有するワックスレス研磨装置(50)を用いて、前記テンプレート(56)内に設けられた軟質のバックパッド(57)を第1剥離ウェーハ(12)の分離面(12a)に押し当て、前記第1剥離ウェーハ(12)の第2主面(12c)を前記研磨布(51a,51b)に摺接させることにより行われる請求項3記載の剥離ウェーハの再生処理方法。  Polishing in the step (H) is a polishing platen (52a, 52b) on which a polishing cloth (51a, 51b) is stretched, and an annular template (56) provided facing the polishing platen (52a, 52b). A soft back pad (57) provided in the template (56) is separated from the first peeled wafer (12) by using a waxless polishing apparatus (50) having a polishing head (53) to which is fixed. The reproduction of the separation wafer according to claim 3, which is performed by pressing against the surface (12a) and bringing the second main surface (12c) of the first separation wafer (12) into sliding contact with the polishing cloth (51a, 51b). Processing method. (I) 第1剥離ウェーハ(12)の少なくとも第2主面(12c)に形成された酸化膜を除去する工程を工程(H)の研磨前に有する請求項3又は4記載の剥離ウェーハの再生処理方法。  The regeneration of the peeled wafer according to claim 3 or 4, further comprising a step of removing an oxide film formed on at least the second main surface (12c) of the first peeled wafer (12) before polishing in the step (H). Processing method. 工程(H)の研磨が、
(J) 仕上げ研磨布よりも粗い1次研磨布の研磨作用面に、仕上げ研磨剤を供給しながら第1剥離ウェーハ(12)の第2主面(12c)を押し付けて1次研磨する工程と、
(K) この1次研磨後に仕上げ研磨布の研磨作用面に、前記仕上げ研磨剤を供給しながら前記第1剥離ウェーハ(12)の第2主面(12c)を押し付けて仕上げ研磨する工程とを有する請求項3又は4記載の剥離ウェーハの再生処理方法。
Polishing in step (H)
(J) A step of primary polishing by pressing the second main surface (12c) of the first release wafer (12) against the polishing surface of the primary polishing cloth, which is coarser than the finishing polishing cloth, while supplying the finishing abrasive. ,
(K) After the primary polishing, pressing the second main surface (12c) of the first release wafer (12) against the polishing surface of the final polishing cloth while supplying the final polishing agent to finish polishing. A method for reclaiming a peeled wafer according to claim 3 or 4.
工程(H)の研磨が、
(L) 仕上げ研磨布の研磨作用面に、仕上げ研磨剤よりも粗い1次研磨剤を供給しながら第1剥離ウェーハ(12)の第2主面(12c)を押し付けて1次研磨する工程と、
(M) この1次研磨後に仕上げ研磨布の研磨作用面に、前記仕上げ研磨剤を供給しながら前記第1剥離ウェーハ(12)の第2主面(12c)を押し付けて仕上げ研磨する工程とを有する請求項3又は4記載の剥離ウェーハの再生処理方法。
Polishing in step (H)
(L) A step of primary polishing by pressing the second main surface (12c) of the first release wafer (12) while supplying a primary polishing agent coarser than the final polishing agent to the polishing surface of the finishing polishing cloth; ,
(M) After the primary polishing, pressing the second main surface (12c) of the first release wafer (12) onto the polishing surface of the final polishing cloth while supplying the final polishing agent to finish polishing. A method for reclaiming a peeled wafer according to claim 3 or 4.
請求項1ないし7いずれか1項に記載された方法で再生されたウエーハ。  A wafer regenerated by the method according to any one of claims 1 to 7.
JP2003209167A 2003-08-28 2003-08-28 Reclaimed wafer reclaim processing method and reclaimed wafer Expired - Lifetime JP4492054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209167A JP4492054B2 (en) 2003-08-28 2003-08-28 Reclaimed wafer reclaim processing method and reclaimed wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209167A JP4492054B2 (en) 2003-08-28 2003-08-28 Reclaimed wafer reclaim processing method and reclaimed wafer

Publications (2)

Publication Number Publication Date
JP2005072071A JP2005072071A (en) 2005-03-17
JP4492054B2 true JP4492054B2 (en) 2010-06-30

Family

ID=34402191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209167A Expired - Lifetime JP4492054B2 (en) 2003-08-28 2003-08-28 Reclaimed wafer reclaim processing method and reclaimed wafer

Country Status (1)

Country Link
JP (1) JP4492054B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
FR2924273B1 (en) * 2007-11-28 2010-02-19 Commissariat Energie Atomique DEFORMATION MODERATION METHOD
DE102008059044B4 (en) * 2008-11-26 2013-08-22 Siltronic Ag A method of polishing a semiconductor wafer with a strained-relaxed Si1-xGex layer
EP2219208B1 (en) 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
JP5799740B2 (en) * 2011-10-17 2015-10-28 信越半導体株式会社 Recycled wafer reclaim processing method
FR3048548B1 (en) * 2016-03-02 2018-03-02 Soitec METHOD FOR DETERMINING APPROPRIATE ENERGY FOR IMPLANTATION IN DONOR SUBSTRATE AND METHOD FOR MANUFACTURING SEMICONDUCTOR TYPE STRUCTURE ON INSULATION

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0699348A (en) * 1992-09-18 1994-04-12 Mitsubishi Materials Corp Wafer polishing device
JPH10286750A (en) * 1997-04-14 1998-10-27 Disco Abrasive Syst Ltd Wafer grinding method
JPH11121310A (en) * 1997-10-09 1999-04-30 Denso Corp Manufacture of semiconductor substrate
JPH11239964A (en) * 1998-02-25 1999-09-07 Mitsubishi Materials Silicon Corp Back pad, its manufacture and waxless mounting type polishing device using it
JPH11297583A (en) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd Method of reusing peeled wafer and wafer to be reused
JPH11307487A (en) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd Method for polishing wafer
JP2001144060A (en) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd Method of polishing substrate having metallic laminated film
JP2001203340A (en) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd Method of forming silicon crystalline thin film
JP2001345292A (en) * 2000-06-02 2001-12-14 Ebara Corp Method and apparatus for polishing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0699348A (en) * 1992-09-18 1994-04-12 Mitsubishi Materials Corp Wafer polishing device
JPH10286750A (en) * 1997-04-14 1998-10-27 Disco Abrasive Syst Ltd Wafer grinding method
JPH11121310A (en) * 1997-10-09 1999-04-30 Denso Corp Manufacture of semiconductor substrate
JPH11239964A (en) * 1998-02-25 1999-09-07 Mitsubishi Materials Silicon Corp Back pad, its manufacture and waxless mounting type polishing device using it
JPH11297583A (en) * 1998-04-09 1999-10-29 Shin Etsu Handotai Co Ltd Method of reusing peeled wafer and wafer to be reused
JPH11307487A (en) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd Method for polishing wafer
JP2001144060A (en) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd Method of polishing substrate having metallic laminated film
JP2001203340A (en) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd Method of forming silicon crystalline thin film
JP2001345292A (en) * 2000-06-02 2001-12-14 Ebara Corp Method and apparatus for polishing

Also Published As

Publication number Publication date
JP2005072071A (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7829436B2 (en) Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
KR100733113B1 (en) Method for recycled separated wafer
JP3321882B2 (en) Substrate bonding method
KR100893182B1 (en) Wafer Cleaning Method
JPH0376118A (en) Manufacture of substrate for semiconductor element formation
KR101482792B1 (en) Method for manufacturing soi wafer
KR101905811B1 (en) Method for reclaiming peeled-off wafer
KR100882380B1 (en) Method of producing thin layers of semiconductor material from a double-sided donor wafer and semiconductor-on-insulator structures thereby
WO2005024925A1 (en) Method for producing soi wafer
JP4415588B2 (en) Recycled wafer reclaim processing method
JP4492054B2 (en) Reclaimed wafer reclaim processing method and reclaimed wafer
JPH11288858A (en) Reproducing method for soi substrate and reproduced substrate
JP4474863B2 (en) Reclaimed wafer reclaim processing method and reclaimed wafer
JPH0897111A (en) Method for manufacturing soi substrate
JP2001015459A (en) Manufacture of double-surface polished wafer
JP4581349B2 (en) Manufacturing method of bonded SOI wafer
JPH10270298A (en) Manufacture of lamination substrate
JP6607207B2 (en) Manufacturing method of bonded SOI wafer
JP2004072025A (en) Method and apparatus for polishing wafer
JP5564785B2 (en) Manufacturing method of bonded substrate
JP4110801B2 (en) Semiconductor wafer polishing method
JPH1126336A (en) Laminated semiconductor substrate and its manufacturing method
JP2007243038A (en) Laminated wafer, and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4492054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term