JPH11121310A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH11121310A
JPH11121310A JP27761397A JP27761397A JPH11121310A JP H11121310 A JPH11121310 A JP H11121310A JP 27761397 A JP27761397 A JP 27761397A JP 27761397 A JP27761397 A JP 27761397A JP H11121310 A JPH11121310 A JP H11121310A
Authority
JP
Japan
Prior art keywords
ion implantation
semiconductor substrate
manufacturing
crystal silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27761397A
Other languages
Japanese (ja)
Inventor
Toshifumi Izumi
敏文 泉
Shoichi Yamauchi
庄一 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP27761397A priority Critical patent/JPH11121310A/en
Priority to US09/116,956 priority patent/US6534380B1/en
Publication of JPH11121310A publication Critical patent/JPH11121310A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the manufacturing efficiency of a semiconductor substrate and, accordingly, to reduce the manufacturing cost of the substrate. SOLUTION: A method for manufacturing semiconductor device includes (a) a preparatory process for flattening (specular finishing) both of the front and rear surfaces of a single-crystal silicon wafer 11, (b) a protective film forming process for forming a contamination protective film 12 on the entire surface of the wafer 11, and (c) a first ion implanting process for forming a first ion-implanted layer 13 which is distributed in parallel with one surface of the wafer 11 in the wafer 11. The method also includes (d) a second ion implanting process for forming a second ion-implanted layer 14 distributed in parallel with the other surface of the wafer 11 in the wafer 11, (e) a protective film removing process for removing the contamination protective film 12, and (f) an insulating film forming process for respectively forming insulating films 15a and 16a on the whole surfaces of two base substrates 15 and 16. Then (g) a stripping-off process is performed for stripping off the silicon wafer 11 at the parts of the ion-implanted layers 13 and 14 after conducting a sticking process for respectively sticking the base substrates 15 and 16 to both of the front and rear surfaces of the wafer 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ベース基板上に、
そのベース基板と電気的に絶縁した状態で素子形成用の
半導体層を設けて成る半導体基板の製造方法に関する。
[0001] The present invention relates to a base substrate,
The present invention relates to a method for manufacturing a semiconductor substrate provided with a semiconductor layer for element formation while being electrically insulated from the base substrate.

【0002】[0002]

【従来の技術】この種の半導体基板としては、例えば、
半導体層として単結晶シリコン薄膜を設ける構成のSO
I(Silicon On Insulator)基板がある。これは、シリ
コン基板上に絶縁用の酸化膜を形成すると共に、その酸
化膜上に単結晶シリコン薄膜を形成した構造を有するも
ので、このような半導体基板を用いることにより、基板
との絶縁分離工程を別途に実施する必要がなくなり、分
離性能が良く、高い集積度で単結晶シリコン薄膜に素子
を形成して集積回路を作り込むことができるようにな
る。
2. Description of the Related Art As a semiconductor substrate of this kind, for example,
SO in which a single crystal silicon thin film is provided as a semiconductor layer
There is an I (Silicon On Insulator) substrate. This has a structure in which an insulating oxide film is formed on a silicon substrate and a single-crystal silicon thin film is formed on the oxide film. By using such a semiconductor substrate, insulation separation from the substrate is achieved. It is not necessary to perform a separate process, and the element can be formed on a single-crystal silicon thin film with a high degree of integration and a high degree of integration to form an integrated circuit.

【0003】このようなSOI構造のための単結晶シリ
コン薄膜の製造方法としては、従来より種々の方法が採
用されているが、その中で以下のような3段階の工程を
経て製造するようにした半導体薄膜製造技術が特開平5
−211128号公報に開示されている。以下に、その
製造方法について図5を用いて説明する。
[0003] As a method of manufacturing a single-crystal silicon thin film for such an SOI structure, various methods have conventionally been adopted. Among them, the following three steps are used. Semiconductor thin film manufacturing technology
No. 211128. Hereinafter, the manufacturing method will be described with reference to FIG.

【0004】まず、第1段階として、半導体基板材料で
ある単結晶シリコンウェハ1中へ、その一方の面から水
素ガス若しくは希ガスをイオン注入することによって、
単結晶シリコンウェハ1の所定深さに注入イオンが分布
したイオン注入層2を形成する(図5(a)参照)。次
に、第2段階として、単結晶シリコンウェハ1のイオン
注入側の面に、少なくとも1つの剛性材料から形成され
たベース基板3を貼り合わせ法などにより結合させる
(図5(b)参照)。この場合、ベース基板3として
は、絶縁膜4によって被覆された状態のシリコンウェハ
を用いている。
First, as a first step, a hydrogen gas or a rare gas is ion-implanted into a single crystal silicon wafer 1 as a semiconductor substrate material from one surface thereof.
An ion implanted layer 2 in which implanted ions are distributed at a predetermined depth in the single crystal silicon wafer 1 is formed (see FIG. 5A). Next, as a second step, a base substrate 3 made of at least one rigid material is bonded to the surface of the single crystal silicon wafer 1 on the ion implantation side by a bonding method or the like (see FIG. 5B). In this case, a silicon wafer covered with the insulating film 4 is used as the base substrate 3.

【0005】さらに、第3段階として、単結晶シリコン
ウェハ1及びベース基板3の一対物に対して熱処理を施
すことにより、イオン注入層2に形成されるマイクロボ
イド(微小気泡)部分を境界として単結晶シリコンウェ
ハ1と薄膜部分が分離するように剥離し、ベース基板3
上に絶縁膜4などを介して単結晶シリコン薄膜5が接着
された構造のSOI基板6が形成される(図5(c)参
照)。この場合、実際には、絶縁膜4及び単結晶シリコ
ン薄膜5間の接合強度を増大させるために、上記剥離の
ための熱処理温度より高温の熱処理を所定時間以上行う
ことが望ましい。また、実際には、上記剥離面を化学的
機械研磨などにより平坦化する工程が必要になる場合も
ある。
Further, as a third step, a single crystal silicon wafer 1 and one object of the base substrate 3 are subjected to a heat treatment, so that a single void is formed at a boundary between microvoids (microbubbles) formed in the ion implantation layer 2. The crystalline silicon wafer 1 is separated from the thin film portion so as to be separated, and the base substrate 3
An SOI substrate 6 having a structure in which a single crystal silicon thin film 5 is bonded thereon via an insulating film 4 or the like is formed thereon (see FIG. 5C). In this case, in order to increase the bonding strength between the insulating film 4 and the single-crystal silicon thin film 5, actually, it is desirable to perform a heat treatment at a temperature higher than the heat treatment temperature for the above-described separation for a predetermined time or more. In practice, a step of flattening the peeled surface by chemical mechanical polishing or the like may be necessary.

【0006】[0006]

【発明が解決しようとする課題】上記従来構成では、1
枚のSOI基板6の製造毎に比較的長い時間を要する熱
処理を行わねばならず、その製造効率が悪くなるという
問題点があり、この点が製造コストの低減を図る上での
未解決の課題となっていた。
In the above-mentioned conventional configuration, 1
A heat treatment that requires a relatively long time must be performed each time one SOI substrate 6 is manufactured, and the manufacturing efficiency is deteriorated. This is an unsolved problem in reducing the manufacturing cost. Had become.

【0007】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、製造効率の向上及びこれに
伴う製造コストの低減を実現できるようになる半導体基
板の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor substrate capable of realizing an improvement in manufacturing efficiency and a reduction in manufacturing cost associated therewith. It is in.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載したような製造方法を採用できる。
この製造方法によれば、半導体基板材料(11)には、
第1のイオン注入工程及び第2のイオン注入工程の実行
に応じて、その表裏両面から所定深さとなる各位置に第
1イオン注入層(13)及び第2イオン注入層(14、
14′)が形成されるものであり、この後、貼り合わせ
工程の実行に応じて、上記半導体基板材料(11)の両
面にそれぞれベース基板(15、16)が貼り合わされ
た状態とされる。
In order to achieve the above object, a manufacturing method as described in claim 1 can be adopted.
According to this manufacturing method, the semiconductor substrate material (11) includes:
In accordance with the execution of the first ion implantation step and the second ion implantation step, the first ion implantation layer (13) and the second ion implantation layer (14,
14 ') is formed. Thereafter, the base substrates (15, 16) are bonded to both surfaces of the semiconductor substrate material (11) in accordance with the execution of the bonding step.

【0009】そして、剥離工程においては、上記のよう
な半導体基板材料(11)及び2枚のベース基板(1
5、16)の一体物に対して、熱処理が施されることに
より、当該半導体基板材料(11)が前記第1イオン注
入層(13)及び第2イオン注入層(14、14′)に
より形成される欠陥層部分で剥離されるようになる。こ
れにより、1回の熱処理によって、ベース基板(15、
16)上にこれと電気的に絶縁した状態の半導体層(1
1a、11b)を設けて成る2枚の半導体基板(17、
18)が製造されると共に、これら半導体基板(17、
18)のための2層分の半導体層(11a、11b)が
剥離された状態の半導体基板材料(11′)が残ること
になる。
In the peeling step, the semiconductor substrate material (11) and the two base substrates (1) as described above are used.
By subjecting the integrated body of (5, 16) to heat treatment, the semiconductor substrate material (11) is formed by the first ion-implanted layer (13) and the second ion-implanted layer (14, 14 '). It comes off at the defective layer portion to be formed. As a result, the base substrate (15,
16) On the semiconductor layer (1) electrically insulated therefrom
1a, 11b) and two semiconductor substrates (17,
18) is manufactured, and these semiconductor substrates (17,
The semiconductor substrate material (11 ') in a state where the two semiconductor layers (11a, 11b) for (18) are peeled off remains.

【0010】このように、1回の熱処理によって2枚の
半導体基板(17、18)を製造できる結果、その製造
効率が向上するものであり、これに伴う製造所要時間の
減少(つまりスループットの向上)に伴い製造コストの
低減も実現できることになる。また、2層分の半導体層
(11a、11b)が剥離された後の半導体基板材料
(11′)は、これを再利用することが可能であるか
ら、この面からも製造コストの低減に寄与できるように
なる。
As described above, two semiconductor substrates (17, 18) can be manufactured by one heat treatment, and as a result, the manufacturing efficiency is improved. As a result, the time required for manufacturing is reduced (that is, the throughput is improved). ), The production cost can be reduced. Further, the semiconductor substrate material (11 ') after the two semiconductor layers (11a, 11b) have been peeled off can be reused, which also contributes to a reduction in manufacturing cost. become able to.

【0011】請求項2に記載した製造方法によれば、剥
離工程に引き続いて、前記ベース基板(15、16)及
び半導体層(11a、11b)間の貼り合わせ面の接合
強度を増大させるための熱処理工程が行われる結果、最
終的に製造される半導体基板(17、18)の信頼性を
向上させ得るようになる。この場合にも、剥離工程での
熱処理に引き続いて行う1回の熱処理工程により、2枚
の半導体基板(17、18)において貼り合わせ面の接
合強度を同時に向上させることができるから、製造効率
の向上を実現できることになる。
According to the manufacturing method of the present invention, following the peeling step, the bonding strength of the bonding surface between the base substrate (15, 16) and the semiconductor layer (11a, 11b) is increased. As a result of the heat treatment step, the reliability of the finally manufactured semiconductor substrates (17, 18) can be improved. In this case as well, the bonding strength of the bonding surfaces of the two semiconductor substrates (17, 18) can be simultaneously improved by one heat treatment step subsequent to the heat treatment in the peeling step. Improvements can be realized.

【0012】請求項3に記載した製造方法によれば、第
1イオン注入層(13)を形成するための第1のイオン
注入工程を半導体基板材料(11)の一方の面側から行
い、第2イオン注入層(14)を形成するための第2の
イオン注入工程を当該半導体基板材料(11)の他方の
面側から行うようにしているから、それら第1イオン注
入層(13)及び第2イオン注入層(14)の深さ位置
を厳密に設定することが可能になり、最終的に得られる
半導体基板の半導体層(11a、11b)の厚さ寸法の
管理を容易に行い得るようになる。また、第1及び第2
のイオン注入工程でのイオン注入条件を全く同一とすれ
ば、剥離工程を経て得られる2枚の半導体基板(17、
18)の特性を一致させることができ、同一規格のもの
を製造するの適した製造方法となる。
According to the manufacturing method described in claim 3, the first ion implantation step for forming the first ion implantation layer (13) is performed from one surface side of the semiconductor substrate material (11). Since the second ion implantation step for forming the second ion implantation layer (14) is performed from the other surface side of the semiconductor substrate material (11), the first ion implantation layer (13) and the second ion implantation step are formed. (2) The depth position of the ion implantation layer (14) can be strictly set, and the thickness dimension of the semiconductor layers (11a, 11b) of the finally obtained semiconductor substrate can be easily controlled. Become. In addition, the first and second
If the ion implantation conditions in the ion implantation step are exactly the same, the two semiconductor substrates (17,
The characteristics of 18) can be matched, and this is a manufacturing method suitable for manufacturing products having the same standard.

【0013】請求項4に記載した製造方法によれば、第
1イオン注入層(13)を形成するための第1のイオン
注入工程、並びに第2イオン注入層(14′)を形成す
るための第2のイオン注入工程において、半導体基板材
料(11)の同一面側からイオン注入を行えば良いか
ら、イオン注入時に半導体基板材料(11)を裏返す必
要がなくなり、その分だけ製造工程を簡略化することが
できる。
According to the manufacturing method of the present invention, the first ion implantation step for forming the first ion implantation layer (13) and the first ion implantation step for forming the second ion implantation layer (14 ') are performed. In the second ion implantation step, the ion implantation may be performed from the same surface side of the semiconductor substrate material (11), so that the semiconductor substrate material (11) does not need to be turned over at the time of ion implantation, and the manufacturing process is correspondingly simplified. can do.

【0014】[0014]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施の形態)以下、本発明の第1実施例につい
て図1及び図2を参照しながら説明する。尚、図1及び
図2は、SOI基板の製造工程を摸式的な断面図により
示したものである。
(First Embodiment) Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 and 2 are schematic cross-sectional views showing a manufacturing process of an SOI substrate.

【0015】即ち、図1(a)に示す準備工程では、例
えば単結晶シリコンウェハ11(本発明でいう半導体基
板材料に相当)の表裏両面を化学的機械研磨(CMP)
により平坦化(鏡面化)する。この場合、単結晶シリコ
ンウェハ11として、市販の片面研磨タイプのものを使
用する場合には、非研磨面(裏面)のみに化学的機械研
磨を施すことになる。
That is, in the preparation step shown in FIG. 1A, for example, both sides of a single crystal silicon wafer 11 (corresponding to a semiconductor substrate material in the present invention) are subjected to chemical mechanical polishing (CMP).
(Mirror surface). In this case, when a commercially available single-side polished type wafer is used as the single-crystal silicon wafer 11, only the non-polished surface (back surface) is subjected to chemical mechanical polishing.

【0016】保護膜形成工程では、図1(b)に示すよ
うに、単結晶シリコンウェハ11を熱酸化することによ
り、その表面全体に均一な膜厚のシリコン酸化膜より成
る汚染保護膜12を形成する。尚、この汚染保護膜12
は、後述するイオン注入工程において単結晶シリコンウ
ェハ11が重金属などにより汚染される事態を防止する
ためのものであり、その膜厚は好ましくは50〜100
nm程度に設定される。また、上記のような熱酸化法に
代えて、CVD法やPVD法のような堆積法によって、
単結晶シリコンウェハ11の表裏両面にシリコン酸化膜
より成る汚染保護膜を形成することも可能である。
In the protective film forming step, as shown in FIG. 1B, a single crystal silicon wafer 11 is thermally oxidized to form a contaminant protective film 12 made of a silicon oxide film having a uniform thickness over the entire surface. Form. In addition, this contamination protection film 12
Is to prevent the single crystal silicon wafer 11 from being contaminated by heavy metal or the like in an ion implantation step described later, and the film thickness thereof is preferably 50 to 100.
It is set to about nm. Further, instead of the above-described thermal oxidation method, a deposition method such as a CVD method or a PVD method is used.
It is also possible to form a contamination protection film made of a silicon oxide film on both the front and back surfaces of the single crystal silicon wafer 11.

【0017】この後、図1(c)に示す第1のイオン注
入工程では、図中に矢印で示すように、単結晶シリコン
ウェハ11の一方の面側から水素イオン或いは希ガスイ
オンを注入することにより、当該単結晶シリコンウェハ
11の一方の面と平行な分布状態の第1イオン注入層1
3を形成する。
Thereafter, in a first ion implantation step shown in FIG. 1C, hydrogen ions or rare gas ions are implanted from one surface side of the single crystal silicon wafer 11, as indicated by arrows in the figure. Thereby, the first ion-implanted layer 1 in a distribution state parallel to one surface of the single-crystal silicon wafer 11 is provided.
Form 3

【0018】さらに、図1(d)に示す第2のイオン注
入工程では、図中に矢印で示すように、単結晶シリコン
ウェハ11の他方の面側から水素イオン若しくは希ガス
イオンを注入することにより、当該単結晶シリコンウェ
ハ11の他方の面と平行な分布状態の第2イオン注入層
14を形成する。
Further, in a second ion implantation step shown in FIG. 1D, hydrogen ions or rare gas ions are implanted from the other surface of the single crystal silicon wafer 11 as indicated by arrows in the figure. Thereby, the second ion-implanted layer 14 having a distribution state parallel to the other surface of the single-crystal silicon wafer 11 is formed.

【0019】この場合、上記のような第1のイオン注入
工程及び第2のイオン注入工程でのドーズ量は、水素イ
オンの場合で、1×1016atoms/cm以上、好ましく
は5×1016atoms/cm以上に設定する。また、イオ
ン注入エネルギは、第1イオン注入層13及び第2イオ
ン注入層14を形成する深さに応じて設定することにな
るが、本実施例では、各イオン注入工程でのイオン注入
条件を同じ状態に設定している。尚、注入イオンとして
は、上述した水素及び希ガス以外に、酸素、塩素、フッ
素など種々のものを利用することが考えられる。
In this case, the dose in the first ion implantation step and the second ion implantation step as described above is 1 × 10 16 atoms / cm 2 or more, preferably 5 × 10 16 atoms / cm 2 in the case of hydrogen ions. Set to 16 atoms / cm 2 or more. In addition, the ion implantation energy is set according to the depth at which the first ion implantation layer 13 and the second ion implantation layer 14 are formed. In this embodiment, the ion implantation conditions in each ion implantation step are set. Set to the same state. It is conceivable to use various ions such as oxygen, chlorine, and fluorine in addition to the above-described hydrogen and the rare gas as the implanted ions.

【0020】図1(e)に示す保護膜除去工程では、単
結晶シリコンウェハ11上の汚染保護膜12を、例えば
フッ酸水溶液を用いた化学エッチングにより全部若しく
は一部を残して除去する(図1(e)には全部除去した
状態を示している)。尚、単結晶シリコンウェハ11の
表裏両面の汚染保護膜12の除去は、機械研磨やドライ
エッチングにより行うことも可能である。
In the protective film removing step shown in FIG. 1E, the contamination protective film 12 on the single crystal silicon wafer 11 is removed by chemical etching using, for example, a hydrofluoric acid aqueous solution while leaving all or a part thereof. 1 (e) shows a state in which all of them have been removed). The removal of the contamination protective film 12 on both the front and back surfaces of the single crystal silicon wafer 11 can be performed by mechanical polishing or dry etching.

【0021】一方、図1(f)に示す絶縁膜形成工程で
は、例えば単結晶シリコンウェハより成る2枚のベース
基板15及び16を用意し、これらベース基板15及び
16を熱酸化することにより、その表面全体に均一な膜
厚のシリコン酸化膜より成る絶縁膜15a及び16aを
形成する。尚、この絶縁膜15a及び16aは、最終的
にSOI構造を形成した場合に埋込酸化膜になるもので
あり、その膜厚はSOI基板の設計形状に応じた値(例
えば100〜1000nm程度)に設定される。また、
上記のような熱酸化法に代えて、CVD法やPVD法の
ような堆積法によって、ベース基板15及び16の各一
方の面(後述する貼り合わせ面となる面)にシリコン酸
化膜より成る絶縁膜を形成することも可能である。
On the other hand, in the insulating film forming step shown in FIG. 1F, two base substrates 15 and 16 made of, for example, a single crystal silicon wafer are prepared, and these base substrates 15 and 16 are thermally oxidized. Insulating films 15a and 16a made of a silicon oxide film having a uniform thickness are formed on the entire surface. The insulating films 15a and 16a become buried oxide films when the SOI structure is finally formed, and the thickness thereof is a value (for example, about 100 to 1000 nm) according to the design shape of the SOI substrate. Is set to Also,
Instead of the above-described thermal oxidation method, an insulating film made of a silicon oxide film is formed on one surface of each of the base substrates 15 and 16 (a surface to be a bonding surface described later) by a deposition method such as a CVD method or a PVD method. It is also possible to form a film.

【0022】この後には、図1(g)に示すような貼り
合わせ工程を行う。この貼り合わせ工程では、まず、単
結晶シリコンウェハ11の表裏両面、並びにベース基板
15及び16における一方の面(貼り合わせ面)に親水
性を持たせるための親水化処理を行う。
Thereafter, a bonding step as shown in FIG. 1 (g) is performed. In this bonding step, first, a hydrophilic treatment is performed to impart hydrophilicity to both the front and back surfaces of the single crystal silicon wafer 11 and one surface (bonded surface) of the base substrates 15 and 16.

【0023】具体的には、この親水化処理時には、単結
晶シリコンウェハ11、ベース基板15及び16を、所
定温度(例えば90〜120℃程度)に保温された硫酸
と過酸化水素水との混合溶液(H2 SO4 :H2 O2 =
4:1)などの酸性溶液中に浸漬することにより、単結
晶シリコンウェハ11並びにベース基板15及び16の
表面(絶縁膜15a及び16aの表面)全体に非常に小
さい膜厚(例えば分子膜レベル)の自然酸化膜(図示せ
ず)を形成して親水性を持たせる。次いで、超純水によ
る流水洗浄を行う共に、スピンドライヤなどによる乾燥
を行って、単結晶シリコンウェハ11、ベース基板15
及び16の表面に吸着する水分量を制御する。
Specifically, during the hydrophilization treatment, the single crystal silicon wafer 11, the base substrates 15 and 16 are mixed with sulfuric acid and hydrogen peroxide kept at a predetermined temperature (for example, about 90 to 120 ° C.). Solution (H2 SO4: H2 O2 =
By immersing the substrate in an acidic solution such as 4: 1), the entire surface of the single crystal silicon wafer 11 and the base substrates 15 and 16 (the surfaces of the insulating films 15a and 16a) has a very small thickness (for example, at the molecular film level). Is formed to have a hydrophilic property by forming a natural oxide film (not shown). Next, while washing with running water with ultrapure water and drying with a spin dryer or the like, the single-crystal silicon wafer 11 and the base substrate 15 are dried.
And the amount of moisture adsorbed on the surfaces of the two.

【0024】この後に、単結晶シリコンウェハ11の表
裏両面に、ベース基板15及び16の表面をそれぞれ密
着させる。これにより、単結晶シリコンウェハ11とベ
ース基板15及び16とは、親水化処理面上のシラノー
ル基及び水分子の水素結合により接着される(図1
(g)参照)。
Thereafter, the surfaces of the base substrates 15 and 16 are brought into close contact with the front and back surfaces of the single crystal silicon wafer 11, respectively. As a result, the single crystal silicon wafer 11 and the base substrates 15 and 16 are bonded to each other by a hydrogen bond between silanol groups and water molecules on the hydrophilized surface (FIG. 1).
(G)).

【0025】この後、図2(h)に示す剥離工程では、
単結晶シリコンウェハ11並びにベース基板15及び1
6の一体物に対して、例えば窒素などの不活性ガス雰囲
気中で熱処理を施すことによって、単結晶シリコンウェ
ハ11を第1イオン注入層13及び第2イオン注入層1
4によりそれぞれ形成される欠陥層領域部分で剥離する
ものであり、これにより、ベース基板15及上に絶縁膜
15aを介して単結晶シリコン薄膜11a(本発明でい
う半導体層に相当)が積層された形態のSOI構造、並
びにベース基板16及上に絶縁膜16aを介して単結晶
シリコン薄膜11b(本発明でいう半導体層に相当)が
積層された形態のSOI構造が形成される共に、単結晶
シリコン薄膜11a及び11b部分が剥離された状態の
単結晶シリコンウェハ11′が残ることになる。尚、上
記欠陥層は、注入されたイオンの最大分布深さに形成さ
れるものである。
Thereafter, in the peeling step shown in FIG.
Single crystal silicon wafer 11 and base substrates 15 and 1
6 is subjected to a heat treatment in an atmosphere of an inert gas such as nitrogen, so that the single crystal silicon wafer 11 is converted into the first ion implantation layer 13 and the second ion implantation layer 1.
4, the single-crystal silicon thin film 11a (corresponding to the semiconductor layer in the present invention) is laminated on the base substrate 15 via the insulating film 15a. In addition to the SOI structure in which the single crystal silicon thin film 11b (corresponding to the semiconductor layer in the present invention) is laminated on the base substrate 16 and the insulating film 16a via the insulating film 16a, The single crystal silicon wafer 11 'in a state where the silicon thin films 11a and 11b are peeled off remains. The defect layer is formed at the maximum distribution depth of the implanted ions.

【0026】この場合、具体的には、第1イオン注入層
13及び第2イオン注入層14が水素イオンにより形成
されたものであった場合には、400〜600℃程度で
熱処理を行うことが好ましく、斯様な熱処理に応じて、
各イオン注入層13及び14により形成される欠陥層領
域部分で、微小気泡が凝集してマクロな気泡を生じ、こ
れにより当該欠陥層領域部分を境界とした剥離が生ずる
ことになる。
In this case, specifically, when the first ion-implanted layer 13 and the second ion-implanted layer 14 are formed by hydrogen ions, heat treatment may be performed at about 400 to 600 ° C. Preferably, in response to such a heat treatment,
At the defect layer region formed by the ion-implanted layers 13 and 14, the microbubbles are aggregated to generate macro bubbles, thereby causing separation at the defect layer region as a boundary.

【0027】この剥離工程により単結晶シリコンウェハ
11から単結晶シリコン薄膜11a及び11bを剥離し
た後には、具体的に図示しないが、引き続いて熱処理工
程を実行する。この熱処理工程では、窒素などの不活性
ガス雰囲気中において、剥離工程での熱処理温度より高
温(1000℃以上、好ましくは1100℃〜1200
℃程度)以上の熱処理を所定時間(例えば1時間以上)
施すことにより、ベース基板15側の絶縁膜15a(埋
込酸化膜)と単結晶シリコン薄膜11aとの貼り合わせ
面の接合強度、並びにベース基板16側の絶縁膜16a
(埋込酸化膜)と単結晶シリコン薄膜11bとの貼り合
わせ面の接合強度を強化する。
After the single-crystal silicon thin films 11a and 11b are separated from the single-crystal silicon wafer 11 in this separation step, a heat treatment step is performed subsequently, although not specifically shown. In this heat treatment step, the temperature is higher than the heat treatment temperature in the peeling step (1000 ° C. or higher, preferably 1100 ° C. to 1200 ° C.) in an atmosphere of an inert gas such as nitrogen.
℃) or more for a predetermined time (for example, 1 hour or more)
By applying, the bonding strength of the bonding surface between the insulating film 15a (buried oxide film) on the base substrate 15 side and the single-crystal silicon thin film 11a, and the insulating film 16a on the base substrate 16 side
The bonding strength of the bonding surface between the (buried oxide film) and the single-crystal silicon thin film 11b is enhanced.

【0028】また、上記のような単結晶シリコン薄膜1
1a及び11bの各剥離面には、イオン注入に伴い形成
された欠陥層が残存すると共に、数nm〜数十nm程度
の微小段差が生ずるものである。このため、本実施例で
は、上記剥離面を化学的機械研磨することによって、単
結晶シリコン薄膜11a及び11b上の欠陥層及び微小
段差を除去するという平坦化工程(図2(i)参照)を
実行する構成としている。
Further, the single-crystal silicon thin film 1 as described above
On each of the peeled surfaces 1a and 11b, a defect layer formed by the ion implantation remains and a minute step of about several nm to several tens nm is generated. Therefore, in the present embodiment, a flattening step (see FIG. 2 (i)) of removing the defect layer and the minute step on the single-crystal silicon thin films 11a and 11b by chemically mechanically polishing the peeled surface is performed. It is configured to execute.

【0029】このような平坦化工程の実行に応じて、最
終的に、図2(i)に示すような2枚のSOI基板17
及び18(本発明でいう半導体基板に相当)、つまりベ
ース基板15上に絶縁膜15aを介して素子形成用の単
結晶シリコン薄膜11aを設けた形態のSOI基板1
7、並びにベース基板16上に絶縁膜16aを介して素
子形成用の単結晶シリコン薄膜11bを設けた形態のS
OI基板18を完成させるようにしている。但し、上述
の平坦化工程は必要に応じえ行えば良いものである。
According to the execution of such a flattening step, finally, two SOI substrates 17 as shown in FIG.
And 18 (corresponding to a semiconductor substrate in the present invention), that is, an SOI substrate 1 in which a single crystal silicon thin film 11a for element formation is provided on a base substrate 15 via an insulating film 15a.
7 and an S-type substrate in which an element forming single-crystal silicon thin film 11b is provided on a base substrate 16 via an insulating film 16a.
The OI substrate 18 is completed. However, the above-described flattening step may be performed as needed.

【0030】一方、剥離工程を経て単結晶シリコン薄膜
11a及び11b部分が剥離された単結晶シリコンウェ
ハ11′は、これを再び他のSOI基板17及び18の
製造に供するようにしている。このため、図2(j)に
示すように、単結晶シリコンウェハ11′の剥離面(表
裏両面)を化学的機械研磨するという再生工程を実行す
ることによって、その剥離面に残存する欠陥層及び微小
段差を除去して表裏両面を平坦化(鏡面化)し、斯様な
単結晶シリコンウェハ11′を利用して前述した保護膜
形成工程(図1(b)参照)以降の工程を行う構成とし
ている。
On the other hand, the single crystal silicon wafer 11 'from which the single crystal silicon thin films 11a and 11b have been peeled off through the peeling step is used again for manufacturing other SOI substrates 17 and 18. For this reason, as shown in FIG. 2 (j), by performing a regeneration step of chemically and mechanically polishing the peeled surface (both front and back surfaces) of the single crystal silicon wafer 11 ', the defect layer remaining on the peeled surface and A configuration in which both the front and back surfaces are flattened (mirror finished) by removing a minute step, and the above-described protection film forming step (see FIG. 1B) and subsequent steps are performed using such a single crystal silicon wafer 11 '. And

【0031】上記した本実施例によれば、剥離工程にお
いて1回の熱処理を行うと共に、これに引き続く熱処理
工程も1回行うだけで、最終的に2枚のSOI基板17
及び18を製造できるものである。この結果、SOI基
板17及び18の製造効率が向上するものであり、これ
に伴う製造所要時間の減少(つまりスループットの向
上)に応じて、全体の製造コストの低減も実現できるこ
とになる。
According to the above-described embodiment, one heat treatment is performed in the peeling step, and a heat treatment step following the heat treatment is performed only once.
And 18 can be manufactured. As a result, the manufacturing efficiency of the SOI substrates 17 and 18 is improved, and the overall manufacturing cost can be reduced in accordance with the reduction of the required manufacturing time (that is, the improvement of the throughput).

【0032】また、上記のように、剥離工程の実行後に
おいて、その剥離工程での熱処理温度より高温の熱処理
工程を行うことにより、単結晶シリコン薄膜11a及び
絶縁膜15a間の貼り合わせ面の接合強度、並びに単結
晶シリコン薄膜11b及び絶縁膜16a間の貼り合わせ
面の接合強度が増大するようにしている。従って、最終
的に得られるSOI基板17における単結晶シリコン薄
膜11a及び絶縁膜15a間の接合強度、並びに同じく
SOI基板18における単結晶シリコン薄膜11b及び
絶縁膜16a間の接合強度が大きくなるものであり、そ
れらSOI基板17及び18の信頼性の向上を同時に図
り得るようになる。
As described above, after the peeling step is performed, a heat treatment step at a temperature higher than the heat treatment temperature in the peeling step is performed, thereby bonding the bonded surface between the single-crystal silicon thin film 11a and the insulating film 15a. The strength and the bonding strength of the bonding surface between the single crystal silicon thin film 11b and the insulating film 16a are increased. Accordingly, the bonding strength between the single-crystal silicon thin film 11a and the insulating film 15a in the finally obtained SOI substrate 17 and the bonding strength between the single-crystal silicon thin film 11b and the insulating film 16a in the SOI substrate 18 are also increased. Thus, the reliability of the SOI substrates 17 and 18 can be simultaneously improved.

【0033】第1イオン注入層13を形成するための第
1のイオン注入工程を単結晶シリコンウェハ11の一方
の面側から行い、第2イオン注入層14を形成するため
の第2のイオン注入工程を当該単結晶シリコンウェハ1
1の他方の面側から行うようにしているから、それら各
イオン注入層13及び14の深さ位置を厳密に設定する
ことが可能になり、最終的に得られるSOI基板17及
び18の各単結晶シリコン薄膜11a及び11bの厚さ
寸法の管理を容易に行い得るようになる。
A first ion implantation step for forming the first ion implantation layer 13 is performed from one surface side of the single crystal silicon wafer 11, and a second ion implantation step for forming the second ion implantation layer 14 is performed. The process is performed on the single crystal silicon wafer 1
1 is performed from the other surface side, it is possible to strictly set the depth position of each of the ion-implanted layers 13 and 14, so that each of the SOI substrates 17 and 18 to be finally obtained is The thickness of the crystalline silicon thin films 11a and 11b can be easily controlled.

【0034】また、本実施例では、第1及び第2のイオ
ン注入工程でのイオン注入条件を全く同一としているか
ら、2枚のSOI基板17及び18の特性を一致させる
ことができ、同一規格のSOI基板を容易に製造できる
ようになる。尚、第1及び第2のイオン注入工程でのイ
オン注入条件を異ならせれば、単結晶シリコン薄膜部分
のの厚さ寸法が異なる2枚のSOI基板を同時に得るこ
とができる。
In this embodiment, since the ion implantation conditions in the first and second ion implantation steps are completely the same, the characteristics of the two SOI substrates 17 and 18 can be matched, and the same standard can be used. SOI substrate can be easily manufactured. If the ion implantation conditions in the first and second ion implantation steps are made different, two SOI substrates having different thickness dimensions of the single-crystal silicon thin film portion can be obtained at the same time.

【0035】本実施例では、貼り合わせ工程の前に実行
される親水化処理時において、単結晶シリコンウェハ1
1の表面、並びにベース基板15及び16の表面(つま
り、絶縁膜15a及び16aの表面)に自然酸化膜(図
示せず)がそれぞれ形成されることになる。このため、
その貼り合わせ工程、並びにその後の剥離工程及び熱処
理工程を経て製造されたSOI基板17及び18にあっ
ては、単結晶シリコン薄膜11aと絶縁膜15aとの間
並びに単結晶シリコン薄膜11bと絶縁膜16aとの間
が、非常に小さい膜厚(例えば分子膜レベル)の自然酸
化膜を介して接合された状態となるから、それら単結晶
シリコン薄膜11a及び絶縁膜15a間の接合強度、並
びに単結晶シリコン薄膜11b及び絶縁膜16a間の接
合強度が大きくなって、SOI基板17及び18の信頼
性が向上するようになる。
In the present embodiment, the single-crystal silicon wafer 1 is subjected to a hydrophilic treatment performed before the bonding step.
1 and the surfaces of the base substrates 15 and 16 (that is, the surfaces of the insulating films 15a and 16a) are formed with natural oxide films (not shown), respectively. For this reason,
In the SOI substrates 17 and 18 manufactured through the bonding step and the subsequent peeling step and the heat treatment step, the SOI substrates 17 and 18 are between the single-crystal silicon thin film 11a and the insulating film 15a and between the single-crystal silicon thin film 11b and Between the single-crystal silicon thin film 11a and the insulating film 15a and the single-crystal silicon The bonding strength between the thin film 11b and the insulating film 16a is increased, and the reliability of the SOI substrates 17 and 18 is improved.

【0036】また、本実施例では、SOI基板17及び
18を製造するに際して、単結晶シリコンウェハ11
は、単結晶シリコン薄膜11a及び11bの品質を確保
するために、不純物濃度が一定値に管理された製品ウェ
ハを用いることが望ましいのに対して、ベース基板15
及び16は、絶縁膜15a或いは16aを介して単結晶
シリコン薄膜11a或いは11bを保持する機能を果た
すだけで十分であるから、不純物濃度を特に管理してい
ないダミーウェハを用いることができる。
In this embodiment, when manufacturing the SOI substrates 17 and 18, the single-crystal silicon wafer 11 is used.
In order to ensure the quality of the single-crystal silicon thin films 11a and 11b, it is desirable to use a product wafer in which the impurity concentration is controlled to a constant value.
And 16 only need to fulfill the function of holding the single-crystal silicon thin film 11a or 11b via the insulating film 15a or 16a, and therefore a dummy wafer whose impurity concentration is not particularly controlled can be used.

【0037】この結果、ベース基板15及び16として
安価なものを用いることができ、さらに、剥離工程を経
て単結晶シリコン薄膜11a及び11b部分が剥離され
た単結晶シリコン基板11′については、再生工程を行
うことで、他のSOI基板17及び18を製造する際に
再利用できて資源の有効活用を図り得るものであり、こ
のような面からも製造コストの低減を図ることができる
ようになる。
As a result, inexpensive base substrates 15 and 16 can be used. Further, the single-crystal silicon substrate 11 'from which the single-crystal silicon thin films 11a and 11b have been separated through the separation step is subjected to the regeneration step. Is performed, the SOI substrates 17 and 18 can be reused when they are manufactured, and the resources can be effectively used. In this respect, the manufacturing cost can be reduced. .

【0038】(第2の実施の形態)図3及び図4には本
発明の第2実施例が示されており、以下これについて前
記第1実施例と異なる部分のみ説明する。尚、図3及び
図4は、前記図1及び図2と同様にSOI基板の製造工
程を摸式的な断面図により示したものである。
(Second Embodiment) FIGS. 3 and 4 show a second embodiment of the present invention. Hereinafter, only portions different from the first embodiment will be described. FIGS. 3 and 4 are schematic cross-sectional views showing the steps of manufacturing the SOI substrate, similarly to FIGS. 1 and 2.

【0039】即ち、本実施例においては、図3(a)に
示す準備工程、同図(b)に示す保護膜形成工程、同図
(c)に示す第1のイオン注入工程を、第1実施例にお
ける準備工程(図1(a)参照)、保護膜形成工程(図
1(b)参照)、第1のイオン注入工程(図1(c)参
照)と同様に行う。
That is, in this embodiment, the preparation step shown in FIG. 3A, the protection film forming step shown in FIG. 3B, and the first ion implantation step shown in FIG. This is performed in the same manner as in the preparation step (see FIG. 1A), the protection film forming step (see FIG. 1B), and the first ion implantation step (see FIG. 1C) in the example.

【0040】図3(d)に示す第2のイオン注入工程で
は、単結晶シリコンウェハ11に対して、図中に矢印で
示すように前記第1のイオン注入工程と同一面側から水
素イオン若しくは希ガスイオンを注入することにより、
当該単結晶シリコンウェハ11の図中下面と平行な分布
状態の第2イオン注入層14′を形成する。
In the second ion implantation step shown in FIG. 3D, hydrogen ions or hydrogen ions are implanted into the single-crystal silicon wafer 11 from the same side as the first ion implantation step, as indicated by arrows in the figure. By injecting rare gas ions,
A second ion implanted layer 14 'is formed in a distribution state parallel to the lower surface of the single crystal silicon wafer 11 in the figure.

【0041】この第2のイオン注入工程でのドーズ量
は、第1のイオン注入工程でのドーズ量と同じである
が、イオン注入エネルギを、第2イオン注入層14′を
所定深さに形成するのに必要なレベルに高めるようにし
ている。
The dose in the second ion implantation step is the same as the dose in the first ion implantation step, but the ion implantation energy is reduced to a predetermined depth in the second ion implantation layer 14 '. To raise it to the level needed to do so.

【0042】この後には、図3(e)に示す保護膜除去
工程、図3(f)に示す絶縁膜形成工程、図3(g)に
示す貼り合わせ工程、図4(h)に示す剥離工程、図4
(i)に示す平坦化工程、図4(j)に示す再生工程
を、第1実施例における保護膜除去工程(図1(e)参
照)、絶縁膜形成工程(図1(f)参照)、貼り合わせ
工程(図1(g)参照)、剥離工程(図2(h)参
照)、平坦化工程(図2(i)参照)、再生工程(図2
(j)参照)と同様に行うことにより、2枚のSOI基
板17及び18並びに再利用に供される単結晶シリコン
ウェハ11′が得られるようになる。
Thereafter, a protective film removing step shown in FIG. 3E, an insulating film forming step shown in FIG. 3F, a bonding step shown in FIG. 3G, and a peeling step shown in FIG. Process, FIG.
The flattening step shown in (i), the regenerating step shown in FIG. 4 (j) are replaced by a protective film removing step (see FIG. 1 (e)) and an insulating film forming step (see FIG. 1 (f)) in the first embodiment. , Bonding step (see FIG. 1 (g)), peeling step (see FIG. 2 (h)), flattening step (see FIG. 2 (i)), and regeneration step (FIG. 2).
By performing the same operation as in (j)), two SOI substrates 17 and 18 and a single-crystal silicon wafer 11 'to be reused can be obtained.

【0043】上記した本実施例によれば、第1イオン注
入層13を形成するための第1のイオン注入工程、並び
に第2イオン注入層14′を形成するための第2のイオ
ン注入工程において、単結晶シリコンウェハ11の同一
面側からイオン注入を行えば良いから、イオン注入時に
単結晶シリコンウェハ11を裏返す必要がなくなり、そ
の分だけ製造工程を簡略化することができる。
According to the above-described embodiment, the first ion implantation step for forming the first ion implantation layer 13 and the second ion implantation step for forming the second ion implantation layer 14 'are performed. Since the ion implantation may be performed from the same side of the single crystal silicon wafer 11, the single crystal silicon wafer 11 does not need to be turned over at the time of ion implantation, and the manufacturing process can be simplified accordingly.

【0044】尚、第2実施例においては、第1のイオン
注入工程及び第2のイオン注入工程でのイオン注入エネ
ルギをそれぞれ異ならせることにより、イオン注入深さ
を異ならせる構成としたが、第1のイオン注入工程及び
第2のイオン注入工程で注入するイオンの構成元素若し
くは分子数を変更することにより、イオン注入深さを異
ならせる構成とすることも可能である。即ち、イオン注
入深さは、注入エネルギが同じであれば注入イオンの質
量が小さくなるほど深くなるものであるから、第1のイ
オン注入工程ではアルゴンイオンや塩素イオンなどを利
用してイオン注入深さが浅くなるように設定し、第2の
イオン注入工程では水素イオンやヘリウムイオンなどを
利用してイオン注入深さが深くなるように設定すること
ができる。また、水素イオンのみを用いる場合でも、H
とH2 を各々用いることで注入深さを異ならせるこ
とができる。
In the second embodiment, the ion implantation depth in the first ion implantation step and the ion implantation depth in the second ion implantation step are made different from each other. By changing the constituent elements or the number of molecules of ions to be implanted in the first ion implantation step and the second ion implantation step, the ion implantation depth can be made different. In other words, the ion implantation depth is increased as the mass of the implanted ions becomes smaller if the implantation energy is the same. Therefore, in the first ion implantation step, the ion implantation depth is increased by using argon ions or chlorine ions. Can be set to be shallower, and in the second ion implantation step, the ion implantation depth can be set to be deeper by utilizing hydrogen ions, helium ions, or the like. Even when only hydrogen ions are used, H
By using + and H2 + respectively, the implantation depth can be made different.

【0045】その他、本発明は上記した実施例に限定さ
れるものではなく、次のような変形または拡張が可能で
ある。半導体基板材料は、単結晶シリコン基板上にエピ
タキシャル成長により単結晶膜を形成したものや、多孔
質膜上に単結晶膜をエピタキシャル成長させたものを用
いてイオン注入を行うこともできる。
In addition, the present invention is not limited to the above-described embodiment, and the following modifications or extensions are possible. As the semiconductor substrate material, ion implantation can also be performed using a single crystal film formed by epitaxial growth on a single crystal silicon substrate or a single crystal film epitaxially grown on a porous film.

【0046】また、半導体基板材料として単結晶シリコ
ンウェハ11を用いる構成としたが、4族元素を主体と
した半導体であれば、例えば、Ge(ゲルマニウム)、
SiC(炭化シリコン)、SiGe(シリコンゲルマニ
ウム)などの基板材料を用いることができ、また、多結
晶シリコンウェハを用いても良い。さらに、ベース基板
15及び16を、絶縁膜15a及び16aを設けた単結
晶シリコンウェハにより形成したが、これに限らず、他
の半導体ウェハ或いは絶縁性を有するセラミック基板や
ガラス基板などを用いることができる。
The single crystal silicon wafer 11 is used as the semiconductor substrate material. However, if the semiconductor is mainly composed of a Group 4 element, for example, Ge (germanium),
A substrate material such as SiC (silicon carbide) or SiGe (silicon germanium) can be used, or a polycrystalline silicon wafer can be used. Furthermore, although the base substrates 15 and 16 are formed of a single crystal silicon wafer provided with the insulating films 15a and 16a, the present invention is not limited to this, and other semiconductor wafers or insulating ceramic substrates or glass substrates may be used. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例による製造工程を摸式的に
示す縦断面図その1
FIG. 1 is a longitudinal sectional view schematically showing a manufacturing process according to a first embodiment of the present invention;

【図2】同製造工程を摸式的に示す縦断面図その2FIG. 2 is a longitudinal sectional view schematically showing the manufacturing process, part 2

【図3】本発明の第2実施例による製造工程を摸式的に
示す縦断面図その1
FIG. 3 is a longitudinal sectional view schematically showing a manufacturing process according to a second embodiment of the present invention;

【図4】同製造工程を摸式的に示す縦断面図その2FIG. 4 is a longitudinal sectional view schematically showing the manufacturing process, part 2

【図5】従来の製造工程例を摸式的に示す縦断面図FIG. 5 is a longitudinal sectional view schematically showing an example of a conventional manufacturing process.

【符号の説明】[Explanation of symbols]

11、11′は単結晶シリコンウェハ(半導体基板材
料)、11a、11bは単結晶シリコン薄膜(半導体
層)、13は第1イオン注入層、14、14′は第2イ
オン注入層、15、16はベース基板、15a、16a
は絶縁膜、17、18はSOI基板(半導体基板)を示
す。
11, 11 'are single crystal silicon wafers (semiconductor substrate materials), 11a, 11b are single crystal silicon thin films (semiconductor layers), 13 is a first ion implantation layer, 14, 14' are second ion implantation layers, 15, 16 Is a base substrate, 15a, 16a
Denotes an insulating film, and 17 and 18 denote SOI substrates (semiconductor substrates).

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ベース基板(15、16)上に当該ベー
ス基板(15、16)と電気的に絶縁した状態で素子形
成用の半導体層(11a、11b)を設けて成る半導体
基板(17、18)の製造方法において、 半導体基板材料(11)における一方の面の所定深さ位
置にイオン注入して第1イオン注入層(13)を形成す
る第1のイオン注入工程、 前記半導体基板材料(11)の他方の面の所定深さ位置
にイオン注入して第2イオン注入層(14、14′)を
形成する第2のイオン注入工程、 2枚用意したベース基板(15、16)を前記半導体基
板材料(11)の表裏両面にそれぞれ貼り合わせる貼り
合わせ工程、 前記半導体基板材料(11)及び2枚のベース基板(1
5、16)の一体物に対し熱処理を施すことにより、前
記半導体基板材料(11)を前記第1イオン注入層(1
4)及び第2イオン注入層(14、14′)により形成
される欠陥層部分で剥離して前記半導体層(11a、1
1b)を形成する剥離工程、を実行することを特徴とす
る半導体基板の製造方法。
1. A semiconductor substrate (17, 11) comprising a semiconductor substrate (11a, 11b) for element formation provided on a base substrate (15, 16) in a state of being electrically insulated from the base substrate (15, 16). 18) In the manufacturing method of (18), a first ion implantation step of forming a first ion implantation layer (13) by ion implantation at a predetermined depth position on one surface of the semiconductor substrate material (11); 11) a second ion implantation step of forming a second ion implantation layer (14, 14 ') by ion implantation at a predetermined depth position on the other surface of the other surface, and preparing two base substrates (15, 16) A bonding step of bonding the semiconductor substrate material (11) to both front and back surfaces, respectively, the semiconductor substrate material (11) and two base substrates (1);
By subjecting the integrated body of (5, 16) to a heat treatment, the semiconductor substrate material (11) is subjected to the first ion implantation layer (1).
4) and the second ion-implanted layer (14, 14 '), the semiconductor layer (11a,
A method for manufacturing a semiconductor substrate, comprising: performing a peeling step of forming 1b).
【請求項2】 前記剥離工程に引き続いて、その剥離工
程での熱処理温度より高温の熱処理を行うことにより、
前記ベース基板(15、16)及び半導体層(11a、
11b)間の貼り合わせ面の接合強度を増大させる熱処
理工程を実行することを特徴とする請求項1記載の半導
体基板の製造方法。
2. Following the peeling step, by performing a heat treatment at a temperature higher than the heat treatment temperature in the peeling step,
The base substrate (15, 16) and the semiconductor layer (11a,
2. The method according to claim 1, wherein a heat treatment step is performed to increase the bonding strength of the bonding surface between 11b).
【請求項3】 前記第1のイオン注入工程では、前記半
導体基板材料(11)の一方の面側からイオン注入を行
い、前記第2のイオン注入工程では、前記半導体基板材
料(11)の他方の面側からイオン注入を行うことを特
徴とする請求項1または2記載の半導体基板の製造方
法。
3. In the first ion implantation step, ions are implanted from one surface side of the semiconductor substrate material (11), and in the second ion implantation step, the other of the semiconductor substrate material (11) is implanted. 3. The method for manufacturing a semiconductor substrate according to claim 1, wherein the ion implantation is performed from a surface side of the semiconductor substrate.
【請求項4】 前記第1のイオン注入工程及び第2のイ
オン注入工程では、前記半導体基板材料(11)におけ
る同一面側からそれぞれ異なる深さ位置までイオン注入
を行うことを特徴とする請求項1または2記載の半導体
基板の製造方法。
4. The semiconductor device according to claim 1, wherein in the first ion implantation step and the second ion implantation step, ion implantation is performed from the same surface side of the semiconductor substrate material to different depth positions. 3. The method for manufacturing a semiconductor substrate according to 1 or 2.
【請求項5】 請求項4記載の半導体基板の製造方法に
おいて、第1のイオン注入工程及び第2のイオン注入工
程でのイオン注入エネルギをそれぞれ異ならせることに
より、イオン注入深さを異ならせるようにしたことを特
徴とする半導体基板の製造方法。
5. The method for manufacturing a semiconductor substrate according to claim 4, wherein the ion implantation energies in the first ion implantation step and the second ion implantation step are different from each other, so that the ion implantation depth is different. A method for manufacturing a semiconductor substrate, comprising:
【請求項6】 請求項4記載の半導体基板の製造方法に
おいて、第1のイオン注入工程及び第2のイオン注入工
程で注入するイオンの構成元素若しくは分子数を変更す
ることにより、イオン注入深さを異ならせるようにした
ことを特徴とする半導体基板の製造方法。
6. The method of manufacturing a semiconductor substrate according to claim 4, wherein the ion implantation depth is changed by changing the number of constituent elements or the number of molecules of the ions implanted in the first ion implantation step and the second ion implantation step. A method of manufacturing a semiconductor substrate, wherein
【請求項7】 前記ベース基板(15、16)は、半導
体製の基板材料上に絶縁膜(15a、16a)を形成し
て構成されるものであることを特徴とする請求項1ない
し6の何れかに記載の半導体基板の製造方法。
7. The base substrate according to claim 1, wherein the base substrate is formed by forming an insulating film on a semiconductor substrate material. A method for manufacturing a semiconductor substrate according to any one of the above.
JP27761397A 1997-07-18 1997-10-09 Manufacture of semiconductor substrate Pending JPH11121310A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27761397A JPH11121310A (en) 1997-10-09 1997-10-09 Manufacture of semiconductor substrate
US09/116,956 US6534380B1 (en) 1997-07-18 1998-07-17 Semiconductor substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27761397A JPH11121310A (en) 1997-10-09 1997-10-09 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH11121310A true JPH11121310A (en) 1999-04-30

Family

ID=17585866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27761397A Pending JPH11121310A (en) 1997-07-18 1997-10-09 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH11121310A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041218A1 (en) * 1999-11-29 2001-06-07 Shin-Etsu Handotai Co.,Ltd. Method for recycled separated wafer and recycled separated wafer
WO2001048825A1 (en) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2005072071A (en) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp Method of regenerating releasable wafer and regenerated wafer
JP2005109464A (en) * 2003-09-10 2005-04-21 Shin Etsu Handotai Co Ltd Laminated wafer manufacturing method and laminated wafer
JP2005268460A (en) * 2004-03-18 2005-09-29 Air Water Inc SINGLE CRYSTAL SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP2006303201A (en) * 2005-04-21 2006-11-02 Sumco Corp Process for producing soi substrate
JP2007502533A (en) * 2003-08-12 2007-02-08 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for forming a thin layer of semiconductor material from a donor wafer having both sides
JP2007201155A (en) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd Silicon carbide semiconductor device, and method for manufacturing same
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
JP2008547219A (en) * 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア A method for making distorted crystals without dislocations
JP2009239251A (en) * 2007-11-28 2009-10-15 Commissariat A L'energie Atomique Process for moderating deformation
WO2010098007A1 (en) * 2009-02-26 2010-09-02 信越半導体株式会社 Method for manufacturing soi wafer
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7951656B2 (en) 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011530183A (en) * 2008-08-06 2011-12-15 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ Method for forming multiple implants in a substrate
US8349702B2 (en) 2008-04-24 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041218A1 (en) * 1999-11-29 2001-06-07 Shin-Etsu Handotai Co.,Ltd. Method for recycled separated wafer and recycled separated wafer
KR100733113B1 (en) * 1999-11-29 2007-06-27 신에쯔 한도타이 가부시키가이샤 Method for recycled separated wafer
US6596610B1 (en) 1999-11-29 2003-07-22 Shin-Etsu Handotai Co. Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US6720640B2 (en) 1999-11-29 2004-04-13 Shin-Etsu Handotai Co., Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US6566233B2 (en) 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
WO2001048825A1 (en) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP4855254B2 (en) * 2003-08-12 2012-01-18 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for forming a thin layer of semiconductor material from a donor wafer having both sides
JP2007502533A (en) * 2003-08-12 2007-02-08 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for forming a thin layer of semiconductor material from a donor wafer having both sides
JP4492054B2 (en) * 2003-08-28 2010-06-30 株式会社Sumco Reclaimed wafer reclaim processing method and reclaimed wafer
JP2005072071A (en) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp Method of regenerating releasable wafer and regenerated wafer
JP2005109464A (en) * 2003-09-10 2005-04-21 Shin Etsu Handotai Co Ltd Laminated wafer manufacturing method and laminated wafer
JP4713089B2 (en) * 2004-03-18 2011-06-29 エア・ウォーター株式会社 Method for producing single crystal SiC substrate
JP2005268460A (en) * 2004-03-18 2005-09-29 Air Water Inc SINGLE CRYSTAL SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
JP2006303201A (en) * 2005-04-21 2006-11-02 Sumco Corp Process for producing soi substrate
JP2008547219A (en) * 2005-06-27 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア A method for making distorted crystals without dislocations
JP2007201155A (en) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd Silicon carbide semiconductor device, and method for manufacturing same
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
JP2009239251A (en) * 2007-11-28 2009-10-15 Commissariat A L'energie Atomique Process for moderating deformation
US8349702B2 (en) 2008-04-24 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7951656B2 (en) 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173496B2 (en) 2008-06-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011530183A (en) * 2008-08-06 2011-12-15 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ Method for forming multiple implants in a substrate
JP2010199353A (en) * 2009-02-26 2010-09-09 Shin Etsu Handotai Co Ltd Method for manufacturing soi wafer
WO2010098007A1 (en) * 2009-02-26 2010-09-02 信越半導体株式会社 Method for manufacturing soi wafer

Similar Documents

Publication Publication Date Title
US6534380B1 (en) Semiconductor substrate and method of manufacturing the same
JP3911901B2 (en) SOI wafer and method for manufacturing SOI wafer
CA2233096C (en) Substrate and production method thereof
US6251754B1 (en) Semiconductor substrate manufacturing method
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
JPH1197379A (en) Semiconductor substrate and its manufacture
JPH1145862A (en) Manufacture of semiconductor substrate
JPH11121310A (en) Manufacture of semiconductor substrate
JP3900741B2 (en) Manufacturing method of SOI wafer
KR100749041B1 (en) Semiconductor substrate and process for producing it
JP2000294754A (en) Semiconductor substrate, manufacture thereof, and manufacturing apparatus thereof
JPH11233449A (en) Manufacture of semiconductor substrate
WO2014178356A1 (en) Method for producing hybrid substrate, and hybrid substrate
JP2005109447A (en) Method for manufacturing strain-relaxed silicon-germanium on insulator via dislocated layer by reducing stress
WO2005024925A1 (en) Method for producing soi wafer
JP2005311199A (en) Method for manufacturing substrate
JP3864495B2 (en) Manufacturing method of semiconductor substrate
JPH1140786A (en) Semiconductor substrate and its manufacture
JP3707200B2 (en) Manufacturing method of semiconductor substrate
WO2005067053A1 (en) Process for producing soi wafer
JPH1174209A (en) Manufacture of semiconductor substrate
EP1965413B1 (en) Method for manufacturing soi substrate
KR20090042139A (en) Method for manufacturing semiconductor substrate
WO2018061523A1 (en) Bonded soi wafer manufacturing method
JP3697052B2 (en) Substrate manufacturing method and semiconductor film manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060202

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070306

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070626

Free format text: JAPANESE INTERMEDIATE CODE: A02