JP4257478B2

JP4257478B2 - Recording / playback device

Info

Publication number: JP4257478B2
Application number: JP2000193398A
Authority: JP
Inventors: 順竹下; 智之佐藤; 功史小幡; 健本田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-06-27
Filing date: 2000-06-27
Publication date: 2009-04-22
Anticipated expiration: 2020-06-27
Also published as: JP2002015527A

Description

【０００１】
【発明の属する技術分野】
この発明は、符号化ビットストリームなどのデジタルデータを記録再生する装置に関する。
【０００２】
【従来の技術】
デジタル放送では、映像や音声などが、ＭＰＥＧ（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥｘｐｅｒｔｓＧｒｏｕｐ）などの技術によって圧縮符号化されて、衛星通信網などによって放送され、受信側では、その符号化ビットストリームがリアルタイムで復号され、さらにアナログ信号に変換されて、モニタ出力装置に出力されることによって、視聴者は映像や音声を視聴することができる。
【０００３】
デジタル放送受信機またはデジタル放送チューナには、受信した符号化ビットストリームに含まれるＰＣＲ（ＰｒｏｇｒａｍＣｌｏｃｋＲｅｆｅｒｅｎｃｅ）などの基準時刻情報に同期した、例えば２７ＭＨｚのクロックを発生するクロック生成装置が実装され、これによって、受信側においても、送信側と同位相のクロックが生成されて、符号化データを復号するとき、符号化データを一時記憶するバッファのオーバーフローやアンダーフローを生じることなく、符号化データを復号することができ、長時間の受信時においても、映像や音声の乱れを生じることなく、映像や音声を視聴することができる。
【０００４】
【発明が解決しようとする課題】
デジタル放送の本格化に伴い、デジタル放送受信機またはデジタル放送チューナで受信した符号化ビットストリームを、デジタル記録再生装置に入力して記録媒体に記録するとともに、その記録された符号化ビットストリームを、記録媒体から再生してデジタル放送受信機またはデジタル放送チューナに出力し、デジタル放送受信機またはデジタル放送チューナで復号して、再生出力を得ることが考えられている。
【０００５】
このような記録再生装置でも、上記のようなクロック生成装置を実装して、記録時には、そのクロック生成装置から、記録再生装置に入力された符号化ビットストリームに含まれる基準時刻情報に同期したクロックを得て、符号化ビットストリームの処理回路に供給する必要がある。
【０００６】
しかし、このように記録再生装置のクロック生成部が、デジタル放送受信機またはデジタル放送チューナのクロック生成部と同様に、符号化ビットストリームに含まれる基準時刻情報に同期したクロックが得られるＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）構成であると、再生時には、記録媒体から再生された符号化ビットストリームには基準時刻情報が存在しないため、ＰＬＬ構成のクロック生成部から適切なクロックを得ることができなくなり、再生時のデータ処理用に別途、クロックを発生する発振器を設けない限り、記録媒体から再生された符号化ビットストリームを処理してデジタル放送受信機またはデジタル放送チューナに出力するのに支障を来すことになる。
【０００７】
そこで、この発明は、記録再生装置として、一つの発振器によって、デジタルデータ記録用の、デジタルデータに含まれる基準時刻情報に同期したクロックと、デジタルデータ再生用の、固定周波数のクロックとが、選択的に得られるようにしたものである。
【０００８】
【課題を解決するための手段】
この発明の記録再生装置は、
制御値に応じて発振周波数が変化する発振器、この発振器からのクロックを計数するカウンタ、基準時刻情報を含むデジタルデータから基準時刻情報を抽出する抽出手段、その抽出された基準時刻情報の値と前記カウンタの出力値との差分値を算出する比較手段、および、その算出された差分値から前記発振器に供給する制御値を演算する演算手段を有するクロック生成部と、
前記発振器からのクロックを計数する、前記カウンタが兼ねる、または前記カウンタとは別の、到着時刻計測カウンタと、
モード切換信号によって前記演算手段を制御して、前記基準時刻情報を含む入力デジタルデータを前記基準時刻情報を含まないデジタルデータとして記録媒体に記録する時には、前記クロック生成部を、前記発振器に前記制御値として前記差分値から演算された値が供給されることによって前記発振器から前記基準時刻情報に同期したクロックが得られる同期モードに切り換え、前記記録媒体からの前記基準時刻情報を含まないデジタルデータの再生時には、前記クロック生成部を、前記発振器に前記制御値として固定の値が供給されることによって前記発振器から固定周波数のクロックが得られる固定モードに切り換える制御部と、
前記記録時、前記基準時刻情報を含む入力デジタルデータを、前記同期モードに切り換えられたクロック生成部の前記発振器から得られた、前記基準時刻情報に同期したクロックによって処理して、前記基準時刻情報を含まず、前記到着時刻計測カウンタの出力値が到着時刻情報として付加されたデジタルデータとして、前記記録媒体に記録する記録処理部と、
前記再生時、前記記録媒体から再生された、前記基準時刻情報を含まず、前記到着時刻情報が付加されているデジタルデータを、前記固定モードに切り換えられたクロック生成部の前記発振器から得られた、固定周波数のクロックによって処理して、前記到着時刻計測カウンタの出力値が当該デジタルデータに付加されている到着時刻情報の値に一致した時、外部装置に出力する再生処理部と、
を備えるものである。
【０００９】
上記の構成の記録再生装置では、例えば、デジタル放送の符号化ビットストリームがデジタル放送チューナから記録再生装置に入力されて記録されるときには、記録再生装置の制御部が、モード切換信号によってクロック生成部の演算手段を、発振器に制御値として基準時刻情報の値とカウンタの出力値との差分値に基づく値を供給するように切り換えることによって、クロック生成部はＰＬＬを形成して、発振器からはデジタル放送の符号化ビットストリームに含まれる基準時刻情報に同期したクロックが得られ、デジタル放送の符号化ビットストリームは、この基準時刻情報に同期したクロックによって処理されて、基準時刻情報を含まず、到着時刻情報が付加された符号化ビットストリームとして記録媒体に記録される。
一方、この基準時刻情報を含まず、到着時刻情報が付加された符号化ビットストリームが、記録媒体から再生されて、記録再生装置からデジタル放送チューナに出力されるときには、記録再生装置の制御部が、モード切換信号によってクロック生成部の演算手段を、発振器に制御値として固定の値を供給するように切り換えることによって、クロック生成部はＰＬＬを形成しないで、発振器からは固定周波数のクロックが得られ、記録媒体から再生された、基準時刻情報を含まず、到着時刻情報が付加されている符号化ビットストリームは、この固定周波数のクロックによって処理されて、到着時刻計測カウンタの出力値が当該の符号化ビットストリームに付加されている到着時刻情報の値に一致した時、デジタル放送チューナに出力される。
【００１０】
【発明の実施の形態】
〔記録再生装置の概要…図１〕
図１は、この発明の記録再生装置の一例を示し、映像および音声を、ＭＰＥＧ２規格に準拠して圧縮符号化し、ＭＰＥＧ２システム規格に従って多重化して、ＭＰＥＧ２−ＴＳ（ＴｒａｎｓｐｏｒｔＳｔｒｅａｍ）として、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）内のディスク（ハードディスク）に記録し、ディスクから再生する場合である。
【００１１】
なお、以下では、アナログ映像信号およびアナログ音声信号を、映像信号および音声信号と称し、デジタル映像信号およびデジタル音声信号は、デジタル映像データおよびデジタル音声データ、または単に映像データおよび音声データと称する。また、「インタフェース」は「Ｉ／Ｆ」と略称する。
【００１２】
この例では、記録再生装置１０は、地上波アナログテレビ放送を受信するアンテナ１が接続され、アナログ入力端子１１Ｖ，１１Ａ，１１Ｓ、アナログ出力端子１２Ｖ，１２Ａ，１２Ｓ、デジタル入出力端子１５、デジタルＩ／Ｆ回路１７、入力処理部２０、出力処理部３０、多重分離処理部４０、バッファ制御回路５０、ＨＤＤ６０、システムコントローラ７０および同期制御回路８０を備える。多重分離処理部４０は、多重化回路４１および分離回路４２を備える。
【００１３】
システムコントローラ７０は、図では省略したが、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＣＰＵが実行すべきプログラムや固定データなどが書き込まれたＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、およびＣＰＵのワークエリアなどとして機能するＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などを備え、記録再生装置１０全体を制御するものである。
【００１４】
（アナログ入力処理および記録）
アンテナ１で受信された地上波アナログテレビ放送は、地上波チューナ２１で選局されて、地上波チューナ２１から映像信号および音声信号が得られ、その映像信号および音声信号が、入力切換回路２２の一方の入力端に供給される。
【００１５】
入力端子１１Ｖには外部機器からコンポジット映像信号が、入力端子１１Ａには外部機器から音声信号が、入力端子１１Ｓには外部機器からセパレート映像信号が、それぞれ供給される。
【００１６】
入力端子１１Ｖからのコンポジット映像信号、および入力端子１１Ａからの音声信号は、入力切換回路２２の他方の入力端に供給され、入力切換回路２２がシステムコントローラ７０によって切り換えられて、入力切換回路２２から、いずれかの映像信号および音声信号が選択されて取り出される。
【００１７】
入力切換回路２２からの映像信号は、ＹＣ分離回路２３で輝度信号と色差信号に分離されて、別の入力切換回路２４の一方の入力端に供給される。また、入力端子１１Ｓからのセパレート映像信号（輝度信号および色差信号）が、入力切換回路２４の他方の入力端に供給され、入力切換回路２４がシステムコントローラ７０によって切り換えられて、入力切換回路２４から、いずれかの輝度信号および色差信号が選択されて取り出される。
【００１８】
入力切換回路２４からの輝度信号および色差信号は、ＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）デコーダ２５で、それぞれＡ／Ｄ変換され、さらにクロマエンコード処理されて、ＮＴＳＣデコーダ２５からコンポーネント映像データが得られる。
【００１９】
また、ＮＴＳＣデコーダ２５では、入力切換回路２４からの輝度信号から垂直同期信号および水平同期信号が分離されるとともに、その分離された同期信号に基づいてクロックおよびフィールド判別信号が生成され、これら同期信号、クロックおよびフィールド判別信号が、同期制御回路８０に供給される。同期制御回路８０では、これらの信号を基準として記録再生装置１０の各部に必要なクロックおよびタイミング信号が生成されて、記録再生装置１０の各部に供給される。
【００２０】
ＮＴＳＣデコーダ２５からの映像データは、プリ映像処理回路２６でプリフィルタリング処理などの映像処理が施されたのち、ＭＰＥＧ映像エンコーダ２７および出力処理部３０のポスト映像処理回路３２に供給される。
【００２１】
ＭＰＥＧ映像エンコーダ２７では、プリ映像処理回路２６からの映像データに対してブロックＤＣＴ（ＤｉｓｃｒｅｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ）などの符号化処理が施されて、映像ＥＳ（ＥｌｅｍｅｎｔａｒｙＳｔｒｅａｍ）が生成され、そのＭＰＥＧ映像ＥＳが、多重分離処理部４０に供給される。
【００２２】
一方、入力切換回路２２からの音声信号は、音声Ａ／Ｄ変換器２８でデジタル音声データに変換されたのち、ＭＰＥＧ音声エンコーダ２９および出力処理部３０の出力切換回路３５に供給される。
【００２３】
ＭＰＥＧ音声エンコーダ２９では、音声Ａ／Ｄ変換器２８からの音声データがＭＰＥＧフォーマットに従って圧縮されて、音声ＥＳが生成され、そのＭＰＥＧ音声ＥＳが、多重分離処理部４０に供給される。
【００２４】
多重分離処理部４０では、多重化回路４１において、ＭＰＥＧ映像エンコーダ２７からの映像ＥＳおよびＭＰＥＧ音声エンコーダ２９からの音声ＥＳと各種制御信号とが多重化されて、ＭＰＥＧ２システムのＴＳが生成され、そのＭＰＥＧ２−ＴＳが、バッファ制御回路５０に送出される。
【００２５】
バッファ制御回路５０は、多重化回路４１から連続的に入力されるＭＰＥＧ２−ＴＳを、ＨＤＤ６０に断続的に送出する。すなわち、ＨＤＤ６０がシーク動作を行っているときには、書き込みができないので、入力されたＭＰＥＧ２−ＴＳをバッファに一時蓄え、ＨＤＤ６０が書き込み可能なときに、そのＭＰＥＧ２−ＴＳを入力レートより高いレートでバッファから読み出してＨＤＤ６０に送出する。これによって、バッファ制御回路５０に連続的に入力されるＭＰＥＧ２−ＴＳは、途切れることなくディスク（ハードディスク）６１に記録される。
【００２６】
ＨＤＤ６０は、システムコントローラ７０によって制御されて、ディスク６１にＭＰＥＧ２−ＴＳを書き込む。バッファ制御回路５０とＨＤＤ６０との間のプロトコル（Ｉ／Ｆ）としては、ＩＤＥ（ＩｎｔｅｇｒａｔｅｄＤｅｖｉｃｅＥｌｅｃｔｒｏｎｉｃｓ）などが用いられる。
【００２７】
（再生およびアナログ出力処理）
再生時には、ＨＤＤ６０は、システムコントローラ７０によって制御されて、ディスク６１からＭＰＥＧ２−ＴＳを読み出し、バッファ制御回路５０に送出する。バッファ制御回路５０は、記録時とは逆に、ＨＤＤ６０から断続的に入力されるＭＰＥＧ２−ＴＳを、連続的なＭＰＥＧ２−ＴＳに変換して、多重分離処理部４０の分離回路４２に供給する。
【００２８】
分離回路４２では、その連続的なＭＰＥＧ２−ＴＳのヘッダが解析処理されることによって、ＭＰＥＧ２−ＴＳからＰＥＳ（ＰａｃｋｅｔｉｚｅｄＥｌｅｍｅｎｔａｒｙＳｔｒｅａｍ）が分離されて、ＭＰＥＧ映像音声デコーダ３１に供給される。
【００２９】
ＭＰＥＧ映像音声デコーダ３１では、分離回路４２からのＰＥＳが映像ＥＳと音声ＥＳに分離され、さらに、その映像ＥＳがＭＰＥＧ映像デコーダで復号されてベースバンドの映像データに変換され、音声ＥＳがＭＰＥＧ音声デコーダで復号されてベースバンドの音声データに変換される。変換後の映像データはポスト映像処理回路３２に供給され、音声データは出力切換回路３５に供給される。
【００３０】
ポスト映像処理回路３２では、ＭＰＥＧ映像音声デコーダ３１からの映像データおよびプリ映像処理回路２６からの映像データに対して、両者の切り換えまたは合成やポストフィルタリング処理などの映像処理が施され、処理後の映像データが、ＯＳＤ（ＯｎＳｃｒｅｅｎＤｉｓｐｌａｙ）処理回路３３に供給される。
【００３１】
ＯＳＤ処理回路３３では、ポスト映像処理回路３２からの映像データに、表示画面上でグラフィックスなどの画像が重畳的または部分的に表示されるような処理が施され、処理後の映像データが、ＮＴＳＣエンコーダ３４に供給される。
【００３２】
ＮＴＳＣエンコーダ３４では、ＯＳＤ処理回路３３からの映像データ（コンポーネント映像データ）が、輝度データと色差データとに変換され、さらに、その輝度データおよび色差データが、それぞれＤ／Ａ変換されて、それぞれアナログ信号のコンポジット映像信号およびセパレート映像信号が得られる。そのコンポジット映像信号は出力端子１２Ｖに導出され、セパレート映像信号は出力端子１２Ｓに導出される。
【００３３】
一方、出力切換回路３５では、システムコントローラ７０によって、ＭＰＥＧ映像音声デコーダ３１からの音声データと、音声Ａ／Ｄ変換器２８からの音声データとの、いずれかが選択されて取り出される。この選択された音声データは、音声Ｄ／Ａ変換器３６でアナログ音声信号に変換されて、出力端子１２Ａに導出される。
【００３４】
（外部装置とのＩ／Ｆの概要）
記録再生装置１０は、デジタル入出力端子１５と多重分離処理部４０との間に双方向バス１６，１８を介してデジタルＩ／Ｆ回路１７が接続されたものとされて、デジタル入出力端子１５に外部装置１１０を接続することによって、外部装置１１０から入力された符号化された映像音声データをディスク６１に記録し、ディスク６１から再生された符号化された映像音声データを外部装置１１０に出力することができる。
【００３５】
外部装置１１０としては、ＩＲＤ（ＩｎｔｅｇｒａｔｅｄＲｅｃｅｉｖｅｒＤｅｃｏｄｅｒ）やパーソナルコンピュータなどの機器を接続することができる。外部装置１１０と記録再生装置１０とのデジタルＩ／Ｆとしては、ＩＥＥＥ（ＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ）１３９４規格のＩ／Ｆなどを用いることができる。
【００３６】
外部装置１１０からデジタル入出力端子１５に入力された符号化された映像音声データは、デジタルＩ／Ｆ回路１７で、フォーマット変換などの処理が施され、記録再生装置１０に適合するＭＰＥＧ２−ＴＳに変換されて、多重分離処理部４０に送出される。多重分離処理部４０では、必要に応じて制御信号の解析や生成が行われた上で、そのＭＰＥＧ２−ＴＳが、バッファ制御回路５０に送出され、ＨＤＤ６０によってディスク６１に記録される。
【００３７】
これと同時に、分離回路４２で、記録されるＭＰＥＧ２−ＴＳからＰＥＳが分離されて、ＭＰＥＧ映像音声デコーダ３１に供給されることによって、出力端子１２Ｖ，１２Ｓおよび１２Ａに、外部装置１１０からの映像音声データによるアナログ映像信号およびアナログ音声信号を得ることができる。
【００３８】
再生時には、ＨＤＤ６０によってディスク６１からＭＰＥＧ２−ＴＳが読み出され、バッファ制御回路５０で連続的なＭＰＥＧ２−ＴＳに変換されて、多重分離処理部４０に送出される。多重分離処理部４０では、必要に応じて制御信号の解析や生成が行われた上で、そのＭＰＥＧ２−ＴＳがデジタルＩ／Ｆ回路１７に送出される。デジタルＩ／Ｆ回路１７では、記録時とは逆の処理によって、そのＭＰＥＧ２−ＴＳが外部装置１１０に適合する映像音声データに変換されて、デジタル入出力端子１５を介して外部装置１１０に出力される。
【００３９】
これと同時に、分離回路４２で、再生されたＭＰＥＧ２−ＴＳからＰＥＳが分離されて、ＭＰＥＧ映像音声デコーダ３１に供給されることによって、出力端子１２Ｖ，１２Ｓおよび１２Ａに、再生アナログ映像信号および再生アナログ音声信号を得ることができる。
【００４０】
〔デジタル放送の符号化データの記録再生とクロック生成…図２〜図４〕
以上のような記録再生装置１０において、外部装置１１０としてデジタル放送チューナを接続して、デジタル放送チューナで受信した符号化ビットストリームを記録再生装置１０に入力してディスク６１に記録し、ディスク６１から再生した符号化ビットストリームをデジタル放送チューナに出力する場合の、クロック生成方法およびデータ処理方法を以下に示す。
【００４１】
（システム構成…図２）
図２は、この場合のシステム構成の一例を示す。この例では、放送局からは、複数のプログラムの映像や音声などの情報が、ＭＰＥＧ２規格に準拠して圧縮符号化され、ＭＰＥＧ２システム規格に従って多重化されて、ＭＰＥＧ２−ＴＳとして放送される。
【００４２】
受信側では、そのデジタル放送がアンテナ１３０で受信され、デジタル放送チューナ１２０でユーザによって選択されたプログラムの符号化データが復号され、さらにアナログ信号に変換されて、モニタ出力装置１４０に出力される。
【００４３】
このデジタル放送チューナ１２０に、上述した記録再生装置１０のデジタル入出力端子１５が接続される。デジタル放送チューナ１２０と記録再生装置１０とのデジタルＩ／Ｆとしては、例えば、上述したＩＥＥＥ１３９４規格のＩ／Ｆが用いられる。そして、後述のように、デジタル放送チューナ１２０で選択されたプログラムの符号化データが、デジタル放送チューナ１２０からデジタルＩ／Ｆ回路１７を介して記録再生装置１０に入力されてディスク６１に記録されるとともに、ディスク６１から再生された符号化データが、デジタルＩ／Ｆ回路１７を介してデジタル放送チューナ１２０に出力される。
【００４４】
（多重分離処理部およびクロック生成部の構成…図３）
図３は、この場合の記録再生装置１０の多重分離処理部４０および多重分離処理部４０内に設けられるクロック生成部９０の一例を示す。この例の多重分離処理部４０は、クロック生成部９０、多重化回路４１、分離回路４２、セレクタ４３，４４、到着時刻計測カウンタ４７、到着時刻付加回路４８および出力タイミング制御回路４９を備える。
【００４５】
また、多重分離処理部４０は、図では省略したが、内部に多重分離処理部４０全体を制御するＣＰＵを備えるとともに、クロック生成部９０のＶＣＸＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＣｒｙｓｔａｌＯｓｃｉｌｌａｔｏｒ）９１およびＤ／Ａ変換器９７を除いて、ワンチップのＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）として構成される。
【００４６】
クロック生成部９０は、制御電圧に応じて発振周波数が２７ＭＨｚを中心として一定範囲内で変化するＶＣＸＯ９１、このＶＣＸＯ９１からのクロックを計数するＳＴＣ（ＳｙｓｔｅｍＴｉｍｅＣｌｏｃｋ）カウンタ９２、デジタルＩ／Ｆ回路１７から双方向バス１８に出力されたＭＰＥＧ２−ＴＳから、これに含まれる基準時刻情報としてのＰＣＲのＰＩＤ（ＰａｃｋｅｔＩｄｅｎｔｉｆｉｃａｔｉｏｎ）を検出するＰＩＤ検出回路９３、その検出されたＰＩＤによって、デジタルＩ／Ｆ回路１７から双方向バス１８に出力されたＭＰＥＧ２−ＴＳから、これに含まれるＰＣＲを抽出するＰＣＲ抽出回路９４、その抽出されたＰＣＲの値とＳＴＣカウンタ９２の出力値（カウント値）との差分値を算出する比較回路９５、その算出された差分値から演算した値、またはあらかじめ設定された固定の値を、制御データとして出力する制御演算回路９６、および、その制御データを０〜５Ｖのアナログ制御電圧に変換してＶＣＸＯ９１に供給するＤ／Ａ変換器９７によって構成される。
【００４７】
ＶＣＸＯ９１は、制御演算回路９６からの制御値が固定値とされる場合には、発振周波数が２７ＭＨｚに固定され、制御演算回路９６からの制御値が比較回路９５からの差分値に基づく値とされる場合には、その制御値が大きいときほど発振周波数が高くなるように、その制御値に応じて発振周波数がほぼ線形に変化するものとされる。
【００４８】
制御演算回路９６は、記録再生装置１０の図では省略した操作部でのユーザの動作モード切換操作に基づいてシステムコントローラ７０から制御演算回路９６に送出されるモード切換信号によって、後述のように出力の制御値が切り換えられる。
【００４９】
到着時刻計測カウンタ４７は、ＳＴＣカウンタ９２と同様にＶＣＸＯ９１からのクロックを計数するもので、ＳＴＣカウンタ９２に兼ねさせることもできるが、この例はＳＴＣカウンタ９２とは別に設ける場合である。到着時刻付加回路４８および出力タイミング制御回路４９については、後述する。
【００５０】
（記録時の動作）
放送局から放送されるＭＰＥＧ２−ＴＳは、複数のプログラムの、例えば、図４（Ａ）に示すようにプログラムＡ，Ｂ，Ｃの３プログラムの、映像や音声などの情報が、１本のストリームに多重化されたものである。
【００５１】
図２のデジタル放送チューナ１２０では、ユーザは、そのうちの記録したいプログラムを選択する。デジタル放送チューナ１２０は、その選択されたプログラムのみをＭＰＥＧ２−ＴＳとして、デジタルＩ／Ｆ回路１７を介して記録再生装置１０に送出する。したがって、記録再生装置１０に入力されるＭＰＥＧ２−ＴＳは、図４（Ｂ）に示すように歯抜けのＴＳ（パーシャルＴＳ）となる。
【００５２】
図３の多重分離処理部４０では、このデジタルＩ／Ｆ回路１７を介して記録再生装置１０に入力されて双方向バス１８に得られたＭＰＥＧ２−ＴＳに含まれる最初のＰＣＲ値が、ＰＣＲ抽出回路９４からＳＴＣカウンタ９２および到着時刻計測カウンタ４７にロードされる。
【００５３】
２個目以降のＰＣＲ値は、ＰＣＲ抽出回路９４から抽出されるごとに、比較回路９５でＳＴＣカウンタ９２の出力値と比較される。そして、この記録時には、システムコントローラ７０から制御演算回路９６に送出されるモード切換信号がＰＬＬオンを指示する状態とされて、制御演算回路９６は、比較回路９５からの差分値から演算した値を制御データとしてＤ／Ａ変換器９７に出力するＰＬＬオンの状態に切り換えられる。
【００５４】
したがって、このとき、ＳＴＣカウンタ９２および到着時刻計測カウンタ４７の出力値がＰＣＲ抽出回路９４から抽出されたＰＣＲ値と等しくなって、両者の差分値がゼロとなるように、ＶＣＸＯ９１の発振周波数がフィードバック制御される。
【００５５】
すなわち、ＶＣＸＯ９１の発振周波数が低いために、ＳＴＣカウンタ９２および到着時刻計測カウンタ４７の出力値の増加速度が遅く、その出力値がＰＣＲ値より小さいときには、ＶＣＸＯ９１の発振周波数が高くなるように制御され、逆に、ＶＣＸＯ９１の発振周波数が高いために、ＳＴＣカウンタ９２および到着時刻計測カウンタ４７の出力値の増加速度が早く、その出力値がＰＣＲ値より大きいときには、ＶＣＸＯ９１の発振周波数が低くなるように制御される。
【００５６】
このようなフィードバック制御によって、ＳＴＣカウンタ９２および到着時刻計測カウンタ４７の出力値は、ＰＣＲ抽出回路９４から抽出されたＰＣＲ値と等しくなって、デジタルＩ／Ｆ回路１７を介して双方向バス１８に得られたＭＰＥＧ２−ＴＳの各パケットの到着時刻を示すものとなる。
【００５７】
そして、到着時刻付加回路４８において、この到着時刻計測カウンタ４７の出力値が、双方向バス１８に得られたＭＰＥＧ２−ＴＳの各パケットの末尾に、パケットの到着時刻を示す情報として付加され、その到着時刻情報が付加されたＭＰＥＧ２−ＴＳが、到着時刻付加回路４８からセレクタ４３を介してバッファ制御回路５０に送出され、バッファ制御回路５０において、図４（Ｃ）に示すように各パケットの間が詰められて、ＨＤＤ６０によってディスク６１に記録される。
【００５８】
（再生時の動作）
再生時、ユーザは、記録再生装置１０において、ディスク６１に記録されているデータから、視聴したいプログラムのデータを選択する。
【００５９】
これによって、ディスク６１から、その選択されたプログラムのデータが、図４（Ｃ）に示すように各パケットの末尾に到着時刻情報が付加され、かつ各パケットの間が詰まったＭＰＥＧ２−ＴＳとして読み出される。その再生されたＭＰＥＧ２−ＴＳは、バッファ制御回路５０に送出され、バッファ制御回路５０からセレクタ４４を介して出力タイミング制御回路４９に供給される。
【００６０】
そして、この再生時には、システムコントローラ７０から制御演算回路９６に送出されるモード切換信号がＰＬＬオフを指示する状態とされて、制御演算回路９６は、あらかじめ設定された固定の値を制御データとしてＤ／Ａ変換器９７に出力するＰＬＬオフの状態に切り換えられ、ＶＣＸＯ９１の発振周波数が２７ＭＨｚに固定される。
【００６１】
このＶＣＸＯ９１からの２７ＭＨｚの固定周波数のクロックは、到着時刻計測カウンタ４７で計数される。出力タイミング制御回路４９は、再生されたＭＰＥＧ２−ＴＳの最初のパケットに付加されている到着時刻情報を到着時刻計測カウンタ４７にロードする。
【００６２】
さらに、出力タイミング制御回路４９は、再生されたＭＰＥＧ２−ＴＳの２個目以降の各パケットにつき、到着時刻計測カウンタ４７の出力値を参照しながら、到着時刻計測カウンタ４７の出力値がパケットに付加されている到着時刻情報の値に一致した時、そのパケットを双方向バス１８に出力する。
【００６３】
これによって、出力タイミング制御回路４９から双方向バス１８には、図４（Ｄ）に示すように、記録時と同じタイミングでパケットが出力され、記録時と同じ歯抜けのＭＰＥＧ２−ＴＳが出力される。ただし、到着時刻情報は、記録再生装置１０の内部でのみ用いられるものであるので、出力タイミング制御回路４９からは出力されない。
【００６４】
双方向バス１８に出力されたＭＰＥＧ２−ＴＳは、デジタルＩ／Ｆ回路１７を介してデジタル放送チューナ１２０に出力されて復号され、さらにアナログ信号に変換されて、モニタ出力装置１４０に出力される。
【００６５】
（アナログ入力時およびアナログ出力時の動作）
図１で上述したように、地上波チューナ２１または入力端子１１Ｖ，１１Ｓ，１１Ａからの映像信号および音声信号によって多重化回路４１から得られるＭＰＥＧ２−ＴＳをディスク６１に記録する場合には、図３に示すように、その多重化回路４１からのＭＰＥＧ２−ＴＳが、セレクタ４３を介してバッファ制御回路５０に送出され、ＨＤＤ６０によってディスク６１に記録される。
【００６６】
この場合、システムコントローラ７０からのモード切換信号はＰＬＬオフを指示する状態とされて、ＶＣＸＯ９１からは２７ＭＨｚの固定周波数のクロックが出力され、その固定周波数のクロックが多重化回路４１に供給されて、多重化回路４１での多重化処理が実行される。
【００６７】
また、このように記録されたＭＰＥＧ２−ＴＳをディスク６１から再生して図１の出力端子１２Ｖ，１２Ｓおよび１２Ａに再生映像信号および再生音声信号を得る場合には、図３に示すように、バッファ制御回路５０からの再生されたＭＰＥＧ２−ＴＳが、セレクタ４４を介して分離回路４２に供給される。
【００６８】
この場合も、システムコントローラ７０からのモード切換信号はＰＬＬオフを指示する状態とされて、ＶＣＸＯ９１からは２７ＭＨｚの固定周波数のクロックが出力され、その固定周波数のクロックが分離回路４２に供給されて、分離回路４２での分離処理が実行される。
【００６９】
〔他の例または実施形態〕
上述した例では、デジタルＩ／Ｆ回路１７を介して記録再生装置１０に入力されるＭＰＥＧ２−ＴＳが、図４（Ｂ）に示したようなパーシャルＴＳ（歯抜けのＴＳ）であり、記録再生装置１０に入力されるＭＰＥＧ２−ＴＳにはＰＣＲパケットが１系列しか存在しないので、ＰＩＤ検出回路９３ではＰＡＴ（ＰｒｏｇｒａｍＡｓｓｏｃｉａｔｉｏｎＴａｂｌｅ）およびＰＭＴ（ＰｒｏｇｒａｍＭａｐＴａｂｌｅ）を順に参照することによってＰＣＲのＰＩＤを特定することができる。
【００７０】
しかし、デジタルＩ／Ｆ回路１７を介して記録再生装置１０に入力されるＭＰＥＧ２−ＴＳが、図４（Ａ）に示すようなフルＴＳ（複数のプログラムが多重されていてパケット間が詰まったＴＳ）の場合には、記録再生装置１０に入力されるＭＰＥＧ２−ＴＳにはＰＣＲパケットがプログラム数と同数の系列存在するので、そのままではＰＣＲのＰＩＤを特定することができない。そのため、この場合には、デジタル放送チューナ１２０が記録再生装置１０に選択しているプログラムを通知するなど、何らかの方法でＰＣＲのＰＩＤを特定する手段が必要である。
【００７１】
また、デジタルＩ／Ｆ回路１７を介して記録再生装置１０に入力されるビットストリームがＭＰＥＧ２−ＴＳ以外の場合でも、ＰＣＲのような基準時刻情報が付加されたパケットが送られるものであれば、上述した例と同様のＰＬＬオンオフ機能を実現することができる。例えば、ＭＰＥＧ２−ＰＳ（ＰｒｏｇｒａｍＳｔｒｅａｍ）では、ＳＣＲ（ＳｙｓｔｅｍＣｌｏｃｋＲｅｆｅｒｅｎｃｅ）が、ＤＳＳ（ＤｉｇｉｔａｌＳａｔｅｌｌｉｔｅＳｙｓｔｅｍ：米国のデジタル衛星放送で多く用いられているシステムストリーム形式）では、ＲＴＳ（ＲｅｆｅｒｅｎｃｅＴｉｍｅＳｔａｍｐ）が、それぞれＭＰＥＧ２−ＴＳのＰＣＲに相当するので、これら基準時刻情報を抽出することによって、上述した例と同様のＰＬＬオンオフ機能を実現することができる。
【００７２】
また、上述した例は、記録再生装置１０にデジタル放送チューナ１２０を接続する場合であるが、例えば、記録再生装置１０に他のデジタル記録再生装置を接続して、他のデジタル記録再生装置からのデジタルデータを記録再生装置１０に入力してディスク６１に記録し、またはディスク６１からデジタルデータを再生して他のデジタル記録再生装置に出力し、あるいは記録再生装置１０にデジタル動画撮影装置を接続して、そのデジタル動画撮影装置からのデジタルデータを記録再生装置１０に入力してディスク６１に記録することもできる。
【００７３】
さらに、上述した例は、デジタル放送チューナ１２０を外部装置として記録再生装置１０に接続する場合であるが、デジタル放送チューナを記録再生装置に組み込んで記録再生装置と一体化し、または記録再生装置をデジタル放送受信機に組み込んで受信機と一体化することもでき、その場合には、上述した記録再生装置１０のクロック生成部９０とデジタル放送チューナまたはデジタル放送受信機のクロック生成部を共通化することができる。
【００７４】
また、上述した例は、記録再生装置の記録媒体（記憶素子）としてハードディスクを用いる場合であるが、光ディスク、光磁気ディスク、半導体メモリなどを用いてもよい。
【００７５】
【発明の効果】
上述したように、この発明によれば、記録再生装置として、一つの発振器によって、デジタルデータ記録用の、デジタルデータに含まれる基準時刻情報に同期したクロックと、デジタルデータ再生用の、固定周波数のクロックとを、選択的に得ることができる。
【図面の簡単な説明】
【図１】この発明の記録再生装置の一例を示す図である。
【図２】この発明の記録再生装置に外部装置を接続する場合のシステム構成の一例を示す図である。
【図３】多重分離処理部およびクロック生成部の一例を示す図である。
【図４】デジタル放送の符号化ビットストリームを記録再生する際のデータ処理の一例を示す図である。
【符号の説明】
主要部については図中に全て記述したので、ここでは省略する。[0001]
BACKGROUND OF THE INVENTION
This invention Is a device that records and reproduces digital data such as encoded bitstreams. Related.
[0002]
[Prior art]
In digital broadcasting, video and audio are compressed and encoded by a technique such as MPEG (Moving Picture Experts Group) and broadcast by a satellite communication network or the like, and on the receiving side, the encoded bit stream is decoded in real time. Furthermore, it is converted into an analog signal and output to the monitor output device, so that the viewer can view video and audio.
[0003]
The digital broadcast receiver or digital broadcast tuner is equipped with a clock generation device that generates a clock of, for example, 27 MHz synchronized with reference time information such as PCR (Program Clock Reference) included in the received encoded bitstream. As a result, the receiving side generates a clock having the same phase as that of the transmitting side, and when decoding the encoded data, the encoded data is decoded without causing an overflow or underflow of a buffer for temporarily storing the encoded data. Thus, even when receiving for a long time, the video and audio can be viewed without causing disturbance of the video and audio.
[0004]
[Problems to be solved by the invention]
Along with the full-scale digital broadcasting, the encoded bit stream received by the digital broadcast receiver or the digital broadcast tuner is input to the digital recording / reproducing apparatus and recorded on the recording medium, and the recorded encoded bit stream is It is considered to reproduce from a recording medium, output to a digital broadcast receiver or digital broadcast tuner, and decode by the digital broadcast receiver or digital broadcast tuner to obtain a reproduction output.
[0005]
Even in such a recording / reproducing apparatus, the clock generator as described above is mounted, and at the time of recording, the clock synchronized with the reference time information included in the encoded bitstream input to the recording / reproducing apparatus from the clock generator Must be obtained and supplied to the processing circuit of the encoded bit stream.
[0006]
However, in this way, the clock generator of the recording / reproducing apparatus can obtain a clock synchronized with the reference time information included in the encoded bitstream, similarly to the clock generator of the digital broadcast receiver or the digital broadcast tuner. With the Locked Loop) configuration, since there is no reference time information in the encoded bit stream reproduced from the recording medium at the time of reproduction, it becomes impossible to obtain an appropriate clock from the clock generation unit of the PLL configuration. Unless an oscillator that generates a clock is separately provided for data processing, the encoded bit stream reproduced from the recording medium may be processed and output to a digital broadcast receiver or digital broadcast tuner. Become.
[0007]
Therefore, the present invention As a recording / playback device, Digital data by one oscillator For recording Clock synchronized with the reference time information included in the digital data and the digital data For playback A clock with a fixed frequency is selectively obtained.
[0008]
[Means for Solving the Problems]
The recording / reproducing apparatus of the present invention
An oscillator whose oscillation frequency changes in accordance with a control value, a counter that counts clocks from this oscillator, an extraction means that extracts reference time information from digital data including reference time information, the value of the extracted reference time information and the above A clock generation unit having a comparison unit that calculates a difference value from the output value of the counter, and a calculation unit that calculates a control value to be supplied to the oscillator from the calculated difference value;
Count the clock from the oscillator, double as the counter, or different from the counter , An arrival time counter,
The calculation means is controlled by a mode switching signal and includes the reference time information input Digital data Is recorded on a recording medium as digital data not including the reference time information The clock generator is switched to a synchronous mode in which a clock synchronized with the reference time information is obtained from the oscillator by supplying a value calculated from the difference value as the control value to the oscillator, When reproducing digital data that does not include the reference time information from the recording medium, a fixed frequency clock is obtained from the oscillator by supplying a fixed value as the control value to the oscillator. A control unit for switching to a mode;
Including the reference time information at the time of recording input Digital data is processed by a clock synchronized with the reference time information obtained from the oscillator of the clock generation unit switched to the synchronous mode. In addition, as the digital data that does not include the reference time information and the output value of the arrival time measurement counter is added as arrival time information, A recording processing unit for recording on the recording medium;
At the time of playback, it was played back from the recording medium The arrival time information is added without including the reference time information. Digital data is processed by a fixed frequency clock obtained from the oscillator of the clock generation unit switched to the fixed mode. When the output value of the arrival time measurement counter matches the value of the arrival time information added to the digital data, A playback processing unit to output,
Is provided.
[0009]
In the recording / reproducing apparatus configured as described above, for example, when an encoded bit stream of a digital broadcast is input and recorded from the digital broadcast tuner to the recording / reproducing apparatus, the control unit of the recording / reproducing apparatus uses a clock generation unit in response to the mode switching signal. The clock generation unit forms a PLL so that the oscillator generates a PLL by supplying a value based on a difference value between the value of the reference time information and the output value of the counter as a control value to the oscillator. Digital broadcasting A clock synchronized with the reference time information included in the encoded bit stream is obtained, and the encoded bit stream of the digital broadcast is processed by the clock synchronized with the reference time information. As an encoded bitstream that does not include reference time information and that has arrival time information added Recorded on a recording medium.
on the other hand, this Includes reference time information Without arrival time information The encoded bitstream is , Played from the recording medium , When output from the recording / reproducing apparatus to the digital broadcast tuner, the control unit of the recording / reproducing apparatus switches the arithmetic means of the clock generation unit to supply a fixed value as a control value to the oscillator by a mode switching signal. The clock generator does not form a PLL, and a clock with a fixed frequency is obtained from the oscillator and reproduced from the recording medium. , Includes reference time information And arrival time information is added. The encoded bitstream is processed by this fixed frequency clock When the output value of the arrival time measurement counter matches the value of the arrival time information added to the encoded bitstream, the digital broadcast tuner Is output.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
[Outline of recording / reproducing apparatus ... Fig. 1]
FIG. 1 shows an example of a recording / reproducing apparatus according to the present invention. Video and audio are compressed and encoded in accordance with the MPEG2 standard, multiplexed in accordance with the MPEG2 system standard, and converted into an MPEG2-TS (Transport Stream) as an HDD (Hard). This is a case where data is recorded on a disk (hard disk) in Disk Drive) and reproduced from the disk.
[0011]
In the following, analog video signals and analog audio signals are referred to as video signals and audio signals, and digital video signals and digital audio signals are referred to as digital video data and digital audio data, or simply video data and audio data. “Interface” is abbreviated as “I / F”.
[0012]
In this example, the recording / reproducing apparatus 10 is connected to an antenna 1 for receiving a terrestrial analog television broadcast, and has analog input terminals 11V, 11A, 11S, analog output terminals 12V, 12A, 12S, a digital input / output terminal 15, and a digital I. / F circuit 17, input processing unit 20, output processing unit 30, demultiplexing processing unit 40, buffer control circuit 50, HDD 60, system controller 70, and synchronization control circuit 80. The demultiplexing processing unit 40 includes a multiplexing circuit 41 and a demultiplexing circuit 42.
[0013]
Although not shown in the figure, the system controller 70 is a CPU (Central Processing Unit), a ROM (Read Only Memory) in which a program to be executed by the CPU, fixed data, and the like are written, and a RAM (functioning as a work area of the CPU). Random Access Memory) and the like, and controls the entire recording / reproducing apparatus 10.
[0014]
(Analog input processing and recording)
The terrestrial analog television broadcast received by the antenna 1 is selected by the terrestrial tuner 21, and a video signal and an audio signal are obtained from the terrestrial tuner 21, and the video signal and the audio signal are input to the input switching circuit 22. It is supplied to one input end.
[0015]
A composite video signal is supplied from the external device to the input terminal 11V, an audio signal from the external device is supplied to the input terminal 11A, and a separate video signal is supplied from the external device to the input terminal 11S.
[0016]
The composite video signal from the input terminal 11V and the audio signal from the input terminal 11A are supplied to the other input terminal of the input switching circuit 22, and the input switching circuit 22 is switched by the system controller 70. Any one of the video signal and the audio signal is selected and extracted.
[0017]
The video signal from the input switching circuit 22 is separated into a luminance signal and a color difference signal by the YC separation circuit 23 and supplied to one input terminal of another input switching circuit 24. Separate video signals (luminance signal and color difference signal) from the input terminal 11S are supplied to the other input terminal of the input switching circuit 24, and the input switching circuit 24 is switched by the system controller 70. Any one of the luminance signal and the color difference signal is selected and extracted.
[0018]
The luminance signal and the color difference signal from the input switching circuit 24 are each A / D converted by a NTSC (National Television System Committee) decoder 25 and further subjected to chroma encoding processing, and component video data is obtained from the NTSC decoder 25.
[0019]
In the NTSC decoder 25, the vertical synchronizing signal and the horizontal synchronizing signal are separated from the luminance signal from the input switching circuit 24, and a clock and a field discrimination signal are generated based on the separated synchronizing signal. The clock and field discrimination signal are supplied to the synchronization control circuit 80. In the synchronization control circuit 80, clocks and timing signals necessary for each part of the recording / reproducing apparatus 10 are generated based on these signals, and supplied to each part of the recording / reproducing apparatus 10.
[0020]
Video data from the NTSC decoder 25 is subjected to video processing such as pre-filtering processing by the pre-video processing circuit 26 and then supplied to the MPEG video encoder 27 and the post video processing circuit 32 of the output processing unit 30.
[0021]
In the MPEG video encoder 27, the video data from the pre-video processing circuit 26 is subjected to an encoding process such as a block DCT (Discrete Cosine Transform) to generate a video ES (Elementary Stream), and the MPEG video ES is generated. , And supplied to the demultiplexing processing unit 40.
[0022]
On the other hand, the audio signal from the input switching circuit 22 is converted into digital audio data by the audio A / D converter 28 and then supplied to the MPEG audio encoder 29 and the output switching circuit 35 of the output processing unit 30.
[0023]
In the MPEG audio encoder 29, the audio data from the audio A / D converter 28 is compressed according to the MPEG format to generate an audio ES, and the MPEG audio ES is supplied to the demultiplexing processing unit 40.
[0024]
In the demultiplexing processing unit 40, the multiplexing circuit 41 multiplexes the video ES from the MPEG video encoder 27 and the audio ES from the MPEG audio encoder 29 and various control signals to generate an MPEG2 system TS. MPEG2-TS is sent to the buffer control circuit 50.
[0025]
The buffer control circuit 50 intermittently sends MPEG2-TS continuously input from the multiplexing circuit 41 to the HDD 60. That is, since writing cannot be performed when the HDD 60 performs a seek operation, the input MPEG2-TS is temporarily stored in the buffer, and when the HDD 60 is writable, the MPEG2-TS is read from the buffer at a rate higher than the input rate. Read out and send to HDD 60. Thus, the MPEG2-TS continuously input to the buffer control circuit 50 is recorded on the disk (hard disk) 61 without interruption.
[0026]
The HDD 60 is controlled by the system controller 70 and writes MPEG2-TS to the disk 61. As a protocol (I / F) between the buffer control circuit 50 and the HDD 60, IDE (Integrated Device Electronics) or the like is used.
[0027]
(Reproduction and analog output processing)
During reproduction, the HDD 60 is controlled by the system controller 70 to read MPEG2-TS from the disk 61 and send it to the buffer control circuit 50. In contrast to recording, the buffer control circuit 50 converts the MPEG2-TS that is intermittently input from the HDD 60 into a continuous MPEG2-TS and supplies it to the separation circuit 42 of the demultiplexing processing unit 40.
[0028]
In the separation circuit 42, the continuous MPEG2-TS header is analyzed, whereby a PES (Packetized Elementary Stream) is separated from the MPEG2-TS and supplied to the MPEG video / audio decoder 31.
[0029]
In the MPEG video / audio decoder 31, the PES from the separation circuit 42 is separated into video ES and audio ES, and the video ES is decoded by the MPEG video decoder and converted into baseband video data. Decoded by the decoder and converted into baseband audio data. The converted video data is supplied to the post video processing circuit 32, and the audio data is supplied to the output switching circuit 35.
[0030]
In the post video processing circuit 32, the video data from the MPEG video / audio decoder 31 and the video data from the pre video processing circuit 26 are subjected to video processing such as switching or synthesizing or post filtering processing. The video data is supplied to an OSD (On Screen Display) processing circuit 33.
[0031]
In the OSD processing circuit 33, the video data from the post video processing circuit 32 is subjected to processing such that an image such as graphics is superimposed or partially displayed on the display screen. This is supplied to the NTSC encoder 34.
[0032]
In the NTSC encoder 34, the video data (component video data) from the OSD processing circuit 33 is converted into luminance data and color difference data, and the luminance data and color difference data are D / A converted, respectively, and analog. A composite video signal and a separate video signal are obtained. The composite video signal is led to the output terminal 12V, and the separate video signal is led to the output terminal 12S.
[0033]
On the other hand, in the output switching circuit 35, either the audio data from the MPEG video / audio decoder 31 or the audio data from the audio A / D converter 28 is selected and extracted by the system controller 70. The selected audio data is converted into an analog audio signal by the audio D / A converter 36 and led to the output terminal 12A.
[0034]
(Outline of I / F with external devices)
In the recording / reproducing apparatus 10, a digital I / F circuit 17 is connected between the digital input / output terminal 15 and the demultiplexing processing unit 40 via the bidirectional buses 16 and 18. By connecting the external device 110 to the external device 110, the encoded video / audio data input from the external device 110 is recorded on the disc 61, and the encoded video / audio data reproduced from the disc 61 is output to the external device 110. can do.
[0035]
As the external device 110, devices such as an IRD (Integrated Receiver Decoder) and a personal computer can be connected. As a digital I / F between the external apparatus 110 and the recording / reproducing apparatus 10, an I / F of the IEEE (Institut of Electrical and Electronics Engineers) 1394 standard can be used.
[0036]
The encoded video / audio data input from the external device 110 to the digital input / output terminal 15 is subjected to processing such as format conversion in the digital I / F circuit 17 and is converted into MPEG2-TS suitable for the recording / reproducing device 10. It is converted and sent to the demultiplexing processing unit 40. In the demultiplexing processing unit 40, control signals are analyzed and generated as necessary, and then the MPEG2-TS is sent to the buffer control circuit 50 and recorded on the disk 61 by the HDD 60.
[0037]
At the same time, the separation circuit 42 separates the PES from the recorded MPEG2-TS and supplies the PES to the MPEG video / audio decoder 31, whereby the video / audio from the external device 110 is sent to the output terminals 12V, 12S and 12A. It is possible to obtain an analog video signal and an analog audio signal based on data.
[0038]
At the time of reproduction, MPEG2-TS is read from the disk 61 by the HDD 60, converted into continuous MPEG2-TS by the buffer control circuit 50, and sent to the demultiplexing processing unit 40. The demultiplexing processing unit 40 analyzes and generates a control signal as necessary, and then sends the MPEG2-TS to the digital I / F circuit 17. In the digital I / F circuit 17, the MPEG2-TS is converted into video / audio data suitable for the external device 110 by a process reverse to that for recording, and is output to the external device 110 via the digital input / output terminal 15. The
[0039]
At the same time, the separation circuit 42 separates the PES from the reproduced MPEG2-TS and supplies the PES to the MPEG video / audio decoder 31. Thus, the reproduction analog video signal and the reproduction analog are output to the output terminals 12V, 12S and 12A. An audio signal can be obtained.
[0040]
[Recording / reproduction of digital broadcast encoded data and clock generation ... FIGS. 2 to 4]
In the recording / reproducing apparatus 10 as described above, a digital broadcast tuner is connected as the external apparatus 110, and an encoded bit stream received by the digital broadcast tuner is input to the recording / reproducing apparatus 10 and recorded on the disk 61. A clock generation method and a data processing method in the case where the reproduced encoded bit stream is output to the digital broadcast tuner will be described below.
[0041]
(System configuration: Fig. 2)
FIG. 2 shows an example of the system configuration in this case. In this example, information such as video and audio of a plurality of programs is compressed and encoded according to the MPEG2 standard, multiplexed according to the MPEG2 system standard, and broadcast as MPEG2-TS from the broadcasting station.
[0042]
On the receiving side, the digital broadcast is received by the antenna 130, the encoded data of the program selected by the user is decoded by the digital broadcast tuner 120, further converted into an analog signal, and output to the monitor output device 140.
[0043]
The digital input / output terminal 15 of the recording / reproducing apparatus 10 is connected to the digital broadcast tuner 120. As the digital I / F between the digital broadcast tuner 120 and the recording / reproducing apparatus 10, for example, the above-mentioned IEEE 1394 standard I / F is used. As will be described later, encoded data of the program selected by the digital broadcast tuner 120 is input from the digital broadcast tuner 120 to the recording / reproducing apparatus 10 via the digital I / F circuit 17 and recorded on the disc 61. At the same time, the encoded data reproduced from the disc 61 is output to the digital broadcast tuner 120 via the digital I / F circuit 17.
[0044]
(Configuration of the demultiplexing processing unit and the clock generation unit ... FIG. 3)
FIG. 3 shows an example of the demultiplexing processing unit 40 and the clock generation unit 90 provided in the demultiplexing processing unit 40 of the recording / reproducing apparatus 10 in this case. The demultiplexing processing unit 40 of this example includes a clock generation unit 90, a multiplexing circuit 41, a demultiplexing circuit 42, selectors 43 and 44, an arrival time measuring counter 47, an arrival time adding circuit 48, and an output timing control circuit 49.
[0045]
Although not shown in the figure, the demultiplexing processing unit 40 includes a CPU that controls the entire demultiplexing processing unit 40, a VCXO (Voltage Controlled Crystal Oscillator) 91 of the clock generation unit 90, and a D / A converter. Except 97, it is configured as a one-chip LSI (Large Scale Integrated circuit).
[0046]
The clock generation unit 90 includes a VCXO 91 whose oscillation frequency changes within a certain range around 27 MHz according to the control voltage, an STC (System Time Clock) counter 92 that counts clocks from the VCXO 91, and the digital I / F circuit 17. A PID detection circuit 93 for detecting a PID (Packet Identification) of PCR as reference time information included in the MPEG2-TS output to the bidirectional bus 18, and the digital I / F circuit 17 based on the detected PID. From the MPEG2-TS output from the bidirectional bus 18 to the PCR extraction circuit 94 for extracting the PCR contained therein, and the difference value between the extracted PCR value and the output value (count value) of the STC counter 92 Comparing circuit 95 to calculate, the calculated A control arithmetic circuit 96 that outputs a value calculated from the minute value or a preset fixed value as control data, and a D / D that converts the control data into an analog control voltage of 0 to 5 V and supplies the analog control voltage to the VCXO 91 The A converter 97 is used.
[0047]
In the VCXO 91, when the control value from the control arithmetic circuit 96 is a fixed value, the oscillation frequency is fixed to 27 MHz, and the control value from the control arithmetic circuit 96 is a value based on the difference value from the comparison circuit 95. In this case, the oscillation frequency changes approximately linearly in accordance with the control value so that the oscillation frequency increases as the control value increases.
[0048]
The control arithmetic circuit 96 is output as described later in response to a mode switching signal sent from the system controller 70 to the control arithmetic circuit 96 based on a user's operation mode switching operation at an operation unit omitted in the drawing of the recording / reproducing apparatus 10. The control value is switched.
[0049]
The arrival time measurement counter 47 counts the clock from the VCXO 91 similarly to the STC counter 92 and can also be used as the STC counter 92. However, this example is provided separately from the STC counter 92. The arrival time adding circuit 48 and the output timing control circuit 49 will be described later.
[0050]
(Operation during recording)
MPEG2-TS broadcast from a broadcasting station has a single stream of information such as video and audio of a plurality of programs, for example, three programs A, B, and C as shown in FIG. Are multiplexed.
[0051]
In the digital broadcast tuner 120 in FIG. 2, the user selects a program to be recorded. The digital broadcast tuner 120 sends only the selected program as MPEG2-TS to the recording / reproducing apparatus 10 via the digital I / F circuit 17. Therefore, the MPEG2-TS input to the recording / reproducing apparatus 10 becomes a missing TS (partial TS) as shown in FIG.
[0052]
In the demultiplexing processing unit 40 of FIG. 3, the first PCR value included in the MPEG2-TS input to the recording / reproducing apparatus 10 via the digital I / F circuit 17 and obtained in the bidirectional bus 18 is extracted by PCR. The STC counter 92 and the arrival time measuring counter 47 are loaded from the circuit 94.
[0053]
Each time the second and subsequent PCR values are extracted from the PCR extraction circuit 94, the comparison value is compared with the output value of the STC counter 92 by the comparison circuit 95. At the time of this recording, the mode switching signal sent from the system controller 70 to the control arithmetic circuit 96 is in a state of instructing PLL on, and the control arithmetic circuit 96 calculates the value calculated from the difference value from the comparison circuit 95. The control signal is switched to a PLL on state that is output to the D / A converter 97 as control data.
[0054]
Therefore, at this time, the oscillation frequency of the VCXO 91 is fed back so that the output values of the STC counter 92 and the arrival time measurement counter 47 become equal to the PCR values extracted from the PCR extraction circuit 94 and the difference value between them becomes zero. Be controlled.
[0055]
That is, since the oscillation frequency of the VCXO 91 is low, the increase rate of the output values of the STC counter 92 and the arrival time measurement counter 47 is slow, and when the output value is smaller than the PCR value, the VCXO 91 is controlled so that the oscillation frequency of the VCXO 91 becomes high. On the contrary, since the oscillation frequency of the VCXO 91 is high, the increase rate of the output values of the STC counter 92 and the arrival time measurement counter 47 is fast, and when the output value is larger than the PCR value, the oscillation frequency of the VCXO 91 is lowered. Be controlled.
[0056]
By such feedback control, the output values of the STC counter 92 and the arrival time measurement counter 47 become equal to the PCR values extracted from the PCR extraction circuit 94 and are sent to the bidirectional bus 18 via the digital I / F circuit 17. The arrival time of each obtained MPEG2-TS packet is indicated.
[0057]
The arrival time adding circuit 48 adds the output value of the arrival time measurement counter 47 to the end of each MPEG2-TS packet obtained on the bidirectional bus 18 as information indicating the arrival time of the packet. The MPEG2-TS to which the arrival time information is added is sent from the arrival time addition circuit 48 to the buffer control circuit 50 via the selector 43, and the buffer control circuit 50 determines between the packets as shown in FIG. Are recorded on the disk 61 by the HDD 60.
[0058]
(Operation during playback)
At the time of reproduction, the user selects program data to be viewed from the data recorded on the disc 61 in the recording / reproducing apparatus 10.
[0059]
As a result, the data of the selected program is read from the disk 61 as MPEG2-TS in which arrival time information is added to the end of each packet as shown in FIG. It is. The reproduced MPEG2-TS is sent to the buffer control circuit 50 and supplied from the buffer control circuit 50 to the output timing control circuit 49 via the selector 44.
[0060]
At the time of this reproduction, the mode switching signal sent from the system controller 70 to the control arithmetic circuit 96 is in a state of instructing the PLL off, and the control arithmetic circuit 96 uses a preset fixed value as control data D The PLL output to the / A converter 97 is switched to the OFF state, and the oscillation frequency of the VCXO 91 is fixed to 27 MHz.
[0061]
The clock having a fixed frequency of 27 MHz from the VCXO 91 is counted by the arrival time measurement counter 47. The output timing control circuit 49 loads arrival time information added to the first packet of the reproduced MPEG2-TS into the arrival time measurement counter 47.
[0062]
Further, the output timing control circuit 49 adds the output value of the arrival time measurement counter 47 to the packet while referring to the output value of the arrival time measurement counter 47 for each of the second and subsequent packets of the reproduced MPEG2-TS. When it matches the value of the arrival time information, the packet is output to the bidirectional bus 18.
[0063]
As a result, as shown in FIG. 4D, the output timing control circuit 49 outputs a packet to the bidirectional bus 18 at the same timing as at the time of recording, and outputs MPEG2-TS with the same tooth loss as at the time of recording. The However, since the arrival time information is used only inside the recording / reproducing apparatus 10, it is not output from the output timing control circuit 49.
[0064]
The MPEG2-TS output to the bidirectional bus 18 is output to the digital broadcast tuner 120 via the digital I / F circuit 17, decoded, further converted into an analog signal, and output to the monitor output device 140.
[0065]
(Operation at analog input and analog output)
As described above with reference to FIG. 1, when MPEG2-TS obtained from the multiplexing circuit 41 by the video signal and the audio signal from the terrestrial tuner 21 or the input terminals 11V, 11S, and 11A is recorded on the disk 61, FIG. As shown, the MPEG2-TS from the multiplexing circuit 41 is sent to the buffer control circuit 50 through the selector 43 and recorded on the disk 61 by the HDD 60.
[0066]
In this case, the mode switching signal from the system controller 70 is in a state for instructing the PLL off, and a fixed frequency clock of 27 MHz is output from the VCXO 91, and the fixed frequency clock is supplied to the multiplexing circuit 41. Multiplexing processing in the multiplexing circuit 41 is executed.
[0067]
Further, when the MPEG2-TS recorded in this way is reproduced from the disk 61 and the reproduced video signal and the reproduced audio signal are obtained at the output terminals 12V, 12S and 12A of FIG. 1, as shown in FIG. The reproduced MPEG2-TS from the control circuit 50 is supplied to the separation circuit 42 via the selector 44.
[0068]
Also in this case, the mode switching signal from the system controller 70 is in a state of instructing the PLL off, and a fixed frequency clock of 27 MHz is output from the VCXO 91, and the fixed frequency clock is supplied to the separation circuit 42. Separation processing in the separation circuit 42 is executed.
[0069]
Other examples or embodiments
In the example described above, the MPEG2-TS input to the recording / reproducing apparatus 10 via the digital I / F circuit 17 is a partial TS (tooth missing TS) as shown in FIG. Since there is only one PCR packet in the MPEG2-TS input to the apparatus 10, the PID detection circuit 93 specifies the PID of the PCR by sequentially referring to the PAT (Program Association Table) and PMT (Program Map Table). can do.
[0070]
However, the MPEG2-TS input to the recording / reproducing apparatus 10 via the digital I / F circuit 17 is a full TS (TS in which a plurality of programs are multiplexed and packets are clogged as shown in FIG. 4A). ), The MPEG2-TS input to the recording / reproducing apparatus 10 has the same number of PCR packets as the number of programs, so the PCR PID cannot be specified as it is. Therefore, in this case, a means for specifying the PID of the PCR by some method is required, such as notifying the recording / reproducing apparatus 10 of the program selected by the digital broadcast tuner 120.
[0071]
Even if the bit stream input to the recording / reproducing apparatus 10 via the digital I / F circuit 17 is other than MPEG2-TS, if a packet to which reference time information such as PCR is added is sent, A PLL on / off function similar to the above-described example can be realized. For example, in MPEG2-PS (Program Stream), SCR (System Clock Reference) is used. In DSS (Digital Satellite System: a system stream format often used in digital satellite broadcasting in the United States), RTS (Reference Time Stamp) is used. Since each corresponds to MPEG2-TS PCR, by extracting these reference time information, the PLL on / off function similar to the above-described example can be realized.
[0072]
In addition, the above-described example is a case where the digital broadcast tuner 120 is connected to the recording / reproducing apparatus 10. For example, another digital recording / reproducing apparatus is connected to the recording / reproducing apparatus 10, and Digital data is input to the recording / reproducing apparatus 10 and recorded on the disk 61, or the digital data is reproduced from the disk 61 and output to another digital recording / reproducing apparatus, or a digital moving image photographing apparatus is connected to the recording / reproducing apparatus 10. Thus, digital data from the digital moving image photographing apparatus can be input to the recording / reproducing apparatus 10 and recorded on the disk 61.
[0073]
Further, in the above-described example, the digital broadcast tuner 120 is connected to the recording / reproducing apparatus 10 as an external device. However, the digital broadcast tuner is incorporated into the recording / reproducing apparatus and integrated with the recording / reproducing apparatus, or the recording / reproducing apparatus is digitally integrated. In this case, the clock generation unit 90 of the recording / reproducing apparatus 10 and the clock generation unit of the digital broadcast tuner or digital broadcast receiver may be shared. Can do.
[0074]
Moreover, although the example mentioned above is a case where a hard disk is used as a recording medium (storage element) of a recording / reproducing apparatus, you may use an optical disk, a magneto-optical disk, a semiconductor memory, etc.
[0075]
【The invention's effect】
As described above, according to the present invention, As a recording / playback device, Digital data by one oscillator For recording Clock synchronized with the reference time information included in the digital data and the digital data For playback A clock with a fixed frequency can be selectively obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a recording / reproducing apparatus according to the present invention.
FIG. 2 is a diagram showing an example of a system configuration when an external device is connected to the recording / reproducing apparatus of the present invention.
FIG. 3 is a diagram illustrating an example of a demultiplexing processing unit and a clock generation unit.
FIG. 4 is a diagram illustrating an example of data processing when recording and reproducing an encoded bit stream of digital broadcasting.
[Explanation of symbols]
Since all the main parts are described in the figure, they are omitted here.

Claims

An oscillator whose oscillation frequency changes in accordance with a control value, a counter that counts clocks from this oscillator, an extraction means that extracts reference time information from digital data including reference time information, the value of the extracted reference time information and the above A clock generation unit having a comparison unit that calculates a difference value from the output value of the counter, and a calculation unit that calculates a control value to be supplied to the oscillator from the calculated difference value;
Counting the clock from the oscillator, another, and the arrival time measuring counter and said counter also serves, or the counter,
When the input means including the reference time information is recorded on the recording medium as the digital data not including the reference time information by controlling the arithmetic means by a mode switching signal, the clock generator is connected to the oscillator. Switching to a synchronous mode in which a clock synchronized with the reference time information is obtained from the oscillator by supplying a value calculated from the difference value as the control value, and does not include the reference time information from the recording medium At the time of data reproduction, the clock generator is switched to a fixed mode in which a fixed-frequency clock is obtained from the oscillator by supplying a fixed value as the control value to the oscillator; and
At the time of recording, input digital data including the reference time information is processed by a clock synchronized with the reference time information obtained from the oscillator of the clock generation unit switched to the synchronous mode, and the reference time information And a recording processing unit for recording on the recording medium as digital data to which the output value of the arrival time measurement counter is added as arrival time information ;
At the time of reproduction, the digital data reproduced from the recording medium and not including the reference time information and having the arrival time information added thereto was obtained from the oscillator of the clock generation unit switched to the fixed mode. A reproduction processing unit that processes with a fixed frequency clock, and outputs to an external device when the output value of the arrival time measurement counter matches the value of arrival time information added to the digital data ;
A recording / reproducing apparatus comprising:

The recording / reproducing apparatus according to claim 1,
An analog signal input from the outside is converted into digital data and recorded on the recording medium, and the recorded digital data is reproduced from the recording medium, converted into an analog signal, A processing unit for outputting to the outside,
The control unit is a recording / reproducing apparatus that switches the clock generation unit to the fixed mode at the time of analog input and analog output.