JP4066980B2 - Printing recording material container - Google Patents

Printing recording material container Download PDF

Info

Publication number
JP4066980B2
JP4066980B2 JP2004183566A JP2004183566A JP4066980B2 JP 4066980 B2 JP4066980 B2 JP 4066980B2 JP 2004183566 A JP2004183566 A JP 2004183566A JP 2004183566 A JP2004183566 A JP 2004183566A JP 4066980 B2 JP4066980 B2 JP 4066980B2
Authority
JP
Japan
Prior art keywords
data
recording material
material container
storage element
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004183566A
Other languages
Japanese (ja)
Other versions
JP2004299405A (en
Inventor
昇 朝内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004183566A priority Critical patent/JP4066980B2/en
Publication of JP2004299405A publication Critical patent/JP2004299405A/en
Application granted granted Critical
Publication of JP4066980B2 publication Critical patent/JP4066980B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ink Jet (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、相互にバス接続される記憶装置に関し、さらに詳細にはバス接続されている複数の記憶装置から所望の記憶装置を識別する技術に関する。   The present invention relates to storage devices connected to each other by a bus, and more particularly to a technique for identifying a desired storage device from a plurality of storage devices connected by a bus.

メモリモジュールに含まれる複数のメモリ(記憶装置)の中から所望の記憶装置を選択して、データの読み出しまたは書き込みを実行する技術が種々提案されている。例えば、データ信号線およびクロック信号線とバス接続されている複数の記憶装置において、予めプルアップ抵抗等を用いて物理的な識別情報を記憶装置に保有させて、その識別情報を用いて所望の記憶装置に対してアクセスする技術が実用化されている。この技術では、送出するデータ列にデータ列の開始を示すスタートビット、データ列の終了を示すエンドビットを含み、各記憶装置に対するアクセスは、スタートビットおよびエンドビットとクロック信号との組み合わせによって規定されていた。   Various techniques have been proposed in which a desired storage device is selected from a plurality of memories (storage devices) included in the memory module and data is read or written. For example, in a plurality of storage devices that are bus-connected to data signal lines and clock signal lines, physical identification information is previously stored in the storage device using a pull-up resistor or the like, and the desired identification information is used using the identification information. A technology for accessing a storage device has been put into practical use. In this technology, a data string to be transmitted includes a start bit indicating the start of the data string and an end bit indicating the end of the data string. Access to each storage device is defined by a combination of the start bit, the end bit and the clock signal. It was.

このほかに、データ信号線、クロック信号線に加えて記憶装置を選択するためのチップセレクト信号を送出するチップセレクト信号線を用いる技術が実用化されている。この技術では、複数の記憶装置のうちチップセレクト信号を受信した記憶装置のみがアクセス可能状態となり、記憶装置に対する書き込みまたは読み出しを実行することができる(例えば、特許文献1参照)。   In addition to this, a technique using a chip select signal line for transmitting a chip select signal for selecting a storage device in addition to the data signal line and the clock signal line has been put into practical use. In this technique, only a storage device that has received a chip select signal among a plurality of storage devices becomes accessible, and writing to or reading from the storage device can be executed (see, for example, Patent Document 1).

特開平6−67973号公報JP-A-6-67973

しかしながら、プルアップ抵抗等を用いて物理的な識別情報を記憶装置に持たせる技術では、各記憶装置に設定された識別情報の書き換えは事実上不可能であり、リサイクル使用には向かないという問題があった。また、記憶装置に対するアクセスがスタートビットおよびエンドビットとクロック信号との組み合わせによって規定されているため、記憶装置に対するアクセス中に電源ダウン等が発生した場合にはデータの書き込みを正常に終了できないという問題があった。   However, with the technology that makes a storage device have physical identification information using a pull-up resistor, etc., it is practically impossible to rewrite the identification information set in each storage device and is not suitable for recycling use. was there. In addition, since access to the storage device is defined by a combination of a start bit, an end bit, and a clock signal, data writing cannot be normally terminated if a power down occurs during access to the storage device. was there.

また、チップセレクト信号線を用いる技術では、記憶装置の数に対応する数だけチップセレクト信号線を備えなければならず、信号線の配線数が増大し配線設計が複雑化するという問題があった。さらに、アクセス時に利用されるチップセレクト信号線は1本だけであり、信号線の使用効率が悪いという問題があった。   Further, in the technology using the chip select signal lines, the number of chip select signal lines corresponding to the number of storage devices must be provided, which increases the number of signal lines and complicates the wiring design. . Furthermore, there is a problem that only one chip select signal line is used at the time of access, and the use efficiency of the signal line is poor.

本発明は、上記問題および要望を解決するためになされたものであり、識別情報を容易に書き換え可能な記憶装置を提供することを目的とする。また、短時間にデータの書き込みを正常に完了することのできる記憶装置を提供することを目的とする。   The present invention has been made to solve the above problems and demands, and an object thereof is to provide a storage device in which identification information can be easily rewritten. It is another object of the present invention to provide a storage device that can complete data writing normally in a short time.

上記課題を解決するために本発明の第1の態様は、クロック信号線、データ信号線およびリセット信号線を有する印刷装置に装着される印刷記録材容器を提供する。本発明の第1の態様に係る印刷記録材容器は、印刷記録材を収容する収容部と、前記印刷装置のクロック信号線からのクロック信号が入力されるクロック端子と、前記印刷装置のデータ信号線とデータ信号を受け渡しするデータ端子と、前記印刷装置のリセット信号線からのリセット信号が入力されるリセット端子と、シーケンシャルにアクセスされる複数の不揮発性の記憶領域を有する記憶素子と、前記入力されたリセット信号が、第1のレベルの時に初期化され、前記リセット信号が第2のレベルに切り替えられると、前記入力されたクロック信号に同期して、前記データ信号に基づき前記記憶素子に対してデータの読み出し/書き込みを実行する記憶素子制御装置とを備えることを特徴とする。   In order to solve the above problems, a first aspect of the present invention provides a printing recording material container mounted on a printing apparatus having a clock signal line, a data signal line, and a reset signal line. The printing recording material container according to the first aspect of the present invention includes a storage unit that stores a printing recording material, a clock terminal that receives a clock signal from a clock signal line of the printing apparatus, and a data signal of the printing apparatus. A data terminal that exchanges data signals with a line; a reset terminal that receives a reset signal from a reset signal line of the printing apparatus; a storage element that includes a plurality of nonvolatile storage areas that are sequentially accessed; and the input When the reset signal is initialized at the first level and the reset signal is switched to the second level, the memory element is synchronized with the input clock signal based on the data signal. And a storage element control device for reading / writing data.

本発明の第1の態様に係る印刷記録材容器によれば、通常時には識別情報が書き換え不能に格納されると共に所定条件時には書き込みが可能となる領域を有する記憶セルを備えたので、記憶装置を選択するための信号線を備えることなく所望の記憶装置を選択することが可能となり、複数の印刷記録材容器を用いる場合であっても所定の印刷記録材種を収容する印刷記録材容器を特定することができる。また、識別情報は書き換え不能に格納されているが、所定条件時には識別情報が書き込みされている領域に対して書き込みをすることができるので、識別情報を容易に書き換えることができる。   According to the printing / recording material container according to the first aspect of the present invention, the storage device is provided with a storage cell having an area in which the identification information is normally stored in a non-rewritable state and can be written in a predetermined condition. It is possible to select a desired storage device without providing a signal line for selection, and even when a plurality of printing recording material containers are used, a printing recording material container that contains a predetermined printing recording material type is specified. can do. Although the identification information is stored in a non-rewritable manner, the identification information can be easily rewritten because it can be written to the area where the identification information is written under a predetermined condition.

本発明の第1の態様に係る印刷記録材容器において、前記記憶素子には1ビット単位にてデータが書き込みされてもよい。かかる構成を備える場合には、データ書き込み中においてリセット信号が入力された場合であっても、データ化け等を伴うことなくデータの書き込みを完了することができる。   In the printing / recording material container according to the first aspect of the present invention, data may be written to the storage element in 1-bit units. In the case where such a configuration is provided, even if a reset signal is input during data writing, data writing can be completed without garbled data.

本発明の第1の態様に係る印刷記録材容器において、前記記憶素子には、識別情報が格納されており、
前記記憶素子制御装置は、前記データ端子と前記記憶素子とを接続するデータバスと、前記クロック端子を介して入力されたクロック信号に同期してカウンタ値をカウントアップすると共に、前記リセット信号端子を介して入力されたリセット信号によりカウンタ値を初期値にリセットするアドレスカウンタと、前記記憶素子および前記データバスと電気的に接続され、前記記憶素子に対するデータ転送方向および前記データバスのデータ転送方向を制御する入出力制御装置と、前記データバスを介して入力された印刷記録材容器を識別するための印刷記録材容器識別情報と前記記憶素子に格納されている識別情報とが一致するか否かを判定する比較装置と、前記両識別情報が一致すると判定された場合には前記記憶素子に対するデータ信号の読み書きを許容する読み書き許容装置とを備えても良い。
In the printing recording material container according to the first aspect of the present invention, identification information is stored in the storage element,
The storage element control device counts up a counter value in synchronization with a data bus connecting the data terminal and the storage element, and a clock signal input via the clock terminal, and sets the reset signal terminal An address counter that resets a counter value to an initial value by a reset signal input via the storage element, and the storage element and the data bus are electrically connected, and the data transfer direction to the storage element and the data transfer direction of the data bus are Whether the input / output control device to be controlled and the print recording material container identification information for identifying the print recording material container input via the data bus match the identification information stored in the storage element And a data signal for the storage element when it is determined that the identification information matches the comparison device It may be a write allowable device that allows read and write.

上記構成を備えることにより、所望する記憶素子に対するアクセス(読み書き)のみを許容することができる。特に、複数の印刷記録材容器が備えられている場合には、複数の印刷記録材容器の中から所望の印刷記録材容器を特定して、記憶素子に対する読み出し、書き込み等のアクセスを実行することができる。また、記憶素子の有する識別情報と入力された識別情報とが一致するか否かを判定する際には、記憶素子に対するデータの書き込みは実行され得ず、記憶素子に格納されている識別情報の読み出し専用性を維持することができる。   By providing the above configuration, only access (read / write) to a desired storage element can be permitted. In particular, when a plurality of printing recording material containers are provided, a desired printing recording material container is specified from the plurality of printing recording material containers, and access such as reading and writing to the storage element is executed. Can do. In addition, when determining whether or not the identification information of the storage element matches the input identification information, writing of data to the storage element cannot be executed, and the identification information stored in the storage element Read-only property can be maintained.

本発明の第1の態様に係る印刷記録材容器において、前記入出力制御装置は、リセット信号が入力されると、前記記憶素子に対するデータ転送方向をデータ読み出し方向に設定し且つ前記データバスとの接続を遮断しても良い。   In the printing recording material container according to the first aspect of the present invention, when the reset signal is input, the input / output control device sets the data transfer direction to the storage element as the data read direction and the data bus. The connection may be cut off.

本発明の第1の態様に係る印刷記録材容器はさらに、前記データバスおよび前記比較装置と接続されていると共に、前記比較装置から前記印刷記録材容器識別情報と前記記憶素子に格納されている識別情報とが一致するとの判定結果を受け取った場合には、前記データバスを介して入力された書き込み/読み出し命令を解析し、解析結果に基づいて前記入出力制御装置に対して前記データバスのデータ伝送方向の切り換えを要求する命令デコーダを備え、
前記入出力制御装置は、前記命令デコーダによる書き込み/読み出し命令の解析が終了するまで、前記初期化時における前記記憶素子に対するデータ転送方向および前記データバスとの接続遮断状態を維持しても良い。
The printing recording material container according to the first aspect of the present invention is further connected to the data bus and the comparison device, and is stored in the printing recording material container identification information and the storage element from the comparison device. When a determination result indicating that the identification information matches is received, a write / read command input via the data bus is analyzed, and the data bus is transmitted to the input / output control device based on the analysis result. An instruction decoder that requests switching of the data transmission direction is provided,
The input / output control device may maintain a data transfer direction with respect to the storage element and a connection cut-off state with the data bus at the time of initialization until the analysis of the write / read command by the command decoder is completed.

上記構成を備えることにより、選択した記憶素子(印刷記録材容器)に対してデータの書き込み、読み出しを実行することができる。また、書き込み/読み出し命令の解析が終了するまでは、記憶素子に対するデータの書き込みまたは読み出しは実行されたいので、記憶素子の所定の位置からデータの書き込みまたは読み出しを実行することができる。   By providing the above configuration, data can be written to and read from the selected storage element (printing recording material container). Further, until the analysis of the write / read command is completed, data writing or reading to / from the storage element is desired to be executed, so that data writing or reading can be executed from a predetermined position of the storage element.

本発明の第1の態様に係る印刷記録材容器はさらに、
テストモード信号線と接続されるテスト端子と、前記テスト端子と接続されていると共に、テストモード信号の入力の有無を判定するテストモード制御装置とを備え、前記記憶素子は、前記記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には、識別情報が書き換え不能に格納される領域を有し、前記所定条件時はテストモード信号の入力検出時であっても良い。かかる構成を備えることにより、記憶素子における識別情報が格納されている領域に対してデータを書き込むことができる。
The printing recording material container according to the first aspect of the present invention further includes:
A test terminal connected to a test mode signal line; and a test mode control device connected to the test terminal and determining whether or not a test mode signal is input; and the storage element is a head of the storage area From the position to the predetermined position, there is an area in which writing is possible under a predetermined condition and the identification information is stored in a non-rewritable state at times other than the predetermined condition. The predetermined condition is at the time of detecting the input of the test mode signal. May be. With such a configuration, data can be written to an area where identification information in the storage element is stored.

本発明の第1の態様に係る印刷記録材容器において、前記テストモード制御装置は、前記テストモード信号の入力を検出した際には、前記命令デコーダに対してテストモード命令を出力すると共に、前記命令デコーダによって前記テストモード命令の解析が終了するまで前記アドレスカウンタのカウントアップを禁止し、前記命令デコーダは、前記テストモード命令の解析後、前記入出力制御装置に対して前記記憶素子に対する書き込みおよび前記データバスの解放を要求し、前記入出力制御装置は前記命令デコーダからの要求に基づいて前記記憶素子に対する書き込みおよび前記データバスの解放を実行しても良い。   In the printing recording material container according to the first aspect of the present invention, when the test mode control device detects an input of the test mode signal, the test mode control device outputs a test mode command to the command decoder, and The address counter is prohibited from counting up until the analysis of the test mode instruction is completed by the instruction decoder, and the instruction decoder, after analyzing the test mode instruction, writes to the input / output control device to the storage element and The data bus may be requested to be released, and the input / output control device may execute writing to the storage element and release of the data bus based on a request from the instruction decoder.

上記構成を備えることにより、比較装置から識別情報が一致する旨の結果を受け取ることなく、命令デコーダをアクティブにすることが可能となり、入出力制御装置によって記憶素子に対するデータの書き込みまたは読み出しおよびデータバスの解放を実行することができる。また、命令デコーダによってテストモード命令の解析が終了するまでは、アドレスカウンタのカウントアップが禁止されるので、記憶素子の先頭位置からデータを書き込むことができる。この結果、記憶素子に格納されている識別情報の書き換えを実現することができる。さらに、命令デコーダによってテストモード命令の解析が終了するまでは、アドレスカウンタのカウントアップが禁止されるので、記憶素子の先頭位置からデータを読み出すことができる。   By providing the above configuration, it becomes possible to activate the instruction decoder without receiving a result indicating that the identification information matches from the comparison device, and writing / reading data to / from the storage element and data bus by the input / output control device Can be released. Further, since the address counter is prohibited from counting up until the analysis of the test mode instruction is completed by the instruction decoder, data can be written from the head position of the storage element. As a result, rewriting of identification information stored in the storage element can be realized. Furthermore, since the count up of the address counter is prohibited until the analysis of the test mode instruction is completed by the instruction decoder, data can be read from the head position of the storage element.

本発明の第1の態様に係る印刷記録材容器において、前記記憶素子は、前記識別情報を格納可能な記憶領域に続いて書き込みデータを書き込むための書き込み可能領域を有しても良い。かかる構成を備える場合には、書き込みデータを迅速にかきこむことができる。   In the printing recording material container according to the first aspect of the present invention, the storage element may have a writable area for writing write data following a storage area in which the identification information can be stored. When such a configuration is provided, write data can be quickly written.

本発明の第1の態様に係る印刷記録材容器において、前記書き込み可能領域には、少なくとも印刷記録材量データが書き込まれても良い。   In the printing recording material container according to the first aspect of the present invention, at least printing recording material amount data may be written in the writable area.

本発明の第1の態様に係る印刷記録材容器において、前記記憶素子は、前記記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には、識別情報が書き換え不能に格納される領域を有しても良い。   In the printing / recording material container according to the first aspect of the present invention, the storage element can be written in a predetermined condition from the start position of the storage area to a predetermined position. You may have the area | region stored unrewritable.

本発明の第2の態様は、クロック信号生成回路と、リセット信号生成回路と、所望の印刷記録材容器を識別するための識別情報を発行する識別情報発行回路と、生成されたクロック信号に同期させて、発行された識別情報、読み書きコマンドを含むデータ列をデータ信号線に送出するデータ送出回路とを備える制御装置に対して、クロック端子、データ端子およびリセット端子を介してバス接続されている不揮発性の記憶装置を有する複数の印刷記録材容器を提供する。本発明の第2の態様に係る複数の印刷記録材容器は各々異なる識別情報を有しており、さらに、前記データ端子と接続されているデータバスと、シーケンシャルにアクセスされる記憶領域を有する記憶素子と、前記データバスに接続されていると共に、前記制御装置から送出された識別情報と前記記憶素子に格納されている識別情報とが一致するか否かを判定する比較装置と、前記データバスおよび前記データバス間に配置されていると共に、前記データバスおよび前記記憶素子に対するデータ転送を制御する入出力制御装置と、前記データバスおよび前記比較装置と接続され、前記比較装置によって前記制御装置から送出された識別情報と前記記憶素子に格納されている識別情報とが一致すると判定された場合には、前記データバスを介して入力された書き込み/読み出し命令を解析し、解析結果に基づいて前記入出力制御装置に対して前記データバスのデータ伝送方向の切り換えを要求する命令デコーダとを備えることを特徴とする。   According to a second aspect of the present invention, a clock signal generating circuit, a reset signal generating circuit, an identification information issuing circuit for issuing identification information for identifying a desired printing recording material container, and a generated clock signal are synchronized. In addition, a bus connection is made via a clock terminal, a data terminal, and a reset terminal to a control device including a data transmission circuit that transmits a data string including issued identification information and a read / write command to a data signal line. A plurality of printing recording material containers having a non-volatile storage device are provided. The plurality of printing recording material containers according to the second aspect of the present invention each have different identification information, and further have a data bus connected to the data terminal, and a storage having a storage area accessed sequentially A comparison device that is connected to the data bus and that determines whether or not the identification information sent from the control device matches the identification information stored in the storage device; and the data bus And an input / output control device that is arranged between the data buses and controls data transfer to the data bus and the storage element, and is connected to the data bus and the comparison device, and is connected from the control device by the comparison device. If it is determined that the transmitted identification information and the identification information stored in the storage element match, the data bus Analyzes the write / read command input, characterized in that it comprises an instruction decoder for requesting data transmission direction of switching of the data bus to the output control unit on the basis of the analysis result.

上記構成を備えることにより、選択した記憶素子(印刷記録材容器)に対してデータの書き込み、読み出しを実行することができる。   By providing the above configuration, data can be written to and read from the selected storage element (printing recording material container).

本発明の第2の態様に係る印刷記録材容器はさらに、
前記クロック端子を介して入力されたクロック信号に同期してカウンタ値をカウントアップし、前記記憶素子の記憶領域のアクセスすべき位置を指定すると共に、初期化時にはカウンタ値を初期値にリセットするアドレスカウンタを備え、
前記入出力制御装置は、初期化時には前記記憶素子に対するデータ転送方向を読み出し方向に設定し且つ前記データバスに対するデータ転送を遮断し、前記命令デコーダによる書き込み/読み出し命令の解析が終了するまで、前記初期化時の状態を維持しても良い。
The printing recording material container according to the second aspect of the present invention further includes
An address that counts up the counter value in synchronization with the clock signal input through the clock terminal, designates a position to be accessed in the storage area of the storage element, and resets the counter value to the initial value at initialization With a counter,
The input / output control device sets a data transfer direction to the storage element to a read direction at initialization and interrupts data transfer to the data bus until the analysis of the write / read command by the command decoder is completed. The state at the time of initialization may be maintained.

上記構成を備えることにより、書き込み/読み出し命令の解析が終了するまでは、記憶素子に対するデータの書き込みまたは読み出しは実行されないので、記憶素子の所定の位置からデータの書き込みまたは読み出しを実行することができる。   With the above-described configuration, data writing or reading with respect to the storage element is not executed until the analysis of the writing / reading instruction is completed, so that data writing or reading can be executed from a predetermined position of the storage element. .

本発明の第2の態様に係る印刷記録材容器において、前記記憶装置の比較装置は、全ての記憶装置に共通する共通識別情報を保有していても良い。かかる構成を備える場合には、アクセスを所望する印刷記録材容器として全ての印刷記録材容器を選択することができる。したがって、全印刷記録材容器の記憶装置に対して共通に書き込みすべきデータが存在する場合には、データの書き込みを同時に実行し、書き込み時間を短縮することができる。   In the printing recording material container according to the second aspect of the present invention, the comparison device of the storage device may have common identification information common to all storage devices. In the case of providing such a configuration, all the printing recording material containers can be selected as the printing recording material containers desired to be accessed. Therefore, when there is data to be written in common to the storage devices of all the printing recording material containers, the data writing can be executed at the same time to shorten the writing time.

本発明の第2の態様に係る印刷記録材容器において、前記印刷記録材容器には、電源遮断後、前記制御回路に備えられている電源補償回路から所定期間電源が供給され、前記リセット信号は、前記制御回路の電源投入時、電源遮断時の少なくともいずれか一方において生成され、書き込みデータ転送中に前記リセット信号の発生が検出された場合には、前記データ端子に対する現在書き込み中のデータの送出が終了され、前記電源補償回路によって電源供給が補償される期間に書き込み完了可能な書き込み優先データが前記データ端子に対して送出されても良い。   In the printing / recording material container according to the second aspect of the present invention, the printing / recording material container is supplied with power from a power compensation circuit provided in the control circuit for a predetermined period after power is shut off, and the reset signal is When the generation of the reset signal is detected during transfer of write data, the data currently being written to the data terminal is transmitted when the control circuit is turned on and turned off. Is completed, and write priority data that can be written may be sent to the data terminal during a period in which power supply is compensated by the power supply compensation circuit.

上記構成を備えることにより、電源遮断時であっても、例えば、印刷記録材の消費量データまたは残量データといった書き込みを優先すべきデータの書き込みを完了することができる。   By providing the above configuration, even when the power is shut off, for example, writing of data to be prioritized for writing such as consumption data or remaining amount data of the printing recording material can be completed.

本発明の第2の態様に係る印刷記録材容器において、書き込みコマンドが入力される時には、読み出しコマンドを送出する時よりも生成間隔の長いクロック信号が前記クロック端子に対して入力されても良い。かかる構成を備えることにより、データの書き込みに必要な時間を確保しつつ記憶装置に対するアクセス時間を短縮することができる。   In the printing recording material container according to the second aspect of the present invention, when a write command is input, a clock signal having a generation interval longer than that when a read command is sent may be input to the clock terminal. With such a configuration, the access time to the storage device can be shortened while securing the time required for data writing.

本発明の第2の態様に係る印刷記録材容器において、前記複数の印刷記録材容器は、
前記各印刷記録材容器をカスケードに接続すると共に一端が接地され且つ他端が前記制御回路に接続されている印刷記録材容器検出信号線が配置されているモジュール基板に収容され、前記全ての印刷記録材容器が前記モジュール基板上に配置されているか否かが、前記印刷記録材容器検出信号線の値に基づいて判定されても良い。
In the printing recording material container according to the second aspect of the present invention, the plurality of printing recording material containers include:
Each printing recording material container is connected to the cascade, and one end is grounded, and the other end is connected to the control circuit. Whether the recording material container is arranged on the module substrate may be determined based on the value of the printing recording material container detection signal line.

上記構成を備えることにより、印刷記録材容器が適切にモジュール基板上に配置されているか否かを検出することができる。この態様は、例えば、印刷記録材容器が適切に印刷記録材容器ホルダに収容されているか否かを判断するために用いることができる。   By providing the above configuration, it is possible to detect whether or not the printing recording material container is appropriately disposed on the module substrate. This aspect can be used, for example, to determine whether or not the printing recording material container is properly accommodated in the printing recording material container holder.

本発明の第2の態様に係る印刷記録材容器において、前記印刷記録材容器検出信号線が接地電圧を示す場合には、全ての印刷記録材容器が前記モジュール基板上に配置されていると判定されても良い。   In the printing recording material container according to the second aspect of the present invention, when the printing recording material container detection signal line indicates a ground voltage, it is determined that all the printing recording material containers are arranged on the module substrate. May be.

本発明の第2の態様に係る印刷記録材容器において、前記印刷記録材容器検出信号線が接地電圧以外の電圧を示す場合には、少なくとも1つの印刷記録材容器が前記モジュール基板上に配置されていないと判定されても良い。   In the printing recording material container according to the second aspect of the present invention, when the printing recording material container detection signal line indicates a voltage other than the ground voltage, at least one printing recording material container is disposed on the module substrate. It may be determined that it is not.

本発明の第2の態様に係る印刷記録材容器において、前記記憶素子は、前記印刷記録材容器に収容されている印刷記録材種に関連する種々のデータを格納していても良い。   In the printing recording material container according to the second aspect of the present invention, the storage element may store various data related to the printing recording material type accommodated in the printing recording material container.

本発明の第2の態様に係る印刷記録材容器において、前記印刷記録材容器には、前記制御回路によってデータが読み出しまたは書き込みされる場合にだけ電源が供給されても良い。   In the printing recording material container according to the second aspect of the present invention, power may be supplied to the printing recording material container only when data is read or written by the control circuit.

本発明の第3の態様は、クロック信号線、データ信号線およびリセット信号線を有する印刷装置に装着される印刷記録材容器を提供する。本発明の第3の態様に係る印刷記録材容器は、印刷記録材を収容する収容部と、前記印刷装置のクロック信号線にバス接続されるクロック端子と、前記印刷装置のデータ信号線にバス接続されるデータ端子と、前記印刷装置のリセット信号線にバス接続されるリセット端子と、不揮発性の記憶領域を有すると共に、前記クロック端子を介して入力されるクロック信号および前記データ端子を介して入出力されるデータ信号に基づいて、読み書きされる記憶素子と、前記データ信号に含まれる前記印刷記録材容器を識別するための印刷記録材容器識別情報と、前記記憶素子に予め格納されている識別情報とが一致するか否かを判定する比較装置と、前記比較装置によって前記両識別情報が一致すると判定された場合には、前記記憶素子に対する読み書きを許容する入出力制御部とを備えることを特徴とする。   According to a third aspect of the present invention, there is provided a print recording material container mounted on a printing apparatus having a clock signal line, a data signal line, and a reset signal line. According to a third aspect of the present invention, there is provided a printing recording material container, a housing portion that accommodates a printing recording material, a clock terminal that is bus-connected to a clock signal line of the printing apparatus, and a bus that is connected to a data signal line of the printing apparatus. A data terminal to be connected, a reset terminal connected to the reset signal line of the printing apparatus by a bus, a nonvolatile storage area, and a clock signal input via the clock terminal and the data terminal Based on input / output data signals, read / write storage elements, print recording material container identification information for identifying the print recording material containers included in the data signals, and prestored in the storage elements A comparison device that determines whether or not the identification information matches, and if the comparison device determines that the identification information matches, the comparison device Characterized in that it comprises input and output control unit that allows the writing seen.

上記構成を備えることにより、選択した記憶素子(印刷記録材容器)に対してデータの書き込み、読み出しを実行することができる。   By providing the above configuration, data can be written to and read from the selected storage element (printing recording material container).

本発明の第3の態様に係る印刷記録材容器において、前記識別情報は、前記記憶素子内に格納されていても良い。   In the printing recording material container according to the third aspect of the present invention, the identification information may be stored in the storage element.

本発明の第3の態様に係る印刷記録材容器において、前記入出力制御部は、前記リセット信号端子を介して入力されるリセット信号が所定状態の場合に限り、前記記憶素子に対する読み書きを許容しても良い。   In the printing recording material container according to the third aspect of the present invention, the input / output control unit allows reading / writing to the storage element only when a reset signal input via the reset signal terminal is in a predetermined state. May be.

本発明の第3の態様に係る印刷記録材容器において、前記記憶素子は、前記クロック信号に同期してシーケンシャルにアクセスされても良い。   In the printing recording material container according to the third aspect of the present invention, the storage element may be sequentially accessed in synchronization with the clock signal.

本発明の第3の態様に係る印刷記録材容器において、前記記憶素子は、収容されている印刷記録材の量に関する情報を有し、前記識別情報は、前記印刷記録材の量に関する情報よりも先にアクセスされる位置に格納されていても良い。   In the printing recording material container according to the third aspect of the present invention, the storage element has information on the amount of the printing recording material accommodated, and the identification information is more than information on the amount of the printing recording material. It may be stored at a location to be accessed first.

本発明の第3の態様に係る印刷記録材容器において、前記所定状態は、前記リセット端子に入力されたリセット信号が、第1のレベルから第2のレベルに切り替えられた状態であっても良い。   In the printing recording material container according to the third aspect of the present invention, the predetermined state may be a state in which a reset signal input to the reset terminal is switched from a first level to a second level. .

本発明の第4の態様は、クロック信号線、データ信号線およびリセット信号線とバス接続されている不揮発性の記憶装置と印刷記録材を収容する収容部とをそれぞれ備える複数の印刷記録材容器と、クロック信号線、データ信号線およびリセット信号線を介して印刷記録材容器に備えられている記憶装置と接続されている制御装置とを備える記憶システムを提供する。本発明の第4の態様に係る記憶システムにおいて、
前記制御装置は、クロック信号生成回路と、前記記憶装置を初期化するリセット信号を生成するリセット信号生成回路と、前記複数の記憶装置のうち所望の記憶装置の識別情報に対応する識別情報を発行する識別情報発行回路と、前記生成されたクロック信号に同期させて、前記発行された識別情報、読み書きコマンドを含むデータ列を前記データ信号線に送出するデータ送出回路とを備え、
前記各印刷記録材容器の記憶装置は、前記データ信号線と接続されているデータバスと、シーケンシャルにアクセスされる記憶領域を有する記憶素子と、前記データバスに接続されていると共に、前記制御装置から送出された識別情報と前記記憶素子に格納されている識別情報とが一致するか否かを判定する比較装置と、前記データバスおよび前記データバス間に配置されていると共に、前記データバスおよび前記記憶素子に対するデータ転送を制御する入出力制御装置と、前記データバスおよび前記比較装置と接続され、前記比較装置によって前記制御装置から送出された識別情報と前記記憶素子に格納されている識別情報とが一致すると判定された場合には、前記データバスを介して入力された書き込み/読み出し命令を解析し、解析結果に基づいて前記入出力制御装置に対して前記データバスのデータ伝送方向の切り換えを要求する命令デコーダとを備える
ことを特徴とする
According to a fourth aspect of the present invention, there is provided a plurality of printing recording material containers each including a non-volatile storage device that is bus-connected to the clock signal line, the data signal line, and the reset signal line, and a storage unit that stores the printing recording material. And a control device connected to a storage device provided in the printing recording material container via a clock signal line, a data signal line, and a reset signal line. In the storage system according to the fourth aspect of the present invention,
The control device issues a clock signal generation circuit, a reset signal generation circuit for generating a reset signal for initializing the storage device, and identification information corresponding to identification information of a desired storage device among the plurality of storage devices An identification information issuance circuit that performs synchronization with the generated clock signal, and a data transmission circuit that sends the issued identification information and a data string including a read / write command to the data signal line,
The storage device of each printing recording material container includes a data bus connected to the data signal line, a storage element having a storage area that is sequentially accessed, and the control device connected to the data bus. A comparison device for determining whether or not the identification information sent from the storage device matches the identification information stored in the storage element, and is arranged between the data bus and the data bus, and the data bus and An input / output control device that controls data transfer to the storage element, the data bus and the comparison device, and identification information sent from the control device by the comparison device and identification information stored in the storage element Is determined to match, the write / read command input via the data bus is analyzed and the analysis result is analyzed. Characterized in that it comprises an instruction decoder for requesting data transmission direction of switching of the data bus to the output control unit on the basis of

本発明の第4の態様に係る記憶システムによれば、通常時には識別情報が書き換え不能に格納されると共に所定条件時には書き込みが可能となる領域を有する記憶素子を備えたので、記憶装置を選択するための信号線を備えることなく複数の記憶装置の中から所望の記憶装置を選択することが可能となり、複数の印刷記録材容器を用いる場合であっても所定の印刷記録材種を収容する印刷記録材容器を特定することができる。また、識別情報は書き換え不能に格納されているが、所定条件時には識別情報が書き込みされている領域に対して書き込みをすることができるので、識別情報を容易に書き換えることができる。また、記憶装置の有する識別情報と入力された識別情報とが一致するか否かを判定する際には、記憶素子に対するデータの書き込みは実行され得ず、記憶素子に格納されている識別情報の読み出し専用性を維持することができる。さらに、選択した記憶装置に対してデータの書き込み、読み出しを実行することができる。   According to the storage system of the fourth aspect of the present invention, the storage system is selected because the storage element is provided with an area in which the identification information is normally stored in a non-rewritable manner and can be written in a predetermined condition. It is possible to select a desired storage device from a plurality of storage devices without providing a signal line for printing, and even when a plurality of print recording material containers are used, printing that contains a predetermined print recording material type The recording material container can be specified. Although the identification information is stored in a non-rewritable manner, the identification information can be easily rewritten because it can be written to the area where the identification information is written under a predetermined condition. Further, when determining whether or not the identification information of the storage device matches the input identification information, writing of data to the storage element cannot be executed, and the identification information stored in the storage element Read-only property can be maintained. Furthermore, data can be written to and read from the selected storage device.

本発明の第4の態様に係る記憶システムにおいて、
前記印刷記録材容器の記憶装置はさらに、前記クロック信号線を介して入力されたクロック信号に同期してカウンタ値をカウントアップし、前記記憶素子の記憶領域のアクセスすべき位置を指定すると共に、初期化時にはカウンタ値を初期値にリセットするアドレスカウンタを備え、
前記入出力制御装置は、初期化時には前記記憶素子に対するデータ転送方向を読み出し方向に設定し且つ前記データバスに対するデータ転送を遮断し、前記命令デコーダによる書き込み/読み出し命令の解析が終了するまで、前記初期化時の状態を維持しても良い。
In the storage system according to the fourth aspect of the present invention,
The storage device of the printing recording material container further counts up a counter value in synchronization with a clock signal input via the clock signal line, specifies a position to be accessed in a storage area of the storage element, and It has an address counter that resets the counter value to the initial value at initialization,
The input / output control device sets a data transfer direction to the storage element to a read direction at initialization and interrupts data transfer to the data bus until the analysis of the write / read command by the command decoder is completed. The state at the time of initialization may be maintained.

上記構成を備えることにより、書き込み/読み出し命令の解析が終了するまでは、記憶素子に対するデータの書き込みまたは読み出しは実行されないので、記憶素子の所定の位置からデータの書き込みまたは読み出しを実行することができる。   With the above-described configuration, data writing or reading with respect to the storage element is not executed until the analysis of the writing / reading instruction is completed, so that data writing or reading can be executed from a predetermined position of the storage element. .

本発明の第4の態様に係る記憶システムにおいて、前記制御装置は、前記リセット信号生成回路によって前記リセット信号線に対してリセット信号を出力し、前記データ送出回路によってアクセスを所望する前記印刷記録材容器の記憶装置の識別情報と、読み書き命令とを含むデータ列をクロック信号に同期させてデータ信号線に送出して、前記印刷記録材容器の記憶装置に対してアクセスしても良い。   In the storage system according to a fourth aspect of the present invention, the control device outputs a reset signal to the reset signal line by the reset signal generation circuit and desires access by the data transmission circuit. A data string including identification information of a container storage device and a read / write command may be sent to a data signal line in synchronization with a clock signal to access the storage device of the printing recording material container.

本発明の第4の態様に係る記憶システムにおいて、前記印刷記録材容器の記憶装置は、リセットバスにリセット信号を検出すると、前記アドレスカウンタによってアドレスカウンタのカウンタ値を初期値にリセットし、前記比較装置によって、データバスに送出された識別情報と前記記憶素子に格納されている識別情報が一致するか否かを判定し、前記比較装置によって、データバスに送出された識別情報と前記記憶素子に格納されている識別情報が一致すると判定された場合には、前記命令デコーダによってデータバスに送出された読み書き命令を解析し、前記解析結果に基づいて前記データバスのデータ転送および前記記憶素子に対するデータ転送を制御して、記記憶素子の所望の位置に対してデータを書き込み、あるいは、前記記憶素子からデータを読み出しても良い。   In the storage system according to the fourth aspect of the present invention, when the storage device of the printing recording material container detects a reset signal on a reset bus, the address counter resets the counter value of the address counter to an initial value, and the comparison The device determines whether the identification information sent to the data bus matches the identification information stored in the storage element, and the comparison device sends the identification information sent to the data bus to the storage element. When it is determined that the stored identification information matches, the read / write instruction sent to the data bus by the instruction decoder is analyzed, and the data transfer of the data bus and the data for the storage element are analyzed based on the analysis result Controlling the transfer to write data to a desired position of the storage element, or to store the storage element It may read the data from.

本発明の第4の態様に係る記憶システムにおいて、前記制御回路の識別情報発行回路は、全ての記憶装置に共通する共通識別情報を発行し、前記記憶装置の比較装置は、前記共通識別情報を保有していても良い。かかる構成を備える場合には、アクセスを所望する記憶装置として全ての記憶装置を選択することができる。したがって、全記憶装置に対して共通に書き込みすべきデータが存在する場合には、データの書き込みを同時に実行し、書き込み時間を短縮することができる。   In the storage system according to the fourth aspect of the present invention, the identification information issuing circuit of the control circuit issues common identification information common to all storage devices, and the comparison device of the storage device outputs the common identification information. You may have it. When such a configuration is provided, all storage devices can be selected as storage devices that are desired to be accessed. Therefore, when there is data to be commonly written to all the storage devices, data writing can be executed at the same time and the writing time can be shortened.

本発明の第4の態様に係る記憶システムにおいて、前記制御回路は電源遮断後、所定期間電源を供給する電源補償回路を備え、前記制御回路のリセット信号生成回路は、前記制御回路の電源投入時、電源遮断時の少なくともいずれか一方においてリセット信号を生成し、前記制御回路のデータ送出回路は、書き込みデータ転送中に前記リセット信号の発生を検出した場合には、現在書き込み中のデータの送出を終了し、前記電源補償回路によって電源供給が補償される期間に書き込み完了可能な書き込み優先データを送出しても良い。   In the storage system according to the fourth aspect of the present invention, the control circuit includes a power compensation circuit that supplies power for a predetermined period after power is shut off, and the reset signal generation circuit of the control circuit is provided when the control circuit is powered on. And generating a reset signal at least one of when the power is cut off, and when the data transmission circuit of the control circuit detects the generation of the reset signal during the transfer of the write data, the data transmission circuit currently writing is transmitted. Then, write priority data that can be written may be sent during a period when the power supply is compensated by the power supply compensation circuit.

上記構成を備えることにより、電源遮断時であっても、例えば印刷記録材消費量データまたは印刷記録材残量データといった書き込みを優先すべきデータの書き込みを完了することができる。   With the above configuration, even when the power is shut off, writing of data that should be prioritized, such as printing recording material consumption data or printing recording material remaining amount data, can be completed.

本発明の第4の態様に係る記憶システムにおいて、前記制御回路における前記クロック信号生成回路は、前記データ送出回路を介して書き込みコマンドを送出する時には、読み出しコマンドを送出する時よりもクロック信号の生成間隔を長くしても良い。かかる構成を備えることにより、データの書き込みに必要な時間を確保しつつ記憶装置に対するアクセス時間を短縮することができる。   In the storage system according to the fourth aspect of the present invention, the clock signal generation circuit in the control circuit generates a clock signal when sending a write command via the data sending circuit than when sending a read command. The interval may be increased. With such a configuration, the access time to the storage device can be shortened while securing the time required for data writing.

本発明の第4の態様に係る記憶システムはさらに、前記複数の記憶装置を収容し、前記各記憶装置をカスケードに接続すると共に一端が接地され且つ他端が前記制御回路に接続されている記憶装置検出信号線が配置されているモジュール基板を備え、
前記制御回路は前記記憶装置検出信号線の値に基づいて全ての記憶装置がモジュール基板上に配置されているか否かを判定する記憶装置検出回路を備えても良い。
The storage system according to the fourth aspect of the present invention further contains the plurality of storage devices, connects the storage devices in a cascade, has one end grounded and the other end connected to the control circuit. Comprising a module substrate on which device detection signal lines are arranged;
The control circuit may include a storage device detection circuit that determines whether all the storage devices are arranged on the module substrate based on the value of the storage device detection signal line.

上記構成を備えることにより、記憶装置が適切にモジュール基板上に配置されているか否かを検出することができる。この態様は、例えば、印刷記録材容器に上記記憶装置を備え、印刷記録材容器が適切に印刷記録材容器ホルダに収容されているか否かを判断するために用いることができる。   With the above configuration, it is possible to detect whether or not the storage device is appropriately arranged on the module substrate. This aspect can be used, for example, to determine whether or not the printing recording material container includes the storage device and the printing recording material container is properly accommodated in the printing recording material container holder.

本発明の第4の態様に係る記憶システムにおいて、前記制御回路の記憶装置検出回路は、前記記憶装置検出信号線が接地電圧を示す場合には全ての記憶装置が前記モジュール基板上に配置されていると判定しても良い。   In the storage system according to the fourth aspect of the present invention, the storage device detection circuit of the control circuit includes all the storage devices arranged on the module substrate when the storage device detection signal line indicates a ground voltage. It may be determined that

本発明の第4の態様に係る記憶システムにおいて、前記制御回路の記憶装置検出回路は、前記記憶装置検出信号線が接地電圧以外の電圧を示す場合には少なくとも1つの記憶装置が前記モジュール基板上に配置されていないと判定しても良い。   In the storage system according to the fourth aspect of the present invention, the storage device detection circuit of the control circuit has at least one storage device on the module substrate when the storage device detection signal line indicates a voltage other than a ground voltage. It may be determined that they are not arranged.

本発明の第4の態様に係る記憶システムにおいて、前記記憶装置は、前記印刷記録材容器に収容されている印刷記録材種に関連する種々のデータを格納しても良い。   In the storage system according to the fourth aspect of the present invention, the storage device may store various data related to the print recording material type accommodated in the print recording material container.

本発明の第4の態様に係る記憶システムにおいて、前記制御回路は前記記憶装置に対してデータを読み出しまたは書き込みする場合にだけ前記記憶装置に対して電源を供給しても良い。   In the storage system according to the fourth aspect of the present invention, the control circuit may supply power to the storage device only when data is read from or written to the storage device.

本発明の第4の態様に係る記憶システムにおいて、前記記憶装置の記憶素子は、前記記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には、識別情報が書き換え不能に格納される領域を有しても良い。   In the storage system according to the fourth aspect of the present invention, the storage element of the storage device can be written in a predetermined condition from the start position of the storage area to a predetermined position. May have an area in which data is stored in a non-rewritable manner.

本発明の第4の態様に係る記憶システムにおいて、前記クロック信号線、データ信号線、およびリセット信号線はフレキシブルケーブルに含まれていても良い。   In the storage system according to the fourth aspect of the present invention, the clock signal line, the data signal line, and the reset signal line may be included in a flexible cable.

本発明の第5の態様は、クロック信号線、データ信号線、およびリセット信号線とバス接続されていると共に固有の識別情報を保有する不揮発性の記憶装置をそれぞれ備える複数の印刷記録材容器の中から所望する印刷記録材容器の記憶装置に対してアクセスする方法を提供する。本発明の第5の態様に係るアクセス方法は、前記リセット信号線に対してリセット信号を出力し、アクセスを所望する前記印刷記録材容器の記憶装置の識別情報と、読み書き命令とを含むデータ列をクロック信号に同期させてデータ信号線に送出することを特徴とする。   According to a fifth aspect of the present invention, there is provided a plurality of printing recording material containers each including a nonvolatile storage device that is bus-connected to a clock signal line, a data signal line, and a reset signal line and holds unique identification information. A method for accessing a storage device of a desired printing recording material container from the inside is provided. An access method according to a fifth aspect of the present invention is a data string that outputs a reset signal to the reset signal line and includes identification information of the storage device of the printing recording material container desired to be accessed and a read / write command Is sent to the data signal line in synchronization with the clock signal.

かかる構成を備えることにより、本発明の第1の態様に係る発明と同様の効果を得ることができる。   By providing such a configuration, it is possible to obtain the same effects as those of the invention according to the first aspect of the present invention.

本発明の第6の態様は、シーケンシャルにアクセスされる記憶領域を有し、その記憶領域の先頭位置から所定位置までに識別情報が格納されている領域を有する記憶素子を有する記憶装置を備える印刷記録材容器であって、クロック信号線と接続されているクロックバス、データ信号線と接続されているデータバス、およびリセット信号線と接続されているリセットバスを他の印刷記録材容器の記憶装置と共有する、印刷記録材容器に備えられている記憶装置におけるアクセス要求処理方法を提供する。本発明の第6の態様に係るアクセス要求処理方法は、リセットバスにリセット信号を検出するとアドレスカウンタのカウンタ値を初期値にリセットし、データバスに送出された識別情報と前記記憶素子に格納されている識別情報が一致するか否かを判定し、データバスに送出された識別情報と前記記憶素子に格納されている識別情報が一致すると判定した場合には、データバスに送出された読み書き命令を解析し、前記解析結果に基づいて前記データバスのデータ転送および前記記憶素子に対するデータ転送を制御し、アドレスカウンタのカウンタ値にしたがって前記記憶素子の所望の位置に対してデータを書き込み、あるいは、前記記憶素子からデータを読み出すことを特徴とする。   A sixth aspect of the present invention is a printing comprising a storage device having a storage area that is sequentially accessed and having a storage element having an area in which identification information is stored from the start position of the storage area to a predetermined position A recording material container having a clock bus connected to a clock signal line, a data bus connected to a data signal line, and a reset bus connected to a reset signal line, the storage device of another printing recording material container And an access request processing method in a storage device provided in a printing recording material container. In the access request processing method according to the sixth aspect of the present invention, when a reset signal is detected on the reset bus, the counter value of the address counter is reset to the initial value, and the identification information sent to the data bus and the storage element are stored. If the identification information sent to the data bus and the identification information stored in the storage element match, the read / write instruction sent to the data bus is determined. And controlling data transfer of the data bus and data transfer to the storage element based on the analysis result, and writing data to a desired position of the storage element according to the counter value of the address counter, or Data is read from the storage element.

かかる構成を備えることにより、本発明の第1の態様に係る発明と同様の効果を得ることができる。   By providing such a configuration, it is possible to obtain the same effects as those of the invention according to the first aspect of the present invention.

本発明の第7の態様は、シーケンシャルにアクセスされる記憶素子を有する不揮発性の記憶装置を備える印刷記録材容器において記憶素子の記憶領域の先頭位置から所定位置までに識別情報を格納する方法を提供する。本発明の第7の態様に係る識別情報の格納方法は、リセット信号を検出したらアドレスカウンタのカウンタ値を初期値にリセットすると共にクロック信号に同期したカウンタ値のカウントアップを禁止し、データバスに送出された書き込み命令に基づいて前記データバスのデータ転送方向を書き込み方向に設定すると共に前記記憶素子に対するデータ転送方向を書き込み方向に設定し、前記データ転送方向の設定終了後に、前記アドレスカウンタにおけるクロック信号に同期したカウンタ値のカウントアップを許容し、前記アドレスカウンタのカウント値にしたがって前記記憶素子の記憶領域の先頭位置から所定位置までに識別情報を書き込み、続いてデータを書き込むことを特徴とする。   According to a seventh aspect of the present invention, there is provided a method for storing identification information from a head position of a storage area of a storage element to a predetermined position in a printing recording material container including a nonvolatile storage device having a storage element accessed sequentially. provide. The identification information storing method according to the seventh aspect of the present invention resets the counter value of the address counter to an initial value when a reset signal is detected and prohibits the counter value from being counted up in synchronization with the clock signal. Based on the transmitted write command, the data transfer direction of the data bus is set to the write direction and the data transfer direction to the storage element is set to the write direction. After the setting of the data transfer direction is completed, the clock in the address counter is set. The counter value is allowed to be counted up in synchronization with the signal, and the identification information is written from the start position of the storage area of the storage element to a predetermined position according to the count value of the address counter, and then the data is written. .

上記構成を備えることにより、テストモード時において、識別情報および他のデータの書き込みを実行することができる。特に、記憶領域の先頭位置から識別情報を書き込むことができる。   With the above configuration, the identification information and other data can be written in the test mode. In particular, identification information can be written from the beginning position of the storage area.

本発明の第8の態様は、シーケンシャルにアクセスされる記憶素子を有する不揮発性の記憶装置を備える印刷記録材容器において記憶素子の記憶領域に格納されているデータを先頭位置から読み出す方法を提供する。本発明の第8の態様に係る読み出し方法は、リセット信号を検出したらアドレスカウンタのカウンタ値を初期値にリセットすると共にクロック信号に同期したカウンタ値のカウントアップを禁止し、データバスに送出された読み出し命令に基づいて前記データバスのデータ転送方向を読み出し方向に設定すると共に前記記憶素子に対するデータ転送方向を読み出し方向に設定し、前記データ転送方向の設定終了後に、前記アドレスカウンタにおけるクロック信号に同期したカウンタ値のカウントアップを許容し、前記アドレスカウンタのカウント値にしたがって前記記憶素子の記憶領域に格納されているデータを先頭位置から読み出すことを特徴とする。   According to an eighth aspect of the present invention, there is provided a method of reading data stored in a storage area of a storage element from a head position in a printing recording material container including a nonvolatile storage device having a storage element accessed sequentially. . When the reset signal is detected, the read method according to the eighth aspect of the present invention resets the counter value of the address counter to the initial value and prohibits the counter value from being counted up in synchronization with the clock signal, and is sent to the data bus. Based on the read command, the data transfer direction of the data bus is set to the read direction and the data transfer direction to the storage element is set to the read direction. After the setting of the data transfer direction is completed, the data bus is synchronized with the clock signal in the address counter. The counter value is allowed to be counted up, and the data stored in the storage area of the storage element is read from the head position according to the count value of the address counter.

上記構成を備えることにより、テストモード時において、データの読み出しを実行することができる。   With the above configuration, data can be read in the test mode.

本発明の第9の態様は、シーケンシャルにアクセスされる記憶素子を有する不揮発性の記憶装置を備える印刷記録材容器において記憶素子の記憶領域の先頭位置から所定位置までに識別情報を格納する方法を提供する。本発明の第9の態様に係る識別情報の格納方法は、前記記憶装置の記憶素子に格納されている前記識別情報と一致する識別情報を検索し、前記記憶素子に格納されている前記識別情報と一致する識別情報を検索した場合には、前記検索した識別情報および書き込み命令を前記記憶装置に対して送出し、前記記憶装置における記憶素子の記憶領域の末尾位置に対応する書き込みデータの次に前記識別情報を有するデータ列を前記記憶装置に対して送出し、アドレスカウンタのカウント値にしたがって、前記記憶素子の記憶領域の末尾位置までデータを書き込み、続いて前記記憶素子の記憶領域の先頭位置から所定位置までに前記識別情報を書き込むことを特徴とする。   According to a ninth aspect of the present invention, there is provided a method for storing identification information from a starting position of a storage area of a storage element to a predetermined position in a printing recording material container including a nonvolatile storage device having a storage element accessed sequentially. provide. According to a ninth aspect of the present invention, there is provided a method for storing identification information, wherein the identification information that matches the identification information stored in the storage element of the storage device is searched and the identification information stored in the storage element is searched. When the identification information that matches is retrieved, the retrieved identification information and a write command are sent to the storage device, and next to the write data corresponding to the end position of the storage area of the storage element in the storage device A data string having the identification information is sent to the storage device, and data is written to the end position of the storage area of the storage element according to the count value of the address counter, and then the start position of the storage area of the storage element The identification information is written from a predetermined position to a predetermined position.

本発明の第9の態様に係る方法によれば、記憶装置が有する識別情報を知らない場合であっても、記憶装置が有する識別情報を探し当て、記憶セルの記憶領域の先頭位置から所定位置までに識別情報を書き込むことができる。したがって、記憶装置のリサイクル後に、記憶装置に対して新規な識別情報およびデータを容易に書き込むことができ、記憶装置の再利用を促進させることができる。   According to the method of the ninth aspect of the present invention, even when the identification information included in the storage device is not known, the identification information included in the storage device is searched for from the start position of the storage area of the storage cell to the predetermined position. Identification information can be written in Therefore, after the storage device is recycled, new identification information and data can be easily written to the storage device, and the reuse of the storage device can be promoted.

本発明の第9の態様に係る方法において、前記印刷記録材容器は、それぞれが異なる識別情報を有する記憶装置を備える2つ以上の印刷記録材容器から成る印刷記録材容器セットを構成しても良い。   In the method according to the ninth aspect of the present invention, the printing recording material container may constitute a printing recording material container set including two or more printing recording material containers each having a storage device having different identification information. good.

本発明の第10の態様は、クロック信号線、データ信号線、およびリセット信号線とバス接続されていると共にリセット信号線を介して入力されるリセット信号によって初期化されると共に、印刷装置に装着される印刷記録材容器に備えられる不揮発性の記憶装置を提供する。本発明の第10の態様に係る記憶装置は、シーケンシャルにアクセスされる記憶領域を有し、その記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には識別情報が書き換え不能に格納される領域を有する記憶素子を備えることを特徴とする。   According to a tenth aspect of the present invention, the clock signal line, the data signal line, and the reset signal line are bus-connected and initialized by a reset signal input through the reset signal line, and attached to the printing apparatus. A non-volatile storage device provided in a printed recording material container is provided. The storage device according to the tenth aspect of the present invention has a storage area that is accessed sequentially, and can be written in a predetermined condition from the start position of the storage area to a predetermined position. A storage element having a region in which identification information is stored in a non-rewritable manner is provided.

本発明の第10の態様に係る記憶装置によれば、通常時には識別情報が書き換え不能に格納されると共に所定条件時には書き込みが可能となる領域を有する記憶セルを備えたので、記憶装置を選択するための信号線を備えることなく所望の記憶装置を選択することができる。また、識別情報は書き換え不能に格納されているが、所定条件時には識別情報が書き込みされている領域に対して書き込みをすることができるので、識別情報を容易に書き換えることができる。   According to the memory device of the tenth aspect of the present invention, the memory device is provided with the memory cell having the area in which the identification information is normally stored in a non-rewritable manner and can be written in a predetermined condition. Therefore, a desired storage device can be selected without providing a signal line. Although the identification information is stored in a non-rewritable manner, the identification information can be easily rewritten because it can be written to the area where the identification information is written under a predetermined condition.

本発明の第11の態様は、印刷装置に装着される印刷記録材容器を提供する。本発明の第11の態様に係る印刷記録材容器は、印刷記録材を収容する収容部と、識別情報を格納する識別情報記憶領域と、前記識別情報記憶領域の後ろであってデータが書き換え可能に格納される書き換え可能データ記憶領域とを含む記憶素子とを備えることを特徴とする。   An eleventh aspect of the present invention provides a printing recording material container to be mounted on a printing apparatus. According to an eleventh aspect of the present invention, there is provided a printing recording material container, a storage unit for storing the printing recording material, an identification information storage area for storing identification information, and a data rewritable after the identification information storage area. And a rewritable data storage area stored in the storage element.

以下、本発明に係る記憶装置を含む記憶システムについて以下の順序にて図面を参照しつつ、いくつかの実施例に基づいて説明する。
A.第1実施例に係る記憶システムの構成
B.第1実施例に係る記憶装置の構成
C.第1実施例における記憶システムの動作
D.第2実施例に係る記憶システムの構成および記憶装置の構成
E.第3実施例に従うテストモード時における記憶装置に対する識別情報(識別データ)の書き込み
F.第4実施例に従うテストモード時における記憶装置に対する識別情報(識別データ)の書き込み
Hereinafter, a storage system including a storage device according to the present invention will be described based on several embodiments with reference to the drawings in the following order.
A. B. Configuration of storage system according to first embodiment Configuration of storage device according to first example C.I. Operation of storage system in first embodiment Configuration of storage system and configuration of storage device according to second embodiment F. Writing identification information (identification data) to the storage device in the test mode according to the third embodiment Writing of identification information (identification data) to the storage device in the test mode according to the fourth embodiment

A.第1実施例に係る記憶システムの構成:
図1を参照して第1実施例に係る記憶システムの概略構成について説明する。図1は第1実施例に係る複数の記憶装置およびホストコンピュータを含む記憶システムの構成例を示す説明図である。
A. Configuration of the storage system according to the first embodiment:
A schematic configuration of the storage system according to the first embodiment will be described with reference to FIG. FIG. 1 is an explanatory diagram illustrating a configuration example of a storage system including a plurality of storage devices and a host computer according to the first embodiment.

本実施例に係る記憶システムは、ホストコンピュータ10と、メモリモジュール基板200上に配置されていると共にホストコンピュータ10によってアクセスが制御される5個の記憶装置20,21,22,23,24とを備えている。なお、各記憶装置20,21,22,23,24は、図14に示すようにインクジェットプリンタ用の5色のインクカートリッジC1、C2、C3、C4、C5にそれぞれ備えられているものとする。5色のインクカートリッジC1、C2、C3、C4、C5には、例えば、シアン、ライトシアン、マゼンタ、ライトマゼンタ、イエローの各色のインクが収容されている。また、本実施例における記憶装置は不揮発的に記憶内容を保持すると共に記憶内容を書き換え可能なEEPROMとする。   The storage system according to this embodiment includes a host computer 10 and five storage devices 20, 21, 22, 23, 24 that are arranged on the memory module substrate 200 and whose access is controlled by the host computer 10. I have. It is assumed that the storage devices 20, 21, 22, 23, and 24 are respectively provided in five color ink cartridges C1, C2, C3, C4, and C5 for an inkjet printer, as shown in FIG. The five color ink cartridges C1, C2, C3, C4, and C5 contain, for example, cyan, light cyan, magenta, light magenta, and yellow inks. In addition, the storage device in this embodiment is an EEPROM that holds the storage content in a nonvolatile manner and can rewrite the storage content.

図1では説明を容易にするために、記憶装置20,21,22,23,24のみが示されているが、既述のように本実施例に係る記憶装置20,21,22,23,24は、実際にはインクカートリッジC1、C2、C3、C4、C5に備えられている。   In FIG. 1, only the storage devices 20, 21, 22, 23, and 24 are shown for ease of explanation, but as described above, the storage devices 20, 21, 22, 23, and 24 is actually provided in the ink cartridges C1, C2, C3, C4, and C5.

各記憶装置20,21,22,23,24のデータ信号端子DT、クロック信号端子CT、リセット信号端子RTはデータバスDB、クロックバスCB、リセットバスRBを介してそれぞれ接続されている(図4参照)。ホストコンピュータ10とデータバスDB、クロックバスCB、リセットバスRBとはデータ信号線DL、クロック信号線CL、リセット信号線RLを介して接続されている。なお、これら信号線は、例えば、フレキシブル・フィード・ケーブル(FFC)として実現され得る。ホストコンピュータ10の電源正極端子VDDHと各記憶装置20,21,22,23,24の電源正極端子VDDMとは電源供給線VDLを介して接続されている。メモリモジュール基板200上には、各記憶装置20,21,22,23,24の電源負極端子VSSをシリアルに接続する電源負極信号線VSLが配置されている。電源負極信号線VSLの一端は接地されており、他端はカートリッジアウト信号線COLを介してホストコンピュータ10のカートリッジアウト検出端子COTと接続されている。   The data signal terminal DT, the clock signal terminal CT, and the reset signal terminal RT of each of the storage devices 20, 21, 22, 23, and 24 are respectively connected via the data bus DB, the clock bus CB, and the reset bus RB (FIG. 4). reference). The host computer 10 and the data bus DB, the clock bus CB, and the reset bus RB are connected via a data signal line DL, a clock signal line CL, and a reset signal line RL. These signal lines can be realized as, for example, a flexible feed cable (FFC). The power supply positive terminal VDDH of the host computer 10 and the power supply positive terminal VDDM of each storage device 20, 21, 22, 23, 24 are connected via a power supply line VDL. On the memory module substrate 200, a power supply negative signal line VSL for serially connecting the power supply negative terminals VSS of the storage devices 20, 21, 22, 23, and 24 is disposed. One end of the power supply negative signal line VSL is grounded, and the other end is connected to the cartridge out detection terminal COT of the host computer 10 via the cartridge out signal line COL.

ホストコンピュータ10は、その内部に図示しないクロック信号生成回路、リセット信号生成回路、電源監視回路、電源回路、電源補償回路、データ記憶回路および各回路を制御する制御回路を保有する制御装置であり、記憶装置20,21,22,23,24に対するアクセスを制御する。ホストコンピュータ10は、例えば、インクジェットプリンタの本体側に配置されており、インク消費量、インクカートリッジの装着時間といったデータを取得しデータ記憶回路に記憶する。   The host computer 10 is a control device having a clock signal generation circuit, a reset signal generation circuit, a power supply monitoring circuit, a power supply circuit, a power supply compensation circuit, a data storage circuit, and a control circuit for controlling each circuit, which are not shown in the figure, Controls access to the storage devices 20, 21, 22, 23, and 24. The host computer 10 is disposed on the main body side of the ink jet printer, for example, and acquires data such as ink consumption and ink cartridge mounting time and stores them in a data storage circuit.

ホストコンピュータ10の制御回路は、インクジェットプリンタの電源投入時、インクカートリッジの交換時、印刷ジョブの終了時、インクジェットプリンタの電源遮断時等に記憶装置20,21,22,23,24に対するアクセスを実行する。ホストコンピュータ10の制御回路は、記憶装置20,21,22,23,24へアクセスする場合には、リセット信号生成回路に対してリセット信号RSTの生成を要求する。したがって、停電、電源プラグが抜かれた場合にもリセット信号RSTが生成される。ホストコンピュータ10の電源補償回路は、電源の供給が遮断された場合にも所定の期間(例えば、0.3s)電源を供給する。この結果、停電、電源プラグが抜かれることによってデータ書き込み中の電源が遮断されても、上記所定期間の間に書き込みを優先すべきデータの書き込みを完了することができる。電源補償回路としては、例えば、コンデンサが用いられる。   The control circuit of the host computer 10 accesses the storage devices 20, 21, 22, 23, 24 when the ink jet printer is turned on, the ink cartridge is replaced, the print job is finished, the ink jet printer is turned off, etc. To do. When accessing the storage devices 20, 21, 22, 23, and 24, the control circuit of the host computer 10 requests the reset signal generation circuit to generate the reset signal RST. Accordingly, the reset signal RST is also generated when a power failure or the power plug is removed. The power supply compensation circuit of the host computer 10 supplies power for a predetermined period (for example, 0.3 s) even when power supply is interrupted. As a result, even if the power supply during data writing is cut off due to a power failure or the power plug being disconnected, it is possible to complete the writing of data that should be prioritized during the predetermined period. For example, a capacitor is used as the power supply compensation circuit.

ホストコンピュータ10の制御回路は、電源回路を制御して正電源の出力を制御する。本実施例に係るホストコンピュータ10は、記憶装置20,21,22,23,24に対して、常時電源を供給しておらず、記憶装置20,21,22,23,24に対するアクセス要求が発生した場合にのみ、記憶装置20,21,22,23,24に対して正電源を供給する。   The control circuit of the host computer 10 controls the output of the positive power supply by controlling the power supply circuit. The host computer 10 according to the present embodiment does not always supply power to the storage devices 20, 21, 22, 23, 24, and an access request to the storage devices 20, 21, 22, 23, 24 is generated. Only when this is the case, the positive power supply is supplied to the storage devices 20, 21, 22, 23 and 24.

ホストコンピュータ10から送出されるデータ列について図2および図3を参照して説明する。図2は通常時にホストコンピュータ10から送出されるデータ列の一例を示す説明図である。図3はテストモード時にホストコンピュータ10から送出されるデータ列の一例を示す説明図である。   A data string transmitted from the host computer 10 will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing an example of a data string transmitted from the host computer 10 at the normal time. FIG. 3 is an explanatory diagram showing an example of a data string transmitted from the host computer 10 in the test mode.

ホストコンピュータ10から送出されるデータ列は、通常時には、図2に示すように3ビットの識別データ部、1ビットの読み出し/書き込みコマンド部、1ビット〜252ビットの書き込み/読み出しデータ部を備える。一方、テストモード時には、ホストコンピュータ10から送出されるデータ列は、図3に示すように1ビットの書き込みデータ部、1ビット〜256ビットの書き込みデータ部を備える。なお、書き込みデータ部の先頭から3ビットには識別データが配置されている。   The data string transmitted from the host computer 10 normally includes a 3-bit identification data portion, a 1-bit read / write command portion, and a 1- to 252-bit write / read data portion as shown in FIG. On the other hand, in the test mode, the data sequence transmitted from the host computer 10 includes a 1-bit write data portion and 1-bit to 256-bit write data portion as shown in FIG. Note that identification data is arranged in 3 bits from the top of the write data portion.

ホストコンピュータ10のクロック信号生成回路は、記憶装置20,21,22,23,24からデータを読み出す場合には、例えば、4μS間隔のクロック信号SCKを生成し、データ書き込み時には3ms間隔のクロック信号SCKを生成する。   When reading data from the storage devices 20, 21, 22, 23, 24, the clock signal generation circuit of the host computer 10 generates, for example, a clock signal SCK at intervals of 4 μS, and at the time of data writing, the clock signal SCK at intervals of 3 ms. Is generated.

B.第1実施例に係る記憶装置の構成
次に、図4を参照して記憶装置20,21,22,23,24の内部構成について説明する。図4は記憶装置20の内部回路構成を示すブロック図である。なお、個々の記憶装置20,21,22,23,24の内部構成は、格納されている識別情報(識別データ)、固有のデータを除いて同一であるから以下の説明では代表的に記憶装置20の内部構成について説明する。
B. Configuration of Storage Device According to First Embodiment Next, the internal configuration of the storage devices 20, 21, 22, 23, 24 will be described with reference to FIG. FIG. 4 is a block diagram showing an internal circuit configuration of the storage device 20. The internal configuration of each storage device 20, 21, 22, 23, 24 is the same except for stored identification information (identification data) and unique data. The internal structure of 20 will be described.

記憶装置20は、メモリアレイ201、アドレスカウンタ202、IDコンパレータ203、オペレーションコードデコーダ204、I/Oコントローラ205および工場設定ユニット206を備えている。   The storage device 20 includes a memory array 201, an address counter 202, an ID comparator 203, an operation code decoder 204, an I / O controller 205, and a factory setting unit 206.

メモリアレイ201は、所定容量、例えば、256ビットの記憶領域を有し、先頭から3ビットの記憶領域には識別データが格納され、先頭から4ビット目の記憶領域は無効領域とされている。上述のように、通常時、ホストコンピュータ10から送出されるデータ列の先頭3ビットには識別データが格納され、先頭から4ビット目には書き込み/読み出しコマンドが格納されている。したがって、先頭から5ビット目以降の記憶領域でなければデータの書き込みは行われず、メモリアレイ201の記憶領域がこのような構成を備えることによって先頭4ビットは読み出し専用の記憶領域となる。メモリアレイ201は、書き込みが優先されるべき情報、たとえば、インク消費量またインク残量、を書き込む領域を先頭5ビット目から有している。このような構成を備えることにより、電源スイッチが操作されることなく電源が遮断された場合にも、電源補償回路が電源供給を補償できる期間内に重要なデータをメモリアレイ201に書き込むことができる。   The memory array 201 has a predetermined capacity, for example, a 256-bit storage area, the identification data is stored in the 3-bit storage area from the top, and the fourth-bit storage area from the top is an invalid area. As described above, normally, identification data is stored in the first 3 bits of the data string transmitted from the host computer 10, and a write / read command is stored in the fourth bit from the top. Therefore, data is not written unless the storage area is the fifth and subsequent bits from the beginning, and the storage area of the memory array 201 has such a configuration, so that the top 4 bits become a read-only storage area. The memory array 201 has an area for writing information that should be prioritized for writing, for example, ink consumption amount or ink remaining amount, from the fifth bit. With such a configuration, even when the power is shut off without operating the power switch, important data can be written to the memory array 201 within a period in which the power supply compensation circuit can compensate the power supply. .

アドレスカウンタ202は、工場設定ユニット206を介して供給されるクロック信号SCKに同期してそのカウンタ値をインクリメントする回路であり、メモリアレイ201と接続されている。カウンタ値とメモリアレイ201の記憶領域位置(アドレス)とは関連付けられており、アドレスカウンタ202のカウンタ値によってメモリアレイ201における書き込み位置または読み出し位置を指定することができる。アドレスカウンタ202はまた、リセット信号端子RTと接続されており、リセット信号RSTが入力されると、カウンタ値を初期値にリセットする。ここで、初期値はメモリアレイ201の先頭位置と関連付けられていればどのような値でも良く、一般的には0が初期値として用いられる。   The address counter 202 is a circuit that increments the counter value in synchronization with the clock signal SCK supplied via the factory setting unit 206, and is connected to the memory array 201. The counter value and the storage area position (address) of the memory array 201 are associated with each other, and the write position or the read position in the memory array 201 can be designated by the counter value of the address counter 202. The address counter 202 is also connected to the reset signal terminal RT, and resets the counter value to the initial value when the reset signal RST is input. Here, the initial value may be any value as long as it is associated with the head position of the memory array 201, and generally 0 is used as the initial value.

IDコンパレータ203は、クロック信号端子CT、データ信号端子DT、リセット信号端子RTと接続されており、データ信号端子DTを介して入力されたデータ列に含まれる識別データとメモリアレイ201に格納されている識別データとが一致するか否かを判定する。詳述すると、IDコンパレータ203は、リセット信号RSTが入力された後に入力される3ビット分のデータ、すなわち識別データを取得する。IDコンパレータ203は、データ列に含まれる識別データを格納する3ビットレジスタ(図示しない)、I/Oコントローラ205を介してメモリアレイ201から取得した識別データを格納する3ビットレジスタ(図示しない)を有しており、両レジスタの値が一致するか否かによって識別データが一致するか否かを判定する。IDコンパレータ203は、両識別データが一致する場合には、アクセス許可信号ENをオペレーションコードデコーダ204に送出する。IDコンパレータ203は、リセット信号RSTが入力されるとレジスタの値をクリアする。なお、記憶装置20、および他の全記憶装置21,22,23,24のIDコンパレータ203には共通識別データ、例えば、本実施例では(1,1,1)が格納されている。この共通識別データを各記憶装置20,21,22,23,24のIDコンパレータが保有することにより、各記憶装置20,21,22,23,24に対して共通に書き込むべきデータの書き込みを同時に実行することができる。   The ID comparator 203 is connected to the clock signal terminal CT, the data signal terminal DT, and the reset signal terminal RT, and is stored in the memory array 201 with the identification data included in the data string input via the data signal terminal DT. It is determined whether or not the identification data matches. Specifically, the ID comparator 203 acquires 3-bit data that is input after the reset signal RST is input, that is, identification data. The ID comparator 203 includes a 3-bit register (not shown) that stores identification data included in the data string, and a 3-bit register (not shown) that stores identification data acquired from the memory array 201 via the I / O controller 205. It is determined whether or not the identification data matches depending on whether or not the values of both registers match. The ID comparator 203 sends an access permission signal EN to the operation code decoder 204 when both identification data match. The ID comparator 203 clears the value of the register when the reset signal RST is input. Note that common identification data, for example, (1, 1, 1) is stored in the ID comparator 203 of the storage device 20 and all the other storage devices 21, 22, 23, 24. The common identification data is held by the ID comparators of the storage devices 20, 21, 22, 23, and 24, thereby simultaneously writing data to be written to the storage devices 20, 21, 22, 23, and 24 simultaneously. Can be executed.

オペレーションコードデコーダ204は、I/Oコントローラ205、クロック信号端子CT、データ信号端子DTと接続されており、リセット信号RSTが入力された後に入力される4ビット目のデータ、すなわち書き込み/読み出しコマンドを取得する。オペレーションコードデコーダ204は、アクセス許可信号ENが入力されると、取得した書き込み/読み出しコマンドを解析してI/Oコントローラ205に対して書き込み処理要求または読み出し処理要求を送出する。オペレーションコードデコーダ204はまた、工場設定ユニット206とも接続されており、テストモード時には書き込み/読み出しコマンドの解析が終了すると解析終了通知を工場設定ユニット206に対して送出する。   The operation code decoder 204 is connected to the I / O controller 205, the clock signal terminal CT, and the data signal terminal DT, and receives the fourth bit data input after the reset signal RST is input, that is, the write / read command. get. When the access permission signal EN is input, the operation code decoder 204 analyzes the acquired write / read command and sends a write process request or a read process request to the I / O controller 205. The operation code decoder 204 is also connected to the factory setting unit 206, and sends an analysis end notification to the factory setting unit 206 when the analysis of the write / read command is completed in the test mode.

I/Oコントローラ205は、データ信号端子DT、メモリアレイ201と接続されており、オペレーションコードデコーダ204からの要求に従ってメモリアレイ201に対するデータ転送方向ならびにデータ信号端子DTに対する(データ信号端子DTと接続されている信号線の)データ転送方向を切り換え制御する。I/Oコントローラ205は、リセット信号端子RTとも接続されており、リセット信号RSTを受信する。I/Oコントローラ205にはメモリアレイ201から読み出したデータおよびメモリアレイ201に対して書き込みデータを一時的に格納する第1のバッファメモリ(図示しない)と、データバスDBからのデータおよびデータバスDBへのデータを一時的に格納する第2のバッファメモリ(図示しない)を備えている。   The I / O controller 205 is connected to the data signal terminal DT and the memory array 201. According to a request from the operation code decoder 204, the I / O controller 205 is connected to the data transfer direction to the memory array 201 and to the data signal terminal DT (connected to the data signal terminal DT. Switch the data transfer direction (for the signal line). The I / O controller 205 is also connected to the reset signal terminal RT and receives the reset signal RST. The I / O controller 205 includes a first buffer memory (not shown) that temporarily stores data read from the memory array 201 and write data to the memory array 201, and data from the data bus DB and the data bus DB. A second buffer memory (not shown) for temporarily storing data is provided.

I/Oコントローラ205は、リセット信号RSTの入力により初期化され、初期化時には、メモリアレイ201に対するデータ転送方向を読み出し方向に設定し、データ信号端子DTと接続されている信号線をハイインピーダンスとすることでデータ信号端子DTに対するデータ転送を禁止する。この初期化時の状態は、オペレーションコードデコーダ204から書き込み処理要求または読み出し処理要求が入力されるまで維持される。したがって、リセット信号入力後にデータ信号端子DTを介して入力されるデータ列の先頭4ビットのデータはメモリアレイ201に書き込まれることはなく、一方で、メモリアレイ201の先頭4ビット(内4ビット目は無効データ)に格納されているデータは、IDコンパレータ203に送出される。この結果、メモリアレイ201の先頭4ビットは読み出し専用状態となる。   The I / O controller 205 is initialized by the input of the reset signal RST. At the time of initialization, the data transfer direction with respect to the memory array 201 is set to the read direction, and the signal line connected to the data signal terminal DT is set to high impedance. By doing so, data transfer to the data signal terminal DT is prohibited. This initialization state is maintained until a write process request or a read process request is input from the operation code decoder 204. Therefore, the data of the first 4 bits of the data string input via the data signal terminal DT after the reset signal is input is not written to the memory array 201, but on the other hand, the first 4 bits (of the 4th bit of the memory array 201) The data stored in (invalid data) is sent to the ID comparator 203. As a result, the first 4 bits of the memory array 201 are in a read-only state.

工場設定ユニット206は、テスト信号端子TT、クロック信号端子CT、データ信号端子DTと接続されており、テスト信号が入力されるとテストモード処理を実行する。工場設定ユニット206は、テスト信号の入力がないときには受信したクロック信号SCKをそのままアドレスカウンタ202に転送し、テスト信号の入力があるときにはオペレーションコードデコーダ204から解析終了通知を受け取るまでアドレスカウンタ202に対するクロック信号SCKの転送を行わない。工場設定ユニット206は、オペレーションコードデコーダ204に対してテストモードコマンドを送出する。なお、テスト信号端子TTにはプルダウン抵抗が接続されており、通常時は非アクティブな端子とされている。   The factory setting unit 206 is connected to the test signal terminal TT, the clock signal terminal CT, and the data signal terminal DT, and executes a test mode process when a test signal is input. The factory setting unit 206 transfers the received clock signal SCK as it is to the address counter 202 when there is no test signal input. When the test signal is input, the factory setting unit 206 clocks the address counter 202 until an analysis end notification is received from the operation code decoder 204. The signal SCK is not transferred. The factory setting unit 206 sends a test mode command to the operation code decoder 204. Note that a pull-down resistor is connected to the test signal terminal TT, and is normally an inactive terminal.

C.第1実施例における記憶システムの動作
図5〜図8を参照して本実施例における記憶システムの動作について説明する。図5は記憶装置20,21,22,23,24にアクセスする際にホストコンピュータ10によって実行される処理ルーチンを示すフローチャートである。図6はホストコンピュータ10によってアクセスされた際に記憶装置20,21,22,23,24の各構成回路によって実行される処理ルーチンを示すフローチャートである。図7はデータ読み出し時におけるリセット信号RST、クロック信号SCK、データ信号CDAおよびアドレスカウンタ値の時間的関係を示すタイミングチャートである。図8はデータ書き込み時におけるリセット信号RST、クロック信号SCK、データ信号CDAおよびアドレスカウンタ値の時間的関係を示すタイミングチャートである。
C. Operation of Storage System in First Embodiment The operation of the storage system in this embodiment will be described with reference to FIGS. FIG. 5 is a flowchart showing a processing routine executed by the host computer 10 when accessing the storage devices 20, 21, 22, 23 and 24. FIG. 6 is a flowchart showing a processing routine executed by each component circuit of the storage devices 20, 21, 22, 23, 24 when accessed by the host computer 10. FIG. 7 is a timing chart showing a temporal relationship among the reset signal RST, the clock signal SCK, the data signal CDA, and the address counter value at the time of data reading. FIG. 8 is a timing chart showing a temporal relationship among the reset signal RST, the clock signal SCK, the data signal CDA, and the address counter value at the time of data writing.

ホストコンピュータ10の制御回路は、カートリッジアウト信号線COLの入力値COが0となるまで待機する(ステップS100:No)。すなわち、全てのインクカートリッジが正しくインクカートリッジホルダに収容されている場合には、電源負極信号線VSLがシリアルに接続されて接地されるのでカートリッジアウト信号線COLの入力値COは接地電圧(例えば、約0ボルト)を示すからである。これに対して、たとえ、1個のインクカートリッジでもインクカートリッジホルダに正しく収容されていない場合には、電源負極信号線VSLはシリアルに接続されないので、接地されず、制御回路の回路電圧に対応する値がカートリッジアウト信号線COL上に現れる。但し、本実施例ではノイズ等の影響を排除するため、所定のしきい値を基準にして2値化している。したがって、カートリッジアウト信号線COLの入力値COは0か1を取る。   The control circuit of the host computer 10 waits until the input value CO of the cartridge out signal line COL becomes 0 (No at Step S100). That is, when all the ink cartridges are correctly accommodated in the ink cartridge holder, the power supply negative signal line VSL is serially connected and grounded, so the input value CO of the cartridge out signal line COL is set to the ground voltage (for example, This is because it indicates about 0 volts). On the other hand, even if one ink cartridge is not correctly stored in the ink cartridge holder, the power supply negative signal line VSL is not serially connected and therefore is not grounded and corresponds to the circuit voltage of the control circuit. The value appears on the cartridge out signal line COL. However, in this embodiment, binarization is performed with reference to a predetermined threshold value in order to eliminate the influence of noise and the like. Therefore, the input value CO of the cartridge out signal line COL takes 0 or 1.

ホストコンピュータ10の制御回路は、カートリッジアウト信号線COLの入力値COが0を取ると(ステップS100:Yes)、図7および図8に示すように、電源供給線VDLを介して電源電圧を記憶装置20,21,22,23,24の電源正極端子VDDMに供給し(VDD=1)、リセット信号生成回路にリセット・ロー信号を生成させて(RST=0にセット)リセット信号線RLを介してリセットバスRBに送出する(ステップS110)。すなわち、インクカートリッジがインクカートリッジホルダに正しく収容されない限り、記憶装置20,21,22,23,24に対しては電源電圧が供給されない。なお、リセット信号RSTはアクティブ・ローであるものとし、本明細書中にて用いられるリセット信号RSTが生成される、入力されるといった用語は、特に断らない限りリセット・ロー信号を意味するものとする。   When the input value CO of the cartridge out signal line COL is 0 (step S100: Yes), the control circuit of the host computer 10 stores the power supply voltage via the power supply line VDL as shown in FIGS. The power is supplied to the power supply positive terminal VDDM of the devices 20, 21, 22, 23, 24 (VDD = 1), and the reset signal generation circuit generates a reset / low signal (set to RST = 0) via the reset signal line RL. To the reset bus RB (step S110). That is, the power supply voltage is not supplied to the storage devices 20, 21, 22, 23, and 24 unless the ink cartridge is properly stored in the ink cartridge holder. Note that the reset signal RST is assumed to be active low, and the terms such as the generation and input of the reset signal RST used in this specification mean the reset low signal unless otherwise specified. To do.

ホストコンピュータ10は、続いて図7および図8に示すようにリセット信号生成回路にRST=1とさせてリセット信号RSTをハイに設定する(ステップS120)。ホストコンピュータ10の制御回路は、アクセスを所望するインクカートリッジ(記憶装置20,21,22,23,24)の識別データ(IDデータ)を発行する(ステップS130)。発行されたIDデータは、図7および図8に示すようにクロック信号SCKの立ち上がりエッジに同期されてデータ信号線DLを介してデータバスDBに転送される。ホストコンピュータ10の制御回路は、発行したIDデータが(1,1,1)であるか否かを判定する(ステップS140)。既述のように、IDデータ(1,1,1)は全ての記憶装置20,21,22,23,24のIDコンパレータに予め格納されている識別データであり、発行されたIDデータが(1,1,1)の場合には、全ての記憶装置20,21,22,23,24に対して同時にデータの書き込みを実行することができる。   Subsequently, as shown in FIGS. 7 and 8, the host computer 10 sets the reset signal RST to high by setting the reset signal generation circuit to RST = 1 (step S120). The control circuit of the host computer 10 issues identification data (ID data) of the ink cartridge (storage devices 20, 21, 22, 23, 24) desired to be accessed (step S130). The issued ID data is transferred to the data bus DB via the data signal line DL in synchronization with the rising edge of the clock signal SCK as shown in FIGS. The control circuit of the host computer 10 determines whether or not the issued ID data is (1, 1, 1) (step S140). As described above, the ID data (1, 1, 1) is identification data stored in advance in the ID comparators of all the storage devices 20, 21, 22, 23, 24, and the issued ID data is ( In the case of (1, 1, 1), data can be written to all the storage devices 20, 21, 22, 23, 24 simultaneously.

ホストコンピュータ10の制御回路は、IDデータ=(1,1,1)であると判定した場合には(ステップS140:Yes)、書き込みコマンドを発行する(ステップS150)。発行された書き込みコマンドは、図7および図8に示すようにリセット信号RSTがローからハイに切り替えられた後の4つ目のクロック信号SCKの立ち上がりエッジに同期されてデータ信号線DLを介してデータバスDBに転送される。ホストコンピュータ10の制御回路は、クロック信号生成回路に対してクロック信号SCKの速度を遅く、すなわち、クロック信号SCKの生成間隔を長くするよう要求する(ステップS160)。EEPROMに対してデータを書き込みために必要な時間は、例えば、3ms程度であり、データ読み出しに必要な時間は、例えば、4μs程度である。したがって、データ書き込み時には、データ読み出しに必要な時間の約1000倍程度の時間を要する。そこで、本実施例では、データ書き込みコマンドが発行されるまでは速いクロック信号速度にて記憶装置20,21,22,23,24に対してアクセスし、データ書き込み処理時にはクロック信号速度を遅くすることで、アクセス時間を短縮すると共に確実なデータの書き込みを実現する。   If the control circuit of the host computer 10 determines that ID data = (1, 1, 1) (step S140: Yes), it issues a write command (step S150). The issued write command is synchronized with the rising edge of the fourth clock signal SCK after the reset signal RST is switched from low to high as shown in FIGS. 7 and 8, via the data signal line DL. Transferred to the data bus DB. The control circuit of the host computer 10 requests the clock signal generation circuit to reduce the speed of the clock signal SCK, that is, to increase the generation interval of the clock signal SCK (step S160). The time required for writing data to the EEPROM is, for example, about 3 ms, and the time required for reading data is, for example, about 4 μs. Accordingly, when writing data, it takes about 1000 times as long as the time required for reading data. Therefore, in this embodiment, the storage devices 20, 21, 22, 23, and 24 are accessed at a high clock signal speed until the data write command is issued, and the clock signal speed is reduced during the data write process. Thus, the access time is shortened and reliable data writing is realized.

ホストコンピュータ10の制御回路は、発行されたIDデータが(1,1,1)でないと判定した場合には(ステップS140:No)、読み出しコマンド(Read)または、書き込みコマンド(Write)のいずれかを発行する(ステップS170)。発行されたコマンドは、データ信号線DLを介してデータバスDBに転送される。発行したコマンドが書き込みコマンドの場合には(ステップS170:Write)、ホストコンピュータ10の制御回路は、クロック信号速度を遅らせる(ステップS160)。一方、発行したコマンドが読み出しコマンドの場合には(ステップS170:Read)クロック信号速度を維持する。   When the control circuit of the host computer 10 determines that the issued ID data is not (1, 1, 1) (step S140: No), either the read command (Read) or the write command (Write) Is issued (step S170). The issued command is transferred to the data bus DB via the data signal line DL. If the issued command is a write command (step S170: Write), the control circuit of the host computer 10 delays the clock signal speed (step S160). On the other hand, when the issued command is a read command (step S170: Read), the clock signal speed is maintained.

ホストコンピュータ10の制御回路は、書き込みを所望するメモリアレイ201のアドレス(位置)に対応する数のクロック信号パルスを発行する(ステップS180)。すなわち、本実施例における記憶装置20はシーケンシャルアクセスタイプの記憶装置であるから、書き込みを所望するアドレスに対応する数のクロック信号パルスを発行し、アドレスカウンタ202のカウンタ値を所定のアドレスに対応するカウント値までインクリメントしなければならない。ホストコンピュータ10の制御回路は、最後に、リセット信号生成回路にリセット・ロー信号を生成させて(RST=0にセット)リセット信号線RLを介してリセットバスRBに送出して記憶装置20,21,22,23,24に対するアクセスを完了する。このように、リセット信号RST(リセット・ロー信号)の送出によりアクセスを完了し、また、電源遮断時にもリセット信号RSTを送出するので、データ書き込み中に電源が遮断された場合でも少なくとも書き込みを終えたデータの書き込み処理を正常に完了することができる。   The control circuit of the host computer 10 issues a number of clock signal pulses corresponding to the address (position) of the memory array 201 that is desired to be written (step S180). That is, since the storage device 20 in this embodiment is a sequential access type storage device, the number of clock signal pulses corresponding to the address desired to be written is issued, and the counter value of the address counter 202 corresponds to a predetermined address. Must increment to the count value. Finally, the control circuit of the host computer 10 causes the reset signal generation circuit to generate a reset / low signal (set to RST = 0) and send it to the reset bus RB via the reset signal line RL to store the storage devices 20, 21. , 22, 23, 24 are completed. In this way, the access is completed by sending the reset signal RST (reset low signal), and the reset signal RST is also sent when the power is turned off. Therefore, even when the power is turned off during data writing, at least the writing is finished. The data writing process can be completed normally.

次に、図6を参照してホストコンピュータ10によってアクセスされた際に記憶装置20,21,22,23,24の各構成回路によって実行される処理を説明する。なお、本説明においても記憶装置20を代表的に用いて説明する。   Next, processing executed by the constituent circuits of the storage devices 20, 21, 22, 23, and 24 when accessed by the host computer 10 will be described with reference to FIG. In this description, the storage device 20 is representatively described.

記憶装置20の工場設定ユニット206は、テスト信号の入力があるか(TEST=1)ないか(TEST=0)を判定する(ステップS200)。工場設定ユニット206がテスト信号の入力があると判定した場合には(ステップS200:No)、後述する工場設定処理が別途実行される。   The factory setting unit 206 of the storage device 20 determines whether there is a test signal input (TEST = 1) or not (TEST = 0) (step S200). When the factory setting unit 206 determines that there is a test signal input (step S200: No), a factory setting process described later is executed separately.

工場設定ユニット206がテスト信号の入力はないと判定した場合には(ステップS200:Yes)、上述したホストコンピュータ10から送られる各種信号に基づいて記憶装置20の各構成装置が作動する。以下、図7および図8を参照してホストコンピュータ10が送出する信号出力タイミングに従って記憶装置20の動作を説明する。   When the factory setting unit 206 determines that no test signal is input (step S200: Yes), each component device of the storage device 20 operates based on the various signals sent from the host computer 10 described above. Hereinafter, the operation of the storage device 20 will be described according to the signal output timing sent by the host computer 10 with reference to FIG. 7 and FIG.

リセット・ロー信号がリセットバスRBに入力されると、アドレスカウンタ202はカウンタ値を初期値(0)にリセットする(ステップS210)。また、IDコンパレータ203、I/Oコントローラ205も初期化される。すなわち、IDコンパレータ内の2つのレジスタがクリアされ、I/Oコントローラ205はメモリアレイ201に対するデータ転送方向を読み出し方向に設定すると共にデータ信号端子DTと接続されている信号線をハイインピーダンスにしてデータ転送を禁止する。   When the reset / low signal is input to the reset bus RB, the address counter 202 resets the counter value to the initial value (0) (step S210). Also, the ID comparator 203 and the I / O controller 205 are initialized. That is, the two registers in the ID comparator are cleared, and the I / O controller 205 sets the data transfer direction to the memory array 201 to the read direction and sets the signal line connected to the data signal terminal DT to high impedance to perform data transfer. Prohibit transfer.

既述のように、ホストコンピュータ10は、リセット信号RSTがローからハイに切り替わると、クロック信号SCKの立ち上がりエッジに同期させて各種データを送出する。アドレスカウンタ202は、同じくリセット信号RSTがローからハイに切り替わると、クロック信号SCKの立ち上がりエッジに同期してカウンタ値を初期値から1つずつインクリメントする。   As described above, when the reset signal RST switches from low to high, the host computer 10 sends various data in synchronization with the rising edge of the clock signal SCK. Similarly, when the reset signal RST switches from low to high, the address counter 202 increments the counter value one by one from the initial value in synchronization with the rising edge of the clock signal SCK.

IDコンパレータ203は、リセット信号RSTかローからハイに切り替えられた後の3つのクロック信号SCKの立ち上がりエッジに同期してデータバスDBに送出されたデータ、すなわち、3ビットのIDデータを取得して第1の3ビットレジスタに格納する(ステップS220a)。これと同時にIDコンパレータ203は、アドレスカウンタ202のカウンタ値00、01、02によって指定されるメモリセル201のアドレスからデータを取得し、すなわち、メモリセル201に格納されている識別データを取得して、第2の3ビットレジスタに格納する(ステップS220b)。   The ID comparator 203 acquires the data sent to the data bus DB in synchronization with the rising edges of the three clock signals SCK after the reset signal RST is switched from low to high, that is, 3-bit ID data. Store in the first 3-bit register (step S220a). At the same time, the ID comparator 203 obtains data from the address of the memory cell 201 specified by the counter values 00, 01, 02 of the address counter 202, that is, obtains identification data stored in the memory cell 201. And stored in the second 3-bit register (step S220b).

IDコンパレータ203は、第1、第2レジスタに格納されたIDデータ(識別データ)が一致するか否かを判定する(ステップS230)。さらに、IDコンパレータ203は、予め保有している共通IDデータと第1レジスタに格納されているIDデータとが一致するか否かも判定する。IDコンパレータ203は、IDデータが一致しないと判定した場合には(ステップS230:No)、ホストコンピュータ10によるメモリアレイ201に対するアクセスは許容されず、記憶装置20におけるアクセス処理は終了する。かかる場合には、他の記憶装置21,22,23,24のいずれかに対するアクセスが許容される。   The ID comparator 203 determines whether or not the ID data (identification data) stored in the first and second registers match (step S230). Further, the ID comparator 203 also determines whether or not the common ID data held in advance matches the ID data stored in the first register. If the ID comparator 203 determines that the ID data do not match (step S230: No), the access to the memory array 201 by the host computer 10 is not permitted, and the access process in the storage device 20 ends. In such a case, access to any of the other storage devices 21, 22, 23, and 24 is permitted.

一方、IDコンパレータ203は、IDデータは一致すると判定した場合には(ステップS240)、オペレーションコードデコーダ204に対してアクセス許可信号ENを送出する。かかる場合には複数の記憶装置20,21,22,23,24のうち記憶装置20のみが、あるいは、IDデータが(1,1,1)の場合には全ての記憶装置20,21,22,23,24のメモリアレイに対するアクセスが許可されることとなる。アクセス許可信号ENを受信したオペレーションコードデコーダ204は、リセット信号RSTのローからハイへの切り替わり後の4つ目のクロック信号SCKの立ち上がりエッジに同期してデータバスに送出された読み出し/書き込みコマンドを取得して書き込み命令あるか否かを判定する(ステップS240)。   On the other hand, if the ID comparator 203 determines that the ID data match (step S240), it sends an access permission signal EN to the operation code decoder 204. In such a case, only the storage device 20 among the plurality of storage devices 20, 21, 22, 23, 24, or all the storage devices 20, 21, 22, when the ID data is (1, 1, 1). , 23, and 24 are permitted to access the memory array. The operation code decoder 204 that has received the access permission signal EN receives the read / write command sent to the data bus in synchronization with the rising edge of the fourth clock signal SCK after the reset signal RST is switched from low to high. It is determined whether there is a write command acquired (step S240).

オペレーションコードデコーダ204は、書き込みデータであると判定した場合には(ステップS240:Yes)、I/Oコントローラ205に対して書き込み命令を送出する。書き込み命令を受信したI/Oコントローラ205は、メモリセル201に対するデータ転送方向を書き込み方向に変更し、データ端子DTと接続されている信号線のハイインピーダンス設定を解除してデータ転送を許容する(ステップS250)。この状態では、データバスに送出されたされた書き込みデータは、クロック信号SCKに同期して順次カウントアップされるアドレスカウンタ202のカウンタ値によって指定されるメモリアレイ201のアドレス(位置)に1ビットづつシーケンシャルに格納されていく。本実施例に係る記憶装置20は、このようにシーケンシャルにアクセスされるので、ホストコンピュータ10から送出された書き込みデータは、書き換えを所望するアドレスに対応するデータを除いて、メモリアレイ201に現在格納されているデータと同一の値(0または1)を有している。すなわち、メモリアレイ201における書き換えられないアドレスのデータは、同一の値によって上書きされる。   If the operation code decoder 204 determines that the data is write data (step S240: Yes), it sends a write command to the I / O controller 205. The I / O controller 205 that has received the write command changes the data transfer direction to the memory cell 201 to the write direction, cancels the high impedance setting of the signal line connected to the data terminal DT, and allows data transfer ( Step S250). In this state, the write data sent to the data bus is one bit at a time in the address (position) of the memory array 201 specified by the counter value of the address counter 202 that is sequentially counted up in synchronization with the clock signal SCK. It is stored sequentially. Since the storage device 20 according to the present embodiment is sequentially accessed in this way, the write data sent from the host computer 10 is currently stored in the memory array 201 except for the data corresponding to the address desired to be rewritten. It has the same value (0 or 1) as the recorded data. That is, the data of the address that is not rewritten in the memory array 201 is overwritten with the same value.

オペレーションコードデコーダ204は、書き込みデータでないと判定した場合には(ステップS240:No)、I/Oコントローラ205に対して読み出し命令を送出する。読み出し命令を受信したI/Oコントローラ205は、メモリセル201に対するデータ転送方向を読み出し方向に変更し、データ端子DTと接続されている信号線のハイインピーダンス設定を解除してデータ転送を許容する。(ステップS260)。この状態では、メモリアレイ201に格納されているデータは、クロック信号SCKに同期して順次インクリメントされるアドレスカウンタ202のカウンタ値によって指定されるアドレス(位置)の順にシーケンシャルに読み出され、I/Oコントローラ205の第1のバッファメモリに順次上書きされていく。   If the operation code decoder 204 determines that it is not write data (step S240: No), it sends a read command to the I / O controller 205. The I / O controller 205 that has received the read command changes the data transfer direction to the memory cell 201 to the read direction, cancels the high impedance setting of the signal line connected to the data terminal DT, and allows data transfer. (Step S260). In this state, data stored in the memory array 201 is sequentially read out in the order of addresses (positions) specified by the counter value of the address counter 202 that is sequentially incremented in synchronization with the clock signal SCK. The first buffer memory of the O controller 205 is sequentially overwritten.

すなわち、最後に読み出されたアドレスのデータ(ホストコンピュータ10によって指定されたアドレス位置のデータ)のみが最終的にI/Oコントローラ205の第2のバッファメモリに保持される。I/Oコントローラ205は、第2のバッファメモリに保持されている読み出しデータをデータ端子DTを介してデータバスDBに送出し、ホストコンピュータ10に転送する。   That is, only the data of the address read last (data at the address position designated by the host computer 10) is finally held in the second buffer memory of the I / O controller 205. The I / O controller 205 sends the read data held in the second buffer memory to the data bus DB via the data terminal DT and transfers it to the host computer 10.

最後に、リセット・ロー信号が入力されると、アドレスカウンタ202、IDコンパレータ203、I/Oコントローラ205は初期化され、データの書き込みまたは読み出しが終了される。なお、読み出しまたは書き込みデータは1ビット単位で確定されており、リセット・ロー信号の再入力はデータの確定に必要な動作ではない。さらに、既述のように、リセット信号RSTは電源遮断時にも出力されるので、たとえデータの書き込みの最中に偶発的に電源が遮断されても、その時点で書き込みの完了しているデータについては書き込みが終了され、また、本実施例では1ビット単位でデータが書き込まれるので、書き込みの完了しているデータについてはデータ化け等の問題を回避することができる。   Finally, when a reset / low signal is input, the address counter 202, the ID comparator 203, and the I / O controller 205 are initialized, and the writing or reading of data is completed. Note that read or write data is determined in 1-bit units, and re-input of a reset / low signal is not an operation necessary for determining data. Further, as described above, since the reset signal RST is output even when the power is shut off, even if the power is accidentally shut down during the data writing, the data that has been written at that time In this embodiment, since data is written in 1-bit units, problems such as garbled data can be avoided for data that has been written.

さらに、電源遮断時には電源補償回路によって所定期間は電源供給が補償されると共に、データの書き込みに際しては、インク残量またはインク消費量といった書き込み優先データから順次書き込まれていく。したがって、複数の記憶装置20,21,22,23,24に対して書き込みが必要な場合にも、全ての記憶装置に対して書き込み優先データの書き込みを完了することができる。   Further, when the power is shut off, the power supply compensation circuit compensates the power supply for a predetermined period, and when data is written, the data is sequentially written from the write priority data such as the remaining ink amount or the ink consumption amount. Therefore, even when writing to a plurality of storage devices 20, 21, 22, 23, 24 is necessary, writing of write priority data to all the storage devices can be completed.

D.第2実施例に係る記憶システムおよび記憶装置の構成:
図9および図10を参照して第2実施例に係る記憶システムおよび記憶装置の内部構成について説明する。図9は第2実施例に係る複数の記憶装置およびホストコンピュータを含む記憶システムの構成例を示す説明図である。図10は第2実施例に係る記憶装置の内部回路構成を示すブロック図である。
D. Configuration of storage system and storage device according to second embodiment:
The internal configuration of the storage system and the storage device according to the second embodiment will be described with reference to FIGS. FIG. 9 is an explanatory diagram showing a configuration example of a storage system including a plurality of storage devices and a host computer according to the second embodiment. FIG. 10 is a block diagram showing the internal circuit configuration of the storage device according to the second embodiment.

第2実施例に係る記憶システムは、システムを構成する記憶装置40,41,42,43,44がTESTモード用のテスト信号端子TTを備えない点に特徴を有する。なお、記憶システムの他の構成は第1実施例に係る記憶システムの構成と同様であるから同一の符合を付してその説明を省略する。図10を参照して記憶装置40の内部構成を説明する。記憶装置40は、テスト信号端子TTを有しない他、第1実施例に係る記憶装置20が備える工場設定ユニット206に相当する回路も備えない。すなわち、工場設定ユニットは、記憶装置40に対して後述する第3実施例に従う方法にて識別情報およびデータを書き込みために必要な回路であるから、第4実施例に従う方法にて識別情報およびデータを書き込む場合には不要な回路である。したがって、第2実施例では、工場設定ユニット206に相当する回路を備えない記憶装置40を例示した。なお、テスト信号端子TTおよび工場設定ユニット206を備えない他は、他の回路構成は第1実施例に係る記憶装置20の構成と同様であるから、同一の符合を付してその説明を省略する。さらに、第2実施例に係る記憶システムおよび記憶装置40の動作についても第1実施例に係る記憶システムおよび記憶装置20の動作と同様であるからその説明を省略する。   The storage system according to the second embodiment is characterized in that the storage devices 40, 41, 42, 43, and 44 constituting the system do not include the test signal terminal TT for TEST mode. Since the other configuration of the storage system is the same as the configuration of the storage system according to the first embodiment, the same reference numerals are given and the description thereof is omitted. The internal configuration of the storage device 40 will be described with reference to FIG. The storage device 40 does not include the test signal terminal TT, and does not include a circuit corresponding to the factory setting unit 206 included in the storage device 20 according to the first embodiment. That is, since the factory setting unit is a circuit necessary for writing the identification information and data to the storage device 40 by the method according to the third embodiment described later, the identification information and the data by the method according to the fourth embodiment. This circuit is unnecessary when writing. Therefore, in the second embodiment, the storage device 40 that does not include a circuit corresponding to the factory setting unit 206 is illustrated. Since the circuit configuration is the same as that of the storage device 20 according to the first embodiment except that the test signal terminal TT and the factory setting unit 206 are not provided, the same reference numerals are used and description thereof is omitted. To do. Furthermore, since the operations of the storage system and the storage device 40 according to the second embodiment are the same as the operations of the storage system and the storage device 20 according to the first embodiment, the description thereof is omitted.

E.第3実施例に従うテストモード時(工場設定処理時)における記憶装置に対する識別データの書き込み
次に、第3実施例に従うテストモード時における記憶装置20,21,22,23,24に対する識別データ並びに初期書き込みデータの書き込み処理について図11および図12を参照して説明する。図11は第3実施例に従うテストモード時書き込み処理の流れを示すフローチャートである。図12は第3実施例に従うテストモード時書き込み処理を実施する際のテスト用ホストコンピュータと記憶装置の接続状態の一例を示すフローチャートである。
E. Writing of identification data to the storage device in the test mode (factory setting process) according to the third embodiment Next, identification data for the storage devices 20, 21, 22, 23, and 24 in the test mode according to the third embodiment and the initial Write processing of write data will be described with reference to FIGS. FIG. 11 is a flowchart showing the flow of the test mode write process according to the third embodiment. FIG. 12 is a flowchart showing an example of the connection state between the test host computer and the storage device when executing the test mode write processing according to the third embodiment.

なお、第3実施例に従うテストモード時書き込み/読み出し処理が適用され得る記憶装置の構成は第1実施例に従う記憶システムにおける記憶装置の構成と同一であるから同一の符合を付してその説明を省略する。また、第3実施例に従う処理は、インクカートリッジ製造時にインクカートリッジに記憶装置20を装着した状態で、あるいは、インクカートリッジを回収した後に記憶装置20を取り外した状態で、図12に示すように、記憶装置20の各端子CT、DT、RT、TT(プローブ)に対してホストコンピュータ10(または専用のテスト用ホストコンピュータ)からの信号線を一対一に接続することによって実行され得る。   The configuration of the storage device to which the write / read processing in the test mode according to the third embodiment can be applied is the same as the configuration of the storage device in the storage system according to the first embodiment. Omitted. Further, the process according to the third embodiment is performed with the storage device 20 attached to the ink cartridge when the ink cartridge is manufactured, or with the storage device 20 removed after the ink cartridge is collected, as shown in FIG. This can be executed by connecting the signal lines from the host computer 10 (or a dedicated test host computer) to the terminals CT, DT, RT, TT (probes) of the storage device 20 on a one-to-one basis.

ホストコンピュータ100から記憶装置20に対してTEST信号を送出した後、すなわち、図6に示すフローチャートにおいて工場設定処理へ処理が移行した後に本処理は開始する。工場設定ユニット206は、入力されたクロック信号SCKをアドレスカウンタ202に転送せず、アドレスカウンタ202におけるカウンタ値のカウントアップを禁止する(ステップS300)。工場設定ユニット206は、IDコンパレータ203からのアクセス許可信号ENなしでもオペレーションコードデコーダ204をアクティブ状態とし、テスト信号の入力後、データバスDBに最初に送出されたデータ(コマンド)を取得させる、テストモードコマンドをオペレーションコードデコーダ204に対して送出する(ステップS310)。テストモード時にデータバスDBに入力されるデータ列は図3に示すとおりであり、オペレーションコードデコーダ204が取得するコマンドは書き込みコマンドまたは読み出しコマンドである。   This processing starts after the TEST signal is sent from the host computer 100 to the storage device 20, that is, after the processing shifts to the factory setting processing in the flowchart shown in FIG. The factory setting unit 206 does not transfer the input clock signal SCK to the address counter 202, and prohibits the count up of the counter value in the address counter 202 (step S300). The factory setting unit 206 activates the operation code decoder 204 without the access permission signal EN from the ID comparator 203, and after the test signal is input, obtains data (command) first sent to the data bus DB. A mode command is sent to the operation code decoder 204 (step S310). The data string input to the data bus DB in the test mode is as shown in FIG. 3, and the command acquired by the operation code decoder 204 is a write command or a read command.

オペレーションコードデコーダ204は、取得したコマンドを解析し、I/Oコントローラ205に対してメモリアレイ201に対するデータ転送方向を書き込み方向または読み出し方向に設定し、また、データバスDBとI/Oコントローラ205とを結ぶ信号線をデータ転送可能状態に設定するように要求する(ステップS320)。   The operation code decoder 204 analyzes the acquired command, sets the data transfer direction with respect to the memory array 201 to the write direction or the read direction with respect to the I / O controller 205, and sets the data bus DB and the I / O controller 205 A request is made to set the signal line connecting the two to a data transfer enabled state (step S320).

オペレーションコードデコーダ204は、コマンド解析が終了すると、工場設定ユニット206に対してコマンド解析の終了を通知し、これを受けた工場設定ユニット206は、入力されたクロック信号SCKをアドレスカウンタ202に転送する(ステップS330)。オペレーションコードデコーダ204による解析結果が書き込みコマンドである場合には(ステップS340:Write)、データバスDBに送出されたデータはアドレスカウンタ202はカウンタ値によって指定されるアドレスに順次書き込まれる(ステップS350)。したがって、書き込みコマンドに続くデータをメモリアレイ201のアドレス00から書き込むことが可能となり、書き込みコマンドに続く3ビットのデータに識別データを持たせることによりメモリアレイ201の先頭領域3ビットに識別データを書き込むことができる。   When the command analysis is completed, the operation code decoder 204 notifies the factory setting unit 206 of the completion of the command analysis, and the factory setting unit 206 that has received this transfers the input clock signal SCK to the address counter 202. (Step S330). When the analysis result by the operation code decoder 204 is a write command (step S340: Write), the data sent to the data bus DB is sequentially written to the address specified by the counter value in the address counter 202 (step S350). . Therefore, data following the write command can be written from address 00 of the memory array 201, and the identification data is written into the 3 bits of the first area of the memory array 201 by giving the identification data to the 3-bit data following the write command. be able to.

テスト用ホストコンピュータ100は、メモリアレイ201のデータを読み出し(ステップS360)、送出したデータと一致するか否かを判定する(ステップS370)。テスト用ホストコンピュータ100は、両データが一致すると判定した場合には(ステップS370:Yes)、正しく書き込みが終了したと判断して工場設定処理を終了する。一方、テスト用ホストコンピュータ100は、両データが一致しないと判定した場合には(ステップS370:No)、再度データの書き込みを実行する。   The test host computer 100 reads the data in the memory array 201 (step S360) and determines whether or not it matches the transmitted data (step S370). If the test host computer 100 determines that the two data match (step S370: Yes), the test host computer 100 determines that the writing is correctly completed and ends the factory setting process. On the other hand, if the test host computer 100 determines that the two data do not match (step S370: No), the data is written again.

一方、オペレーションコードデコーダ204による解析結果が書き込みコマンドである場合には(ステップS340:Read)、アドレスカウンタ202はカウンタ値によって指定されたアドレスまで順次データが読み出され、指定されたアドレスのデータがデータバスDBを介してホストコンピュータ10に送出される(ステップS380)。   On the other hand, when the analysis result by the operation code decoder 204 is a write command (step S340: Read), the address counter 202 sequentially reads the data up to the address specified by the counter value, and the data at the specified address is stored. The data is sent to the host computer 10 via the data bus DB (step S380).

F.第4実施例に従うテストモード時(工場設定処理時)における記憶装置に対する識別データの書き込み
続いて、第4実施例に従うテストモード時書き込み処理の流れについて図13および図14を参照して説明する。図13は第4実施例に従うテストモード時書き込み処理の流れを示すフローチャートである。図14は第3実施例に従うテストモード時書き込み処理を実施する際のテスト用ホストコンピュータと記憶装置の接続関係の一例を示す説明図である。なお、本実施例が適用され得る記憶装置の構成は第2実施例にかかる記憶装置40の構成と同様であるから同一の符合を付してその説明を省略する。本処理では図10に示すように、対象となる記憶装置40がテスト用端子TT、IDコンパレータ203によるIDチェックを無効にするために工場設定ユニット206を備える必要がない点に特徴を有する。
F. Writing of identification data to the storage device in the test mode (factory setting process) according to the fourth embodiment Next, the flow of the test mode writing process according to the fourth embodiment will be described with reference to FIG. 13 and FIG. FIG. 13 is a flowchart showing the flow of the test mode write process according to the fourth embodiment. FIG. 14 is an explanatory diagram showing an example of the connection relationship between the test host computer and the storage device when executing the test mode write processing according to the third embodiment. The configuration of the storage device to which the present embodiment can be applied is the same as the configuration of the storage device 40 according to the second embodiment, so that the same reference numerals are given and description thereof is omitted. As shown in FIG. 10, this processing is characterized in that the target storage device 40 does not need to include the factory setting unit 206 in order to invalidate the ID check by the test terminal TT and the ID comparator 203.

また、第4実施例に従う処理は、インクカートリッジ製造時にインクカートリッジに記憶装置20を装着した状態で、あるいは、インクカートリッジを回収した後に記憶装置20を取り外した状態で、図14に示すように、記憶装置40の各端子CT、DT、RT(プローブ)に対してホストコンピュータ10(または専用のテスト用ホストコンピュータ)からの信号線を一対一に接続することによって実行され得る。   Further, the process according to the fourth embodiment is performed with the storage device 20 attached to the ink cartridge at the time of manufacturing the ink cartridge, or with the storage device 20 removed after the ink cartridge is collected, as shown in FIG. It can be executed by connecting the signal lines from the host computer 10 (or a dedicated test host computer) to the terminals CT, DT, RT (probes) of the storage device 40 on a one-to-one basis.

先ず、テスト用ホストコンピュータ100は、任意のIDデータを順次発行し(ステップS400)、メモリアレイ201が有する識別データと一致するまでデータバスDBを介してIDコンパレータ203に入力する(ステップS410:No)。本実施例ではIDデータ、識別データとして3ビットのデータを用いているので、その組み合わせは8通りである。   First, the test host computer 100 sequentially issues arbitrary ID data (step S400) and inputs it to the ID comparator 203 via the data bus DB until it matches the identification data of the memory array 201 (step S410: No). ). In this embodiment, since 3-bit data is used as ID data and identification data, there are eight combinations.

テスト用ホストコンピュータ100における識別データとIDデータとが一致するか否かの判定は、例えば、以下のように実現することができる。先ず、IDコンパレータ203からアクセス許可信号ENが転送されない条件下にて書き込み/読み出しコマンドを受信すると、全てのデータが1または0のデータ列のデータバスDBへの送出をI/Oコントローラ205に対して要求するように、オペレーションコードデコーダ204を設定しておく。テスト用ホストコンピュータ100は、取得した読み出しデータが全て1または全て0の場合には、送出したIDデータと記憶装置400の識別情報が不一致であると判定し、再度、IDデータを記憶装置400に対して送出する。一方、テスト用ホストコンピュータ100は、取得した読み出しデータが全て1または全て0でない場合には、送出したIDデータと記憶装置400の識別情報とが一致したと判定する。したがって、テスト用ホストコンピュータ100は、IDデータと記憶装置400の識別情報とが一致するまで、記憶装置400に対してIDデータを送出し、データバスDBに送出されたデータを取得する処理を繰り返し実行する。   The determination of whether or not the identification data and the ID data match in the test host computer 100 can be realized as follows, for example. First, when a write / read command is received from the ID comparator 203 under the condition that the access permission signal EN is not transferred, the I / O controller 205 sends all data strings of 1 or 0 to the data bus DB. The operation code decoder 204 is set so as to make a request. When the acquired read data is all 1 or all 0, the test host computer 100 determines that the transmitted ID data and the identification information of the storage device 400 do not match, and again stores the ID data in the storage device 400. Send to On the other hand, if the acquired read data is not all 1 or all 0, the test host computer 100 determines that the transmitted ID data matches the identification information of the storage device 400. Therefore, the test host computer 100 repeats the process of sending the ID data to the storage device 400 and acquiring the data sent to the data bus DB until the ID data matches the identification information of the storage device 400. Execute.

テスト用ホストコンピュータ100は、メモリアレイ201が有する識別データとIDデータが一致し(ステップS410:Yes)、IDコンパレータ203からのアクセス許可信号ENを検出すると、メモリアレイ201の容量と同容量のデータをメモリアレイ201に書き込む(S420)。本実施例ではメモリアレイ201は256ビットの容量を有しているので、書き込み可能な5ビット目から256ビット目まで252ビットの容量のデータを書き込む。テスト用ホストコンピュータ100は、続いて257〜259ビットの3ビット容量のデータ(識別データ)をメモリアレイ201に書き込む(ステップS430)。メモリアレイ201のアドレスのうち256ビット目まではすでに書き込みが完了しているので、新たに書き込まれるデータはメモリアレイ201の先頭1〜3ビット目に書き込まれる。この結果、メモリアレイ201の先頭3ビットに識別データが書き込まれる。   When the test host computer 100 matches the identification data and ID data of the memory array 201 (step S410: Yes) and detects the access permission signal EN from the ID comparator 203, the test host computer 100 has the same capacity as the capacity of the memory array 201. Is written into the memory array 201 (S420). In this embodiment, since the memory array 201 has a capacity of 256 bits, data of a capacity of 252 bits from the fifth bit to the 256th bit which can be written is written. Subsequently, the test host computer 100 writes the data (identification data) having a 3-bit capacity of 257 to 259 bits into the memory array 201 (step S430). Since writing has already been completed up to the 256th bit in the address of the memory array 201, newly written data is written in the first 1st to 3rd bits of the memory array 201. As a result, identification data is written in the first 3 bits of the memory array 201.

なお、送出したIDデータと記憶装置400の識別情報とが一致するか否かの判定に際しては、テスト用ホストコンピュータ100がIDコンパレータ203のアクセス許可信号ENを監視するようにしても良い。IDコンパレータ203には、IDデータと識別情報とが一致した際には、アクセス許可信号ENを送出するからである。   When determining whether the transmitted ID data matches the identification information of the storage device 400, the test host computer 100 may monitor the access permission signal EN of the ID comparator 203. This is because the access permission signal EN is sent to the ID comparator 203 when the ID data matches the identification information.

この方法によれば、例えば、回収されたインクカートリッジから記憶装置20取り出すような場合にも、記憶装置400の識別データがどのうような値であったかを知ることなく、メモリアレイ201を上書きして、新たな識別データを書き込むことができる。また、記憶装置400に工場設定ユニット206を含ませる必要がなくなり、記憶装置400を構成する回路数を低減することができる。   According to this method, for example, even when the storage device 20 is taken out from the collected ink cartridge, the memory array 201 is overwritten without knowing what value the identification data of the storage device 400 is. New identification data can be written. Further, it is not necessary to include the factory setting unit 206 in the storage device 400, and the number of circuits constituting the storage device 400 can be reduced.

以上説明したように、第1〜第4実施例に係る記憶装置20および記憶システムによれば、記憶装置20,21,22,23,24のメモリアレイの先頭位置から3ビットの領域に識別データを格納するので、複数の記憶装置20,21,22,23,24の中から所望の記憶装置を選択することができる。また、識別データが格納されている領域は、通常時には、読み出し専用となるが、テストモード時には書き込みを実施することができるので、容易に識別データの書き換えを実行することができる。このことは、例えば、本実施例のように記憶装置20,21,22,23,24をインクカートリッジに備えた場合に、使用済みインクカートリッジから記憶装置20,21,22,23,24を取り外し、再利用する際の識別データの書き込みを容易にする。この結果、記憶装置20,21,22,23,24の再利用を促進することができる。   As described above, according to the storage device 20 and the storage system according to the first to fourth embodiments, the identification data is transferred from the start position of the memory array of the storage devices 20, 21, 22, 23, 24 to the 3-bit area. Therefore, a desired storage device can be selected from the plurality of storage devices 20, 21, 22, 23, and 24. The area in which the identification data is stored is normally read-only, but can be written in the test mode, so that the identification data can be easily rewritten. For example, when the storage devices 20, 21, 22, 23, and 24 are provided in the ink cartridge as in this embodiment, the storage devices 20, 21, 22, 23, and 24 are removed from the used ink cartridge. , Making it easy to write identification data when reusing. As a result, the reuse of the storage devices 20, 21, 22, 23, and 24 can be promoted.

以上、実施例に基づき本発明に係る記憶装置および記憶システムを説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはもちろんである。   The storage device and the storage system according to the present invention have been described above based on the embodiments. However, the embodiments of the present invention described above are for facilitating the understanding of the present invention and limit the present invention. is not. The present invention can be changed and improved without departing from the spirit and scope of the claims, and it is needless to say that the present invention includes equivalents thereof.

上記実施例では、記憶装置20としてEEPROMを用いて説明したが、格納データを不揮発的に維持することができると共に、格納データを書き換え可能な記憶装置であればEEPROMに限られない。   In the above embodiment, the EEPROM is used as the storage device 20, but the storage device is not limited to the EEPROM as long as the storage data can be maintained in a nonvolatile manner and the storage data can be rewritten.

上記実施例では、優先書き込みデータとしてインク残量データおよびインク消費量データを例示しているが、これらデータに代えてあるいはこれらデータに加えて他のデータを優先書き込みデータとしても良い。   In the above-described embodiment, the remaining ink data and the ink consumption data are illustrated as the priority write data, but other data may be used as the priority write data instead of or in addition to these data.

上記実施例では、メモリアレイ201の先頭3ビットに識別データを格納しているが、識別データの容量は識別すべき記憶装置の数によって適宜変更され得る。また、メモリアレイ201の容量は256ビットに限定されるものでなく、格納すべきデータ量に応じて適宜変更され得る。   In the above embodiment, the identification data is stored in the first 3 bits of the memory array 201. However, the capacity of the identification data can be appropriately changed depending on the number of storage devices to be identified. The capacity of the memory array 201 is not limited to 256 bits, and can be changed as appropriate according to the amount of data to be stored.

上記実施例では、5つの記憶装置20,21,22,23,24を5色(5個)の独立したインクカートリッジに備えた場合について説明したが、本実施例に係る記憶装置20は、2色〜4色、あるいは6色以上のインクカートリッジに対しても適用することができる。   In the above-described embodiment, the case where the five storage devices 20, 21, 22, 23, and 24 are provided in five independent ink cartridges (five colors) has been described. The present invention can also be applied to ink cartridges of colors to four colors or six colors or more.

上記実施例では、インクジェットプリンタ用のインクカートリッジにインクカートリッジ情報を格納するための記憶装置として本実施例に係る記憶装置20を説明したが、本実施例に係る記憶装置20は他の態様にて用いられ得ることは言うまでもない。すなわち、複数の記憶装置を用いるシステムにおいて、特定の記憶装置に対してアクセスするためにメモリアレイ201の先頭3ビットに識別データを格納しているが、識別データの容量は識別すべき記憶装置の数によって適宜変更され得る。また、メモリアレイ201の容量は256ビットに限定されるものでなく、格納すべきデータ量に応じて適宜変更され得る。   In the above embodiment, the storage device 20 according to this embodiment has been described as a storage device for storing ink cartridge information in an ink cartridge for an ink jet printer. However, the storage device 20 according to this embodiment is in another form. It goes without saying that it can be used. That is, in a system using a plurality of storage devices, identification data is stored in the first 3 bits of the memory array 201 in order to access a specific storage device, but the capacity of the identification data is that of the storage device to be identified. It can be changed appropriately depending on the number. The capacity of the memory array 201 is not limited to 256 bits, and can be changed as appropriate according to the amount of data to be stored.

第1実施例に係る複数の記憶装置およびホストコンピュータを含む記憶システムの構成例を示す説明図である。It is explanatory drawing which shows the structural example of the storage system containing the some storage device and host computer which concern on 1st Example. 通常時にホストコンピュータ10から送出されるデータ列の一例を示す説明図である。It is explanatory drawing which shows an example of the data sequence transmitted from the host computer 10 at the time of normal. テストモード時にホストコンピュータ10から送出されるデータ列の一例を示す説明図である。It is explanatory drawing which shows an example of the data sequence sent out from the host computer 10 at the time of test mode. 第1実施例に従う記憶装置20の内部回路構成を示すブロック図である。It is a block diagram which shows the internal circuit structure of the memory | storage device 20 according to 1st Example. 記憶装置20,21,22,23,24にアクセスする際にホストコンピュータ10によって実行される処理ルーチンを示すフローチャートである。3 is a flowchart showing a processing routine executed by the host computer 10 when accessing the storage devices 20, 21, 22, 23, 24. ホストコンピュータ10によってアクセスされた際に記憶装置20,21,22,23,24の各構成回路によって実行される処理ルーチンを示すフローチャートである。4 is a flowchart showing a processing routine executed by each constituent circuit of the storage devices 20, 21, 22, 23, and 24 when accessed by the host computer 10. データ読み出し時におけるリセット信号RST、クロック信号SCK、データ信号CDAおよびアドレスカウンタ値の時間的関係を示すタイミングチャートである。6 is a timing chart showing a temporal relationship among a reset signal RST, a clock signal SCK, a data signal CDA, and an address counter value when reading data. データ書き込み時におけるリセット信号RST、クロック信号SCK、データ信号CDAおよびアドレスカウンタ値の時間的関係を示すタイミングチャートである。6 is a timing chart showing a temporal relationship among a reset signal RST, a clock signal SCK, a data signal CDA, and an address counter value at the time of data writing. 第2実施例に係る複数の記憶装置およびホストコンピュータを含む記憶システムの構成例を示す説明図である。It is explanatory drawing which shows the structural example of the storage system containing the some storage device and host computer which concern on 2nd Example. 第2実施例に係る記憶装置40の内部回路構成を示すブロック図である。It is a block diagram which shows the internal circuit structure of the memory | storage device 40 concerning 2nd Example. 第3実施例に従うテストモード時書き込み処理の流れを示すフローチャートである。It is a flowchart which shows the flow of the writing process at the time of the test mode according to 3rd Example. 第3実施例に従うテストモード時書き込み処理を実施する際のテスト用ホストコンピュータと記憶装置の接続関係の一例を示す説明図である。It is explanatory drawing which shows an example of the connection relation of the test host computer and memory | storage device at the time of implementing the test mode write-in process according to 3rd Example. 第4実施例に従うテストモード時書き込み処理の流れ示すフローチャートである。It is a flowchart which shows the flow of the write process at the time of the test mode according to 4th Example. 第4実施例に従うテストモード時書き込み処理を実施する際のテスト用ホストコンピュータと記憶装置の接続関係の一例を示す説明図である。It is explanatory drawing which shows an example of the connection relation of the test host computer and memory | storage device at the time of implementing the test-mode write-in process according to 4th Example. 第1実施例において記憶装置がインクカートリッジに適用される一例を示す説明図である。It is explanatory drawing which shows an example in which the memory | storage device is applied to an ink cartridge in 1st Example.

符号の説明Explanation of symbols

10…ホストコンピュータ
100…テスト用ホストコンピュータ100
20,21,22,23,24…記憶装置
40,41,42,43,44…記憶装置
200…メモリモジュール
201…メモリアレイ
202…アドレスカウンタ
203…IDコンパレータ
204…オペレーションコードデコーダ
205…I/Oコントローラ
206…工場設定ユニット
VDL…電源電圧供給線
VDDH…電源正極端子
VDDM…電源正極端子
CL…クロック信号線
DL…データ信号線
RL…リセット信号線
CB…クロックバス
DB…データバス
RB…リセットバス
VSC…電源負極信号線
COL…カートリッジアウト信号線
COT…カートリッジアウト検出端子
CT…クロック信号端子
DT…データ信号端子
TT…テスト信号端子
RT…リセット信号端子
SCK…クロック信号
CDA…データ信号
RST…リセット信号
COO…カートリッジアウト信号
DESCRIPTION OF SYMBOLS 10 ... Host computer 100 ... Test host computer 100
20, 21, 22, 23, 24 ... storage device 40, 41, 42, 43, 44 ... storage device 200 ... memory module 201 ... memory array 202 ... address counter 203 ... ID comparator 204 ... operation code decoder 205 ... I / O Controller 206 ... Factory setting unit VDL ... Power supply voltage supply line VDDH ... Power supply positive terminal VDDM ... Power supply positive terminal CL ... Clock signal line DL ... Data signal line RL ... Reset signal line CB ... Clock bus DB ... Data bus RB ... Reset bus VSC Power supply negative signal line COL ... Cartridge out signal line COT ... Cartridge out detection terminal CT ... Clock signal terminal DT ... Data signal terminal TT ... Test signal terminal RT ... Reset signal terminal SCK ... Clock signal CDA ... Data signal RST ... Set signal COO ... cartridge out signal

Claims (12)

データ信号線およびリセット信号線を有する印刷装置に装着されるべき印刷記録材容器であって、
印刷記録材を収容する収容部と、
前記印刷装置のデータ信号線との間でデータ信号が入出力されるべきデータ端子と、
前記印刷装置のリセット信号線からのリセット信号が入力されるべきリセット端子と
数の不揮発性の記憶領域を有する記憶素子と、
前記リセット信号が第1のレベルの時に前記記憶素子に対するデータ転送方向を読み出し方向に設定し、前記リセット信号が前記第1のレベルとは異なるレベルの第2のレベルに切り替えられた後に、前記データ信号に基づき前記記憶素子に対するデータ転送方向を読み出し方向または書き込み方向に設定する記憶素子制御装置とを備える印刷記録材容器。
A printing recording material container to be attached to a printing apparatus having a data signal line and a reset signal line,
An accommodating portion for accommodating the printing recording material;
A data terminal to which a data signal is to be input / output with the data signal line of the printing apparatus;
A reset terminal to which a reset signal from a reset signal line of the printing apparatus is to be input ;
A memory element having a non-volatile storage area of multiple,
When the reset signal is at the first level, the data transfer direction with respect to the storage element is set to the read direction, and after the reset signal is switched to the second level different from the first level, the data And a storage element control device configured to set a data transfer direction with respect to the storage element to a reading direction or a writing direction based on a signal.
請求項1に記載の印刷記録材容器において、
前記記憶領域のうち、先頭から所定ビット目までの領域は、読み出し専用の記憶領域であることを特徴とする印刷記録材容器。
In the printing recording material container according to claim 1,
Among the storage areas, an area from the top to a predetermined bit is a read-only storage area.
請求項1に記載の印刷記録材容器において、さらに、
前記印刷装置が有するクロック信号線からのクロック信号が入力されるべきクロック端子を備え、
前記記憶素子には、識別情報が格納されており、
前記記憶素子制御装置は、
前記データ端子と前記記憶素子とを接続するデータバスと、
前記クロック端子を介して入力されたクロック信号に同期してカウント値によって前記記憶領域のアクセスすべき位置を指定できると共に、前記リセット信号端子を介して入力されたリセット信号によりカウント値を初期値にリセットするアドレスカウンタと、
前記記憶素子および前記データバスと電気的に接続され、前記記憶素子に対するデータ転送方向および前記データバスのデータ転送方向を制御する入出力制御装置と、
前記データバスを介して入力された印刷記録材容器を識別するための印刷記録材容器識別情報と前記記憶素子に格納されている識別情報とが一致するか否かを判定する比較装置と、
前記両識別情報が一致すると判定された場合には前記記憶素子に対するデータ信号の読み書きを許容する読み書き許容装置とを備える
印刷記録材容器。
The printing recording material container according to claim 1, further comprising:
A clock terminal to which a clock signal from a clock signal line of the printing apparatus is to be input;
Identification information is stored in the storage element,
The storage element control device includes:
A data bus connecting the data terminal and the storage element;
The position to be accessed in the storage area can be specified by the count value in synchronization with the clock signal input through the clock terminal, and the count value is set to the initial value by the reset signal input through the reset signal terminal. An address counter to reset,
An input / output control device that is electrically connected to the storage element and the data bus and controls a data transfer direction to the storage element and a data transfer direction of the data bus;
A comparison device for determining whether or not the printing recording material container identification information for identifying the printing recording material container input via the data bus matches the identification information stored in the storage element;
A printing / recording material container comprising: a read / write permission device that permits reading / writing of a data signal to / from the storage element when it is determined that the identification information matches.
請求項3に記載の印刷記録材容器において、
前記入出力制御装置は、リセット信号が前記第1のレベルであるときに前記データバスとの接続を遮断する印刷記録材容器。
In the printing recording material container according to claim 3,
The input / output control device is a printing recording material container that disconnects from the data bus when a reset signal is at the first level.
請求項4に記載の印刷記録材容器はさらに、
前記データバスおよび前記比較装置と接続されていると共に、前記比較装置から前記印刷記録材容器識別情報と前記記憶素子に格納されている識別情報とが一致するとの判定結果を受け取った場合には、前記データバスを介して入力された書き込みまたは読み出し命令を解析し、解析結果に基づいて前記入出力制御装置に対して前記データバスのデータ伝送方向の切り換えを要求する命令デコーダを備え、
前記入出力制御装置は、前記命令デコーダによる書き込みまたは読み出し命令の解析が終了するまで、前記初期化時における前記記憶素子に対するデータ転送方向および前記データバスとの接続遮断状態を維持する印刷記録材容器。
The printing recording material container according to claim 4, further comprising:
When it is connected to the data bus and the comparison device and receives a determination result that the printing recording material container identification information matches the identification information stored in the storage element from the comparison device, A command decoder that analyzes a write or read command input via the data bus and requests the input / output control device to switch a data transmission direction of the data bus based on the analysis result;
The input / output control device maintains a data transfer direction to the storage element and a connection cut-off state with the data bus at the time of initialization until analysis of a write or read command by the command decoder is completed .
請求項5に記載の印刷記録材容器はさらに、
テストモード信号線と接続されるテスト端子と、
前記テスト端子と接続されていると共に、テストモード信号の入力の有無を判定するテストモード制御装置とを備え、
前記記憶素子は、前記記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には、識別情報が書き換え不能に格納される領域を有し、
前記所定条件時はテストモード信号の入力検出時であることを特徴とする印刷記録材容器。
The printing recording material container according to claim 5 further includes:
A test terminal connected to the test mode signal line;
A test mode control device that is connected to the test terminal and determines whether or not a test mode signal is input;
The storage element has an area in which writing can be performed under a predetermined condition from the start position of the storage area to a predetermined position, and the identification information can be stored in a non-rewritable state at a time other than the predetermined condition,
The printing recording material container according to claim 1, wherein the predetermined condition is when a test mode signal input is detected.
請求項6に記載の印刷記録材容器において、
前記テストモード制御装置は、前記テストモード信号の入力を検出した際には、前記命令デコーダに対してテストモード命令を出力すると共に、前記命令デコーダによって前記テストモード命令の解析が終了するまで前記アドレスカウンタのカウントアップを禁止し、
前記命令デコーダは、前記テストモード命令の解析後、前記入出力制御装置に対して前記記憶素子に対する書き込みおよび前記データバスの解放を要求し、
前記入出力制御装置は前記命令デコーダからの要求に基づいて前記記憶素子に対する書き込みおよび前記データバスの解放を実行することを特徴とする印刷記録材容器。
In the printing recording material container according to claim 6,
When the test mode control device detects an input of the test mode signal, the test mode control device outputs a test mode command to the command decoder, and the address until the test decoder finishes analyzing the test mode command. Prohibit the counter from counting up,
The instruction decoder, after analyzing the test mode instruction, requests the input / output control device to write to the storage element and release the data bus,
The input / output control device executes writing to the storage element and release of the data bus based on a request from the instruction decoder.
請求項6に記載の印刷記録材容器において、
前記テストモード制御装置は、前記テストモード信号の入力を検出した際には、前記命令デコーダに対してテストモード命令を出力すると共に、前記命令デコーダによって前記テストモード命令の解析が終了するまで前記アドレスカウンタのカウントアップを禁止し、
前記命令デコーダは、前記テストモード命令の解析後、前記入出力制御装置に対して前記記憶素子に対する読み出しおよび前記データバスの解放を要求し、
前記入出力制御装置は前記命令デコーダからの要求に基づいて前記記憶素子に対する読み出しおよび前記データバスの解放を実行することを特徴とする印刷記録材容器。
In the printing recording material container according to claim 6,
When the test mode control device detects an input of the test mode signal, the test mode control device outputs a test mode command to the command decoder, and the address until the test decoder finishes analyzing the test mode command. Prohibit the counter from counting up,
The instruction decoder, after analyzing the test mode instruction, requests the input / output control device to read the storage element and release the data bus,
The input / output control device executes reading from the storage element and release of the data bus based on a request from the instruction decoder.
請求項3に記載の印刷記録材容器において、
前記記憶素子は、前記識別情報を格納可能な記憶領域に続いて書き込みデータを書き込むための書き込み可能領域を有することを特徴とする印刷記録材容器。
In the printing recording material container according to claim 3,
The printing recording material container, wherein the storage element has a writable area for writing write data following a storage area in which the identification information can be stored.
請求項9に記載の印刷記録材容器において、
前記書き込み可能領域には、少なくとも印刷記録材量データが書き込まれることを特徴とする印刷記録材容器。
In the printing recording material container according to claim 9,
A printing recording material container, wherein at least printing recording material amount data is written in the writable area.
請求項9に記載の印刷記録材容器において、
前記記憶素子は、前記記憶領域の先頭位置から所定位置までに、所定条件時には書き込みが可能であり所定条件時以外の時には、識別情報が書き換え不能に格納される領域を有することを特徴とする印刷記録材容器。
In the printing recording material container according to claim 9,
The storage element has a region from the start position of the storage area to a predetermined position, in which writing is possible under a predetermined condition, and identification information is stored in a non-rewritable state at times other than the predetermined condition. Recording material container.
請求項1から請求項11のいずれかに記載の印刷記録材容器においてThe printing recording material container according to any one of claims 1 to 11.
前記複数の不揮発性の記憶領域は、シーケンシャルにアクセスされる記憶領域である印刷記録材容器。  The plurality of nonvolatile storage areas are printing recording material containers that are storage areas that are sequentially accessed.
JP2004183566A 2004-06-22 2004-06-22 Printing recording material container Expired - Fee Related JP4066980B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004183566A JP4066980B2 (en) 2004-06-22 2004-06-22 Printing recording material container

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004183566A JP4066980B2 (en) 2004-06-22 2004-06-22 Printing recording material container

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000199256A Division JP4081963B2 (en) 2000-06-30 2000-06-30 Storage device and access method for storage device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007246432A Division JP2008080803A (en) 2007-09-25 2007-09-25 Storage device and method for accessing storage device

Publications (2)

Publication Number Publication Date
JP2004299405A JP2004299405A (en) 2004-10-28
JP4066980B2 true JP4066980B2 (en) 2008-03-26

Family

ID=33411382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004183566A Expired - Fee Related JP4066980B2 (en) 2004-06-22 2004-06-22 Printing recording material container

Country Status (1)

Country Link
JP (1) JP4066980B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151372B2 (en) 2007-10-01 2013-02-27 セイコーエプソン株式会社 Liquid ejecting apparatus and method for controlling liquid ejecting apparatus
US7758138B2 (en) 2007-10-01 2010-07-20 Seiko Epson Corporation Liquid jetting apparatus and control method configured to reduce effects of electrical fluctuations
JP5104386B2 (en) 2008-02-21 2012-12-19 セイコーエプソン株式会社 Liquid ejector
EP2237163B1 (en) 2009-04-01 2013-05-01 Seiko Epson Corporation System having a plurality of memory devices and data transfer method for the same
JP5233801B2 (en) 2009-04-01 2013-07-10 セイコーエプソン株式会社 Storage device, host circuit, substrate, liquid container, method of transmitting data stored in nonvolatile data storage unit to host circuit, host circuit, and system including storage device detachable from host circuit
JP5482275B2 (en) 2009-04-01 2014-05-07 セイコーエプソン株式会社 Storage device, substrate, liquid container, method for receiving data to be written to data storage unit from host circuit, and system including storage device electrically connectable to host circuit
JP5577615B2 (en) 2009-04-01 2014-08-27 セイコーエプソン株式会社 Liquid consumption system, liquid consumption apparatus, liquid supply unit, and method for managing the remaining amount of liquid stored in the liquid supply unit
JP5663843B2 (en) 2009-04-01 2015-02-04 セイコーエプソン株式会社 Storage device, substrate, liquid container, control method of nonvolatile data storage unit, system including host circuit and removable storage device
CN101856912B (en) 2009-04-01 2013-05-22 精工爱普生株式会社 Memory device and system including memory device electronically connectable to host circuit
JP5568928B2 (en) 2009-09-08 2014-08-13 セイコーエプソン株式会社 Storage device, substrate, liquid container and system
JP5446707B2 (en) 2009-10-14 2014-03-19 セイコーエプソン株式会社 Storage device, substrate, liquid container and system
JP5445072B2 (en) * 2009-11-27 2014-03-19 セイコーエプソン株式会社 System comprising a plurality of storage devices and data transfer method therefor
JP5556371B2 (en) 2010-05-25 2014-07-23 セイコーエプソン株式会社 Storage device, substrate, liquid container, method for receiving data to be written to data storage unit from host circuit, and system including storage device electrically connectable to host circuit
JP5609490B2 (en) * 2010-09-27 2014-10-22 セイコーエプソン株式会社 Storage device, host device, circuit board, liquid container and system
KR101787183B1 (en) * 2011-09-30 2017-10-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. Authentication systems and methods
JP2015020315A (en) * 2013-07-18 2015-02-02 セイコーエプソン株式会社 Printing device

Also Published As

Publication number Publication date
JP2004299405A (en) 2004-10-28

Similar Documents

Publication Publication Date Title
JP4081963B2 (en) Storage device and access method for storage device
EP1270239B1 (en) System and method of identifying printer recording material receptacle
JP4066980B2 (en) Printing recording material container
JP5621496B2 (en) Storage device, circuit board, liquid container and system
US7433260B2 (en) Memory device and print recording material receptacle providing memory device
JP2009259225A (en) Liquid container
JP2007193417A (en) Sequential access memory
US20150212957A1 (en) Supply Assembly Of Imaging Device, Chip Thereon, And Method For Updating Slave Address
JP5672927B2 (en) Storage device, host device, circuit board, liquid container and system
JP5790119B2 (en) Storage device, host device, circuit board, liquid container and system
JP4144523B2 (en) Consumable container with storage device that suppresses unexpected writing
JP2008149724A (en) Storage device and method for accessing storage device
JP2008080803A (en) Storage device and method for accessing storage device
JP2007109260A (en) Storage device and access method to storage device
JP4947070B2 (en) Storage device
JP6679971B2 (en) Storage device, liquid container and host device
JP4453314B2 (en) Storage device that can read and write in multiple modes
JP4240139B2 (en) Printing recording material container set
JP4872996B2 (en) Identification system and identification method for printing recording material container
JP2013200754A (en) Storage device, communication system, liquid accommodation body, control method of storage device and inspection method of storage device
JP2014186431A (en) Storage device, liquid housing body, communication system and storage device inspection method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4066980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees